JP2016105666A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2016105666A JP2016105666A JP2014242808A JP2014242808A JP2016105666A JP 2016105666 A JP2016105666 A JP 2016105666A JP 2014242808 A JP2014242808 A JP 2014242808A JP 2014242808 A JP2014242808 A JP 2014242808A JP 2016105666 A JP2016105666 A JP 2016105666A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- auxiliary switch
- turned
- switching
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】一次側に補助インダクタを用いてソフトスイッチングを実現しているスイッチング電源装置の損失を安定的に低減する。【解決手段】本開示の一態様に係る電力変換装置は、第1スイッチング素子および第2スイッチング素子を含むブリッジ回路と、第1補助スイッチと、第1補助インダクタと、制御装置と、トランスと、二次側インダクタと、スイッチング回路部と、平滑回路と、出力検出回路と、を備える。制御装置は、スイッチング回路部の二次側スイッチング素子のオンオフを制御することにより、平滑回路からの出力電圧および出力電流の少なくとも一方の振幅を制御する。制御装置は、出力検出回路の検出値が設定値以下の場合、第1補助スイッチをオン/オフ動作させ、検出値が設定値を超える場合、第1補助スイッチをオフ状態に維持させる。【選択図】図14
Description
本開示は、電力変換装置に関する。
近年、ソフトスイッチング回路を備える絶縁型DC−DCコンバータ回路が提案されている。ソフトスイッチング回路において、例えば、スイッチング素子は、当該スイッチング素子に印加される電圧の変化率が小さくなるようにターンオン及び/又はターンオフされる。これによりスイッチング損失が低減されうる。
特許文献1は、インバータの各スイッチング素子に対して、ソフトスイッチングに必要な補助電流を流す技術を開示している。この技術において、補助電流の供給量は、サブスイッチのオン期間の長さによって制御される。
電力損失を安定的に低減しうる電力変換装置を提供する。
第1スイッチング素子、前記第1スイッチング素子に直列に接続された第2スイッチング素子、前記第1スイッチング素子に並列に接続された第1キャパシタ、および前記第2スイッチング素子に並列に接続された第2キャパシタを含み、入力される直流電圧を第1交流電圧に変換するブリッジ回路と、前記第1スイッチング素子及び前記第2スイッチング素子の間の第1ノードに一端が接続される第1補助スイッチと、前記第1補助スイッチの他端に接続される第1補助インダクタと、前記第1スイッチング素子、前記第2スイッチング素子、及び前記第1補助スイッチのオンオフを制御する制御装置と、前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第1交流電圧を第2交流電圧に変換するトランスと、前記二次巻線に一端が接続される二次側インダクタと、前記二次側インダクタの他端に接続される二次側スイッチング素子を含むスイッチング回路部と、前記スイッチング回路部に接続され、前記スイッチング回路部から出力される電圧を平滑化する平滑回路と、前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備え、前記制御装置は、前記スイッチング回路部の前記二次側スイッチング素子のオンオフを制御することにより、前記平滑回路からの出力電圧および出力電流の少なくとも一方の振幅を制御し、前記制御装置は、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第1スイッチング素子をターンオフさせてから前記第2スイッチング素子をターンオンさせるまでの間、前記第1補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第1補助スイッチをオフ状態にさせ、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第1補助スイッチをオフ状態に維持させる、電力変換装置。
本開示の一態様に係る電力変換装置によれば、電力損失を安定的に低減できる。
(本開示の基礎となった知見)
本開示の基礎となった知見について説明する。なお、以下の説明は本開示を理解するための一助とするものであり、本開示を限定するものではない。
本開示の基礎となった知見について説明する。なお、以下の説明は本開示を理解するための一助とするものであり、本開示を限定するものではない。
本発明者らは、補助的な共振電流を供給する期間を変化させることによって電力損失を低減できる電力変換装置について検討した。検討例の電力変換装置は、フルブリッジ回路と、補助スイッチと、補助インダクタと、制御装置とを含む。補助スイッチは、制御装置からの入力に応じて、フルブリッジ回路と補助インダクタとの間の導通を切り替える。制御装置は、例えば、フルブリッジ回路のアームを構成する2つのスイッチがともにオフ状態となるタイミングで、補助スイッチをターンオンさせる。これにより、補助インダクタは、共振電流を発生させ、共振電流をフルブリッジ回路に供給する。フルブリッジ回路は、共振電流を利用してソフトスイッチング制御を実現する。制御装置は、補助スイッチがオン状態となる期間Δtを制御することにより、共振電流の量を最適化する。これにより、共振電流が補助インダクタを流れることによる損失が低減される。
検討例の電力変換装置は、以下の課題を有する。
図13の(a)は、共振周期Trが長く設計された共振回路において、補助スイッチのオン期間Δtが短く設定された場合の波形を例示し、図13の(b)は、同共振回路において、オン期間Δtが長く設定された場合の波形を例示する。図13の(c)は、共振周期Trが短く設計された共振回路において、補助スイッチのオン期間Δtが短く設定された場合の波形を例示し、図13の(d)は、同共振回路において、オン期間Δtが長く設定された場合の波形を例示する。図13中、破線は、共振回路に流すことが可能な共振電流の波形を示し、実線は、補助スイッチのオン期間Δtに共振回路に実際に流れる共振電流の波形を示す。
共振電流のピーク値は、補助インダクタ等の素子の特性ばらつきによって、ばらつくおそれがある。共振電流が立ち上がる途中で補助スイッチがターンオフされる場合(図13(a)参照)、共振電流の供給量は、素子の特性ばらつきによる影響を大きく受ける。その結果、共振電流の不足によりソフトスイッチングが行われず、大きな損失が発生するおそれがある。
一方、共振周期Trが短く設計された共振回路は、共振電流が短時間で立ち上がるため、素子の特性ばらつきによる影響を低減できる(図13(c)参照)。しかし、共振周期Trが短く設計された共振回路は、共振電流が早く立ち下がってしまう。そのため、補助スイッチのオン期間Δtを長くしても、共振電流を増加させることができない(図13(d)参照)。その結果、共振電流の不足によりソフトスイッチングが行われず、大きな損失が発生するおそれがある。
要するに、共振回路の共振周期を長く設計しても短く設計しても、損失の低減効果が得られないおそれがある。
これに対して、補助スイッチのオン期間Δtに応じて、共振周期Trも変動するように設計することが考えられる。例えば、補助インダクタおよびキャパシタの特性が可変となる回路が考えられる。あるいは、共振回路に供給される電圧を可変とする回路が考えられる。しかし、これらの方法は、回路構成の複雑化、およびコストの増大を招く。
以上の知見に基づき、本発明者らは、シンプルな回路構成で、電力損失を安定的に低減できる電力変換装置を検討し、本開示に至った。
(実施の形態の概要)
本開示の一態様に係る電力変換装置は、例えば、第1スイッチング素子、前記第1スイッチング素子に直列に接続された第2スイッチング素子、前記第1スイッチング素子に並列に接続された第1キャパシタ、および前記第2スイッチング素子に並列に接続された第2キャパシタを含み、入力される直流電圧を第1交流電圧に変換するブリッジ回路と、前記第1スイッチング素子及び前記第2スイッチング素子の間の第1ノードに一端が接続される第1補助スイッチと、前記第1補助スイッチの他端に接続される第1補助インダクタと、前記第1スイッチング素子、前記第2スイッチング素子、及び前記第1補助スイッチのオンオフを制御する制御装置と、前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第1交流電圧を第2交流電圧に変換するトランスと、前記二次巻線に一端が接続される二次側インダクタと、前記二次側インダクタの他端に接続される二次側スイッチング素子を含むスイッチング回路部と、前記スイッチング回路部に接続され、前記スイッチング回路部から出力される電圧を平滑化する平滑回路と、前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備える。前記制御装置は、前記スイッチング回路部の前記二次側スイッチング素子のオンオフを制御することにより、前記平滑回路からの出力電圧および出力電流の少なくとも一方の振幅を制御する。前記制御装置は、例えば、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第1スイッチング素子をターンオフさせてから前記第2スイッチング素子をターンオンさせるまでの間、前記第1補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第1補助スイッチをオフ状態にさせる。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第1補助スイッチをオフ状態に維持させる。
本開示の一態様に係る電力変換装置は、例えば、第1スイッチング素子、前記第1スイッチング素子に直列に接続された第2スイッチング素子、前記第1スイッチング素子に並列に接続された第1キャパシタ、および前記第2スイッチング素子に並列に接続された第2キャパシタを含み、入力される直流電圧を第1交流電圧に変換するブリッジ回路と、前記第1スイッチング素子及び前記第2スイッチング素子の間の第1ノードに一端が接続される第1補助スイッチと、前記第1補助スイッチの他端に接続される第1補助インダクタと、前記第1スイッチング素子、前記第2スイッチング素子、及び前記第1補助スイッチのオンオフを制御する制御装置と、前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第1交流電圧を第2交流電圧に変換するトランスと、前記二次巻線に一端が接続される二次側インダクタと、前記二次側インダクタの他端に接続される二次側スイッチング素子を含むスイッチング回路部と、前記スイッチング回路部に接続され、前記スイッチング回路部から出力される電圧を平滑化する平滑回路と、前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、を備える。前記制御装置は、前記スイッチング回路部の前記二次側スイッチング素子のオンオフを制御することにより、前記平滑回路からの出力電圧および出力電流の少なくとも一方の振幅を制御する。前記制御装置は、例えば、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第1スイッチング素子をターンオフさせてから前記第2スイッチング素子をターンオンさせるまでの間、前記第1補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第1補助スイッチをオフ状態にさせる。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第1補助スイッチをオフ状態に維持させる。
この構成によれば、検出値の大小に応じて、第1補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。
なお、第1スイッチング素子は、ブリッジ回路を構成する複数のスイッチング素子のいずれかであればよく、下記で詳細に説明される特定のスイッチング素子に限定されない。第1スイッチング素子は、例えば、下記においてS1〜S4で示されるいずれのスイッチング素子であってもよい。第2スイッチング素子についても同様である。
本開示の一態様に係る電力変換装置において、例えば、前記ブリッジ回路は、前記第1スイッチング素子、前記第2スイッチング素子、前記第1キャパシタ、および前記第2キャパシタを含む第1アームと、第3スイッチング素子、前記第3スイッチング素子に直列に接続された第4スイッチング素子、前記第3スイッチング素子に並列に接続された第3キャパシタ、および前記第4スイッチング素子に並列に接続された第4キャパシタを含む第2アームとを備えてもよい。前記電力変換装置は、例えば、前記第3スイッチング素子及び前記第4スイッチング素子の間の第2ノードに一端が接続される第2補助スイッチと、前記第2補助スイッチの他端に接続される第2補助インダクタと、をさらに備えてもよい。前記制御装置は、例えば、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第2補助スイッチのオンオフをさらに制御してもよい。制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第3スイッチング素子をターンオフさせてから前記第4スイッチング素子をターンオンさせるまでの間、前記第2補助スイッチをオン状態にさせ、前記第3スイッチング素子または前記第4スイッチング素子をオン状態にさせる間、前記第2補助スイッチをオフ状態にさせてもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第2補助スイッチをオフ状態に維持させてもよい。
この構成によれば、検出値の大小に応じて、第1補助インダクタおよび第2補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。
本開示の一態様に係る電力変換装置は、例えば、前記ブリッジ回路に前記直流電圧を供給する電圧源と、前記電圧源と前記第1補助インダクタとの間に接続される第3補助スイッチと、前記電圧源と前記第2補助インダクタとの間に接続される第4補助スイッチと、をさらに備えてもよい。前記制御装置は、例えば、前記第3補助スイッチおよび前記第4補助スイッチのオンオフをさらに制御してもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第2スイッチング素子をターンオフさせてから前記第1スイッチング素子をターンオンさせるまでの間、前記第3補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第3補助スイッチをオフ状態にさせ、前記第4スイッチング素子をターンオフさせてから前記第3スイッチング素子をターンオンさせるまでの間、前記第4補助スイッチをオン状態にさせ、前記第3スイッチング素子または前記第4スイッチング素子をオン状態にさせる間、前記第4補助スイッチをオフ状態にさせてもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第3補助スイッチおよび前記第4補助スイッチをオフ状態に維持させてもよい。
この構成によれば、検出値の大小に応じて、第1補助インダクタおよび第2補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。
なお、電圧源は、第1補助インダクタに直流電圧を供給する第1電圧源と、第2補助インダクタに直流電圧を供給する第2電圧源とを個別に有していてもよい。
本開示の一態様に係る電力変換装置は、例えば、前記ブリッジ回路に前記直流電圧を供給する電圧源と、前記電圧源と前記第1補助インダクタとの間に接続される第3補助スイッチとをさらに備えてもよい。前記第2補助インダクタは、例えば、前記第2補助スイッチと前記第3補助スイッチとの間に接続されてもよい。前記制御装置は、例えば、前記第3補助スイッチのオンオフをさらに制御してもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第2スイッチング素子をターンオフさせてから前記第1スイッチング素子をターンオンさせるまでの間、および、前記第4スイッチング素子をターンオフさせてから前記第3スイッチング素子をターンオンさせるまでの間、前記第3補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせ、かつ、前記第3スイッチング素子または前記第4スイッチング素子をオン状態にさせる間、前記第3補助スイッチをオフ状態にさせてもよい。前記制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値を超える場合、前記第3補助スイッチをオフ状態に維持させてもよい。
この構成によれば、検出値の大小に応じて、第1補助インダクタおよび第2補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失が低減され、かつ、過剰な共振電流による損失が低減されうる。また、第1補助インダクタに直流電圧を供給するためのスイッチと、第2補助インダクタに直流電圧を供給するためのスイッチとが、第3補助スイッチに共通化されている。これにより、スイッチの数が削減され、回路規模が低減されうる。さらに、例えば、スイッチの削減に伴って、制御装置の回路規模が低減されうる。
本開示の一態様に係る電力変換装置において、例えば、前記電圧源は、第1電圧源キャパシタと、前記第1電圧源キャパシタに直列に接続される第2電圧源キャパシタとを含んでもよい。前記第3補助スイッチは、例えば、前記第1電圧源キャパシタ及び前記第2電圧源キャパシタの間の中間ノードに接続されてもよい。あるいは、前記第3補助スイッチおよび前記第4補助スイッチは、例えば、前記第1電圧源キャパシタ及び前記第2電圧源キャパシタの間の中間ノードに接続されてもよい。
これにより、中間ノードから、第3補助スイッチ、及び/又は、第4補助スイッチを介して、直流電圧が供給される。この直流電圧により、第1補助インダクタおよび第2補助インダクタにおいて共振電流が発生しうる。その結果、電力変換装置の損失が安定的に低減されうる。
本開示の一態様に係る電力変換装置において、例えば、前記第1補助スイッチは第1双方向スイッチング素子である。前記制御装置は、例えば、前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第1スイッチング素子をターンオフさせてから前記第2スイッチング素子をターンオンさせるまでの間、前記第1双方向スイッチング素子の2つのゲートの一方をオン状態にさせ、前記第2スイッチング素子をターンオフさせてから前記第1スイッチング素子をターンオンさせるまでの間、前記第1双方向スイッチング素子の2つのゲートの他方をオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第1双方向スイッチング素子の前記2つのゲートをオフ状態にさせてもよい。
本開示の一態様に係る電力変換装置において、例えば、前記ブリッジ回路は、前記第1スイッチング素子、前記第2スイッチング素子、前記第1キャパシタ、および前記第2キャパシタを含む第1アームと、第3スイッチング素子、前記第3スイッチング素子に直列に接続された第4スイッチング素子、前記第3スイッチング素子に並列に接続された第3キャパシタ、および前記第4スイッチング素子に並列に接続された第4キャパシタを含む第2アームとを備える。前記電力変換装置は、例えば、前記第3スイッチング素子及び前記第4スイッチング素子の間の第2ノードに一端が接続される第2双方向スイッチング素子と、前記第2補助スイッチの他端に接続される第2補助インダクタと、をさらに備え、前記制御装置は、例えば、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第2双方向スイッチング素子のオンオフをさらに制御する。制御装置は、例えば、前記出力検出回路の前記検出値が前記設定値以下の場合、前記第3スイッチング素子をターンオフさせてから前記第4スイッチング素子をターンオンさせるまでの間、前記第2双方向スイッチング素子の2つのゲートの一方をオン状態にさせ、前記第4スイッチング素子をターンオフさせてから前記第3スイッチング素子をターンオンさせるまでの間、前記第2双方向スイッチング素子の2つのゲートの他方をオン状態にさせてもよい。
本開示の一態様に係る電力変換装置において、例えば、前記制御装置は、前記第1補助スイッチをオン状態にさせることによって、前記第1補助インダクタ、前記第1キャパシタおよび前記第2キャパシタを流れる共振電流を発生させ、前記補助スイッチをオフ状態にさせることによって、前記共振電流を発生させなくてもよい。例えば、前記第1スイッチング素子および前記第2スイッチング素子がオフ状態の期間に、前記二次側インダクタを流れる電流が前記二次側インダクタにエネルギーを蓄積させ、前記エネルギーにより発生した他の共振電流が、前記第1キャパシタおよび前記第2キャパシタを充放電させてもよい。
これにより、第1スイッチング素子および第2スイッチング素子がオフ状態の期間に、二次側インダクタから共振電流が供給される。加えて、検出値の大小に応じて、第1補助インダクタからも共振電流が選択的に供給されうる。その結果、スイッチング損失が安定的に低減され、かつ、過剰な共振電流による損失が低減されうる。
本開示の一態様に係る電力変換装置において、例えば、前記第1スイッチング素子の基準端子と、前記第1補助スイッチの基準端子とが等電位であってもよい。例えば、前記第3スイッチング素子の基準端子と、前記第2補助スイッチの基準端子とが等電位であってもよい。例えば、前記第2スイッチング素子の基準端子と、前記第4スイッチング素子の基準端子とが等電位であってもよい。例えば、前記第3補助スイッチの基準端子と、前記第4補助スイッチの基準端子とが等電位であってもよい。
複数のスイッチの基準端子が等電位となることにより、制御装置内の直流電圧を共用でき、制御装置の回路規模を低減できる。
本開示の一態様に係る電力変換装置において、例えば、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子、前記第1補助スイッチ、前記第2補助スイッチ、前記第3補助スイッチ、および前記第4補助スイッチは、IGBT(Insulated Gate Bipolar Transistor)またはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であってもよい。
なお、各スイッチがIGBTである場合、基準端子はエミッタ端子である。あるいは、各スイッチがMOSFETである場合、基準端子はソース端子である。
本開示の一態様に係る電力変換装置において、例えば、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子は、位相シフト制御されてもよい。
なお、本開示において「制御装置は、期間Aの間に、状態Bにさせる」とは、制御装置が期間Aの間の少なくとも一部において状態Bにさせる態様、および、制御装置が期間Aを包含する期間において状態Bにさせるものをも含む。
以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、波形、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
「上」、「下」、「左」や「右」といった方向を表す用語は、単に、説明の明瞭化を目的とする。したがって、これらの用語は、限定的に解釈されるべきものではない。なお、以下の全ての図において、同一又は相当部分には、同一の符号が付され、重複する説明は省略される場合がある。
(実施の形態1)
[電力変換装置100の構成]
図1は、実施の形態1に係る電力変換装置100の構成の一例を示す図である。電力変換装置100は、スイッチング電源装置10、出力電圧検出回路11、出力電流検出回路12、制御装置20を備える。スイッチング電源装置10は、位相シフト方式の絶縁型DC−DCコンバータである。スイッチング電源装置10は、フルブリッジ回路、第1補助インダクタL1、第2補助インダクタL2、第3インダクタL3、第4インダクタL4、第6キャパシタC6、第7キャパシタC7、第5補助スイッチS5、第6補助スイッチS6、第7補助スイッチS7、第8補助スイッチS8、トランスT、整流回路、平滑回路、出力抵抗R1を含む。
[電力変換装置100の構成]
図1は、実施の形態1に係る電力変換装置100の構成の一例を示す図である。電力変換装置100は、スイッチング電源装置10、出力電圧検出回路11、出力電流検出回路12、制御装置20を備える。スイッチング電源装置10は、位相シフト方式の絶縁型DC−DCコンバータである。スイッチング電源装置10は、フルブリッジ回路、第1補助インダクタL1、第2補助インダクタL2、第3インダクタL3、第4インダクタL4、第6キャパシタC6、第7キャパシタC7、第5補助スイッチS5、第6補助スイッチS6、第7補助スイッチS7、第8補助スイッチS8、トランスT、整流回路、平滑回路、出力抵抗R1を含む。
フルブリッジ回路は、直流電源Eから供給される直流電圧を交流電圧に変換するインバータである。フルブリッジ回路は、第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3及び第4スイッチング素子S4を含み、それらはフルブリッジ接続されている。具体的には、フルブリッジ回路は、上側に第1スイッチング素子S1及び下側に第2スイッチング素子S2を含む第1アームと、上側に第3スイッチング素子S3及び下側に第4スイッチング素子S4を含む第2アームで構成される。第1アームと第2アームが並列接続される。
図1に示される例において、フルブリッジ回路は、第1スイッチング素子S1に並列に接続される第1キャパシタC1と、第2スイッチング素子S2に並列に接続される第2キャパシタC2と、第3スイッチング素子S3に並列に接続される第3キャパシタC3と、第4スイッチング素子S4に並列に接続される第4キャパシタC4とを含む。図1に示される例において、フルブリッジ回路は、第1スイッチング素子S1に並列に接続される第1ダイオードD1と、第2スイッチング素子S2に並列に接続される第2ダイオードD2と、第3スイッチング素子S3に並列に接続される第3ダイオードD3と、第4スイッチング素子S4に並列に接続される第4ダイオードD4とを含む。
第1ダイオードD1〜第4ダイオードD4は、第1スイッチング素子S1〜第4スイッチング素子S4に対して、それぞれ逆バイアスに接続される。第1キャパシタC1〜第4キャパシタC4は、例えば、ロスレススナバキャパシタである。第1スイッチング素子S1〜第4スイッチング素子S4は、例えばMOSFETやIGBT等の半導体スイッチング素子である。
図1に示される例では、第1スイッチング素子S1〜第4スイッチング素子S4は、nチャンネル型のIGBTである。この場合、第1スイッチング素子S1のコレクタ端子が直流電源Eの高電位側基準線に接続される。第1スイッチング素子S1のエミッタ端子が第2スイッチング素子S2のコレクタ端子に接続される。第2スイッチング素子S2のエミッタ端子は直流電源Eの低電位側基準線に接続される。第3スイッチング素子S3のコレクタ端子が直流電源Eの高電位側基準線に接続される。第3スイッチング素子S3のエミッタ端子が第4スイッチング素子S4のコレクタ端子に接続される。第4スイッチング素子S4のエミッタ端子は直流電源Eの低電位側基準線に接続される。なお、第1スイッチング素子S1〜第4スイッチング素子S4がMOSFETである場合、エミッタをソースに、コレクタをドレインにそれぞれ読み替えればよい。
図1に示される一次側回路は、部分共振型のフルブリッジ回路である。部分共振型のフルブリッジ回路は、第1アームのデッドタイム及び第2アームのデッドタイムにのみ共振動作を利用して転流し、その他の期間では非共振で動作する。「第1アームのデッドタイム」とは、第1スイッチング素子S1及び第2スイッチング素子S2の両方がオフ状態である期間を意味する。「第1アームのデッドタイム」とは、第3スイッチング素子S3及び第4スイッチング素子S4の両方がオフ状態である期間を意味する。図1に示される一次側回路は、共振ポール型の構成を有する。直列接続された第6キャパシタC6及び第7キャパシタC7は直流電源Eに並列接続され、直流電源Eを分圧する。図1の例において、第6キャパシタC6に分圧された電圧、及び第7キャパシタC7に分圧された電圧は、それぞれ直流電源Eの中間電圧に相当する。第6キャパシタC6及び第7キャパシタC7は、直流電源Eの高電位側基準線、直流電源Eの低電位側基準線、および直流電源Eの中間電位線の電位を平滑化する。
なお、第6キャパシタC6は、本開示における「第1電圧源キャパシタ」の一例である。第7キャパシタC7は、本開示における「第2電圧源キャパシタ」の一例である。第6キャパシタC6と第7キャパシタC7の特性は同じであってもよく、異なっていてもよい。すなわち、中間ノードが供給する電圧は、直流電源Eの半分であってもよく、それ以外であってもよい。
第1スイッチング素子S1と第2スイッチング素子S2の間のノードは、第1ノードNaと呼ばれる。第3スイッチング素子S3と第4スイッチング素子S4の間のノードは、第2ノードNbと呼ばれる。第6キャパシタC6と第7キャパシタC7の間のノードは、中間ノードNcと呼ばれる。
中間ノードNcと第1ノードNaとの間に第1補助インダクタL1が接続される。中間ノードNcと第2ノードNbとの間に第1補助インダクタL1が接続される。
中間ノードNcと第1補助インダクタL1の一端との間に、第5補助スイッチS5が接続される。具体的には、第5補助スイッチS5のエミッタ端子が中間ノードNcに接続され、第5補助スイッチS5のコレクタ端子が第1補助インダクタL1の一端に接続される。第1補助インダクタL1の他端と第1ノードNaとの間に、第6補助スイッチS6が接続される。具体的には、第6補助スイッチS6のエミッタ端子が第1ノードNaに接続され、第6補助スイッチS6のコレクタ端子が第1補助インダクタL1の他端に接続される。第1補助インダクタL1を介して直列接続された第5補助スイッチS5及び第6補助スイッチS6は、双方向スイッチとして機能する。
中間ノードNcと第2補助インダクタL2の一端との間に、第7補助スイッチS7が接続される。具体的には、第7補助スイッチS7のエミッタ端子が中間ノードNcに接続され、第7補助スイッチS7のコレクタ端子が第2補助インダクタL2の一端に接続される。第2補助インダクタL2の他端と第2ノードNbとの間に、第7補助スイッチS7が接続される。具体的には、第7補助スイッチS7のエミッタ端子が第2ノードNbに接続され、第7補助スイッチS7のコレクタ端子が第2補助インダクタL2の他端に接続される。第2補助インダクタL2を介して直列接続された第7補助スイッチS7及び第8補助スイッチS8は、双方向スイッチとして機能する。
第5ダイオードD5は第5補助スイッチS5に逆バイアスで接続される。第6ダイオードD6は第6補助スイッチS6に逆バイアスで接続される。第7ダイオードD7は第7補助スイッチS7に逆バイアスで接続される。第8ダイオードD8は第8補助スイッチS8に逆バイアスで接続される。
各補助スイッチS5〜S8は、例えば、MOSFETやIGBT等の半導体スイッチング素子であってもよい。図1に示される例において、各補助スイッチS5〜S8は、nチャンネル型のIGBTである。
第6補助スイッチS6は、本開示における「第1補助スイッチ」の一例である。第8補助スイッチS8は、本開示における「第2補助スイッチ」の一例である。第5補助スイッチS5は、本開示における「第3補助スイッチ」の一例である。第7補助スイッチS7は、本開示における「第4補助スイッチ」の一例である。
トランスTは、一次巻線N1及び二次巻線N2を含む高周波トランスである。一次巻線N1と二次巻線N2とは電磁誘導により結合される。トランスTは一次側と二次側とを絶縁する。トランスTは、一次巻線N1と二次巻線N2の巻線比に応じて、一次巻線N1から入力される第1交流電圧を、二次巻線N2へ出力される第2交流電圧に変圧する。一次巻線N1の両端は、上記フルブリッジ回路の両出力端に接続される。具体的には、一次巻線N1の両端は、第1ノードNaと第2ノードNbとの間に接続される。
第3インダクタL3及び第4インダクタL4は、トランスTの二次巻線N2と整流回路の間の電流経路に接続される。第3インダクタL3及び第4インダクタL4は、第3コイルL3及び第4コイルL4であってもよい。第3インダクタL3及び第4インダクタL4は、二次巻線N2の漏れインダクタンスであってもよい。
整流回路は、二次巻線N2から入力される第2交流電圧を整流し、整流電圧を生成する。整流回路は、第9ダイオードD9、第10ダイオードD10、第11ダイオードD11、第12ダイオードD12を含み、それらはフルブリッジ接続されている。
平滑回路は、整流電圧を平滑化し、出力電圧を生成する。図1の平滑回路は、第5インダクタL5及び第5キャパシタC5を含むLCフィルタで構成されている。第5インダクタL5は、例えば、第5コイルL5である。なお、図1に示される平滑回路は一例であり、これに限定されない。平滑回路は、例えば、第5インダクタL5を有していなくてもよい。
出力抵抗R1は、平滑回路から負荷30に供給される電流の値を検出するための電流検出素子である。なお、出力抵抗R1の代わりにホール素子が用いられてもよい。
出力電圧検出回路11は、スイッチング電源装置10から負荷30に出力される出力電圧を検出する。出力電圧検出回路11は、例えば、誤差増幅回路であってもよい。誤差増幅回路は、オペアンプとパッシブ素子とを含んでもよい。出力電圧検出回路11は、検出結果を制御装置20に出力する。
なお、出力電圧検出回路11は、本開示における「出力検出回路」の一例である。
出力電流検出回路12は、スイッチング電源装置10から負荷30に出力される出力電流を検出する。出力電流検出回路12は、例えば、出力抵抗R1の両端電圧を入力とする誤差増幅回路であってもよい。出力電流検出回路12は、検出結果を制御装置20に出力する。
なお、出力電流検出回路12は、本開示における「出力検出回路」の一例である。
制御装置20は、第1スイッチング素子S1〜第4スイッチング素子S4及び第5補助スイッチS5〜第8補助スイッチS8のオン/オフを制御する。言い換えると、スイッチング電源装置10は、制御装置20によって駆動される。制御装置20は、例えば、出力電圧検出回路11から供給される出力電圧および/または出力電流検出回路12から供給される出力電流に応じて、第1アームのスイッチング動作の位相と第2アームのスイッチング動作の位相との位相差を制御する。制御装置20は、この制御を位相シフトPWM(Pulse Width Modulation)方式で実行する。例えば、制御装置20は、出力電圧検出回路11からフィードバックされた出力電圧と、予め設定された目標電圧を比較する。制御装置20は、出力電圧が目標電圧よりも小さい場合に位相差を小さくし、出力電圧が目標電圧よりも大きい場合に位相差を大きくする。この制御によれば、位相差が大きくなるほど一次側から二次側に供給される電力が小さくなる。なお、制御装置は、スイッチング電源装置10を、定電流駆動または定電力駆動してもよい。
図2は、制御装置20の構成例を示す。制御装置20は、CPU21及び駆動回路22を備える。図1のスイッチング電源装置10において、第1スイッチング素子S1のエミッタ端子と第6補助スイッチS6のエミッタ端子とは、等電位である。第3スイッチング素子S3のエミッタ端子と第8補助スイッチS8のエミッタ端子とは、等電位である。第5補助スイッチS5のエミッタ端子と第7補助スイッチS7のエミッタ端子とは、等電位である。第2スイッチング素子S2と第4スイッチング素子S4のエミッタ端子とは、等電位である。このとき、駆動回路は、例えば、ハイレベルの電圧とローレベルの電圧とから構成される一対の駆動電圧を、4対生成すれば足りる。言い換えると、複数のスイッチ間のエミッタ電位が共通化されることにより、電源電圧を生成するための回路が共通化されうる。これにより、回路規模の低減、コスト削減が実現されうる。
外部電源からの電力が、CPU21及び駆動回路22に供給される。外部電源は、例えば、商用電源または蓄電池であってもよい。CPU21は、出力電圧検出回路11から供給される出力電圧および/または出力電流検出回路12から供給される出力電流に応じて、第1スイッチング素子S1〜第4スイッチング素子S4、及び第5補助スイッチS5〜第8補助スイッチS8の各制御信号を生成し、駆動回路22に出力する。各制御信号は、例えばデジタル信号である。
以下、駆動回路の具体例を説明する。駆動回路22は、第1駆動部と、第2駆動部と、第3駆動部と、第4駆動部とを備える。ただし、各駆動部は、回路上にまとまって形成されていなくてもよい。
第1駆動部は、第1ハイサイドDC−DCコンバータ241、第1ローサイドDC−DCコンバータ251、第1ゲートバッファ231、第2ゲートバッファ236、第1制御ロジック回路261、第2制御ロジック回路266、第1フォトカプラ271、第2フォトカプラ276を備える。第1駆動部は、第1スイッチング素子S1及び第6補助スイッチS6を駆動する。
第1制御ロジック回路261は、入力された制御信号に応じて、駆動信号を生成する。第1フォトカプラ271は、第1制御ロジック回路261と第1ゲートバッファ231とが絶縁された状態で、駆動信号を第1制御ロジック回路261から第1ゲートバッファ231に伝送する。第1ゲートバッファ231は、入力された駆動信号に応じて第1スイッチング素子S1を駆動する。第1ゲートバッファ231の出力端子は、電流制限素子(図示せず)を介して、第1スイッチング素子S1のゲート端子に接続される。電流制御素子は、例えばゲート抵抗である。第1ゲートバッファ231は、例えば、pチャンネルMOSFETとnチャンネルMOSFETとが直列に接続されたインバータである。
第2制御ロジック回路266は、入力された制御信号に応じて、駆動信号を生成する。第2フォトカプラ276は、第2制御ロジック回路266と第2ゲートバッファ236とが絶縁された状態で、駆動信号を第2制御ロジック回路266から第2ゲートバッファ236に伝送する。第2ゲートバッファ236は、入力された駆動信号に応じて第6補助スイッチS6を駆動する。第2ゲートバッファ236の出力端子は、電流制限素子(図示せず)を介して、第6補助スイッチS6のゲート端子に接続される。電流制御素子は、例えばゲート抵抗である。第2ゲートバッファ236は、例えば、pチャンネルMOSFETとnチャンネルMOSFETとが直列に接続されたインバータである。
第1ハイサイドDC−DCコンバータ241は、外部電源からハイサイド電源電位を生成する。第1ローサイドDC−DCコンバータ251は、外部電源からローサイド電源電位を生成する。第1ハイサイドDC−DCコンバータ241及び第1ローサイドDC−DCコンバータ251は、例えば、降圧チョッパであってもよい。例えば、第1ゲートバッファ231がインバータであるとき、ハイサイド電源電位はpチャンネルMOSFETのソース端子に印加され、ローサイド電源電位はnチャンネルMOSFETのソース端子に印加される。
第1ハイサイドDC−DCコンバータ241は、基準電位に対して+15Vの電位を生成し、これを第1ゲートバッファ231および第2ゲートバッファ236に供給する。第1ローサイドDC−DCコンバータ251は、基準電位に対して−5Vの電位を生成し、これを第1ゲートバッファ231および第2ゲートバッファ236に供給する。すなわち、第1ゲートバッファ231および第2ゲートバッファ236は、20Vの電源電圧で制御される。第1ゲートバッファ231は、第1スイッチング素子S1に、エミッタ電位を基準として+15Vのゲート電位を印加する。第2ゲートバッファ236は、第6補助スイッチS6に、エミッタ電位を基準として‐5Vのゲート電位を印加する。ただし、電源電圧、ゲート電位の値は、これに限定されない。
第2駆動部は、第2ハイサイドDC−DCコンバータ242、第2ローサイドDC−DCコンバータ252、第3ゲートバッファ233、第4ゲートバッファ238、第3制御ロジック回路263、第4制御ロジック回路268、第3フォトカプラ273、第4フォトカプラ278を備える。第2駆動部は、第3スイッチング素子S3及び第8補助スイッチS8を駆動する。第2駆動部の各構成は、例えば、第1駆動部と同様に説明されうる。
第3駆動部は、第3ハイサイドDC−DCコンバータ243、第3ローサイドDC−DCコンバータ253、第5ゲートバッファ235、第6ゲートバッファ237、第5制御ロジック回路265、第6制御ロジック回路267、第5フォトカプラ275、第6フォトカプラ277を備える。第3駆動部は、第5補助スイッチS5及び第7補助スイッチS7を駆動する。第3駆動部の各構成は、例えば、第1駆動部と同様に説明されうる。
第4駆動部は、第4ハイサイドDC−DCコンバータ244、第4ローサイドDC−DCコンバータ254、第7ゲートバッファ232、第8ゲートバッファ234、第7制御ロジック回路262、第8制御ロジック回路264、第7フォトカプラ272、第8フォトカプラ274を備える。第4駆動部は、第2スイッチング素子S2及び第4スイッチング素子S4を駆動する。第4駆動部の各構成は、例えば、第1駆動部と同様に説明されうる。
スイッチング電源装置10を構成する各スイッチング素子が、図1に示される接続関係を有することにより、駆動回路22の構成が簡素化されうる。複数のスイッチング素子のエミッタ端子同士が接続されることにより、例えば、ハイサイドDC−DCコンバータ及びローサイドDC−DCコンバータの数を減らすことができる。図2に示される例において、駆動回路は、4個のハイサイドDC−DCコンバータ、4個のローサイドDC−DCコンバータ、8個のゲートバッファ、8個の制御ロジック回路、8個のフォトカプラから構成される。
[スイッチング電源装置10の駆動方法]
スイッチング電源装置10の駆動方法、すなわち、制御装置20の動作方法について例示的に説明する。
スイッチング電源装置10の駆動方法、すなわち、制御装置20の動作方法について例示的に説明する。
スイッチング電源装置10は部分共振型のフルブリッジ回路を有するため、制御装置20は、フルブリッジ回路の第1アームのデッドタイム中、および第2アームのデッドタイム中にのみ、共振動作を許す。
制御装置20は、第1スイッチング素子S1または第2スイッチング素子S2がオン状態である期間に、第5補助スイッチS5及び第6補助スイッチS6の両方をオフ状態にさせる。制御装置20は、第3スイッチング素子S3または第4スイッチング素子S4がオンである期間に、第7補助スイッチS7及び第8補助スイッチS8の両方をオフ状態にさせる。これにより、第1補助インダクタL1または第2補助インダクタL2に不要な電流が流れなくなり、損失が低減されうる。
制御装置20は、例えば、スイッチング電源装置10の出力電圧および出力電流の少なくとも一方にもとづく検出値を取得し、これを設定値と比較する。制御装置20は、その結果に応じて、第5補助スイッチS5〜第8補助スイッチS8をオン/オフ動作するか否かを決定する。
制御装置20は、検出値が設定値を超える場合、第5補助スイッチS5〜第8補助スイッチS8は、オフ状態に維持される。すなわち、第5補助スイッチS5〜第8補助スイッチS8のオン/オフ動作は無効化され、第1補助インダクタL1および第2補助インダクタL2による共振電流の発生が阻止される。
制御装置20は、検出値が設定値以下である場合、第1アームのデッドタイム中に第5補助スイッチS5または第6補助スイッチS6をオン状態にさせる。具体的には、制御装置20は、第1アームのデッドタイムが到来する度に、第5補助スイッチS5または第6補助スイッチS6を交互にターンオンさせる。第5補助スイッチS5がオン状態で第6補助スイッチS6がオフ状態のとき、第2キャパシタC2が放電され、第1キャパシタC1が充電される。すなわち、第2キャパシタC2に蓄積された電荷が、第1キャパシタC1に転流される。第6補助スイッチS6がオン状態で第5補助スイッチS5がオフ状態のとき、第1キャパシタC1が放電され、第2キャパシタC2が充電される。すなわち、第1キャパシタC1に蓄積された電荷が、第2キャパシタC2に転流される。これらの充放電動作によって、放電されたキャパシタに並列接続されているスイッチング素子が、ゼロ電圧スイッチングされうる。
制御装置20は、検出値が設定値以下である場合、第2アームのデッドタイム中に第7補助スイッチS7または第8補助スイッチS8をオン状態にさせる。具体的には、制御装置20は、第2アームのデッドタイムが到来する度に、第7補助スイッチS7または第8補助スイッチS8を交互にターンオンさせる。第7補助スイッチS7がオン状態で第8補助スイッチS8がオフ状態のとき、第4キャパシタC4が放電され、第3キャパシタC3が充電される。すなわち、第4キャパシタC4に蓄積された電荷が、第3キャパシタC3に転流される。第8補助スイッチS8がオン状態で第7補助スイッチS7がオフ状態のとき、第3キャパシタC3が放電され、第4キャパシタC4が充電される。すなわち、第3キャパシタC3に蓄積された電荷が、第4キャパシタC4に転流される。これらの充放電動作によって、放電されたキャパシタに並列接続されているスイッチング素子が、ゼロ電圧スイッチングされうる。
第1キャパシタC1〜第4キャパシタC4の充放電によって生じる電流量は、LC共振周波数、第1補助インダクタL1または第2補助インダクタL2に印加される直流電圧、並びに第5補助スイッチS5〜第8補助スイッチS8のオン時間Δtによって決定される。実施の形態1において、LCの定数、直流電圧、及びオン時間Δは、全て固定値である。したがって、第1補助インダクタL1または第2補助インダクタL2から第1キャパシタC1〜第4キャパシタC4に供給可能な電流量は、スイッチング電源装置10の出力電圧および出力電流の状態に関わらず一定である。また、LCの定数、直流電圧、及びオン時間Δtが固定されるため、共振電流の波形が安定化され、部品バラツキの影響を少なくできる。
図1に示される例において、第3インダクタL3及び第4インダクタL4も、第1アーム又は第2アームのデッドタイム中に共振電流を発生させる。この共振電流によっても、第1キャパシタC1〜第4キャパシタC4の充放電動作が行われる。第3インダクタL3又は第4インダクタL4から第1キャパシタC1〜第4キャパシタC4に供給される電流量は、スイッチング電源装置10の出力電流(すなわち、負荷状態)によって変化する。
制御装置20は、スイッチング電源装置10からの出力電圧および出力電流の少なくとも一方に応じて、第1補助インダクタL1および第2補助インダクタL2を利用して共振電流を発生させるか否かが選択される。例えば、制御装置20は、出力電流が設定値より大きい場合に、第5補助スイッチS5〜第8補助スイッチS8をオフ状態に維持し、スイッチング電源装置10の出力電流が設定値以下の場合に、第5補助スイッチS5〜第8補助スイッチS8のオン/オフ動作を有効にする。前者が重負荷の場合に相当し、後者が軽負荷の場合に相当する。
第5補助スイッチS5〜第8補助スイッチS8がオフ状態に維持される場合、第3インダクタL3及び第4インダクタL4のみから、第1キャパシタC1〜第4キャパシタC4に共振電流が供給される。このとき、スイッチング電源装置10は、第3インダクタL3及び第4インダクタL4が発生させる電流を用いて、ソフトスイッチングを実現しうる。あるいは、ソフトスイッチングが完全に実現されない場合であっても、スイッチング損失が効果的に低減されうる。
例えば、スイッチング電源装置10の出力電流が小さい場合、第3インダクタL3及び第4インダクタL4からの電流供給のみではソフトスイッチングが実現できない場合がある。このような場合に、制御装置20は、第5補助スイッチS5〜第8補助スイッチS8のオン/オフ動作を有効にする。これにより、第3インダクタL3及び第4インダクタL4からだけでなく、第1補助インダクタL1または第2補助インダクタL2からも、第1キャパシタC1〜第4キャパシタC4に共振電流が供給される。すなわち、第1補助インダクタL1または第2補助インダクタL2からの共振電流により、第1キャパシタC1〜第4キャパシタC4に供給される電流量が増加する。これにより、例えば、スイッチング電源装置10の出力電流が大きい場合であっても、ソフトスイッチングが実現されうる。あるいは、ソフトスイッチングが完全に実現されない場合であっても、スイッチング損失が効果的に低減されうる。
スイッチング電源装置10の出力電圧、出力電流、または出力電力の大小関係を判定するための設定値は、設計者による実験またはシミュレーションに基づき予め導出した値であってもよい。
図3は、図1のスイッチング電源装置10の動作例を示すタイミングチャートを示す。図3(a)は軽負荷時のタイミングチャートを示し、図3(b)は重負荷時のタイミングチャートを示している。負荷30の軽重は、出力電圧及び出力電流の少なくとも一方により判断されうる。例えば、スイッチング電源装置10の出力電圧および出力電流の少なくとも一方にもとづく検出値が所定の設定値以下の状態は、軽負荷に区分され、検出値が設定値を超える状態は、重負荷に区分される。
図3(a)に示される例では、軽負荷時において、第5補助スイッチS5〜第8補助スイッチS8のオンオフ動作は有効である。具体的には、第1スイッチング素子S1がターンオフしてから、第2スイッチング素子S2がターンオンするまでの間、第6補助スイッチS6がオン状態となる。第2スイッチング素子S2がターンオフしてから、第1スイッチング素子S1がターンオンするまでの間、第5補助スイッチS5がオン状態となる。第4スイッチング素子S4がターンオフしてから、第3スイッチング素子S3がターンオンするまでの間、第7補助スイッチS7がオン状態となる。第3スイッチング素子S3がターンオフしてから、第4スイッチング素子S4がターンオンするまでの間、第8補助スイッチS8がオン状態となる。この動作例において、第5補助スイッチS5〜第8補助スイッチS8の、それぞれのオン期間Δtは固定である。
図3(b)に示される例では、重負荷時において、第1アームのデッドタイムにおける第5補助スイッチS5及び第6補助スイッチS6のオンオフ動作が無効であり、第2アームのデッドタイムにおける第7補助スイッチS7及び第8補助スイッチS8のオンオフ動作が有効である。あるいは、第2アームのデッドタイムにおいても第7補助スイッチS7及び第8補助スイッチS8のオンオフ動作が無効であってもよい。あるいは、第1アームのデッドタイムにおける第5補助スイッチS5及び第6補助スイッチS6のオンオフ動作が有効であり、第2アームのデッドタイムにおける第7補助スイッチS7及び第8補助スイッチS8のオンオフ動作が無効であってもよい。これらのうち、いずれが選択されるかは、出力電圧および出力電流の少なくとも一方に基づいて決定されてもよい。
図4は、ゼロ電圧スイッチング(ZVS)を説明するための図である。図4(a)はZVSが成立している場合のタイミングチャートの一例を示す。図4(b)及び図4(c)は、ZVSが不成立の場合のタイミングチャートの一例を示す。
第1スイッチング素子S1においてZVSが成立する場合について説明する。第1スイッチング素子S1のゲート端子にオン信号が印加される前に、補助インダクタ及び第1キャパシタC1を流れる共振電流により、第1キャパシタC1の電荷が全て放電される。これにより、第1スイッチング素子S1のコレクタ−エミッタ間の電圧がゼロになる。この状態で、第1スイッチング素子S1がターンオンされると、ZVSが実現される。この場合、図4(a)に示されるように、スイッチング損失もサージ電圧も発生しない。
第3スイッチング素子S3においてZVSが成立しない場合について説明する。第3スイッチング素子S3のゲート端子にオン信号が印加される前に、第3キャパシタC3の電荷の一部が放電されないことがある。この状態で、第3スイッチング素子S3がターンオンされると、ZVSが実現されず、スイッチング損失およびサージ電圧が発生する。第3スイッチング素子S3がターンオンする直前における第3スイッチング素子S3のコレクタ‐エミッタ間の電圧が0に近いほど、スイッチング損失およびサージ電圧が小さくなる。図4(b)は、補助インダクタの利用によって、スイッチング損失およびサージ電圧が効果的に低減されている例を示している。
実施の形態1の電力変換装置によれば、共振電流が不足する場合に、補助インダクタによる共振電流が、各キャパシタに安定的に供給される。これにより、スイッチング損失およびサージ電圧がゼロになる、あるいは効果的に低減されうる。一方、共振電流が過剰な場合には、補助インダクタと各キャパシタとの間の補助スイッチをオフにすることにより、不要な共振電流の供給が停止される。これにより、共振電流が補助インダクタを流れることによって発生する損失が、安定的に低減されうる。
(実施の形態2)
[電力変換装置100xの構成]
図5は、実施の形態2に係る電力変換装置100xの構成の一例を示す。以下、実施の形態2に係る電力変換装置100xと、実施の形態1に係る電力変換装置100との相違点が説明される。両者の間で重複する説明は適宜省略される。
[電力変換装置100xの構成]
図5は、実施の形態2に係る電力変換装置100xの構成の一例を示す。以下、実施の形態2に係る電力変換装置100xと、実施の形態1に係る電力変換装置100との相違点が説明される。両者の間で重複する説明は適宜省略される。
図5に示される第5補助スイッチS5は、図1に示される第5補助スイッチS5と第7補助スイッチS7との機能を共有する。図5に示される例において、第5補助スイッチS5は、中間ノードNcと、第1補助インダクタL1及び第2補助インダクタL2が接続される共通端子との間に接続される。具体的には第5補助スイッチS5のエミッタ端子が中間ノードNcに接続され、第5補助スイッチS5のコレクタ端子が第1補助インダクタL1の一端及び第2補助インダクタL2の一端に共通接続される。
図6は、制御装置20xの構成例を示す。図6に示される制御装置20xは、図2に示される制御装置20と比べて、第6ゲートバッファ237、第6制御ロジック回路267、第6フォトカプラ277を備えない点で異なる。中間ノードNcに接続される補助スイッチが、第5補助スイッチS5で共通化されることにより、図2に示される制御装置20に比べて、さらなる回路規模の低減が実現されうる。
[スイッチング電源装置10xの駆動方法]
スイッチング電源装置10xの駆動方法、すなわち、制御装置20xの動作方法について例示的に説明する。
スイッチング電源装置10xの駆動方法、すなわち、制御装置20xの動作方法について例示的に説明する。
制御装置20xは、第1スイッチング素子S1または第2スイッチング素子S2がオン状態である期間に、第5補助スイッチS5及び第6補助スイッチS6の両方をオフ状態にさせる。制御装置20xは、第3スイッチング素子S3または第4スイッチング素子S4がオン状態である期間に、第5補助スイッチS5及び第8補助スイッチS8の両方をオフ状態にさせる。これにより、第1補助インダクタL1または第2補助インダクタL2に不要な電流が流れなくなり、損失が低減されうる。
制御装置20xは、例えば、スイッチング電源装置10xの出力電圧および出力電流の少なくとも一方にもとづく検出値を取得し、これを設定値と比較する。制御装置20xは、その結果に応じて、第5補助スイッチS5、第6補助スイッチS6、及び第8補助スイッチS8をオン/オフ動作するか否かを決定する。
制御装置20は、検出値が設定値を超える場合、第5補助スイッチS5、第6補助スイッチS6、及び第8補助スイッチS8は、オフ状態に維持される。すなわち、第5補助スイッチS5、第6補助スイッチS6、及び第8補助スイッチS8のオン/オフ動作は無効化され、第1補助インダクタL1および第2補助インダクタL2による共振電流の発生が阻止される。
制御装置20xは、検出値が設定値以下である場合、第1アームのデッドタイム中に第5補助スイッチS5または第6補助スイッチS6をオン状態にさせる。具体的には、制御装置20xは、第1アームのデッドタイムが到来する度に第5補助スイッチS5または第6補助スイッチS6を交互にターンオンさせる。
制御装置20xは、検出値が設定値以下である場合、第2アームのデッドタイム中に第5補助スイッチS5または第8補助スイッチS8をオン状態にさせる。具体的には、制御装置20xは、第2アームのデッドタイムが到来する度に第5補助スイッチS5または第8補助スイッチS8を交互にターンオンさせる。
図7は、図5のスイッチング電源装置10xの動作例を示すタイミングチャートである。図7(a)は軽負荷時のタイミングチャートを示し、図5(b)は重負荷時のタイミングチャートを示している。
図7(a)に示される例では、軽負荷時において、第5補助スイッチS5、第6補助スイッチS6、及び第8補助スイッチS8のオンオフ動作は有効である。具体的には、第1スイッチング素子S1がターンオフしてから、第2スイッチング素子S2がターンオンするまでの間、第6補助スイッチS6がオン状態となる。第2スイッチング素子S2がターンオフしてから、第1スイッチング素子S1がターンオンするまでの間、第5補助スイッチS5がオン状態となる。第4スイッチング素子S4がターンオフしてから、第3スイッチング素子S3がターンオンするまでの間、第5補助スイッチS5がオン状態となる。第3スイッチング素子S3がターンオフしてから、第4スイッチング素子S4がターンオンするまでの間、第8補助スイッチS8がオン状態となる。第5補助スイッチS5〜第7補助スイッチS7の、それぞれのオン期間Δtは固定である。
図7(b)に示される例では、重負荷時において、第1アームのデッドタイムにおける第5補助スイッチS5及び第6補助スイッチS6のオンオフ動作が無効であり、第2アームのデッドタイムにおける第5補助スイッチS5及び第8補助スイッチS8のオンオフ動作が有効である。あるいは、第2アームのデッドタイムにおいても第5補助スイッチS5及び第8補助スイッチS8のオンオフ動作が無効であってもよい。あるいは、第1アームのデッドタイムにおける第5補助スイッチS5及び第6補助スイッチS6のオンオフ動作が有効であり、第2アームのデッドタイムにおける第5補助スイッチS5及び第8補助スイッチS8のオンオフ動作が無効であってもよい。これらのうち、いずれが選択されるかは、出力電圧および出力電流の少なくとも一方に基づいて決定されてもよい。
実施の形態2の電力変換装置によれば、共振電流が不足する場合に、補助インダクタによる共振電流を、各キャパシタに安定的に供給できる。これにより、スイッチング損失およびサージ電圧がゼロになる、あるいは効果的に低減されうる。一方、共振電流が過剰な場合には、補助インダクタと各キャパシタとの間の補助スイッチをオフにすることにより、不要な共振電流を停止できる。これにより、共振電流が補助インダクタを流れることによる損失が、安定的に低減されうる。
(実施の形態3)
図8は、実施の形態3に係る電力変換装置100yの構成の一例を示す。電力変換装置100yのスイッチング電源装置10yは、二次側位相シフト方式によって駆動される。以下、実施の形態3に係る電力変換装置100yと、実施の形態2に係る電力変換装置100xとの相違点が説明される。両者の間で重複する説明は適宜省略される。
図8は、実施の形態3に係る電力変換装置100yの構成の一例を示す。電力変換装置100yのスイッチング電源装置10yは、二次側位相シフト方式によって駆動される。以下、実施の形態3に係る電力変換装置100yと、実施の形態2に係る電力変換装置100xとの相違点が説明される。両者の間で重複する説明は適宜省略される。
スイッチング電源装置10yの整流回路は、トランスTの二次巻線N2からの順方向電流を導通または遮断するための第9スイッチング素子S9、及び二次巻線N2からの逆方向電流を導通または遮断するための第10スイッチング素子S10をさらに備える。制御装置20yは、一次側のスイッチング素子S1〜S4の位相を固定し、二次側のスイッチング素子S9,S10の位相を可変とする。制御装置20yは、出力電圧検出回路11から供給される出力電圧および/または出力電流検出回路12から供給される出力電流に応じて、一次側のスイッチング素子S1〜S4の位相に対する二次側のスイッチング素子S9、S10の位相の位相差を制御する。
一次側のスイッチング素子S1〜S4の位相が固定されることにより、補助スイッチS5,S6及びS8の位相も固定される。これにより、一次側回路の駆動が安定化されうる。
なお、図1に示されるスイッチング電源装置10の一次側回路と、図8に示されるスイッチング電源装置10yの二次側回路とが組み合わされ、これが二次側位相シフト方式で駆動されてもよい。
(実施の形態4)
以下、実施の形態4が説明される。実施の形態1〜3と実施の形態4との間で重複する説明は適宜省略される。
以下、実施の形態4が説明される。実施の形態1〜3と実施の形態4との間で重複する説明は適宜省略される。
図14は、実施の形態4における電力変換装置100zの構成例を示す回路図である。
実施の形態4における電力変換装置100zは、スイッチング回路部1000を備える。
スイッチング回路部1000は、二次側インダクタの他端に接続される。
スイッチング回路部1000は、二次側スイッチング素子を含む。
実施の形態4における電力変換装置100zにおいては、平滑回路は、スイッチング回路部1000に接続される。平滑回路は、スイッチング回路部1000から出力される電圧を平滑化する。
実施の形態4における電力変換装置100zにおいては、制御装置20zは、スイッチング回路部1000の二次側スイッチング素子のオンオフを制御することにより、平滑回路からの出力電圧および出力電流の少なくとも一方の振幅を制御する。
なお、実施の形態4においては、負荷30zは、商用電力系統であってもよい。
実施の形態4の構成であれば、一次側から二次側への電力供給、および、二次側から一次側への電力供給が可能な、双方向型のDCACコンバータを実現できる。
スイッチング回路部1000の二次側スイッチング素子は、第1双方向スイッチング部と、第2双方向スイッチング部と、第3双方向スイッチング部と、第4双方向スイッチング部と、を含む。
第1双方向スイッチング部は、平滑回路の第1端と二次巻線の第1端との間に挿入される。第1双方向スイッチング部は、スイッチング素子S21を備える。
第2双方向スイッチング部は、平滑回路の第2端と二次巻線の第1端との間に挿入される。第2双方向スイッチング部は、スイッチング素子S22を備える。
第3双方向スイッチング部は、平滑回路の第1端と二次巻線の第2端との間に挿入される。第3双方向スイッチング部は、スイッチング素子S23を備える。
第4双方向スイッチング部は、平滑回路の第2端と二次巻線の第2端との間に挿入される。第4双方向スイッチング部は、スイッチング素子S24を備える。
スイッチング素子S21〜S24は、それぞれ、双方向スイッチで構成されてもよい。
もしくは、スイッチング素子S21〜S24は、それぞれ、互いに電流を流す向きが逆である2つのスイッチング素子を、並列に備えた構成であってもよい。
図15(a)は、位相差が0°である出力電圧と出力電流との波形を示す波形図である。
出力電圧Voと出力電流ioとの極性が同じとき、電力供給モードとなる。電力供給モードには、(1)で示す出力電圧Voと出力電流ioとが正であるモードと、(3)で示す出力電圧Voと出力電流ioとが負であるモードとがある。
図15(b)は、位相差が180°である出力電圧と出力電流との波形を示す波形図である。
出力電圧Voと出力電流ioとの極性が異なるとき、電力回生モードとなる。電力回生モードには、(2)で示す出力電圧Voが負であり、出力電流ioが正であるモードと、(4)で示す出力電圧Voが正であり、出力電流ioが負であるモードとがある。
図16は、図15(a)に示す期間T10での電力供給モードのタイムチャートである。
図17は、図15(b)に示す期間T12での電力回生モードのタイムチャートである。
実施の形態4における電力変換装置100zにおいては、制御装置20zは、スイッチング素子S21とスイッチング素子S24との内の少なくとも一方を、二次巻線の電圧が正である第1期間における第1オン時点(Ton1、または、Ton4)において、オフからオンに切り替える。
また、制御装置20zは、スイッチング素子S22とスイッチング素子S23との内の少なくとも一方を、第1期間に続く二次巻線の電圧が負である第2期間における第2オン時点(Ton2、または、Ton6)において、オフからオンに切り替える。
このとき、第1オン時点または第2オン時点の内の少なくともいずれか一方をシフトさせることにより、平滑回路からの出力電圧または出力電流の少なくとも一方の振幅を制御する。
以上の構成によれば、電力変換装置100zの二次側に配置されたスイッチング素子S21〜S24を制御することによって、出力電圧または出力電流の少なくとも一方の振幅を制御できる。このため、一次側のブリッジ回路では、出力電圧または出力電流の少なくとも一方の振幅を制御するための処理が不要となる。すなわち、ブリッジ回路を構成するスイッチング素子を駆動させる信号の位相を固定できる。このため、一次側のブリッジ回路において、循環電流が発生しないようにすることができる。
出力電圧電流条件に応じて、補助スイッチS5、S6、S8を停止することで、補助インダクタからの電流供給が停止される。これにより、二次側インダクタから電流が供給される。
図18は、実施の形態4におけるスイッチング電源装置の動作例を模式的に示すタイミングチャートである。
図18(a)に示されるように、出力電流が小さい場合(軽負荷時)には、補助スイッチS5、S6、S8の動作を有効にする。
図18(b)に示されるように、出力電流が大きい場合(重負荷時)には、補助スイッチS5、S6、S8の動作を無効にする。これにより、二次側インダクタからの電流供給のみで、ソフトスイッチング動作を実現する。
なお、出力電流が大きい場合(重負荷時)においても、二次側インダクタからの電流供給のみではソフトスイッチング動作が実現不可能な場合などでは、補助スイッチS5、S6、S8の動作を有効にし、電流量を増加させてもよい。これにより、スイッチング素子S1〜S4に印加される電圧の変化率を、より小さくすることができる。
図19は、二次側回路の電流位相に応じて生じる3つの動作モードを示す図である。
図19(a)は、電流が商用電圧と同位相であるインバータモード(電力供給モード)である。
図19(b)は、電流が商用電圧と逆位相であるコンバータモード(電力回生モード)である。
図19における、RaおよびRbは、補助スイッチの制御の有効範囲を示す。
インバータモードおよびコンバータモードにおける補助スイッチのオンオフ動作の設定条件は、電流の絶対値によって一義に決定されてもよい。
なお、インバータモードおよびコンバータモードの設定条件は、同一値が設定されてもよい。もしくは、インバータモードおよびコンバータモードの設定条件は、それぞれ、異なる値が設定されてもよい。
図19(c)は、インバータモードおよびコンバータモードが混在する混在モードである。混在モードにおいては、インバータモードおよびコンバータモードの切り替わりとともに、補助スイッチのオンオフ動作の設定条件も切り替える。
図20は、補助スイッチの制御信号の生成方法を示すフローチャートである。
インバータモードまたはコンバータモードにおいては、図20(a)のように、動作モードを考慮せずに、補助スイッチの制御信号を生成してもよい。
混在モードにおいては、図20(b)のように、動作モードを判別するステップに基づいて、補助スイッチの制御信号を生成してもよい。
図21は、図14の制御装置20zの構成例を模式的に示す図である。
なお、実施の形態4の構成は、実施の形態1〜3として説明された構成と、適宜、組み合わされてもよい。
また、実施の形態1〜4においては、補助スイッチのオンオフ動作の設定条件は、予め、実験等によって決定されてもよい。
また、実施の形態1〜4においては、高周波トランスと直列に接続された二次側インダクタは、単独部品であるコイルで構成してもよい。もしくは、二次側インダクタは、高周波トランスのリーケージインダクタンスにより実現されてもよい。
また、実施の形態1〜4においては、電圧検出手段と電流検出手段は、一次側に設けられてもよい。もしくは、電圧検出手段と電流検出手段は、一次側と二次側の両方に設けられてもよい。
(実施の形態5)
以上に説明した実施の形態1〜4に係る電力変換装置は、様々な用途に使用されうる。以下、実施の形態1〜4に係る電力変換装置が、蓄電システム、車両および充電器で使用される例を挙げる。その他、本開示の電力変換装置は、高効率な電力変換と絶縁性が要求される用途、例えばデータセンタの電源装置にも使用されうる。
以上に説明した実施の形態1〜4に係る電力変換装置は、様々な用途に使用されうる。以下、実施の形態1〜4に係る電力変換装置が、蓄電システム、車両および充電器で使用される例を挙げる。その他、本開示の電力変換装置は、高効率な電力変換と絶縁性が要求される用途、例えばデータセンタの電源装置にも使用されうる。
図9は、実施の形態1〜4に係る電力変換装置を有する蓄電システム400の構成例を示す。図9に示す蓄電システム400は、太陽電池200a、蓄電池200b、DC−DCコンバータ100a、DC−DCコンバータ100b、インバータ300aを備える。蓄電池200bは据置型の蓄電池であってもよいし、車載電池など可搬性のある蓄電池であってもよい。太陽電池200aは第1の直流電力を発電する。DC−DCコンバータ100aは、第1の直流電力を第2の直流電力に変換する。インバータ300aは、第2の直流電力を交流電力に変換する。あるいは、DC−DCコンバータ100bは、第2の直流電力を、蓄電用の直流電力に変換し、蓄電池200bに蓄積する。DC−DCコンバータ100a及びDC−DCコンバータ100bの少なくとも一方は、実施の形態1〜4に係る電力変換装置を含む。
蓄電池200b及びDC−DCコンバータ100bは、省略されてもよい。この場合、蓄電機能のない太陽光発電システムが実現される。太陽電池200a及びDC−DCコンバータ100aが省略されてもよい。この場合、発電機能のない蓄電システムが実現される。
図10は、実施の形態1〜4に係る電力変換装置を有する車両700の構成例を示す。図10に示す車両700は、例えば、走行用のモータ600を搭載するハイブリッドカー(HV)、プラグインハイブリッドカー(PHV)または電気自動車(EV)である。モータ600は、自走可能な高出力モータであってもよい、マイルドハイブリッドカーに搭載される走行アシストモータであってもよい。モータ600は、例えば、交流同期モータである。
図10に示す車両700は、走行用電池200c、補機電池200d、DC−DCコンバータ100c、双方向DC−DCコンバータ150、インバータ300b、モータ600を備える。走行用電池200cは、例えば、リチウムイオン電池、ニッケル水素電池などの蓄電池である。力行時、双方向DC−DCコンバータ150は、走行用電池200cから供給される第1の直流電力を第2の直流電力に変換する。インバータ300bは、第2の直流電力を交流電力に変換して、モータ600に供給する。回生時、インバータ300bは、減速エネルギーにもとづき発電された交流電力を第3の直流電力に変換する。双方向DC−DCコンバータ150は、第3の直流電力を、電池用の直流電力に変換して走行用電池200cに充電する。
補機電池200dは、例えば、12V出力の鉛電池である。マイルドハイブリッドカーにおいて、走行用電池200cは、例えば、48V出力に設計される。補機電池200dが接続される12V系統と、走行用電池200cが接続される48V系統とは、DC−DCコンバータ100cを介して接続される。DC−DCコンバータ100cは、補機電池200dの電圧を、走行用電池200cの電圧まで昇圧する。これにより、走行用電池200cの容量が不足した場合、補機電池200dからモータ600に給電できる。DC−DCコンバータ100cは、走行用電池200cの電圧を、補機電池200dの電圧に降圧する。DC−DCコンバータ100cは、実施の形態1〜4に係る電力変換装置を含む。
図11は、実施の形態1〜4に係る電力変換装置が使用される充電器800の構成を示す図である。図11に示す車両700は、図10に示す車両に対してプラグイン充電機能が追加されている。充電器800は、整流回路810、PFC回路820、DC−DCコンバータ100dを備える。整流回路810は、系統500から供給される交流電圧を整流する。PFC回路820は、整流された電力の力率を改善する。DC−DCコンバータ100dは、PFC回路820からの入力電圧を充電電圧に変換する。DC−DCコンバータ100dは、実施の形態1〜4に係る電力変換装置を含む。充電器800は、図11に示されるように車両外に設置される充電器であってもよいし、車両700内に搭載される車載充電器であってもよい。
以上説明したように、蓄電システム400内、車両700内、又は充電器800内で使用されるDC−DCコンバータは、実施の形態1〜4に係る電力変換装置を備える。これにより、シンプル、低コスト、低損失の電源系が構築されうる。
以上、本開示を実施の形態をもとに説明した。本開示における各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは、当業者によって理解される。
例えば、スイッチング電源装置の一次側のインバータは、フルブリッジ型ではなく、ハーフブリッジ型であってもよい。スイッチング電源装置10の二次側の整流回路は、ブリッジ型ではなく、センタ・タップ型であってもよい。
第1キャパシタC1〜第4キャパシタC4は、ロスレススナバキャパシタではなく、第1スイッチング素子S1〜第4スイッチング素子S4のそれぞれの寄生容量であってもよい。第1ダイオードD1〜第4ダイオードD4は、第1スイッチング素子S1〜第4スイッチング素子S4のそれぞれの寄生ダイオードであってもよい。
第5補助スイッチS5及び第6補助スイッチS6は、中間ノードNcと第1ノードNaとの間に延びる電流経路に配置される限り、その他の接続配置であってもよい。図12は、中間ノードNcと第1ノードNaとの間における、第5補助スイッチS5、第6補助スイッチS6、第1補助インダクタL1の接続例を示す。このとき、実施の形態1に記載のスイッチング電源装置10に比べて共通化される基準電位の数が減るものの、実施の形態1〜4に記載の電力変換装置と同様にスイッチング損失が安定的に低減されうる。さらに、図12に示される第5補助スイッチS5と第6補助スイッチS6とは、1つの双方向スイッチング素子であってもよい。言い換えると、実施の形態1〜4に記載のスイッチング電源装置における第5補助スイッチS5及び第6補助スイッチS6の一方を省き、他方を双方向スイッチング素子としてもよい。この場合、上記説明において、第5補助スイッチS5のオンオフは、双方向スイッチング素子の第1ゲートのオンオフに読み替えられ、第6補助スイッチS6のオンオフは、双方向スイッチング素子の第2ゲートのオンオフに読み替えられる。第7補助スイッチS7及び第8補助スイッチS8についても同様に、双方向スイッチング素子に置き換えられうる。
なお、本開示において「双方向スイッチ」は、単一の双方向スイッチング素子であってもよいし、複数のスイッチング素子から構成された回路要素であってもよい。本開示において、「双方向スイッチのオン状態」とは、双方向スイッチをいずれかの方向に電流が流れる状態を意味し、「双方向スイッチのオフ状態」とは、双方向スイッチのいずれの方向にも電流が流れない状態を意味する。
本開示は、上記回路構成と同様に、本開示の特徴的な機能を実現できる回路も含む。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列または並列に、スイッチング素子(トランジスタ)、抵抗素子、または容量素子等の素子を接続したものも本開示に含まれる。言い換えれば、本開示における「接続される」は、2つの端子(ノード)が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該2つの端子(ノード)が、素子を介して接続される場合が含まれる。
本開示に係る電力変換装置は、蓄電システム、車両などで使用されるDC−DCコンバータに利用可能である。
本開示の電力変換装置は、例えば、定置用蓄電池のパワーコンディショナ等にとって有用である。
100,100x,100y,100z 電力変換装置
Claims (16)
- 第1スイッチング素子、前記第1スイッチング素子に直列に接続された第2スイッチング素子、前記第1スイッチング素子に並列に接続された第1キャパシタ、および前記第2スイッチング素子に並列に接続された第2キャパシタを含み、入力される直流電圧を第1交流電圧に変換するブリッジ回路と、
前記第1スイッチング素子及び前記第2スイッチング素子の間の第1ノードに一端が接続される第1補助スイッチと、
前記第1補助スイッチの他端に接続される第1補助インダクタと、
前記第1スイッチング素子、前記第2スイッチング素子、及び前記第1補助スイッチのオンオフを制御する制御装置と、
前記ブリッジ回路に接続される一次巻線と、前記一次巻線に電磁結合される二次巻線とを含み、前記第1交流電圧を第2交流電圧に変換するトランスと、
前記二次巻線に一端が接続される二次側インダクタと、
前記二次側インダクタの他端に接続される二次側スイッチング素子を含むスイッチング回路部と、
前記スイッチング回路部に接続され、前記スイッチング回路部から出力される電圧を平滑化する平滑回路と、
前記平滑回路からの出力電圧および出力電流の少なくとも一方に基づく検出値を取得する出力検出回路と、
を備え、
前記制御装置は、前記スイッチング回路部の前記二次側スイッチング素子のオンオフを制御することにより、前記平滑回路からの出力電圧および出力電流の少なくとも一方の振幅を制御し、
前記制御装置は、
前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第1スイッチング素子をターンオフさせてから前記第2スイッチング素子をターンオンさせるまでの間、前記第1補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第1補助スイッチをオフ状態にさせ、
前記出力検出回路の前記検出値が前記設定値を超える場合、前記第1補助スイッチをオフ状態に維持させる、
電力変換装置。 - 前記ブリッジ回路は、
前記第1スイッチング素子、前記第2スイッチング素子、前記第1キャパシタ、および前記第2キャパシタを含む第1アームと、
第3スイッチング素子、前記第3スイッチング素子に直列に接続された第4スイッチング素子、前記第3スイッチング素子に並列に接続された第3キャパシタ、および前記第4スイッチング素子に並列に接続された第4キャパシタを含む第2アームと、
を備え、
前記電力変換装置は、
前記第3スイッチング素子及び前記第4スイッチング素子の間の第2ノードに一端が接続される第2補助スイッチと、
前記第2補助スイッチの他端に接続される第2補助インダクタと、
をさらに備え、
前記制御装置は、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第2補助スイッチのオンオフをさらに制御し、
制御装置は、
前記出力検出回路の前記検出値が前記設定値以下の場合、前記第3スイッチング素子をターンオフさせてから前記第4スイッチング素子をターンオンさせるまでの間、前記第2補助スイッチをオン状態にさせ、前記第3スイッチング素子または前記第4スイッチング素子をオン状態にさせる間、前記第2補助スイッチをオフ状態にさせ、
前記出力検出回路の前記検出値が前記設定値を超える場合、前記第2補助スイッチをオフ状態に維持させる、
請求項1に記載の電力変換装置。 - 前記ブリッジ回路に前記直流電圧を供給する電圧源と、
前記電圧源と前記第1補助インダクタとの間に接続される第3補助スイッチと、
前記電圧源と前記第2補助インダクタとの間に接続される第4補助スイッチと、
をさらに備え、
前記制御装置は、前記第3補助スイッチおよび前記第4補助スイッチのオンオフをさらに制御し、
前記制御装置は、
前記出力検出回路の前記検出値が前記設定値以下の場合、前記第2スイッチング素子をターンオフさせてから前記第1スイッチング素子をターンオンさせるまでの間、前記第3補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第3補助スイッチをオフ状態にさせ、前記第4スイッチング素子をターンオフさせてから前記第3スイッチング素子をターンオンさせるまでの間、前記第4補助スイッチをオン状態にさせ、前記第3スイッチング素子または前記第4スイッチング素子をオン状態にさせる間、前記第4補助スイッチをオフ状態にさせ、
前記出力検出回路の前記検出値が前記設定値を超える場合、前記第3補助スイッチおよび前記第4補助スイッチをオフ状態に維持させる、
請求項2に記載の電力変換装置。 - 前記ブリッジ回路に前記直流電圧を供給する電圧源と、
前記電圧源と前記第1補助インダクタとの間に接続される第3補助スイッチと、
をさらに備え、
前記第2補助インダクタは、前記第2補助スイッチと前記第3補助スイッチとの間に接続され、
前記制御装置は、前記第3補助スイッチのオンオフをさらに制御し、
前記制御装置は、
前記出力検出回路の前記検出値が前記設定値以下の場合、前記第2スイッチング素子をターンオフさせてから前記第1スイッチング素子をターンオンさせるまでの間、および、前記第4スイッチング素子をターンオフさせてから前記第3スイッチング素子をターンオンさせるまでの間、前記第3補助スイッチをオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせ、かつ、前記第3スイッチング素子または前記第4スイッチング素子をオン状態にさせる間、前記第3補助スイッチをオフ状態にさせ、
前記出力検出回路の前記検出値が前記設定値を超える場合、前記第3補助スイッチをオフ状態に維持させる、
請求項2に記載の電力変換装置。 - 前記電圧源は、第1電圧源キャパシタと、前記第1電圧源キャパシタに直列に接続される第2電圧源キャパシタとを含み、
前記第3補助スイッチは、前記第1電圧源キャパシタ及び前記第2電圧源キャパシタの間の中間ノードに接続される、
請求項3に記載の電力変換装置。 - 前記電圧源は、第1電圧源キャパシタと、前記第1電圧源キャパシタに直列に接続される第2電圧源キャパシタとを含み、
前記第3補助スイッチおよび前記第4補助スイッチは、前記第1電圧源キャパシタ及び前記第2電圧源キャパシタの間の中間ノードに接続される、
請求項4に記載の電力変換装置。 - 前記第1補助スイッチは第1双方向スイッチング素子であり、
前記制御装置は、
前記出力検出回路の前記検出値が所定の設定値以下の場合、前記第1スイッチング素子をターンオフさせてから前記第2スイッチング素子をターンオンさせるまでの間、前記第1双方向スイッチング素子の2つのゲートの一方をオン状態にさせ、前記第2スイッチング素子をターンオフさせてから前記第1スイッチング素子をターンオンさせるまでの間、前記第1双方向スイッチング素子の2つのゲートの他方をオン状態にさせ、前記第1スイッチング素子または前記第2スイッチング素子をオン状態にさせる間、前記第1双方向スイッチング素子の前記2つのゲートをオフ状態にさせる、
請求項1に記載の電力変換装置。 - 前記ブリッジ回路は、
前記第1スイッチング素子、前記第2スイッチング素子、前記第1キャパシタ、および前記第2キャパシタを含む第1アームと、
第3スイッチング素子、前記第3スイッチング素子に直列に接続された第4スイッチング素子、前記第3スイッチング素子に並列に接続された第3キャパシタ、および前記第4スイッチング素子に並列に接続された第4キャパシタを含む第2アームと、
を備え、
前記電力変換装置は、
前記第3スイッチング素子及び前記第4スイッチング素子の間の第2ノードに一端が接続される第2双方向スイッチング素子と、
前記第2補助スイッチの他端に接続される第2補助インダクタと、
をさらに備え、
前記制御装置は、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第2双方向スイッチング素子のオンオフをさらに制御し、
制御装置は、
前記出力検出回路の前記検出値が前記設定値以下の場合、前記第3スイッチング素子をターンオフさせてから前記第4スイッチング素子をターンオンさせるまでの間、前記第2双方向スイッチング素子の2つのゲートの一方をオン状態にさせ、前記第4スイッチング素子をターンオフさせてから前記第3スイッチング素子をターンオンさせるまでの間、前記第2双方向スイッチング素子の2つのゲートの他方をオン状態にさせる、
請求項7に記載の電力変換装置。 - 前記制御装置は、
前記第1補助スイッチをオン状態にさせることによって、前記第1補助インダクタ、前記第1キャパシタおよび前記第2キャパシタを流れる共振電流を発生させ、
前記第1補助スイッチをオフ状態にさせることによって、前記共振電流を発生させない、
請求項1に記載の電力変換装置。 - 前記第1スイッチング素子および前記第2スイッチング素子がオフ状態の期間に、前記二次側インダクタを流れる電流が前記二次側インダクタにエネルギーを蓄積させ、前記エネルギーにより発生した他の共振電流が、前記第1キャパシタおよび前記第2キャパシタを充放電させる、
請求項9に記載の電力変換装置。 - 前記第1スイッチング素子の基準端子と、前記第1補助スイッチの基準端子とが等電位である、
請求項1に記載の電力変換装置。 - 前記第1スイッチング素子の基準端子と、前記第1補助スイッチの基準端子とが等電位であり、
前記第3スイッチング素子の基準端子と、前記第2補助スイッチの基準端子とが等電位であり、
前記第2スイッチング素子の基準端子と、前記第4スイッチング素子の基準端子とが等電位である、
請求項2に記載の電力変換装置。 - 前記第1スイッチング素子の基準端子と、前記第1補助スイッチの基準端子とが等電位であり、
前記第3スイッチング素子の基準端子と、前記第2補助スイッチの基準端子とが等電位であり、
前記第2スイッチング素子の基準端子と、前記第4スイッチング素子の基準端子とが等電位であり、
前記第3補助スイッチの基準端子と、前記第4補助スイッチの基準端子とが等電位である、
請求項3に記載の電力変換装置。 - 前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子、前記第1補助スイッチ、前記第2補助スイッチ、前記第3補助スイッチ、および前記第4補助スイッチは、Insulated Gate Bipolar Transistor、または、Metal Oxide Semiconductor Field Effect Transistorである、
請求項3に記載の電力変換装置。 - 前記平滑回路は、第1端と第2端とを備え、
前記スイッチング回路部の前記二次側スイッチング素子は、
前記平滑回路の第1端と前記二次巻線の第1端との間に挿入されるスイッチング素子S21を含む第1双方向スイッチング部と、
前記平滑回路の第2端と前記二次巻線の第1端との間に挿入されるスイッチング素子S22を含む第2双方向スイッチング部と、
前記平滑回路の第1端と前記二次巻線の第2端との間に挿入されるスイッチング素子S23を含む第3双方向スイッチング部と、
前記平滑回路の第2端と前記二次巻線の第2端との間に挿入されるスイッチング素子S24を含む第4双方向スイッチング部と、
を含む、
請求項1〜14のいずれかに記載の電力変換装置。 - 前記スイッチング素子S21と前記スイッチング素子S24との内の少なくとも一方を、前記二次巻線の電圧が正である第1期間における第1オン時点において、オフからオンに切り替え、
前記スイッチング素子S22と前記スイッチング素子S23との内の少なくとも一方を、前記第1期間に続く前記二次巻線の電圧が負である第2期間における第2オン時点において、オフからオンに切り替え、
前記第1オン時点または前記第2オン時点の内の少なくともいずれか一方をシフトさせることにより、前記出力電圧または前記出力電流の少なくとも一方の振幅を制御する、
請求項15に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242808A JP2016105666A (ja) | 2014-12-01 | 2014-12-01 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242808A JP2016105666A (ja) | 2014-12-01 | 2014-12-01 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016105666A true JP2016105666A (ja) | 2016-06-09 |
Family
ID=56102840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014242808A Pending JP2016105666A (ja) | 2014-12-01 | 2014-12-01 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016105666A (ja) |
-
2014
- 2014-12-01 JP JP2014242808A patent/JP2016105666A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5590124B2 (ja) | Dc−dcコンバータ | |
US9431917B2 (en) | Switching power supply including a rectifier circuit having switching elements, and electric power converter | |
JP2015181329A (ja) | 電力変換装置 | |
US9287790B2 (en) | Electric power converter | |
US8130515B2 (en) | Bi-directional DC-DC converter and method for controlling the same | |
JP5558631B2 (ja) | 電力変換装置およびそれを備えた車載電源装置 | |
JP6660579B2 (ja) | 電力変換装置 | |
US9866129B2 (en) | Power conversion device including primary inverter, transformer, secondary converter, and controller | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
US9543823B2 (en) | Power conversion apparatus having a switching circuit unit that includes a switching device and an auxiliary switching device | |
KR20100115087A (ko) | 양방향 dc-dc 컨버터 및 그의 제어방법 | |
US11296607B2 (en) | DC-DC converter | |
JP2015122903A (ja) | スイッチング電源装置、電力変換装置 | |
US9548676B2 (en) | Power conversion apparatus | |
JP6996661B1 (ja) | 電力変換装置、それを含む車両及び制御方法 | |
JP2019009848A (ja) | Dc−dcコンバータ、これを用いた電源システム及び当該電源システムを用いた自動車 | |
JP2015139312A (ja) | スイッチング電源装置、電力変換装置 | |
JP4635584B2 (ja) | スイッチング電源装置 | |
JP2016105666A (ja) | 電力変換装置 | |
JP2014003827A (ja) | 充放電システム | |
WO2021079625A1 (ja) | 絶縁型dcdcコンバータ | |
JP2014200173A (ja) | Dc−dcコンバータ | |
JP6234651B1 (ja) | 電力変換装置 | |
WO2019208008A1 (ja) | 電力変換装置 | |
JP2022121050A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160520 |