JP2016099797A - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP2016099797A JP2016099797A JP2014236063A JP2014236063A JP2016099797A JP 2016099797 A JP2016099797 A JP 2016099797A JP 2014236063 A JP2014236063 A JP 2014236063A JP 2014236063 A JP2014236063 A JP 2014236063A JP 2016099797 A JP2016099797 A JP 2016099797A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- reset
- error
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 53
- 238000012545 processing Methods 0.000 claims abstract description 17
- 230000002159 abnormal effect Effects 0.000 claims description 42
- 238000001514 detection method Methods 0.000 claims description 37
- 230000002085 persistent effect Effects 0.000 claims description 10
- 230000006870 function Effects 0.000 description 47
- 238000000034 method Methods 0.000 description 43
- 230000008569 process Effects 0.000 description 33
- 238000012937 correction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】マイクロコンピュータ(10)は、データが記憶されるRAM12と、RAM12の記憶データの誤りを検出した際にECC異常信号を出力するECC機能部12aと、RAM12の記憶データに基づき演算処理を行うCPU11と、ECC異常信号の受信に基づきCPU11をリセットするリセット部14とを備える。CPU11は、リセット部14によるリセットから復帰した際、ECC異常信号に基づくリセット部14のリセット機能を一時的に無効化するとともに、リセット部14のリセット機能が無効化されている期間にRAM12の記憶データの誤りを解消する。
【選択図】図2
Description
以下、制御装置の第1実施形態について説明する。
図9に示されるように、RAM12が正常に動作している際に、永続データ領域AD1のアドレスA1のデータD1にデータ化けが発生して、アドレスA1のデータ内容が異常データDeに変化したとする。この場合、ECC機能部12aにより記憶データの誤りが検出されるため、CPU11がリセットされる。リセットから復帰したCPU11は、ECC異常信号に基づくリセット部14のリセット機能を無効化する。この段階では、CPU11は、永続データ領域AD1の記憶データのうち、いずれに誤りが発生したかを特定することができていない。本実施形態のCPU11は、ECC異常信号に基づくリセット部14のリセット機能が無効化されている期間に永続データ領域AD1の記憶データをアドレス順に読み込むことにより、記憶データに誤りが発生した箇所がアドレスA1であることを特定する。CPU11は、アドレスA1のデータが誤りであることを検出すると、当該アドレスA1のデータを初期化して記憶データの誤りを解消した後、ECC異常信号に基づくリセット部14のリセット機能を有効化する。これにより、RAM12のアドレスA1に初期データDsが記憶された状態でCPU11が通常動作を開始することとなる。
次に、マイコン10の第2実施形態について説明する。以下、第1実施形態との相違点を中心に説明する。
なお、上記各実施形態は、以下の形態にて実施することもできる。
・第1実施形態のCPU11は、図8のステップS153の処理においてデータDjを初期化する処理を実行したが、これに代えて、例えばデータDjをバックアップデータに基づき復元する処理を行ってもよい。例えば、図11に示されるように、ECU1に、不揮発性の記憶部として、EEPROM等の不揮発性メモリ20を設ける。CPU11は、バス16及び入出力ポート17を介して不揮発性メモリ20に対してデータの書き込み及び読み込みを行うことが可能となっている。CPU11は、RAM12の永続データ領域AD1にデータを書き込む際、同一のデータを不揮発性メモリ20にバックアップする。そして、図12に示されるように、CPU11は、図8のステップS153の処理に代えて、不揮発性メモリ20のバックアップデータに基づきアドレスAjのデータDjを復元する処理を実行する(ステップS156)。このような構成であれば、より的確に記憶データの誤りを解消することができる。なお、同様の処理を第2実施形態のCPU11で実行してもよい。すなわち、図10のステップS156の処理に代えて、図13のステップS157の処理、すなわち不揮発性メモリ20のバックアップデータに基づきRAM12の永続データ領域AD1の全ての記憶データを復元する処理を行ってもよい。
11:CPU(演算部)
12:RAM(記憶部)
12a:ECC機能部(誤り検出部)
14:リセット部
20:不揮発性メモリ(不揮発性の記憶部)
Claims (9)
- 制御装置(1)であって、
データが記憶される記憶部(12)と、
前記記憶部の記憶データの誤りを検出した際に異常信号を出力する誤り検出部(12a)と、
前記記憶部の記憶データに基づき演算処理を行う演算部(11)と、
前記誤り検出部から出力される前記異常信号の受信に基づき前記演算部をリセットするリセット部(14)と、を備え、
前記演算部は、前記リセット部によるリセットから復帰した際、前記異常信号に基づく前記リセット部のリセット機能を無効化するとともに、前記異常信号に基づく前記リセット部のリセット機能が無効化されている期間に前記記憶部の記憶データの誤りを解消することを特徴とする制御装置。 - 前記記憶部には、前記リセット部により前記演算部がリセットされる際に初期化すべきでないデータが記憶される永続データ領域と、初期化してもよいデータが記憶される非永続データ領域とが設けられ、
前記演算部は、前記リセット部によるリセットから復帰した際、前記非永続データ領域を初期化するとともに、前記異常信号に基づく前記リセット部のリセット機能が無効化されている期間に前記永続データ領域における前記記憶部の記憶データの誤りを解消することを特徴とする請求項1に記載の制御装置。 - 前記リセット部は、前記記憶部の動作電圧に異常が生じた際に前記記憶部及び前記演算部を共にリセットするものであり、
前記演算部は、リセットされた際、当該リセットの要因が前記記憶部の動作電圧の異常である場合には、前記非永続データ領域及び前記永続データ領域を共に初期化することを特徴とする請求項2に記載の制御装置。 - 前記演算部は、前記異常信号に基づく前記リセット部のリセット機能が無効化されている期間に、前記永続データ領域の記憶データを順次読み込むとともに、読み込んだ記憶データのそれぞれについて前記誤り検出部により誤りが検出されるか否かを判定することで誤りの検出された記憶データを特定し、当該特定された記憶データのみを初期化することにより、前記永続データ領域における前記記憶部の記憶データの誤りを解消することを特徴とする請求項2又は3に記載の制御装置。
- 前記永続データ領域の記憶データがバックアップされる不揮発性の記憶部(20)を更に備え、
前記演算部は、前記異常信号に基づく前記リセット部のリセット機能が無効化されている期間に、前記永続データ領域の記憶データを順次読み込むとともに、読み込んだ記憶データのそれぞれについて前記誤り検出部により誤りが検出されるか否かを判定することで誤りの検出された記憶データを特定し、当該特定された記憶データを前記不揮発性の記憶部に記憶されたバックアップデータに基づき復元することにより、前記永続データ領域における前記記憶部の記憶データの誤りを解消することを特徴とする請求項2又は3に記載の制御装置。 - 前記演算部は、前記異常信号に基づく前記リセット部のリセット機能が無効化されている期間に前記永続データ領域の全ての記憶データを初期化することにより、前記永続データ領域における前記記憶部の記憶データの誤りを解消することを特徴とする請求項2又は3に記載の制御装置。
- 前記永続データ領域の記憶データがバックアップされる不揮発性の記憶部(20)を更に備え、
前記演算部は、前記異常信号に基づく前記リセット部のリセット機能が無効化されている期間に前記永続データ領域の全ての記憶データを前記不揮発性の記憶部に記憶されたバックアップデータに基づき復元することにより、前記永続データ領域における前記記憶部の記憶データの誤りを解消することを特徴とする請求項2又は3に記載の制御装置。 - 前記誤り検出部は、ECC機能により前記記憶部の記憶データの誤りを検出することを特徴とする請求項1〜7のいずれか一項に記載の制御装置。
- 前記記憶部は、RAM(12)からなることを特徴とする請求項1〜8のいずれか一項に記載の制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014236063A JP6295928B2 (ja) | 2014-11-21 | 2014-11-21 | 制御装置 |
DE102015222342.6A DE102015222342A1 (de) | 2014-11-21 | 2015-11-12 | Steuervorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014236063A JP6295928B2 (ja) | 2014-11-21 | 2014-11-21 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016099797A true JP2016099797A (ja) | 2016-05-30 |
JP6295928B2 JP6295928B2 (ja) | 2018-03-20 |
Family
ID=55914499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014236063A Active JP6295928B2 (ja) | 2014-11-21 | 2014-11-21 | 制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6295928B2 (ja) |
DE (1) | DE102015222342A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019028714A (ja) * | 2017-07-31 | 2019-02-21 | 日立オートモティブシステムズ株式会社 | 車両用制御装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457660A (en) * | 1992-10-30 | 1995-10-10 | Motorola, Inc. | Reset signal generation circuit having a function for protecting write data |
JPH1039958A (ja) * | 1996-07-26 | 1998-02-13 | Oki Electric Ind Co Ltd | リセット装置 |
JP2001160004A (ja) * | 1999-12-03 | 2001-06-12 | Denso Corp | 電子制御装置 |
JP2003323353A (ja) * | 2002-05-01 | 2003-11-14 | Denso Corp | メモリ診断装置及び制御装置 |
JP2006323822A (ja) * | 2005-04-20 | 2006-11-30 | Denso Corp | 電子制御装置 |
JP2007094767A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | メモリ制御装置及びメモリ制御方法 |
JP2014035730A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Automotive Systems Ltd | 車両用制御装置 |
JP2014115950A (ja) * | 2012-12-12 | 2014-06-26 | Denso Corp | 車載電子制御装置 |
JP2014137730A (ja) * | 2013-01-17 | 2014-07-28 | Denso Corp | 車両装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652065A (ja) | 1992-08-03 | 1994-02-25 | Fujitsu Ltd | メモリ制御回路 |
-
2014
- 2014-11-21 JP JP2014236063A patent/JP6295928B2/ja active Active
-
2015
- 2015-11-12 DE DE102015222342.6A patent/DE102015222342A1/de active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457660A (en) * | 1992-10-30 | 1995-10-10 | Motorola, Inc. | Reset signal generation circuit having a function for protecting write data |
JPH1039958A (ja) * | 1996-07-26 | 1998-02-13 | Oki Electric Ind Co Ltd | リセット装置 |
JP2001160004A (ja) * | 1999-12-03 | 2001-06-12 | Denso Corp | 電子制御装置 |
JP2003323353A (ja) * | 2002-05-01 | 2003-11-14 | Denso Corp | メモリ診断装置及び制御装置 |
JP2006323822A (ja) * | 2005-04-20 | 2006-11-30 | Denso Corp | 電子制御装置 |
JP2007094767A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | メモリ制御装置及びメモリ制御方法 |
JP2014035730A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Automotive Systems Ltd | 車両用制御装置 |
JP2014115950A (ja) * | 2012-12-12 | 2014-06-26 | Denso Corp | 車載電子制御装置 |
JP2014137730A (ja) * | 2013-01-17 | 2014-07-28 | Denso Corp | 車両装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019028714A (ja) * | 2017-07-31 | 2019-02-21 | 日立オートモティブシステムズ株式会社 | 車両用制御装置 |
Also Published As
Publication number | Publication date |
---|---|
DE102015222342A1 (de) | 2016-05-25 |
JP6295928B2 (ja) | 2018-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9471435B2 (en) | Information processing device, information processing method, and computer program | |
US9563497B2 (en) | Correcting a failure associated with a current firmware image | |
JP6290303B2 (ja) | 誤り訂正能力をテストするための回路および方法 | |
US9990245B2 (en) | Electronic device having fault monitoring for a memory and associated methods | |
JP2021503127A5 (ja) | ||
JP6157811B2 (ja) | ブート前データ検証のための方法及びシステム | |
JP4834721B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
US10824501B2 (en) | Computer code integrity checking | |
US10949286B2 (en) | Handling memory errors in memory modules that include volatile and non-volatile components | |
US11113321B2 (en) | Method and device for managing map data of a digital map for a navigation apparatus | |
US20170123923A1 (en) | Method of error detection during a booting process, and a computer system for implementing the same | |
US10108469B2 (en) | Microcomputer and microcomputer system | |
US9733870B2 (en) | Error vector readout from a memory device | |
JP6658417B2 (ja) | 電子制御装置 | |
US10777296B2 (en) | Information handling system and method to dynamically detect and recover from thermally induced memory failures | |
JP6295928B2 (ja) | 制御装置 | |
JP5835160B2 (ja) | 電子制御装置 | |
US11379310B2 (en) | Anomaly detector | |
US8352817B2 (en) | Method for testing a memory device, as well as a control device having means for testing a memory | |
JP6332134B2 (ja) | メモリ診断回路 | |
JP6512156B2 (ja) | 制御装置 | |
US11836048B2 (en) | Information processing apparatus | |
JP2009506446A (ja) | データ処理システムおよびその駆動方法 | |
JP2008225835A (ja) | メモリアクセス制御方法及び回路、並びに情報処理装置 | |
JP6875950B2 (ja) | 車両用制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6295928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |