JP2016092259A - 電子部品、電子モジュール及びこれらの製造方法、電子機器 - Google Patents
電子部品、電子モジュール及びこれらの製造方法、電子機器 Download PDFInfo
- Publication number
- JP2016092259A JP2016092259A JP2014226086A JP2014226086A JP2016092259A JP 2016092259 A JP2016092259 A JP 2016092259A JP 2014226086 A JP2014226086 A JP 2014226086A JP 2014226086 A JP2014226086 A JP 2014226086A JP 2016092259 A JP2016092259 A JP 2016092259A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- electronic
- mounting
- conductive
- sealing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000007789 sealing Methods 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 claims description 38
- 229920005989 resin Polymers 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 31
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 238000001721 transfer moulding Methods 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 54
- 238000010586 diagram Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 8
- 238000004382 potting Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electromagnetism (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】 電子デバイスと、前記電子デバイスを搭載し、前記電子デバイスへ電気的に接続された第一接続部および外部へ電気的に接続される第二接続部を有する実装部材と、前記電子デバイスおよび前記第一接続部を覆う封止部材と、を備える電子部品であって、前記実装部材は、前記電子デバイスを搭載する搭載面を有する基板と、前記搭載面の上に配された第一導電層と、前記搭載面に交わる第一方向において前記第一導電層から離れて配された第二導電層と、を含み、前記第一導電層は、前記第一接続部を有する第一導電パターンと、前記搭載面に沿う第二方向において前記第一導電パターンから離れて設けられ、前記第二接続部を有する第二導電パターンと、を含み、前記第二導電パターンは前記第二導電層に含まれる第三導電パターンを介して前記第一導電パターンに接続されており、前記封止部材は前記第二導電パターンを覆わない。
【選択図】 図1
Description
前記実装部材は、前記電子デバイスを搭載する搭載面を有する基板と、前記搭載面の上に配された第一導電層と、前記搭載面に交わる第一方向において前記第一導電層から離れて配された第二導電層と、を含み、前記第一導電層は、前記第一接続部を有する第一導電パターンと、前記搭載面に沿う第二方向において前記第一導電パターンから離れて設けられ、前記第二接続部を有する第二導電パターンと、を含み、前記第二導電パターンは前記第二導電層に含まれる第三導電パターンを介して前記第一導電パターンに接続されており、前記封止部材は前記第二導電パターンを覆わないことを特徴とする。
図1(a)は第一実施形態に係る電子部品ECのX−Y方向の平面模式図であり、図1(b)は図1(a)のA−B線におけるX−Z方向の断面模式図である。電子部品ECは、実装部材1と、電子デバイス2と、封止部材3とを備える。
図2(a)は第二実施形態に係る電子部品ECの平面模式図であり、図2(b)は図2(a)のC−D線における断面模式図である。以下、第一実施形態に係る電子部品ECとの相違点のみを説明する。ここで言及しない事項は第一実施形態と同様である。
次に、本特許の電子部品ECの製造方法について、図3を用いて説明する。
図6(a)、(b)に比較例としての電子部品ECXを示す。図6(a)は図6(b)の線G−Hにおける断面模式図である。図6(a)、(b)に示すように、電子部品ECXでは、内部接続部101と外部接続部102の双方が共通の導電パターン113上に設けられている。封止部材3は内部接続部101を覆い、外部接続部102が露出するように、導電パターン113の一部を覆っている。このように内部接続部101と外部接続部102で共通の導電パターン113を用いると、図6(b)に示すように、封止部材3となる液状の樹脂が導電パターン113に沿って広がってしまい、封止部材3の平面方向における面積が大きくなってしまう。従って、半田付けに必要な外部接続部102にまで樹脂が広がってしまい、安定的は半田接合が難しくなる。製造工程において、封止部材3が外部接続部102を覆わないようにするには、封止部材3を外部接続部102から十分に離して形成する必要が生じる。その結果、実装部材1の小型化を達成できなくなってしまう。封止部材3の広がりは、印刷法、ポッティング法や成形法など、樹脂体を形成するための一般的な手法において生じ得る。上述したように、第一導電層11の導電パターンの厚みは10〜100μm程度である。そのため、実装部材1の表面に導電パターンの分布に応じた10μm以上の高低差を有する凹凸が存在する。第一導電層11の導電パターンに対応した凸部で挟まれた凹部が流路となって、樹脂がこの凹部を流れる可能性がある。成形法を用いる場合には、印刷法やポッティング法に比べて封止部材3の広がりを抑制することが容易になる。しかし、図6(c)に示すように、金型330が導電パターン113に当接する場合、実装板301と金型330との間には、導電パターンの113の厚みに対応した隙間が生じ得る。この隙間から樹脂体333が漏れ出すことで、封止部材3の広がり、すなわち縁33の拡大が生じてしまう。実装板301と金型330との間に10μm以上の隙間が生じる場合には、この隙間からの樹脂の漏れ出しは現実的な問題となる。第三実施形態で説明したように、第一導電パターン111から第二導電パターン112を離すことで形成した無パターン領域110に金型330を当接させることで、このようなはみだしを低減することができる。
2 電子デバイス
3 封止部材
10 基板
100 搭載面
11 第一導電層
101 内部接続部
102 外部接続部
111 第一導電パターン
112 第二導電パターン
12 第二導電層
123 第四導電パターン
EC 電子部品
EM 電子モジュール
Claims (15)
- 電子デバイスと、前記電子デバイスを搭載し、前記電子デバイスへ電気的に接続された第一接続部および外部へ電気的に接続される第二接続部を有する実装部材と、前記電子デバイスおよび前記第一接続部を覆う封止部材と、を備える電子部品であって、
前記実装部材は、前記電子デバイスを搭載する搭載面を有する基板と、前記搭載面の上に配された第一導電層と、前記搭載面に交わる第一方向において前記第一導電層から離れて配された第二導電層と、を含み、
前記第一導電層は、前記第一接続部を有する第一導電パターンと、前記搭載面に沿う第二方向において前記第一導電パターンから離れて設けられ、前記第二接続部を有する第二導電パターンと、を含み、前記第二導電パターンは前記第二導電層に含まれる第三導電パターンを介して前記第一導電パターンに接続されており、
前記封止部材は前記第二導電パターンを覆わないことを特徴とする電子部品。 - 前記第二方向における前記封止部材の縁が、前記第一導電パターンに前記第一方向において重ならない、請求項1に記載の電子部品。
- 前記第二方向における前記封止部材の縁が、前記第一導電層に含まれる導電パターンに前記第一方向において重ならない、請求項1または2に記載の電子部品。
- 前記第二導電パターンは、前記基板の端面に配された導電部を介して前記第三導電パターンに接続されている、請求項1乃至3のいずれか1項に記載の電子部品。
- 前記導電部は、前記端面に設けられた凹部に沿って配されている、請求項1乃至4のいずれか1項に記載の電子部品。
- 前記第一導電パターンは、前記基板に設けられた孔に配された導電体を介して前記第三導電パターンに接続されている、請求項1乃至5のいずれか1項に記載の電子部品。
- 前記封止部材は熱硬化性の透明樹脂であり、前記封止部材は前記第一接続部と前記電子デバイスの端子部とに接合された導電部材に接触する、請求項1乃至6のいずれか1項に記載の電子部品。
- 前記封止部材は、前記搭載面に沿った上面と、前記上面から前記搭載面に向かって延び、前記搭載面に対する前記封止部材の側の角度が第一角度である第一側面と、前記上面から前記搭載面に向かって延び、前記搭載面に対する前記封止部材の側の角度が前記第一角度よりも小さい第二角度である第二側面と、を有し、前記第二方向において前記電子デバイスと前記第一側面との間に前記第一接続部が位置し、前記第二方向において前記電子デバイスと前記第二接続部との間に前記第二側面が位置する、請求項1乃至7のいずれか1項に記載の電子部品。
- 端子を有する配線部材と、
請求項1乃至8のいずれか1項に記載の電子部品と、を備え、
前記第二接続部が前記端子に半田で接合された電子モジュール。 - 前記配線部材は開口を有し、前記端子は前記開口の周囲に配されており、前記封止部材が前記開口に位置している、請求項9に記載の電子モジュール。
- 請求項1乃至8の何れか1項に記載の電子部品を搭載した電子機器であって、前記電子デバイスは受光デバイスであることを特徴とする電子機器。
- 請求項1乃至9のいずれか1項に記載の電子部品の製造方法であって、
実装板の上に前記電子デバイスを含む複数の電子デバイスを配置する工程と、
前記実装板の上に、前記複数の電子デバイスを連続あるいは個別に覆う樹脂体を形成する工程と、
少なくとも前記実装板を複数に分割することにより、各々が、前記樹脂体の一部としての前記封止部材と、前記実装板の一部としての前記実装部材と、前記複数の電子デバイスの少なくとも1つと、を備える、複数の電子部品を得る工程と、を有する、電子部品の製造方法。 - 金型を用いたトランスファー成形法により前記樹脂体を成形し、前記金型が、前記搭載面のうち、前記第二方向における前記第一導電パターンと前記第二導電パターンとの間の領域に当接する、請求項12に記載の電子部品の製造方法。
- 前記電子デバイスと前記実装板とをワイヤボンディング法で接続する工程を有し、
前記樹脂体を形成する工程では、前記樹脂体を前記複数の電子デバイスを連続に覆うように形成し、
前記複数の電子部品を得る工程を、前記ワイヤボンディング法で形成された導電部材が、前記実装板の分割に伴って形成された前記樹脂体の断面と前記電子デバイスとの間に位置するように行う、請求項13に記載の電子部品の製造方法。 - 請求項4または5に記載の電子部品の製造方法であって、
実装板の上に前記電子デバイスを含む複数の電子デバイスを配置する工程と、
前記実装板の上に、前記複数の電子デバイスを連続あるいは個別に覆う樹脂体を形成する工程と、
少なくとも前記実装板を複数に分割することにより、各々が前記樹脂体の一部としての前記封止部材と、前記実装板の一部としての前記実装部材と、前記複数の電子デバイスの少なくとも1つと、を備える、複数の電子部品を得る工程と、を有し、
前記実装板に設けられた孔の内側に配された導電体を前記実装板の分割に伴って複数に分割することにより、前記導電体の一部としての前記導電部を形成する、電子部品の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014226086A JP6566625B2 (ja) | 2014-11-06 | 2014-11-06 | 電子部品、電子モジュール及びこれらの製造方法、電子機器 |
US14/931,148 US10236243B2 (en) | 2014-11-06 | 2015-11-03 | Electronic component, electronic module, manufacturing method therefor, and electronic apparatus |
CN201510746623.8A CN105590926B (zh) | 2014-11-06 | 2015-11-05 | 电子组件、电子模块、其制造方法以及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014226086A JP6566625B2 (ja) | 2014-11-06 | 2014-11-06 | 電子部品、電子モジュール及びこれらの製造方法、電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016092259A true JP2016092259A (ja) | 2016-05-23 |
JP2016092259A5 JP2016092259A5 (ja) | 2017-12-14 |
JP6566625B2 JP6566625B2 (ja) | 2019-08-28 |
Family
ID=55913384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014226086A Active JP6566625B2 (ja) | 2014-11-06 | 2014-11-06 | 電子部品、電子モジュール及びこれらの製造方法、電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10236243B2 (ja) |
JP (1) | JP6566625B2 (ja) |
CN (1) | CN105590926B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022087112A (ja) * | 2020-06-03 | 2022-06-09 | キヤノン株式会社 | 光学センサー及びスキャナユニット、画像形成装置 |
JP7512785B2 (ja) | 2020-09-15 | 2024-07-09 | 株式会社デンソー | 電子装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102435127B1 (ko) * | 2015-07-06 | 2022-08-24 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 카메라 모듈 |
JP2018014462A (ja) | 2016-07-22 | 2018-01-25 | キヤノン株式会社 | 光学センサー及びスキャナユニット、画像形成装置 |
TWI742720B (zh) * | 2020-06-12 | 2021-10-11 | 友達光電股份有限公司 | 顯示裝置及其製造方法 |
CN112491116B (zh) * | 2020-12-08 | 2023-04-18 | 歌尔科技有限公司 | 一种可穿戴设备及其可拆卸密封充电结构 |
CN113745394B (zh) * | 2021-09-08 | 2023-10-13 | Tcl华星光电技术有限公司 | 发光基板及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297876A (ja) * | 1998-04-06 | 1999-10-29 | Nec Corp | ボール・グリッド・アレイの実装構造 |
JP2000059013A (ja) * | 1998-08-05 | 2000-02-25 | Tdk Corp | 電子部品のモールド構造 |
JP2002164479A (ja) * | 2000-11-22 | 2002-06-07 | Niigata Seimitsu Kk | 半導体装置およびその製造方法 |
JP2008277325A (ja) * | 2007-04-25 | 2008-11-13 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
JP2009503888A (ja) * | 2005-08-04 | 2009-01-29 | クリー インコーポレイテッド | 調合された封止剤を用いた半導体発光デバイス用パッケージとそれをパッケージする方法 |
JP2009188086A (ja) * | 2008-02-05 | 2009-08-20 | Seiko Instruments Inc | 回路基板、これを用いた電子機器及び回路基板の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3531573B2 (ja) | 2000-03-17 | 2004-05-31 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法ならびに電子装置 |
JP2005294343A (ja) | 2004-03-31 | 2005-10-20 | Citizen Electronics Co Ltd | 受光集積回路装置 |
JP2007199049A (ja) | 2005-12-27 | 2007-08-09 | Yamaha Corp | 半導体装置 |
US7655957B2 (en) | 2006-04-27 | 2010-02-02 | Cree, Inc. | Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same |
US8129226B2 (en) | 2007-05-10 | 2012-03-06 | Freescale Semiconductor, Inc. | Power lead-on-chip ball grid array package |
US7847387B2 (en) | 2007-11-16 | 2010-12-07 | Infineon Technologies Ag | Electrical device and method |
JP5625340B2 (ja) * | 2009-12-07 | 2014-11-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
KR101831692B1 (ko) | 2011-08-17 | 2018-02-26 | 삼성전자주식회사 | 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템 |
CN103140066B (zh) * | 2011-12-02 | 2018-01-16 | 深圳富泰宏精密工业有限公司 | 装饰性外壳制造方法 |
JP2015171109A (ja) * | 2014-03-10 | 2015-09-28 | セイコーエプソン株式会社 | 電子デバイス、電子機器および移動体 |
JP2015176906A (ja) | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
-
2014
- 2014-11-06 JP JP2014226086A patent/JP6566625B2/ja active Active
-
2015
- 2015-11-03 US US14/931,148 patent/US10236243B2/en active Active
- 2015-11-05 CN CN201510746623.8A patent/CN105590926B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297876A (ja) * | 1998-04-06 | 1999-10-29 | Nec Corp | ボール・グリッド・アレイの実装構造 |
JP2000059013A (ja) * | 1998-08-05 | 2000-02-25 | Tdk Corp | 電子部品のモールド構造 |
JP2002164479A (ja) * | 2000-11-22 | 2002-06-07 | Niigata Seimitsu Kk | 半導体装置およびその製造方法 |
JP2009503888A (ja) * | 2005-08-04 | 2009-01-29 | クリー インコーポレイテッド | 調合された封止剤を用いた半導体発光デバイス用パッケージとそれをパッケージする方法 |
JP2008277325A (ja) * | 2007-04-25 | 2008-11-13 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
JP2009188086A (ja) * | 2008-02-05 | 2009-08-20 | Seiko Instruments Inc | 回路基板、これを用いた電子機器及び回路基板の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022087112A (ja) * | 2020-06-03 | 2022-06-09 | キヤノン株式会社 | 光学センサー及びスキャナユニット、画像形成装置 |
JP7512785B2 (ja) | 2020-09-15 | 2024-07-09 | 株式会社デンソー | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105590926A (zh) | 2016-05-18 |
JP6566625B2 (ja) | 2019-08-28 |
CN105590926B (zh) | 2018-10-02 |
US20160135301A1 (en) | 2016-05-12 |
US10236243B2 (en) | 2019-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6566625B2 (ja) | 電子部品、電子モジュール及びこれらの製造方法、電子機器 | |
JP2012109475A (ja) | 発光装置、発光装置の製造方法、および光学装置 | |
JP2010016030A (ja) | 電子部品 | |
KR20160108664A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2007027621A (ja) | 面実装型フォトインタラプタとその製造方法 | |
KR20140109235A (ko) | 카메라 모듈 | |
JP2004327918A (ja) | 固体撮像装置およびその製造方法 | |
TW201422082A (zh) | 具有元件設置區之基板結構及其製程 | |
KR20110052522A (ko) | 광커플러 장치들 | |
US20130141606A1 (en) | Solid state apparatus | |
US9991222B2 (en) | Package substrate and manufacturing method thereof and package | |
JP2011181825A (ja) | 接続用パッドの製造方法 | |
US8384174B2 (en) | Chip package | |
JP2015084378A (ja) | 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法 | |
TWI559464B (zh) | 封裝模組及其基板結構 | |
TW201344889A (zh) | 光感裝置及其製法 | |
US10680033B2 (en) | Chip packaging method and chip package | |
JP6131308B2 (ja) | カメラモジュール及びその製造方法 | |
JP6005779B2 (ja) | 発光装置、発光装置の製造方法、および光学装置 | |
JP4147171B2 (ja) | 固体撮像装置およびその製造方法 | |
JP2017060145A (ja) | カメラモジュール及びその製造方法 | |
JP6162284B2 (ja) | 発光装置 | |
JP2009105459A (ja) | 光デバイス、光モジュール及び電子機器 | |
KR20150081217A (ko) | 전자 소자 모듈 | |
JP2015204454A (ja) | 基板構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190730 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6566625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |