JP2016092259A - 電子部品、電子モジュール及びこれらの製造方法、電子機器 - Google Patents

電子部品、電子モジュール及びこれらの製造方法、電子機器 Download PDF

Info

Publication number
JP2016092259A
JP2016092259A JP2014226086A JP2014226086A JP2016092259A JP 2016092259 A JP2016092259 A JP 2016092259A JP 2014226086 A JP2014226086 A JP 2014226086A JP 2014226086 A JP2014226086 A JP 2014226086A JP 2016092259 A JP2016092259 A JP 2016092259A
Authority
JP
Japan
Prior art keywords
conductive pattern
electronic
mounting
conductive
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014226086A
Other languages
English (en)
Other versions
JP2016092259A5 (ja
JP6566625B2 (ja
Inventor
高史 三宅
Takashi Miyake
高史 三宅
正道 増田
Masamichi Masuda
正道 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014226086A priority Critical patent/JP6566625B2/ja
Priority to US14/931,148 priority patent/US10236243B2/en
Priority to CN201510746623.8A priority patent/CN105590926B/zh
Publication of JP2016092259A publication Critical patent/JP2016092259A/ja
Publication of JP2016092259A5 publication Critical patent/JP2016092259A5/ja
Application granted granted Critical
Publication of JP6566625B2 publication Critical patent/JP6566625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 電子部品を小型化する。
【解決手段】 電子デバイスと、前記電子デバイスを搭載し、前記電子デバイスへ電気的に接続された第一接続部および外部へ電気的に接続される第二接続部を有する実装部材と、前記電子デバイスおよび前記第一接続部を覆う封止部材と、を備える電子部品であって、前記実装部材は、前記電子デバイスを搭載する搭載面を有する基板と、前記搭載面の上に配された第一導電層と、前記搭載面に交わる第一方向において前記第一導電層から離れて配された第二導電層と、を含み、前記第一導電層は、前記第一接続部を有する第一導電パターンと、前記搭載面に沿う第二方向において前記第一導電パターンから離れて設けられ、前記第二接続部を有する第二導電パターンと、を含み、前記第二導電パターンは前記第二導電層に含まれる第三導電パターンを介して前記第一導電パターンに接続されており、前記封止部材は前記第二導電パターンを覆わない。
【選択図】 図１

Description

本発明は、電子部品における実装部材の構成に関する。
電子機器に搭載される電子部品は、半導体チップなどの電子デバイスが実装部材に１次実装されたものであり、この電子部品がプリント配線板などの配線部材に２次実装される。
実装部材には、電子デバイスとの接続部（内部接続部）と、配線部材との接続部（外部接続部）が設けられる。電子部品において、電子デバイスと内部接続部は樹脂などの封止部材で、外部接続部が露出する様に封止されてパッケージングされる。
特許文献１には回路基板に受光集積回路及びチップコンデンサを搭載し透明樹脂で封止した受光集積回路装置が開示されている。
特開２００５−２９４３４３号公報
内部接続部と外部接続部との距離を小さくすることで電子部品を小型化することができる。しかし、封止部材が外部接続部を覆わないようにするために、外部接続部を封止部材から極力離して配置することが、電子部品の小型化の妨げになっていた。
本発明は、電子部品を小型化することを目的とする。
上記課題を解決するための手段は、電子デバイスと、前記電子デバイスを搭載し、前記電子デバイスへ電気的に接続された第一接続部および外部へ電気的に接続される第二接続部を有する実装部材と、前記電子デバイスおよび前記第一接続部を覆う封止部材と、を備える電子部品であって、
前記実装部材は、前記電子デバイスを搭載する搭載面を有する基板と、前記搭載面の上に配された第一導電層と、前記搭載面に交わる第一方向において前記第一導電層から離れて配された第二導電層と、を含み、前記第一導電層は、前記第一接続部を有する第一導電パターンと、前記搭載面に沿う第二方向において前記第一導電パターンから離れて設けられ、前記第二接続部を有する第二導電パターンと、を含み、前記第二導電パターンは前記第二導電層に含まれる第三導電パターンを介して前記第一導電パターンに接続されており、前記封止部材は前記第二導電パターンを覆わないことを特徴とする。
本発明によれば、電子部品を小型化することができる。
電子部品（ａ、ｂ）および電子モジュール（ｃ）の一例の模式図。 電子部品（ａ、ｂ）および電子モジュール（ｃ）の一例の模式図。 電子部品の製造方法の一例の模式図。 電子部品の製造方法の一例の模式図。 電子部品の製造方法の一例の模式図。 電子部品の比較例の模式図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
＜第一実施形態＞
図１（ａ）は第一実施形態に係る電子部品ＥＣのＸ−Ｙ方向の平面模式図であり、図１（ｂ）は図１（ａ）のＡ−Ｂ線におけるＸ−Ｚ方向の断面模式図である。電子部品ＥＣは、実装部材１と、電子デバイス２と、封止部材３とを備える。
実装部材１は、その内部に配された電子デバイス２へ電気的に接続された内部接続部１０１（第一接続部）および外部へ電気的に接続される外部接続部１０２（第二接続部）を有する。
実装部材１は、電子デバイス２を搭載する搭載面１００を有する基板１０と、搭載面１００の上に配された第一導電層１１と、第二導電層１２と、を含む。第二導電層１２は、搭載面１００に交わる方向（Ｚ方向）において第一導電層１１から離れて配されている。Ｘ方向、Ｙ方向は搭載面１００に沿った方向であり、Ｚ方向（第２方向）は搭載面１００に交わる方向である。例えばＸ方向、Ｙ方向（第２方向）は搭載面１００に平行であり、Ｚ方向は搭載面１００に垂直であり、Ｘ方向、Ｙ方向、Ｚ方向は互いに直交し得るが、これに限定されることはない。
基板１０は、ガラスエポキシなどの樹脂あるいはセラミックからなる絶縁基板であり、リジッド基板でもフレキシブル基板でもよい。基板１０は単層または複層の絶縁層を有する。図１（ｂ）では、基板１０が３層の絶縁層からなる例を示している。基板１０は一方の主面である表面側に搭載面１００を有し、他方の主面である裏面側に反対面１４０を有する。搭載面１００と反対面１４０はそれぞれ端面１３０に続いている。端面１３０の少なくとも一部は基板１０の絶縁層で構成されうる。
実装部材１が両面配線型である場合には、搭載面１００（表面）側に第一導電層１１が、反対面１４０（裏面）側に第二導電層１２が、それぞれ設けられる。実装部材１が多層配線型である場合には、搭載面１００（表面）側に第一導電層１１が、裏面側および表面と裏面の間の一方に第二導電層１２が、裏面側および表面と裏面の間の他方に第三導電層（不図示）が、それぞれ設けられる。この場合、搭載面１００と反対面１４０の間の導電層は、基板１０を構成する複数の絶縁層に挟まれる。なお、実装部材１の表面は、基板１０と第一導電層１１で構成されていてもよいし、基板１０および第一導電層１１を覆うソルダーレジスト等の絶縁膜（不図示）で構成されていてもよい。このような第一導電層１１を覆う絶縁膜は、第一導電パターン１１１および第二導電パターン１１２の少なくとも一方を覆っていてもよいが、少なくとも内部接続部１０１および外部接続部１０２は覆わないように設けられる。また、このような第一導電層１１を覆う絶縁膜は、電子デバイス２と基板１０との間に位置しうる。
第一導電層１１は、第一導電パターン１１１と第二導電パターン１１２とを含む、複数の導電パターンで構成される。第一導電層１１に含まれる複数の導電パターンの各々の搭載面１００からの距離は互いに等しい。第一導電パターン１１１はその少なくとも一部として内部接続部１０１を有し、第二導電パターン１１２はその少なくとも一部として外部接続部１０２を有する。第二導電パターン１１２は、搭載面１００に沿う方向（Ｘ方向、Ｙ方向）において第一導電パターン１１１から離れて設けられている。つまり、第一導電パターン１１１及び第二導電パターン１１２は、第一導電層１１内ではそれぞれが独立した導電パターンである。搭載面１００は第一導電パターン１１１で覆われた領域と第二導電パターン１１２で覆われた領域との間に、導電パターンで覆われていない領域、すなわち無パターン領域１１０を有する。
第二導電層１２は、第三導電パターン１２３を含む、複数の導電パターンで構成される。第二導電層１２に含まれる複数の導電パターンの各々の搭載面１００からの距離は互いに等しい。典型的には、第二導電層１２に含まれる複数の導電パターンの各々の搭載面１００からの距離は、第一導電層１１に含まれる複数の導電パターンの各々の搭載面１００からの距離よりも大きい。
第一導電パターン１１１はボンディングワイヤやバンプ等の導電部材４を接続する１次実装用の導電パターンであり、第二導電パターン１１２は半田や異方性導電材料等の導電部材による接合が成される２次実装用の導電パターンである。従って、各導電パターンの表面はその用途や必要性に応じて、金、パラジウム、錫、ビスマス等のメッキ処理が施されていてもよい。第一導電層１１を構成する導電パターンの厚さは、例えば、１０〜１００μｍであり、典型的には２５〜７５μｍでありうる。そのため、実装部材１の表面には無パターン領域１１０と第一導電層１１の導電パターンの上面の高低差に応じた、１０〜１００μｍの高低差を有する凹凸が存在する。第一導電層１１がソルダーレジスト等の絶縁膜で覆われていたとしても、実装部材１の表面を成す絶縁膜の上面には１０〜１００μｍの高低差を有する凹凸が存在しうる。
第一導電層１１に含まれる第二導電パターン１１２は第二導電層１２に含まれる第三導電パターン１２３を介して第一導電層１１に含まれる第一導電パターン１１１に接続されている。本例では、第一導電パターン１１１は、基板１０に設けられた孔に配された導電部１３１を介して第三導電パターン１２３に接続されている。また、本例では、第二導電パターン１１２は、基板１０に設けられた孔に配された導電部１３２を介して第三導電パターン１２３に接続されている。導電部１３１、１３２は基板１０に基板１０の厚さ方向（Ｚ方向）に延在して設けられた孔の内壁に沿って膜状に設けられてもよいし、孔を埋めるように設けられてもよい。導電部１３１、１３２が設けられる孔は基板１０を貫通してもよいし、基板１０の或る絶縁層を貫通し別の絶縁層を貫通しないようにしてもよい。
実装部材１の搭載面１００の中央部に位置する搭載領域１２０には、電子デバイス２がダイボンドペーストなどの接合材（不図示）で固定されている。電子デバイス２はメモリや信号処理デバイス等をはじめ、ＬＥＤやＬＤ等の発光デバイス、ＤＭＤやＬＣＯＳ等の表示デバイス、ＣＣＤセンサやＣＭＯＳセンサ等の受光デバイスである。受光デバイスとしては撮像デバイスの他、光検出デバイスであってもよい。例えば、レーザービームプリンターにおいて、感光ドラムに照射されるレーザービームの主走査開始位置を副走査ごとに揃えるために、レーザービームを検出して水平同期信号を生成するための光検出デバイスである。あるいは、カメラにおいて、ユーザーがファインダーを使用している間にディスプレイをＯＦＦにするために、ファインダー周囲に配されてユーザーの接近に伴う明るさの変化を検出するための光検出デバイスである。このように、プリンタやカメラなどの電子機器に本実施形態に係る電子部品を搭載することができる。
電子デバイス２は、集積回路が配された機能部２１と、入出力用の電極（パッド）が配された端子部２２を有する。実装部材１と電子デバイス２はボンディングワイヤやバンプなどの導電部材４で電気的に接続されている。本例では、ボンディングワイヤである導電部材４が第一導電パターン１１１の内部接続部１０１と端子部２２の電極に接合されている。内部接続部１０１は、第一導電パターン１１１の少なくとも一部であって、導電部材４と接触する部分である。
以上の構造により、電子デバイス２から第二導電パターン１１２までが電気的に接続された構造となる。すなわち、電子デバイス２は、端子部２２から、導電部材４、第一導電パターン１１１、導電部１３１、第三導電パターン１２３、導電部１３２および第二導電パターン１１２を介して、外部に接続される。
次に封止部材３について説明する。封止部材３は、基板１０の上の第一導電層１１側、すなわち搭載面１００上に設けられ、電子デバイス２および内部接続部１０１を覆う。封止部材３は実装部材２の表面と接触する。封止部材３が接触する実装部材２の表面は基板１０、第１導電層１１の導電パターン、及び／又は、第１導電層１１を覆うソルダーレジスト等の絶縁膜で構成される。封止部材３は搭載面１００に沿った上面３０と、上面３０から搭載面１００に向かって延びる側面３２を有する。封止部材３のＸ−Ｙ方向における縁３３は、封止部材３の側面３２の搭載面１００側の辺（下辺）である。上面３０と側面３２は上辺３４を介して連続している。本例では、縁３３の４辺はいずれも実装部材１の端面１３０とは不連続である。つまり、縁３３の４辺は端面１３０から離れており、縁３３と端面１３０との間には搭載面１００が封止部材３で覆われずに露出している。
封止部材３は有色であっても無色であってもよいし、透明であっても不透明であってもよいが、電子デバイス２が発光デバイスや受光デバイスである場合には、透明樹脂、好ましくはエポキシ、アクリル、シリコーン等の無色透明な樹脂が選択される。樹脂は光硬化性でもよいし熱硬化性でもよいが、樹脂の加工性を高める上では熱硬化性の樹脂が有利である。樹脂の形成方法は特に限定されることなく、ポッティング法や印刷法、成形法をとることが可能である。特に、成形法は封止部材３の表面に平面を形成しやすいため、小型化、薄型化が可能となり、好適である。
本例の封止部材３は、電子デバイス２と第一導電パターン１１１の少なくとも一部を覆う。詳細には、図１（ａ）、（ｂ）にて第一導電パターン１１１の第一例として示した第一導電パターン１１１ａは封止部材３で覆われた部分と封止部材３で覆われない部分を有する。つまり、封止部材３の縁３３がＺ方向において第一導電パターン１１１ａと重なる。図１（ａ）、（ｂ）にて第一導電パターン１１１の第二例として示した第一導電パターン１１１ｂは全部が封止部材３で覆われている。つまり、縁３３は第一導電パターン１１１ｂと第二導電パターン１１２との間の無パターン領域１１０に重なり、封止部材３の縁３３がＺ方向において第一導電パターン１１１ｂに重ならない。また、封止部材３は内部接続部１０１と電子デバイス２の端子部２２とに接合された導電部材４に接触し得る。ただし、フリップチップ接続による場合、封止部材３は導電部材４に接触しない場合がある。
一方、封止部材３は、第二導電パターン１１２を覆わない。そのため、封止部材３の縁３３はＺ方向において第二導電パターン１１２に重ならない。封止部材３が、第一導電パターン１１１から離れて設けられた第二導電パターン１１２を覆わないことにより、電子部品ＥＣを小型化することができる。これは、封止部材３が第二導電パターン１１２から離れて設けられることになるため、封止部材３と外部接続部１０２との距離を小さくすることができるからである。
図１（ｃ）は、第一実施形態に係る電子部品ＥＣと配線部材２００とを備える電子モジュールＥＭの断面模式図である。配線部材２００は基板２１０と電極２２０を有する。配線部材２００としてはプリント配線板が好適である。基板２１０はリジッド基板でもフレキシブル基板でもよい。電極２２０と外部接続部１０２は半田や異方性導電材料等の導電部材２３０を介して互いに接合されている。外部接続部１０２は、第二導電パターン１１２の少なくとも一部であって、導電部材２３０と接触する部分である。本例では基板２１０は開口２４０を有しており、電極２２０は開口２４０の周囲に配されている。封止部材３は開口２４０内に位置しており、封止部材３が配線部材２００に挟まれている。開口２４０の内壁はＯ字型で有ってもよいし、Ｕ字型であってもよい。電子部品ＥＣの封止部材３を配線部材２００の開口２４０にはめ込んで構成されている。電子デバイス２が発光デバイスや受光デバイスである場合、この開口２４０を介して光が入射または出射する。
このような電子モジュールＥＭの構造をとることにより、電子モジュールＥＭの薄型化を達成することができる。なぜなら、電子部品ＥＣの厚さのうちの封止部材３の厚さ分を配線部材２００の厚さで兼ねることができるからである。つまり、電子モジュールＥＭの厚さは、電子部品ＥＣの厚さと配線部材２００の厚さの和よりも、封止部材３の厚さ分に相当する分（厳密には封止部材３の開口２４０に位置する部分の厚さ分）だけ小さくできるのである。
また、図１（ｂ）に示すように封止部材３の側面３１が搭載面１００に対して傾斜した構造が、生産性を向上する上で好ましい。なぜなら、電子部品ＥＣを配線部材２００に実装する際に、傾斜した側面３１が開口２４０の内縁を滑るように電子部品ＥＣを配置することで電子部品ＥＣの封止部材３を開口２４０に対して自己整合的に位置決めできるからである。なお、電子モジュールＥＭにおいて、封止部材３とは別の封止部材を第二導電パターン１１２を覆う様に形成して、電子部品ＥＣを保護してもよい。
＜第二実施形態＞
図２（ａ）は第二実施形態に係る電子部品ＥＣの平面模式図であり、図２（ｂ）は図２（ａ）のＣ−Ｄ線における断面模式図である。以下、第一実施形態に係る電子部品ＥＣとの相違点のみを説明する。ここで言及しない事項は第一実施形態と同様である。
図２（ａ）、（ｂ）に示すように、内部接続部１０１を有する複数の第一導電パターン１１１の各々は、その全部が封止部材３で覆われており、外部接続部１０２を有する複数の第二導電パターン１１２の各々は、封止部材３で覆われていない。そして、封止部材３の縁３３はＺ方向において第一導電層１１に含まれる導電パターンに重ならない。つまり、縁３３は第一導電層１１に含まれる複数の導電パターンのいずれの導電パターンの上にも存在せず、縁３３は無パターン領域１１０の上のみに存在する。
本例では、縁３３の４辺の内、互いに向かい合う２辺の組の一方は実装部材１の端面１３０とは不連続である。つまり、縁３３の２辺は端面１３０から離れており、縁３３と端面１３０との間には搭載面１００が封止部材３で覆われずに露出している。一方、縁３３の４辺の内、互いに向かい合う２辺の組の他方の２辺は、実装部材１の端面１３０と連続している。つまり、縁３３の２辺は端面１３０の縁と一致しており、縁３３と端面１３０との間には搭載面１００が露出していない。
封止部材３は、第一側面３１と第二側面３２とを有する。本例では、第一側面３１が上述した一方の組の辺を有し、第二側面３２が上述した他方の組の辺を有する。搭載面１００に対する第一側面３１の封止部材３の側の角度を第一角度とし、搭載面１００に対する第二側面３２の封止部材３の側の角度を第二角度とする。第二角度は第一角度よりも小さい。第一側面３１は搭載面１００に対して傾斜しており、第一角度は６０〜８５度、第二角度は８５〜９５度が適当である。Ｘ−Ｙ方向において、電子デバイス２と第一側面３１との間に内部接続部１０１（第一導電パターン１１１と導電部材４）が位置し、Ｘ−Ｙ方向において、電子デバイス２と外部接続部１０２（第二導電パターン１１２）との間に第二側面３２が位置する。このように、第二角度を第一角度よりも小さくすることで、内部接続部１０１から端面１３０までの距離、および、外部接続部１０２から電子デバイス２までの距離を小さくでき、電子部品ＥＣを小型化することができる。
また、第二実施形態では、第二導電パターン１１２は基板１０の端面１３０に設けられた導電部１３３を介して第三導電パターン１２３に接続されている。本例では、導電部１３３は端面１３０に設けられた凹部に沿って配されている。図２（ａ）に示すと、平面からみると半円柱上の凹部が端面１３０に設けられている。端面１３０に凹部を設けずに、導電部１３３と基板１０の絶縁層が平坦な端面１３０を成していてもよい。導電部１３３は第二導電パターン１１２ｃと同様の表面メッキ処理が施されていてもよい。
図２（ｃ）は、第二実施形態に係る電子部品ＥＣと配線部材２００とを備える電子モジュールＥＭの断面模式図である。電極２２０に接合される導電部材２３０は第二導電パターン１１２だけでなく、端面１３０の導電部１３３にも接触する。そのため導電部材２３０として半田を用いる場合には半田接合を強固にでき、半田接続の信頼性を向上することが可能となる。導電部１３３を凹部に沿って配置することで、導電部１３３が平坦な場合に比べて、半田との接合面積を増やすことができる。そのため半田接合を強固にでき、半田接続の信頼性を向上することが可能となる。
＜第三実施形態＞
次に、本特許の電子部品ＥＣの製造方法について、図３を用いて説明する。
図３（ａ−１）、（ａ−２）は、実装板３０１に電子デバイス２を搭載する工程を示しており、図３（ａ−１）は平面図を、図３（ａ−２）は断面図を、それぞれ示している。
実装板３０１は、基板３１０と、基板３１０の表面３００上に配された第一導電層３１１と、裏面３４０に配された第二導電層３１２を有している。図３（ａ−１）の平面図は表面３００側から見た図となっている。尚、第二導電層３１２は実装板３０１の裏面３４０に形成しているが、実装板３０１を多層配線板として実装板３０１の内部に形成してもよい。
実装板３０１は図３（ａ−１）にて点線で囲まれた区画１０００毎に繰り返しの導電パターンが設けられている。ここでは４×３の１２区画が設けられている。基板３１０の表面３００には、格子状に複数の搭載領域１２０が配列されている。区画１０００毎に搭載領域１２０が割り当てられている。そして、複数の搭載領域１２０の各々の周囲には、第一導電層３１１で構成された第一導電パターン１１１と、第二導電層３１２で構成された第二導電パターン１１２が配置されている。第二導電パターン１１２は第一導電パターン１１１から離れて設けられている。また、第一導電パターン１１１と第二導電パターン１１２の間には、無パターン領域１１０が設けられている。第一導電層３１１内では、第一導電パターン１１１と第二導電パターン１１２とは互いに孤立している。
第二導電パターン１１２は第二導電層３１２で構成された第三導電パターン１２３を介して第一導電パターン１１１と電気的に接続されている。第一導電パターン１１１は実装板３０１に設けられた孔の内側に位置する導電部１３１を介して、第三導電パターン１２３へ電気的に接続されている。第二導電パターン１１２は実装板３０１に設けられた孔の内側に位置する導電体２６６を介して、第三導電パターン１２３へ電気的に接続されている。導電体は、柱状あるいは筒状の形状を有する。
実装板３０１の上に複数の電子デバイス２を配置する。複数の電子デバイス２の各々は、複数の搭載領域１２０のいずれかに、ダイボンド材（不図示）を介して固定される。さらに、電子デバイス２はワイヤボンディング法によって、その端子部２２が導電部材４（ボンディングワイヤ）を介して第一導電パターン１１１に接続される。第一導電パターン１１１を搭載領域１２０の上に延在させて、フリップチップ法によって、電子デバイス２の端子部２２を導電部材４（バンプ）を介して第一導電パターン１１１に接続してもよい。
図３（ｂ−１）、（ｂ−２）は、実装板３０１の上に、電子デバイス２を覆う樹脂体３３３を形成する工程を示しており、図３（ｂ−１）は平面図を、図３（ｂ−２）は断面図を、それぞれ示している。図５には、図３（ｂ）の領域Ｊの拡大図を示している。樹脂体３３３の形成方法は特に限定されることなく、ポッティング法や印刷法、成形法をとることが可能である。特に、成形法は封止部材３の表面に平面を形成しやすいため、小型化、薄型化が可能となり、好適である。本例では、樹脂体３３３の形成には、トランスファー成形法を採用している。図３（ｂ−２）は電子デバイス２が固定された実装板３０１がトランスファー成形用の金型３３０にセットされた状態を示している。トランスファー成形とは、凹部３３１を有する上金型と下金型で実装板３０１を挟み込んだ後、上金型の凹部３３１で囲まれた空間に樹脂を流し込む方法である。図３（ｂ−２）では金型３３０として、上金型のみを示している。金型３３０には凸部３３２が形成されており、この凸部３３２が実装板３０１の搭載面のうち、Ｘ−Ｙ方向における第一導電パターン１１１と第二導電パターン１１２との間の平坦な無パターン領域１１０のうちの、電子デバイス２と外部接続部１０２の間の部分３３４に当接するように形成されている。よって、金型３３０を配置した際に、凹部３３１で囲まれた空間を凸部３３２によって外部空間から隔離することができる。その為、凹部３３１で囲まれた空間に樹脂を注入した際に、第一導電パターン１１１が配された空間側から、第二導電パターン１１２側に樹脂が漏れることが無く、第二導電パターン１１２に樹脂が付着することがない。また、金型３３０の凹部３３１の成形面に傾斜を設けた為、樹脂体３３３の側面もが傾斜面となる構造を有している。この傾斜面は、本例では、第二導電パターン１１２と電子デバイス２との間に位置する。このように傾斜構造を有することで、離型性を高めることもできる。なお、金型３３０と樹脂体３３３を容易に引き離すため、離型シートを金型３３０の成形面に設置してもよい。
本例では、凹部３３１が複数の電子デバイス２を連続的に囲むように設けられており、その結果、一連の樹脂体３３３が複数の電子デバイス２を連続して覆うように形成される。しかし、複数の電子デバイス２の各々を金型３３０の凹部３３１が個別に囲むような金型を用いることで、複数の樹脂体３３３が複数の電子デバイス２を個別に覆うようにすることもできる。その場合、１つの凹部３３１のみを有する金型３３０を複数の電子デバイス２毎に移動させてもよいし、複数の凹部３３１を有する金型３３０を用いてもよい。
図４（ｃ−１）、（ｃ−２）は、実装板３０１を複数に分割する工程を示しており、図４（ａ−１）は平面図を、図３（ａ−２）は断面図を、それぞれ示している。実装板３０１の分割は、ブレードダイシング法やレーザーダイシング法による切断が、図４（ａ−１）で示した区画１０００の境界に沿って行われる。この工程によって、複数の電子部品ＥＣを得ることができる。複数の電子部品ＥＣの各々が、樹脂体３３３の一部としての封止部材３と、実装板３０１の一部としての実装部材１と、複数の電子デバイス２の少なくとも１つと、を備える。
本例のように、一連の樹脂体３３３が複数の電子デバイス２を連続して覆う場合、分割によって各封止部材３には切断面が形成される。この切断面は、本例では、第一導電パターン１１１およびワイヤボンディング法で形成された導電部材４が、実装板３０１の分割に伴って形成された樹脂体３３３の切断面と電子デバイス２の間に位置するように形成される。切断面と傾斜面が導電部材４の側面を構成する。そしてこの切断面（第一側面）の表面３００に対する封止部材３側の角度は、傾斜面（第二側面）の表面３００に対する封止部材３側の角度よりも大きくなる。
本例では、実装板３０１の分割は、実装板３０１の切断に伴って導電体２６６を複数に分割するように行う。このことにより、個片に分割された電子部品ＥＣの実装部材１の側面には、半円状（凹状）の導電部１３３が形成される。一つの孔に形成された導電体２６６を分割することで複数の実装部材１用の端面１３０に導電部１３３を設けることができるので、効率的である。
＜比較例＞
図６（ａ）、（ｂ）に比較例としての電子部品ＥＣＸを示す。図６（ａ）は図６（ｂ）の線Ｇ−Ｈにおける断面模式図である。図６（ａ）、（ｂ）に示すように、電子部品ＥＣＸでは、内部接続部１０１と外部接続部１０２の双方が共通の導電パターン１１３上に設けられている。封止部材３は内部接続部１０１を覆い、外部接続部１０２が露出するように、導電パターン１１３の一部を覆っている。このように内部接続部１０１と外部接続部１０２で共通の導電パターン１１３を用いると、図６（ｂ）に示すように、封止部材３となる液状の樹脂が導電パターン１１３に沿って広がってしまい、封止部材３の平面方向における面積が大きくなってしまう。従って、半田付けに必要な外部接続部１０２にまで樹脂が広がってしまい、安定的は半田接合が難しくなる。製造工程において、封止部材３が外部接続部１０２を覆わないようにするには、封止部材３を外部接続部１０２から十分に離して形成する必要が生じる。その結果、実装部材１の小型化を達成できなくなってしまう。封止部材３の広がりは、印刷法、ポッティング法や成形法など、樹脂体を形成するための一般的な手法において生じ得る。上述したように、第一導電層１１の導電パターンの厚みは１０〜１００μｍ程度である。そのため、実装部材１の表面に導電パターンの分布に応じた１０μｍ以上の高低差を有する凹凸が存在する。第一導電層１１の導電パターンに対応した凸部で挟まれた凹部が流路となって、樹脂がこの凹部を流れる可能性がある。成形法を用いる場合には、印刷法やポッティング法に比べて封止部材３の広がりを抑制することが容易になる。しかし、図６（ｃ）に示すように、金型３３０が導電パターン１１３に当接する場合、実装板３０１と金型３３０との間には、導電パターンの１１３の厚みに対応した隙間が生じ得る。この隙間から樹脂体３３３が漏れ出すことで、封止部材３の広がり、すなわち縁３３の拡大が生じてしまう。実装板３０１と金型３３０との間に１０μｍ以上の隙間が生じる場合には、この隙間からの樹脂の漏れ出しは現実的な問題となる。第三実施形態で説明したように、第一導電パターン１１１から第二導電パターン１１２を離すことで形成した無パターン領域１１０に金型３３０を当接させることで、このようなはみだしを低減することができる。
以上、説明した実施形態は、本発明の思想を逸脱しない範囲において適宜変更が可能である。
１ 実装部材
２ 電子デバイス
３ 封止部材
１０ 基板
１００ 搭載面
１１ 第一導電層
１０１ 内部接続部
１０２ 外部接続部
１１１ 第一導電パターン
１１２ 第二導電パターン
１２ 第二導電層
１２３ 第四導電パターン
ＥＣ 電子部品
ＥＭ 電子モジュール

Claims (15)

  1. 電子デバイスと、前記電子デバイスを搭載し、前記電子デバイスへ電気的に接続された第一接続部および外部へ電気的に接続される第二接続部を有する実装部材と、前記電子デバイスおよび前記第一接続部を覆う封止部材と、を備える電子部品であって、
    前記実装部材は、前記電子デバイスを搭載する搭載面を有する基板と、前記搭載面の上に配された第一導電層と、前記搭載面に交わる第一方向において前記第一導電層から離れて配された第二導電層と、を含み、
    前記第一導電層は、前記第一接続部を有する第一導電パターンと、前記搭載面に沿う第二方向において前記第一導電パターンから離れて設けられ、前記第二接続部を有する第二導電パターンと、を含み、前記第二導電パターンは前記第二導電層に含まれる第三導電パターンを介して前記第一導電パターンに接続されており、
    前記封止部材は前記第二導電パターンを覆わないことを特徴とする電子部品。
  2. 前記第二方向における前記封止部材の縁が、前記第一導電パターンに前記第一方向において重ならない、請求項１に記載の電子部品。
  3. 前記第二方向における前記封止部材の縁が、前記第一導電層に含まれる導電パターンに前記第一方向において重ならない、請求項１または２に記載の電子部品。
  4. 前記第二導電パターンは、前記基板の端面に配された導電部を介して前記第三導電パターンに接続されている、請求項１乃至３のいずれか１項に記載の電子部品。
  5. 前記導電部は、前記端面に設けられた凹部に沿って配されている、請求項１乃至４のいずれか１項に記載の電子部品。
  6. 前記第一導電パターンは、前記基板に設けられた孔に配された導電体を介して前記第三導電パターンに接続されている、請求項１乃至５のいずれか１項に記載の電子部品。
  7. 前記封止部材は熱硬化性の透明樹脂であり、前記封止部材は前記第一接続部と前記電子デバイスの端子部とに接合された導電部材に接触する、請求項１乃至６のいずれか１項に記載の電子部品。
  8. 前記封止部材は、前記搭載面に沿った上面と、前記上面から前記搭載面に向かって延び、前記搭載面に対する前記封止部材の側の角度が第一角度である第一側面と、前記上面から前記搭載面に向かって延び、前記搭載面に対する前記封止部材の側の角度が前記第一角度よりも小さい第二角度である第二側面と、を有し、前記第二方向において前記電子デバイスと前記第一側面との間に前記第一接続部が位置し、前記第二方向において前記電子デバイスと前記第二接続部との間に前記第二側面が位置する、請求項１乃至７のいずれか１項に記載の電子部品。
  9. 端子を有する配線部材と、
    請求項１乃至８のいずれか１項に記載の電子部品と、を備え、
    前記第二接続部が前記端子に半田で接合された電子モジュール。
  10. 前記配線部材は開口を有し、前記端子は前記開口の周囲に配されており、前記封止部材が前記開口に位置している、請求項９に記載の電子モジュール。
  11. 請求項１乃至８の何れか１項に記載の電子部品を搭載した電子機器であって、前記電子デバイスは受光デバイスであることを特徴とする電子機器。
  12. 請求項１乃至９のいずれか１項に記載の電子部品の製造方法であって、
    実装板の上に前記電子デバイスを含む複数の電子デバイスを配置する工程と、
    前記実装板の上に、前記複数の電子デバイスを連続あるいは個別に覆う樹脂体を形成する工程と、
    少なくとも前記実装板を複数に分割することにより、各々が、前記樹脂体の一部としての前記封止部材と、前記実装板の一部としての前記実装部材と、前記複数の電子デバイスの少なくとも１つと、を備える、複数の電子部品を得る工程と、を有する、電子部品の製造方法。
  13. 金型を用いたトランスファー成形法により前記樹脂体を成形し、前記金型が、前記搭載面のうち、前記第二方向における前記第一導電パターンと前記第二導電パターンとの間の領域に当接する、請求項１２に記載の電子部品の製造方法。
  14. 前記電子デバイスと前記実装板とをワイヤボンディング法で接続する工程を有し、
    前記樹脂体を形成する工程では、前記樹脂体を前記複数の電子デバイスを連続に覆うように形成し、
    前記複数の電子部品を得る工程を、前記ワイヤボンディング法で形成された導電部材が、前記実装板の分割に伴って形成された前記樹脂体の断面と前記電子デバイスとの間に位置するように行う、請求項１３に記載の電子部品の製造方法。
  15. 請求項４または５に記載の電子部品の製造方法であって、
    実装板の上に前記電子デバイスを含む複数の電子デバイスを配置する工程と、
    前記実装板の上に、前記複数の電子デバイスを連続あるいは個別に覆う樹脂体を形成する工程と、
    少なくとも前記実装板を複数に分割することにより、各々が前記樹脂体の一部としての前記封止部材と、前記実装板の一部としての前記実装部材と、前記複数の電子デバイスの少なくとも１つと、を備える、複数の電子部品を得る工程と、を有し、
    前記実装板に設けられた孔の内側に配された導電体を前記実装板の分割に伴って複数に分割することにより、前記導電体の一部としての前記導電部を形成する、電子部品の製造方法。
JP2014226086A 2014-11-06 2014-11-06 電子部品、電子モジュール及びこれらの製造方法、電子機器 Active JP6566625B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014226086A JP6566625B2 (ja) 2014-11-06 2014-11-06 電子部品、電子モジュール及びこれらの製造方法、電子機器
US14/931,148 US10236243B2 (en) 2014-11-06 2015-11-03 Electronic component, electronic module, manufacturing method therefor, and electronic apparatus
CN201510746623.8A CN105590926B (zh) 2014-11-06 2015-11-05 电子组件、电子模块、其制造方法以及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014226086A JP6566625B2 (ja) 2014-11-06 2014-11-06 電子部品、電子モジュール及びこれらの製造方法、電子機器

Publications (3)

Publication Number Publication Date
JP2016092259A true JP2016092259A (ja) 2016-05-23
JP2016092259A5 JP2016092259A5 (ja) 2017-12-14
JP6566625B2 JP6566625B2 (ja) 2019-08-28

Family

ID=55913384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014226086A Active JP6566625B2 (ja) 2014-11-06 2014-11-06 電子部品、電子モジュール及びこれらの製造方法、電子機器

Country Status (3)

Country Link
US (1) US10236243B2 (ja)
JP (1) JP6566625B2 (ja)
CN (1) CN105590926B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022087112A (ja) * 2020-06-03 2022-06-09 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
JP7512785B2 (ja) 2020-09-15 2024-07-09 株式会社デンソー 電子装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435127B1 (ko) * 2015-07-06 2022-08-24 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라 모듈
JP2018014462A (ja) 2016-07-22 2018-01-25 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
TWI742720B (zh) * 2020-06-12 2021-10-11 友達光電股份有限公司 顯示裝置及其製造方法
CN112491116B (zh) * 2020-12-08 2023-04-18 歌尔科技有限公司 一种可穿戴设备及其可拆卸密封充电结构
CN113745394B (zh) * 2021-09-08 2023-10-13 Tcl华星光电技术有限公司 发光基板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297876A (ja) * 1998-04-06 1999-10-29 Nec Corp ボール・グリッド・アレイの実装構造
JP2000059013A (ja) * 1998-08-05 2000-02-25 Tdk Corp 電子部品のモールド構造
JP2002164479A (ja) * 2000-11-22 2002-06-07 Niigata Seimitsu Kk 半導体装置およびその製造方法
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009503888A (ja) * 2005-08-04 2009-01-29 クリー インコーポレイテッド 調合された封止剤を用いた半導体発光デバイス用パッケージとそれをパッケージする方法
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531573B2 (ja) 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2005294343A (ja) 2004-03-31 2005-10-20 Citizen Electronics Co Ltd 受光集積回路装置
JP2007199049A (ja) 2005-12-27 2007-08-09 Yamaha Corp 半導体装置
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
US8129226B2 (en) 2007-05-10 2012-03-06 Freescale Semiconductor, Inc. Power lead-on-chip ball grid array package
US7847387B2 (en) 2007-11-16 2010-12-07 Infineon Technologies Ag Electrical device and method
JP5625340B2 (ja) * 2009-12-07 2014-11-19 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR101831692B1 (ko) 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
CN103140066B (zh) * 2011-12-02 2018-01-16 深圳富泰宏精密工业有限公司 装饰性外壳制造方法
JP2015171109A (ja) * 2014-03-10 2015-09-28 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297876A (ja) * 1998-04-06 1999-10-29 Nec Corp ボール・グリッド・アレイの実装構造
JP2000059013A (ja) * 1998-08-05 2000-02-25 Tdk Corp 電子部品のモールド構造
JP2002164479A (ja) * 2000-11-22 2002-06-07 Niigata Seimitsu Kk 半導体装置およびその製造方法
JP2009503888A (ja) * 2005-08-04 2009-01-29 クリー インコーポレイテッド 調合された封止剤を用いた半導体発光デバイス用パッケージとそれをパッケージする方法
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022087112A (ja) * 2020-06-03 2022-06-09 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
JP7512785B2 (ja) 2020-09-15 2024-07-09 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
CN105590926A (zh) 2016-05-18
JP6566625B2 (ja) 2019-08-28
CN105590926B (zh) 2018-10-02
US20160135301A1 (en) 2016-05-12
US10236243B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
JP6566625B2 (ja) 電子部品、電子モジュール及びこれらの製造方法、電子機器
JP2012109475A (ja) 発光装置、発光装置の製造方法、および光学装置
JP2010016030A (ja) 電子部品
KR20160108664A (ko) 반도체 패키지 및 그 제조 방법
JP2007027621A (ja) 面実装型フォトインタラプタとその製造方法
KR20140109235A (ko) 카메라 모듈
JP2004327918A (ja) 固体撮像装置およびその製造方法
TW201422082A (zh) 具有元件設置區之基板結構及其製程
KR20110052522A (ko) 광커플러 장치들
US20130141606A1 (en) Solid state apparatus
US9991222B2 (en) Package substrate and manufacturing method thereof and package
JP2011181825A (ja) 接続用パッドの製造方法
US8384174B2 (en) Chip package
JP2015084378A (ja) 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法
TWI559464B (zh) 封裝模組及其基板結構
TW201344889A (zh) 光感裝置及其製法
US10680033B2 (en) Chip packaging method and chip package
JP6131308B2 (ja) カメラモジュール及びその製造方法
JP6005779B2 (ja) 発光装置、発光装置の製造方法、および光学装置
JP4147171B2 (ja) 固体撮像装置およびその製造方法
JP2017060145A (ja) カメラモジュール及びその製造方法
JP6162284B2 (ja) 発光装置
JP2009105459A (ja) 光デバイス、光モジュール及び電子機器
KR20150081217A (ko) 전자 소자 모듈
JP2015204454A (ja) 基板構造およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190730

R151 Written notification of patent or utility model registration

Ref document number: 6566625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151