JP2016072313A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2016072313A JP2016072313A JP2014197714A JP2014197714A JP2016072313A JP 2016072313 A JP2016072313 A JP 2016072313A JP 2014197714 A JP2014197714 A JP 2014197714A JP 2014197714 A JP2014197714 A JP 2014197714A JP 2016072313 A JP2016072313 A JP 2016072313A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- electrodes
- gate electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 description 20
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
規則的に配列された複数の単位素子を備え、単位素子にそれぞれ対応して設けられた複数の円形の第1電極と、第1電極をそれぞれ包囲する円環状のゲート電極と、ゲート電極の外側に設けられた第2電極と、を半導体層の一表面である第1表面に有し、ドレイン電極又はソース電極のいずれか一方が第1電極であり、他方が第2電極である電界効果トランジスタであって、第2電極とゲート電極間の最短距離が第1電極とゲート電極間の最短距離より小さく、第2電極は、1つのゲート電極の周囲に複数設けられ、隣接したゲート電極によって囲まれた領域に配置され、隣接した単位素子の共通の電極となり、第2電極の前記ゲート電極側の辺は、ゲート電極の外縁に沿って湾曲した円弧状であることを特徴とする。
図1Aは、本発明に係る実施形態1の電界効果トランジスタの電極構成を示す平面図である。図1Bは、実施形態1の電界効果トランジスタの断面図であり、図1AのA−A線についての断面を示している。実施形態1の電界効果トランジスタは、本発明に係る電極構造をGaN系HEMTに適用した例を示しており、実施形態1の電界効果トランジスタにより、オン抵抗が低く、単位素子が高密度に配置されたGaN系HEMTの提供を可能にするものである。このGaN系HEMTは、例えば、基板1と、基板1上に形成されたバンドギャップエネルギー小の第1半導体層2(例えばアンドープのGaN層)、第1半導体層2の上に形成されたバンドギャップエネルギー大の第2半導体層3(例えばアンドープのAlGaN層)とを含み、第2半導体層3の上に本実施形態に係る電極構造が形成される。尚、GaN系HEMTは、第1半導体層2の第2半導体層3との界面近傍に形成される2次元電子ガス層4(チャネル)を利用するものである。
実施形態1の電界効果トランジスタは、それぞれ中心が三角格子の格子点に一致するように配置された複数の単位素子から構成されている。また、各単位素子はそれぞれ、各格子点を中心とした円形のドレイン電極13と、ドレイン電極13の外周から所定の間隔L2を隔てて円環状に形成されたゲート電極12と、ゲート電極12の外側の領域にゲート電極12から所定の間隔L1を隔てて設けられた複数に分割されたソース電極11とを含んで構成される。
基板1は、省略することもできるが、好ましくは第1半導体層2及び第2半導体層3の成長用基板としてこれらの層の下に配置する。基板1の材料としては、例えばサファイア等の絶縁性を有する材料を用いることができる。
第1半導体層2と第2半導体層3を含む半導体層は、III族窒化物半導体から構成されることが好ましい。第1半導体層2は2次元電子ガス層4が形成されるチャネル層として機能し、第2半導体層3はチャネル層上に設けられたバリア層として機能する。バリア層としては、チャネル層と接する側から順にAlNとAlGaNを積層した積層構造を用いてもよい。第1半導体層2は第2半導体層3よりもバンドギャップエネルギーが小さい材料で構成され、例えばGaN層とする。
ソース電極11は、1つのゲート電極12の周囲に複数設けられる。複数とは2以上を指し、4以上、さらには6以上とすることができる。例えば図1に示す例では6つのソース電極11が設けられている。ソース電極11は、例えば、Ti及びAlから構成される。ソース電極11は、2次元電子ガス層4に直接接触するように形成することができる。具体的には、ソース電極11を形成する領域において、半導体層の一部を除去して2次元電子ガス層4を露出させ、ソース電極11を半導体層の側面から上面にかけて形成し、2次元電子ガス層4に直接接触させることができる。
ゲート電極12は、例えば、Ni/Au/Ptから構成される。ゲート電極12と第2半導体層3の間にはp型層等の介在層を設けてもよい。p型GaN層等のp型層を設けることで閾値電圧を上昇させることができる。この場合、第2半導体層3は例えばアンドープのAlGaN層とする。
ドレイン電極13は、例えば、Ti及びAlから構成される。ドレイン電極13は、ソース電極11と同様に、2次元電子ガス層4に直接接触するように形成することができる。具体的には、ドレイン電極13を形成する領域において、半導体層の一部を除去して2次元電子ガス層4を露出させ、ドレイン電極13を半導体層の側面から上面にかけて形成し、2次元電子ガス層4に直接接触させることができる。
図2は、実施形態2の電界効果トランジスタの電極構成を示す平面図である。実施形態2の電界効果トランジスタは、単位素子の中心、つまりドレイン電極23(第1電極)の中心が四角格子の格子点に一致するように配列した点で実施形態1とは異なっている。尚、実施形態2の電界効果トランジスタにおいて、ドレイン電極23が円形である点、ゲート電極22が円環状である点、ソース電極21(第2電極)がそのゲート電極22側の辺がゲート電極22の外縁に沿って湾曲した円弧状である点は実施形態1と同様である。また、実施形態2の電界効果トランジスタの電極構成においても、一方向に配列された単位素子間のゲート電極22を所定の長さの接続配線22cにより接続し、他の隣接する単位素子間ではゲート電極22を離間して設けている。
2 第1半導体層
3 第2半導体層
4 2次元電子ガス層
11,21 ソース電極(第2電極)
12,22 ゲート電極
12c,22c 接続配線
13,23 ドレイン電極(第1電極)
14 ソース接続導体
15 ドレイン接続導体
16 第1絶縁膜
17 第2絶縁膜
L1 ソース電極とゲート電極間の最短距離
L2 ドレイン電極とゲート電極間の最短距離
101 ソース電極
102 ゲート電極
103 ドレイン電極
Claims (3)
- 規則的に配列された複数の単位素子を備え、
前記単位素子にそれぞれ対応して設けられた複数の円形の第1電極と、前記第1電極をそれぞれ包囲する円環状のゲート電極と、前記ゲート電極の外側に設けられた第2電極と、を半導体層の一表面である第1表面に有し、
ドレイン電極又はソース電極のいずれか一方が前記第1電極であり、他方が前記第2電極である電界効果トランジスタであって、
前記第2電極と前記ゲート電極間の最短距離が前記第1電極と前記ゲート電極間の最短距離より小さく、
前記第2電極は、1つの前記ゲート電極の周囲に複数設けられ、隣接した前記ゲート電極によって囲まれた領域に配置され、隣接した単位素子の共通の電極となり、
前記第2電極の前記ゲート電極側の辺は、前記ゲート電極の外縁に沿って湾曲した円弧状であることを特徴とする電界効果トランジスタ。 - 前記単位素子は、その中心が三角格子又は四角格子の格子点に一致するように配列されていることを特徴とする請求項1に記載の電界効果トランジスタ。
- 隣接する前記ゲート電極は、前記第1表面に設けられた接続配線により接続されていることを特徴とする請求項1又は2に記載の電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197714A JP2016072313A (ja) | 2014-09-29 | 2014-09-29 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197714A JP2016072313A (ja) | 2014-09-29 | 2014-09-29 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016072313A true JP2016072313A (ja) | 2016-05-09 |
Family
ID=55867327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014197714A Pending JP2016072313A (ja) | 2014-09-29 | 2014-09-29 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016072313A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS561574A (en) * | 1979-06-18 | 1981-01-09 | Victor Co Of Japan Ltd | Junction type fet |
US5689129A (en) * | 1995-06-07 | 1997-11-18 | Harris Corporation | High efficiency power MOS switch |
JPH10507038A (ja) * | 1995-04-06 | 1998-07-07 | インダストリアル テクノロジー リサーチ インスティチュート | 多重セルトランジスタのためのn辺多角形セルレイアウト |
JPH10214971A (ja) * | 1996-11-28 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置,その設計方法及び半導体集積回路装置 |
US20060033156A1 (en) * | 2004-08-16 | 2006-02-16 | Chih-Feng Huang | High voltage and low on-resistance LDMOS transistor having radiation structure and isolation effect |
JP2009016780A (ja) * | 2007-06-07 | 2009-01-22 | Panasonic Corp | 半導体装置 |
-
2014
- 2014-09-29 JP JP2014197714A patent/JP2016072313A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS561574A (en) * | 1979-06-18 | 1981-01-09 | Victor Co Of Japan Ltd | Junction type fet |
JPH10507038A (ja) * | 1995-04-06 | 1998-07-07 | インダストリアル テクノロジー リサーチ インスティチュート | 多重セルトランジスタのためのn辺多角形セルレイアウト |
US5689129A (en) * | 1995-06-07 | 1997-11-18 | Harris Corporation | High efficiency power MOS switch |
JPH10214971A (ja) * | 1996-11-28 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置,その設計方法及び半導体集積回路装置 |
US20060033156A1 (en) * | 2004-08-16 | 2006-02-16 | Chih-Feng Huang | High voltage and low on-resistance LDMOS transistor having radiation structure and isolation effect |
JP2009016780A (ja) * | 2007-06-07 | 2009-01-22 | Panasonic Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10950524B2 (en) | Heterojunction semiconductor device for reducing parasitic capacitance | |
JP5608322B2 (ja) | 双方向スイッチ | |
JP5672756B2 (ja) | 半導体装置 | |
WO2011013500A1 (ja) | 半導体装置およびその製造方法 | |
US10833185B2 (en) | Heterojunction semiconductor device having source and drain pads with improved current crowding | |
JP5558196B2 (ja) | Hfet | |
US9214523B2 (en) | Field-effect transistor | |
WO2019187789A1 (ja) | 窒化物半導体装置 | |
US9236438B2 (en) | Semiconductor device | |
JP2017092147A (ja) | スイッチング素子 | |
JP5948500B2 (ja) | ヘテロ接合電界効果トランジスタ | |
US10672876B2 (en) | Field-effect transistor having a bypass electrode connected to the gate electrode connection section | |
JP6217158B2 (ja) | 電界効果トランジスタ | |
JP2012244185A (ja) | 電界効果トランジスタ | |
JP2011135094A (ja) | 半導体装置およびその製造方法 | |
JP2015082605A (ja) | 窒化物半導体装置 | |
US20130168873A1 (en) | Power semiconductor device and manufacturing method thereof | |
JP2016072313A (ja) | 電界効果トランジスタ | |
JP6414576B2 (ja) | 電界効果トランジスタ | |
JP6287669B2 (ja) | 電界効果トランジスタ | |
US9972710B2 (en) | Field effect transistor | |
JP2011142182A (ja) | 電界効果トランジスタ | |
US20150171203A1 (en) | Field-effect transistor | |
TWI653760B (zh) | 半導體裝置 | |
JP6047998B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181204 |