JP2016072313A

JP2016072313A - 電界効果トランジスタ

Info

Publication number: JP2016072313A
Application number: JP2014197714A
Authority: JP
Inventors: 真士谷本; Shinji Tanimoto
Original assignee: Nichia Chemical Industries Ltd
Current assignee: Nichia Chemical Industries Ltd
Priority date: 2014-09-29
Filing date: 2014-09-29
Publication date: 2016-05-09

Abstract

【課題】オン抵抗が低く、単位素子が高密度に配置された電界効果トランジスタを提供する。【解決手段】規則的に配列された複数の単位素子を備え、単位素子にそれぞれ対応して設けられた複数の円形の第１電極と、第１電極をそれぞれ包囲する円環状のゲート電極と、ゲート電極の外側に設けられた第２電極と、を半導体層の一表面である第１表面に有し、ドレイン電極又はソース電極のいずれか一方が第１電極であり、他方が第２電極である電界効果トランジスタであって、第２電極とゲート電極間の最短距離が第１電極とゲート電極間の最短距離より小さく、第２電極は、１つのゲート電極の周囲に複数設けられ、隣接したゲート電極によって囲まれた領域に配置され、隣接した単位素子の共通の電極となり、第２電極の前記ゲート電極側の辺は、ゲート電極の外縁に沿って湾曲した円弧状である。【選択図】図１Ａ

Description

本発明は、電界効果トランジスタに関する。

電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を含んで構成されるが、ソース電極、ドレイン電極、ゲート電極の電極構造が大きい最大電流と低いオン抵抗を得るために重要な要素となる。この電極構造として、特許文献１には、フィンガー状の電極構造（特許文献１の図１）とゲート電極をメッシュ状にした電極構造（特許文献１の図２Ｂ等）が開示されている。また、特許文献２には、ドレイン電極を島状に配置した電極構造が開示されている。特許文献２のドレイン電極を島状に配置した電極構造として、四角形または六角形のドレイン電極の周りにゲート電極を形成し、ゲート電極の外側の領域に複数の単位素子にまたがってソース電極を形成した電極構造が開示されている。

特開２００４−３２００４０号公報特開２００７−０４８８４２号公報

しかしながら、近年、オン抵抗が低く、単位素子を高密度に配置できる電界効果トランジスタが求められており、従来の電極構造では十分対応できないという問題があった。そこで、本発明は、オン抵抗が低く、単位素子が高密度に配置された電界効果トランジスタを提供することを目的とする。

上記目的を達成するために、本発明に係る電界効果トランジスタは、
規則的に配列された複数の単位素子を備え、単位素子にそれぞれ対応して設けられた複数の円形の第１電極と、第１電極をそれぞれ包囲する円環状のゲート電極と、ゲート電極の外側に設けられた第２電極と、を半導体層の一表面である第１表面に有し、ドレイン電極又はソース電極のいずれか一方が第１電極であり、他方が第２電極である電界効果トランジスタであって、第２電極とゲート電極間の最短距離が第１電極とゲート電極間の最短距離より小さく、第２電極は、１つのゲート電極の周囲に複数設けられ、隣接したゲート電極によって囲まれた領域に配置され、隣接した単位素子の共通の電極となり、第２電極の前記ゲート電極側の辺は、ゲート電極の外縁に沿って湾曲した円弧状であることを特徴とする。

以上のように構成された本発明によれば、オン抵抗が低く、単位素子が高密度に配置された電界効果トランジスタが得られる。

本発明に係る実施形態１の電界効果トランジスタの電極構成を示す平面図である。実施形態１の電界効果トランジスタの断面図であり、図１ＡのＡ−Ａ線についての断面を示している。実施形態１の電界効果トランジスタの断面図であり、ソース電極とドレイン電極とが複数の素子間にわたって接続されている様子を示している。図１Ａの一部を拡大した平面図である。本発明に係る実施形態２の電界効果トランジスタの電極構成を示す平面図である。参考例１の電界効果トランジスタの電極構成を示す平面図である。参考例２の電界効果トランジスタの電極構成を示す平面図である。

以下、図面を参照しながら本発明に係る実施形態の電界効果トランジスタについて説明する。本発明に係る電極構造は、電界効果トランジスタに適用されて、オン抵抗が低く、単位素子が高密度に配置された電界効果トランジスタの提供を可能にするものである。以下、実施形態の電極構造について説明する。

実施形態１．
図１Ａは、本発明に係る実施形態１の電界効果トランジスタの電極構成を示す平面図である。図１Ｂは、実施形態１の電界効果トランジスタの断面図であり、図１ＡのＡ−Ａ線についての断面を示している。実施形態１の電界効果トランジスタは、本発明に係る電極構造をＧａＮ系ＨＥＭＴに適用した例を示しており、実施形態１の電界効果トランジスタにより、オン抵抗が低く、単位素子が高密度に配置されたＧａＮ系ＨＥＭＴの提供を可能にするものである。このＧａＮ系ＨＥＭＴは、例えば、基板１と、基板１上に形成されたバンドギャップエネルギー小の第１半導体層２（例えばアンドープのＧａＮ層）、第１半導体層２の上に形成されたバンドギャップエネルギー大の第２半導体層３（例えばアンドープのＡｌＧａＮ層）とを含み、第２半導体層３の上に本実施形態に係る電極構造が形成される。尚、ＧａＮ系ＨＥＭＴは、第1半導体層２の第２半導体層３との界面近傍に形成される２次元電子ガス層４（チャネル）を利用するものである。

実施形態１の電界効果トランジスタは、規則的に配列された複数の単位素子を備え、単位素子のそれぞれに対応して複数の円形のドレイン電極１３（第１電極）が設けられ、ドレイン電極１３をそれぞれ包囲する円環状のゲート電極１２が設けられ、ゲート電極１２の外側にソース電極１１（第２電極）が設けられている。実施形態１の電界効果トランジスタにおいて、ソース電極１１とゲート電極１２とドレイン電極１３は、第１半導体層２および第２半導体層３を含む半導体層の一表面である第１表面に設けられている。ソース電極１１とゲート電極１２間の最短距離Ｌ１は、ドレイン電極１３とゲート電極１１間の最短距離Ｌ２よりも小さい。また、ソース電極１１は、１つのゲート電極１２の周囲に複数設けられ、それぞれが隣接したゲート電極１２によって囲まれた領域に配置されている。これにより、ソース電極１１は隣接した単位素子の共通の電極となり、それらの単位素子においてソース電極としての役割を果たす。このように配置されるソース電極１１は、そのゲート電極１２側の辺が、ゲート電極１２の外縁に沿って湾曲した円弧状である。

ここで、第１表面において、ドレイン電極１３とゲート電極１２とが単位素子ごとに設けられているとは、機能的にみてどの単位素子に属し、どの単位素子のドレイン電極またはゲート電極としての機能を果たしているか区別して把握できることをいう。ゲート電極１２間またはドレイン電極１３間が第１表面上または第１表面上に形成される絶縁層の表面で電気的に繋がっていてもよいし、例えば、半導体層に設けられる貫通孔などを介して電気的に繋がっていてもよい。すなわち、実施形態１では、ドレイン電極１３は第１表面上でそれぞれ独立して設けられており、それぞれ各単位素子においてドレイン電極としての役割を果たしているが、例えば、第１表面以外の部分で電気的に繋がっていてもよい。また、ゲート電極１２は、第１表面において接続配線１２ｃを介して繋がっているが、接続配線１２ｃを除く円環状のゲート電極１２がそれぞれ各単位素子においてゲート電極としての役割を果たしており、円環状のゲート電極１２は複数の単位素子によって共有されるものではない。これに対して、ソース電極１１は、隣り合う複数（３つ）の単位素子のゲート電極１２に囲まれた領域に形成されており、その複数（３つ）の単位素子の共通のソース電極として機能する。

以下、実施形態１の電界効果トランジスタについてより詳細に説明する。
実施形態１の電界効果トランジスタは、それぞれ中心が三角格子の格子点に一致するように配置された複数の単位素子から構成されている。また、各単位素子はそれぞれ、各格子点を中心とした円形のドレイン電極１３と、ドレイン電極１３の外周から所定の間隔Ｌ２を隔てて円環状に形成されたゲート電極１２と、ゲート電極１２の外側の領域にゲート電極１２から所定の間隔Ｌ１を隔てて設けられた複数に分割されたソース電極１１とを含んで構成される。

本実施形態１において、１つのソース電極１１は、三角格子の格子点のうち隣接する３つの格子点にそれぞれ配置された単位素子のゲート電極１２によって囲まれた略三角形の領域に、それぞれのゲート電極１２から等距離になるように形成されている。この１つのソース電極１１は、このように３つの単位素子に共有されて、３つの単位素子に対してそれぞれソース電極としての役割を果たしている。

また、本実施形態１において、隣り合う単位素子のゲート電極１２は第１表面上で接続配線１２ｃにより接続されている。これに対して、図１Ｃに示すように、ソース電極１１は第１表面に形成された第１絶縁膜１６上で複数の単位素子間にわたって接続されている。図１Ｃは、実施形態１の電界効果トランジスタの断面図であり、ソース電極１１とドレイン電極１３とが複数の単位素子間にわたって接続されている様子を示している。

具体的には、第１表面上にソース電極１１、ゲート電極１２及びドレイン電極１３を覆い、且つ、ソース電極１１上に開口部を有する第１絶縁膜１６を形成して、例えば、その開口部においてソース電極１１と接触する金属層等の導電材料を形成する。この導電材料は、第１絶縁膜１６上にも延在されて、ソース電極１１同士を電気的に接続する。尚、図１Ｃにおいて、このような導電材料をソース接続導体として１４の符号を付して示している。また、ドレイン電極１３同士もソース電極１１同士と同様に金属層等の導電材料により電気的に接続することができる。具体的には、第1絶縁膜１６とソース接続導体１４を被覆する第２絶縁膜１７を設け、ドレイン電極１３上において第１絶縁膜１６と第２絶縁膜１７とを貫通する開口部を設ける。例えば、その開口部においてドレイン電極１３と接触する金属層等の導電材料を形成する。この導電材料は、第２絶縁膜１７上に延在されて、ドレイン電極１３同士を電気的に接続する。尚、図１Ｃにおいて、このような導電材料をドレイン接続導体として１５の符号を付して示している。ソース接続導体１４及びドレイン接続導体１５の材料としては、例えばＴｉ／Ａｌを用いることができる。

以上のように構成された本実施形態１の電極構造では、ドレイン電極１３を円形とし、ゲート電極１２を円環状とし、ソース電極１１をそのゲート電極１２側の辺がゲート電極１２の外縁に沿って湾曲した円弧状である形状としている。これにより、ソース電極１１からドレイン電極１３への電流経路を全方向において均一化できるので、低オン抵抗の電界効果トランジスタを提供することができる。

すなわち、図３の参考例に示すように、ソース電極１０１とドレイン電極１０３をそれぞれ矩形状で形成すると、矢印ａ１に示す方向においては電流経路が最短距離となるが、ソース電極１０１の角部付近の矢印ａ２に示す方向においては電流経路が矢印ａ１に示す方向よりも長くなり、電流が遠回りとなる。このため、このような電極構造の電界効果トランジスタはオン抵抗が高くなる。

しかしながら、例えば図１Ｄに示すように、円形のドレイン電極１３の周囲に、ゲート電極１２側の辺、つまりドレイン電極１３に面する辺が湾曲した円弧状であるソース電極１１を配置することにより、図１Ｄにおいて矢印にて示すように、ほぼ全方向において電流経路の距離が均一化されるので、オン抵抗が低減された電界効果トランジスタを提供することができる。尚、図１Ｄは、図１Ａの一部を拡大した平面図である。

また、本実施形態１の電極構成では、ソース・ゲート間間隔Ｌ１がドレイン・ゲート間間隔Ｌ２より小さいことを考慮して、１つの単位素子に対応して設けるソース電極１１を複数に分割しかつ、これらのソース電極１１をそれぞれ、隣接したゲート電極１２によって囲まれた領域に配置し、隣接した単位素子の共通の電極としている。これにより、単位素子を高密度に配置することができ、最大電流を大きくすることができる。

さらに、本実施形態１の電極構成では、１つのソース電極１１の形成領域が１つのドレイン電極１２の形成領域よりも小さくなるように配置している。ソース電極１１の形成領域とは、例えば図１Ａに示すように、隣接する３つのゲート電極１２に囲まれた略三角形状の領域であり、ドレイン電極１３の形成領域とはゲート電極１２の内縁によって規定される円形の領域である。

以上のように構成することにより、ドレイン電極１３の大きさを一定以上確保しつつ単位面積あたりに形成できる単位素子の数を多くできることから、ゲート電極１２の総延長を長くでき、総チャネル幅を長くできる。これにより、全体として大きい最大電流と低いオン抵抗が得られる。また、単位素子あたりのチャネル幅を一定以上確保しつつ単位面積あたりの単位素子の数をさらに多くできるので、単位素子がより高密度に配置された素子を作製することができる。例えば、隣接する単位素子の中心間の距離（つまりドレイン電極１３の中心間の距離）を３０μｍ以下とすることができる。このように単位素子を高密度に配置することで、単位面積あたりのソース電極１１とドレイン電極１３の間の面積が大きくなり、つまり単位面積あたりのチャネル幅が大きくなるので、これにより最大電流を増大させることができる。その理由を以下で具体的に説明する。

ソース・ゲート間間隔とドレイン・ゲート間間隔とが同じである場合には、例えば、ゲート電極を格子状に形成して、そのゲート電極によって仕切られた同一面積の領域に交互にソース電極とドレイン電極とを同じ大きさの正方形に形成すれば、ソース電極とドレイン電極両方の電極について必要最小限の電極面積にすると単位面積あたりの単位素子数を多くできる。したがって、この場合には、本実施形態１の電極構造と同程度に単位面積あたりの単位素子の数を多くできる。しかしながら、高耐圧化を図るためには、ソース・ゲート間間隔に比較してドレイン・ゲート間間隔を大きくすることが有効である。特に、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等の窒化物半導体からなるＧａＮ系電界効果トランジスタは、両面に電極形成するＳｉや耐圧限界が低いＧａＡｓ等と異なり、全ての電極を一面に形成する構造において高耐圧が要求される傾向があるため、ドレイン・ゲート間間隔を大きくすることが好ましい。例えばゲート電極とドレイン電極との距離は、１〜５０μｍとすることができ、５〜２０μｍとすることがさらに好ましい。しかし、この場合に、ゲート電極１０２を正方格子状に形成して、そのゲート電極１０２によって仕切られた同一面積の領域に交互にソース電極１０１とドレイン電極１０３とを形成した図３に示す電極構造では、以下のような問題が生じる。

第１に、ソース・ゲート間間隔に比較してドレイン・ゲート間間隔を大きくすると、図３及び図４に示すように、相対的にソース電極１０１が大きくなり、全素子面積中においてソース電極１０１が占める割合が大きくなり、単位面積あたりの単位素子数が制限されて総チャネル幅を大きくすることができない。また、単位面積中の単位素子の個数を多くするとドレイン電極１０３が小さくなるので、ドレイン電極１０３の必要な面積を確保するために単位面積中の単位素子の個数が制限される。すなわち、ゲート電極１０２の格子を小さくすることがドレイン電極１０３の必要な面積を確保するために制限されて、ゲート電極１０２の総延長を十分長くすることができない。例えば、図４に示すように、ドレイン電極１０３が小さくなりすぎると、ドレイン電極１０３間の接続や給電が難しくなる、ドレイン電極１０３のコンタクト抵抗が高くなる等の問題が生じる。したがって、図３に示す電極構造では、総チャネル幅を長くすることに限界があり、大きな最大電流と低いオン抵抗を得ることが困難になる。

これに対して、本実施形態１では、ソース・ゲート間間隔Ｌ１がドレイン・ゲート間間隔Ｌ２より小さいことを考慮して、１つの単位素子に対応して設けるソース電極１１を複数に分割しかつ、これらのソース電極１１をそれぞれ、隣接したゲート電極１２によって囲まれた領域に配置し、隣接した単位素子の共通の電極としている。これにより、ソース電極１１の面積（ソース電極形成領域の面積）が相対的に大きくなることを抑制している。したがって、本実施形態１の電極構造を電界効果トランジスタに適用することにより、最大電流を大きくでき、かつオン抵抗が低い電界効果トランジスタの提供が可能になる。

以下、本実施の形態に係る電界効果トランジスタの構成部材について説明する。

（基板１）
基板１は、省略することもできるが、好ましくは第１半導体層２及び第２半導体層３の成長用基板としてこれらの層の下に配置する。基板１の材料としては、例えばサファイア等の絶縁性を有する材料を用いることができる。

（第１半導体層２、第２半導体層３）
第１半導体層２と第２半導体層３を含む半導体層は、ＩＩＩ族窒化物半導体から構成されることが好ましい。第１半導体層２は２次元電子ガス層４が形成されるチャネル層として機能し、第２半導体層３はチャネル層上に設けられたバリア層として機能する。バリア層としては、チャネル層と接する側から順にＡｌＮとＡｌＧａＮを積層した積層構造を用いてもよい。第１半導体層２は第２半導体層３よりもバンドギャップエネルギーが小さい材料で構成され、例えばＧａＮ層とする。

（ソース電極１１）
ソース電極１１は、１つのゲート電極１２の周囲に複数設けられる。複数とは２以上を指し、４以上、さらには６以上とすることができる。例えば図１に示す例では６つのソース電極１１が設けられている。ソース電極１１は、例えば、Ｔｉ及びＡｌから構成される。ソース電極１１は、２次元電子ガス層４に直接接触するように形成することができる。具体的には、ソース電極１１を形成する領域において、半導体層の一部を除去して２次元電子ガス層４を露出させ、ソース電極１１を半導体層の側面から上面にかけて形成し、２次元電子ガス層４に直接接触させることができる。

ソース電極１１は、ゲート電極１２側の辺をゲート電極１２の外縁に沿って湾曲した円弧状とする。このようにゲート電極１２側の辺がゲート電極１２の外縁に沿って凹状であることで、ドレイン電極１３からの距離を均一化できる。好ましくは、ソース電極１１のゲート電極１２側の辺を、ドレイン電極１３の中心と一致する円の一部で構成する。

なお、ドレイン電極１３とソース電極１１の位置及び形状を入れ替えてソース電極を第１電極としドレイン電極を第２電極とすることもできるが、本実施形態１のようにドレイン電極１３を第１電極としソース電極１１を第２電極とすることでドレイン電極１３とゲート電極１２の距離を大きくでき、これにより上述したように高耐圧の電界効果トランジスタを得ることができる。

（ゲート電極１２）
ゲート電極１２は、例えば、Ｎｉ／Ａｕ／Ｐｔから構成される。ゲート電極１２と第２半導体層３の間にはｐ型層等の介在層を設けてもよい。ｐ型ＧａＮ層等のｐ型層を設けることで閾値電圧を上昇させることができる。この場合、第２半導体層３は例えばアンドープのＡｌＧａＮ層とする。

ゲート電極１２同士を繋ぐ接続配線１２ｃは省略することもできるが、その場合は図１Ｃに示すソース接続導体１４又はドレイン接続導体１５のように、絶縁膜の開口を介してゲート電極１２同士を電気的に接続する接続導体が必要となる。このような接続導体を不要とするには、図１Ａに示すように一方向においてゲート電極１２を接続する接続配線１２ｃを設ければよい。一方向のみならず２以上の方向で接続配線１２ｃによりゲート電極１２同士を接続することもできるが、ソース電極１１を形成する領域が狭くなるため、一方向のみを接続配線１２で接続することが好ましい。なお、接続配線１２ｃはゲート電極１２と別体でもよく、一体でもよい。

また、隣接するゲート電極１２のうち接続配線１２ｃで接続されていないもの同士の距離は、図１Ａに示すように、その最短距離部分においてソース電極１１が形成されない程度に近いことが好ましい。これによって単位素子をさらに高密度に配置することができる。一方で、隣接する単位素子のゲート電極１２同士をそれらが接触するほどに接近させると、ソース電極１１の形成領域が極端に小さくなるため、ソース電極１１とソース接続導体１４の接触抵抗の上昇や、ソース電極１１と２次元電子ガス層４との接触抵抗の上昇が懸念される。また、隣接するソース電極１１間においてはドレイン電極１３へ流れる電流が遠回りしやすいため、隣接するソース電極１１間の距離が大きくなるとオン抵抗の上昇に繋がる。このため、隣接するゲート電極１２同士は離間していることが好ましい。これにより、高い大きい最大電流と低い抵抗を備えた電界効果トランジスタを得ることができる。隣接するソース電極１１間の距離は、例えばゲート電極１２の外周の２０％以下とすることができる。

（ドレイン電極１３）
ドレイン電極１３は、例えば、Ｔｉ及びＡｌから構成される。ドレイン電極１３は、ソース電極１１と同様に、２次元電子ガス層４に直接接触するように形成することができる。具体的には、ドレイン電極１３を形成する領域において、半導体層の一部を除去して２次元電子ガス層４を露出させ、ドレイン電極１３を半導体層の側面から上面にかけて形成し、２次元電子ガス層４に直接接触させることができる。

単位素子の中心は典型的にはドレイン電極１３の中心と一致するので、ドレイン電極１３の中心が三角格子の格子点に一致するようにドレイン電極１３を配置し、その周囲にゲート電極１２及びソース電極１１を配置することができる。このような三角格子の格子点を結んで為る最小の三角形は、二等辺三角形又は正三角形とすることができる。

実施形態２．
図２は、実施形態２の電界効果トランジスタの電極構成を示す平面図である。実施形態２の電界効果トランジスタは、単位素子の中心、つまりドレイン電極２３（第１電極）の中心が四角格子の格子点に一致するように配列した点で実施形態１とは異なっている。尚、実施形態２の電界効果トランジスタにおいて、ドレイン電極２３が円形である点、ゲート電極２２が円環状である点、ソース電極２１（第２電極）がそのゲート電極２２側の辺がゲート電極２２の外縁に沿って湾曲した円弧状である点は実施形態１と同様である。また、実施形態２の電界効果トランジスタの電極構成においても、一方向に配列された単位素子間のゲート電極２２を所定の長さの接続配線２２ｃにより接続し、他の隣接する単位素子間ではゲート電極２２を離間して設けている。

以上のように構成された実施形態２の電界効果トランジスタは、実施形態１の電界効果トランジスタと同様に、ほぼ全方向において電流経路の距離が均一化されるので、オン抵抗が低減された電界効果トランジスタを提供することができる。

実施形態２の電極構造は、図２に示すように単位素子の中心が四角格子の格子点に一致するように配列しているので、１つのソース電極２１の形成領域が実施形態１よりも大きい。このため、実施形態１の方が単位素子の配置密度が高く最大電流も大きくなると考えられるが、実施形態２の電極構造であれば隣接するソース電極２１間の距離を小さく設定しやすい。このため、ソース電極２１からドレイン電極２３への電流経路が迂回しにくいものとでき、低オン抵抗の電界効果トランジスタを得ることができる。また、ソース電極２１の面積を大きくしやすいため、ソース電極２１と接続導体との接触抵抗を低減することができる。なお、実施形態２の電界効果トランジスタを構成する各部材の材料としては、実施形態１と同じものを用いることができる。

以上の実施形態１〜２の電界効果トランジスタでは、例えば、ドレイン電極１３，２３を直径が６μｍ程度の円形状とすることができ、ゲート電極１２，２２をその内縁が直径２０μｍ程度の円でありその外縁が直径２２μｍ程度の円である円環状とすることができる。

１基板
２第１半導体層
３第２半導体層
４２次元電子ガス層
１１，２１ソース電極（第２電極）
１２，２２ゲート電極
１２ｃ，２２ｃ接続配線
１３，２３ドレイン電極（第１電極）
１４ソース接続導体
１５ドレイン接続導体
１６第１絶縁膜
１７第２絶縁膜
Ｌ１ソース電極とゲート電極間の最短距離
Ｌ２ドレイン電極とゲート電極間の最短距離
１０１ソース電極
１０２ゲート電極
１０３ドレイン電極

Claims

規則的に配列された複数の単位素子を備え、
前記単位素子にそれぞれ対応して設けられた複数の円形の第１電極と、前記第１電極をそれぞれ包囲する円環状のゲート電極と、前記ゲート電極の外側に設けられた第２電極と、を半導体層の一表面である第１表面に有し、
ドレイン電極又はソース電極のいずれか一方が前記第１電極であり、他方が前記第２電極である電界効果トランジスタであって、
前記第２電極と前記ゲート電極間の最短距離が前記第１電極と前記ゲート電極間の最短距離より小さく、
前記第２電極は、１つの前記ゲート電極の周囲に複数設けられ、隣接した前記ゲート電極によって囲まれた領域に配置され、隣接した単位素子の共通の電極となり、
前記第２電極の前記ゲート電極側の辺は、前記ゲート電極の外縁に沿って湾曲した円弧状であることを特徴とする電界効果トランジスタ。
前記単位素子は、その中心が三角格子又は四角格子の格子点に一致するように配列されていることを特徴とする請求項１に記載の電界効果トランジスタ。
隣接する前記ゲート電極は、前記第１表面に設けられた接続配線により接続されていることを特徴とする請求項１又は２に記載の電界効果トランジスタ。