JP2016066789A - 配線基板の製造方法、および半導体パッケージの製造方法 - Google Patents
配線基板の製造方法、および半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2016066789A JP2016066789A JP2015180837A JP2015180837A JP2016066789A JP 2016066789 A JP2016066789 A JP 2016066789A JP 2015180837 A JP2015180837 A JP 2015180837A JP 2015180837 A JP2015180837 A JP 2015180837A JP 2016066789 A JP2016066789 A JP 2016066789A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- opening
- solder resist
- conductive pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【課題】アンダーエッチングが発生することなく、かつ接続信頼性に優れた半導体パッケージを歩留まり良く作製することができる配線基板の製造方法を提供することにある。また、本発明の他の目的は、接続信頼性に優れた半導体パッケージの製造方法を提供することにある。
【解決手段】少なくとも１つの表面に導電パターン２４を有する基板２２と、導電パターン２４を覆うように基板２２に積層されたソルダーレジスト層１０とを有する構造体１０００を準備する工程（Ｓ１０２）と、ソルダーレジスト層１０の所定の領域に導電パターン２４の一部を露出させる開口部２８を形成する工程（Ｓ１０４）と、をこの順に含み、開口部２８を形成する工程は、ソルダーレジスト層１０の開口部２８を形成すべき領域にサンドブラスト処理を行うプロセスを含む。
【選択図】図１
【解決手段】少なくとも１つの表面に導電パターン２４を有する基板２２と、導電パターン２４を覆うように基板２２に積層されたソルダーレジスト層１０とを有する構造体１０００を準備する工程（Ｓ１０２）と、ソルダーレジスト層１０の所定の領域に導電パターン２４の一部を露出させる開口部２８を形成する工程（Ｓ１０４）と、をこの順に含み、開口部２８を形成する工程は、ソルダーレジスト層１０の開口部２８を形成すべき領域にサンドブラスト処理を行うプロセスを含む。
【選択図】図１
Description
本発明は配線基板の製造方法、および半導体パッケージの製造方法に関する。
半導体素子の最外層におけるパッド部の開口形成プロセスとして、以下の文献に記載されたプロセスが知られている。
特許文献１には、以下のようなプロセスが記載されている。
まず、感光性樹脂組成物を用いてソルダーレジスト層を形成する。次いで、ソルダーレジスト層を、基板上に形成された導電パッドの表面を覆うように基板に積層させる。次に、上記導電パッドが露出するパターンを有したマスクを用いて露光してソルダーレジスト層に開口部を形成する。この後、デスミア処理とプラズマ処理をこの順で行うことにより、露出した導電パッド表面に付着している樹脂残留物（スミア）を除去する。つづいて、露出した導電パッド上にハンダバンプやボンディングワイヤを接続させる。
まず、感光性樹脂組成物を用いてソルダーレジスト層を形成する。次いで、ソルダーレジスト層を、基板上に形成された導電パッドの表面を覆うように基板に積層させる。次に、上記導電パッドが露出するパターンを有したマスクを用いて露光してソルダーレジスト層に開口部を形成する。この後、デスミア処理とプラズマ処理をこの順で行うことにより、露出した導電パッド表面に付着している樹脂残留物（スミア）を除去する。つづいて、露出した導電パッド上にハンダバンプやボンディングワイヤを接続させる。
特許文献２には、以下のようなプロセスが記載されている。
まず、熱硬化性樹脂組成物を用いてソルダーレジスト層を形成する。次いで、ソルダーレジスト層を、基板上に形成された導電パッドの表面を覆うように基板に積層させる。次に、上記導電パッドが露出するように、たとえば、炭酸ガスレーザーをソルダーレジスト層に対して照射して開口部を形成する。この後、デスミア処理とプラズマ処理をこの順で行うことにより、露出した導電パッド表面に付着している樹脂残留物（スミア）を除去する。つづいて、露出した導電パッド上にハンダバンプやボンディングワイヤを接続させる。
まず、熱硬化性樹脂組成物を用いてソルダーレジスト層を形成する。次いで、ソルダーレジスト層を、基板上に形成された導電パッドの表面を覆うように基板に積層させる。次に、上記導電パッドが露出するように、たとえば、炭酸ガスレーザーをソルダーレジスト層に対して照射して開口部を形成する。この後、デスミア処理とプラズマ処理をこの順で行うことにより、露出した導電パッド表面に付着している樹脂残留物（スミア）を除去する。つづいて、露出した導電パッド上にハンダバンプやボンディングワイヤを接続させる。
しかしながら、特許文献１に記載されたプロセスは、以下の技術的課題を有していた。すなわち、感光性樹脂組成物を用いてソルダーレジスト層を形成する特許文献１に記載された製造プロセスにおいては、図１０に示すように、ソルダーレジスト層１０に開口部を形成する際に、ソルダーレジスト層１０の導電パッド（導電パターン２４）の側方に存在する部分が浸食されてしまうアンダーエッチングという現象が生じてしまう可能性があった。すなわち、特許文献１に記載された製造プロセスにおいては、アンダーエッチングが生じることにより開口部が拡大してしまうという問題があった。
他方、特許文献２記載のプロセスは、上述したアンダーエッチングの問題は解消することができるものの、以下の技術的課題を有していた。すなわち、ソルダーレジスト層に開口部を形成する際に、導電パッドの上面を開口部に露出させるように、ソルダーレジスト層を短時間で効率よく、均一に除去することは困難であった。そして、特許文献２に記載された製造プロセスによって得られた半導体パッケージは、導電パッドと、当該導電パッド上に形成されるハンダバンプやボンディングワイヤとの接続信頼性という点について、改善の余地を有していた。すなわち、特許文献２に記載された製造プロセスにおいては、接続信頼性に優れた半導体パッケージの歩留りが十分に向上しないという問題があった。
以上を踏まえ、本発明の目的は、アンダーエッチングが発生することなく、かつ接続信頼性に優れた半導体パッケージを歩留まり良く作製することができる配線基板の製造方法を提供することにある。また、本発明の他の目的は、接続信頼性に優れた半導体パッケージの製造方法を提供することにある。
本発明によれば、
少なくとも１つの表面に導電パターンを有する基板と、前記導電パターンを覆うように前記基板に積層されたソルダーレジスト層とを有する構造体を準備する工程と、
前記ソルダーレジスト層に、前記導電パターンの一部を露出させる開口部を形成する工程と、
をこの順に含み、
前記開口部を形成する工程は、前記ソルダーレジスト層の前記開口部を形成すべき領域にサンドブラスト処理を行うプロセスを含む、配線基板の製造方法が提供される。
少なくとも１つの表面に導電パターンを有する基板と、前記導電パターンを覆うように前記基板に積層されたソルダーレジスト層とを有する構造体を準備する工程と、
前記ソルダーレジスト層に、前記導電パターンの一部を露出させる開口部を形成する工程と、
をこの順に含み、
前記開口部を形成する工程は、前記ソルダーレジスト層の前記開口部を形成すべき領域にサンドブラスト処理を行うプロセスを含む、配線基板の製造方法が提供される。
さらに、本発明によれば、
少なくとも１つの表面に導電パターンを有する基板と、前記導電パターンを覆うように前記基板に積層されたソルダーレジスト層とを有する構造体を準備する工程と、
前記ソルダーレジスト層に、前記導電パターンの一部を露出させる開口部を形成する工程と、
前記露出した導電パターン上に、ハンダバンプまたは、ボンディングワイヤの端部を溶融して融着させる工程と、
をこの順に含み、
前記開口部を形成する工程は、前記ソルダーレジスト層の前記開口部を形成すべき領域にサンドブラスト処理を行うプロセスを含む、半導体パッケージの製造方法が提供される。
少なくとも１つの表面に導電パターンを有する基板と、前記導電パターンを覆うように前記基板に積層されたソルダーレジスト層とを有する構造体を準備する工程と、
前記ソルダーレジスト層に、前記導電パターンの一部を露出させる開口部を形成する工程と、
前記露出した導電パターン上に、ハンダバンプまたは、ボンディングワイヤの端部を溶融して融着させる工程と、
をこの順に含み、
前記開口部を形成する工程は、前記ソルダーレジスト層の前記開口部を形成すべき領域にサンドブラスト処理を行うプロセスを含む、半導体パッケージの製造方法が提供される。
本発明によれば、アンダーエッチングが発生することなく、かつ接続信頼性に優れた半導体パッケージを歩留まり良く作製できる配線基板の製造方法を提供することができる。また、接続信頼性に優れた半導体パッケージの製造方法を提供することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜＜第１の実施形態＞＞
＜配線基板２０の製造方法＞
図１は、本実施形態に係る配線基板２０の製造方法の流れの一例を示すフローチャートである。図２（図２（ａ）および（ｂ））および図３（図３（ａ）および（ｂ））は、本実施形態に係る配線基板２０の製造方法の一例を示す模式図である。
図１に示すように、本実施形態に係る配線基板２０の製造方法は、構造体１０００を準備する工程（Ｓ１０２）と、ソルダーレジスト層１０に開口部２８を形成する工程（Ｓ１０４）とをこの順に含む。
＜配線基板２０の製造方法＞
図１は、本実施形態に係る配線基板２０の製造方法の流れの一例を示すフローチャートである。図２（図２（ａ）および（ｂ））および図３（図３（ａ）および（ｂ））は、本実施形態に係る配線基板２０の製造方法の一例を示す模式図である。
図１に示すように、本実施形態に係る配線基板２０の製造方法は、構造体１０００を準備する工程（Ｓ１０２）と、ソルダーレジスト層１０に開口部２８を形成する工程（Ｓ１０４）とをこの順に含む。
構造体１０００を準備する工程（Ｓ１０２）では、少なくとも１つの表面に導電パターン２４を有する基板２２と、上記導電パターン２４を覆うように基板２２に積層されたソルダーレジスト層１０とを有する構造体１０００を準備する。本実施形態では、上記ソルダーレジスト層１０が当該構造体１０００の最も外側に位置する（積層される）（図２（ｂ）参照）。
ソルダーレジスト層１０に開口部２８を形成する工程（Ｓ１０４）では、ソルダーレジスト層１０に導電パターン２４の一部を露出させる開口部２８を形成する。そして、かかる工程（Ｓ１０４）は、ソルダーレジスト層１０の開口部２８を形成すべき所定の領域にサンドブラスト処理を行うプロセスを含む。このプロセスにより、アンダーエッチングが発生することなく、ソルダーレジスト層１０を短時間で、効率よく、均一に除去することができる。これにより、導電パターン２４の上面を開口部２８に確実に露出させることができる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、接続信頼性に優れた半導体パッケージ１０２（図７参照）を歩留まり良く作製可能な配線基板２０を得ることができる。
ソルダーレジスト層１０に開口部２８を形成する工程（Ｓ１０４）では、ソルダーレジスト層１０に導電パターン２４の一部を露出させる開口部２８を形成する。そして、かかる工程（Ｓ１０４）は、ソルダーレジスト層１０の開口部２８を形成すべき所定の領域にサンドブラスト処理を行うプロセスを含む。このプロセスにより、アンダーエッチングが発生することなく、ソルダーレジスト層１０を短時間で、効率よく、均一に除去することができる。これにより、導電パターン２４の上面を開口部２８に確実に露出させることができる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、接続信頼性に優れた半導体パッケージ１０２（図７参照）を歩留まり良く作製可能な配線基板２０を得ることができる。
さらに、本実施形態に係る製造方法によれば、図３（ａ）に示すように複数の開口部２８を形成してもよい。本実施形態に係る製造方法によれば、各開口部２８の開口形状を、バラつきなく、確実に所望の形状に形成することができる。特に、同じ形状に形成すべき複数の開口部２８間において、開口形状や開口の深さにバラつきが発生するのを確実に防止することができる。そのため、形成されるすべての開口部２８において、導電パターン２４の上面を開口部２８に露出させることができる。
次に、図１〜図３を参照して、本実施形態に係る配線基板２０の製造方法について詳しく説明する。
まず、構造体１０００を準備する工程（Ｓ１０２）では、表裏の最も外側の面のうちの少なくとも一方の面に導電パターン２４が設けられた基板２２を準備する。図２（ａ）に示すように、本実施形態では、両面に導電パターン２４が形成された両面基板２２を使用している。ここで、基板２２は、コア基板であっても、コアレス基板であってもよい。
以下、本実施形態に係る製造方法について、基板２２がコア基板である場合を例に挙げて説明する。
以下、本実施形態に係る製造方法について、基板２２がコア基板である場合を例に挙げて説明する。
図２（ｂ）のように、基板２２の導電パターン２４を覆うように、導電パターン２４上にソルダーレジスト層１０を積層する。具体的には、導電パターン２４が設けられた最も外側に位置する面上に、ワニス状の後述する熱硬化性樹脂組成物（Ｐ）（ソルダーレジスト）を塗布する。その後、塗布したソルダーレジストを乾燥させて、ソルダーレジスト層１０を形成する。以上のようにして、本実施形態に係る製造方法においては、構造体１０００を作製する。
ソルダーレジスト層１０の膜厚は、とくに限定されないが、たとえば５μｍ以上３００μｍ以下とすることができる。
ソルダーレジスト層１０の膜厚は、とくに限定されないが、たとえば５μｍ以上３００μｍ以下とすることができる。
次いで、図３（ａ）に示すように、ソルダーレジスト層１０の所定の領域に導電パターン２４の一部を露出させる開口部２８を形成する。具体的には、ソルダーレジスト層１０の所定の領域に導電パターン２４のランド２４４を露出させるように開口部２８を形成する。本実施形態に係る製造方法によれば、この開口部２８を形成する際に、ソルダーレジスト層１０における開口部２８を形成すべき所定の領域に対してサンドブラスト処理を行うことが重要である。こうすることで、アンダーエッチングが発生することなく、かつ導電パターン２４の上面を開口部２８に露出させるように、ソルダーレジスト層１０を短時間で効率よく、均一に除去することができる。
通常、このサンドブラスト処理では、ソルダーレジスト層１０上にサンドブラスト用のレジストマスク（図示せず）を設けて、処理を行う。これにより、サンドブラスト処理によって、ソルダーレジスト層１０の開口部２８を形成すべき領域以外の領域（以下、単に「保護領域」という）が研磨（切削）されるのを防止することができる。
レジストマスクは、例えば、以下の（Ｉ）または（ＩＩ）に記載するような方法を用いて、ソルダーレジスト層１０上に設けることができる。（Ｉ）の方法では、予め、ソルダーレジスト層１０の開口部２８に対応する開口パターンが形成されたフォトレジストフィルム（ドライフィルム）を用意し、このフォトレジストフィルムをソルダーレジスト層１０に圧着する。また、（ＩＩ）の方法では、液状のフォトレジスト材をソルダーレジスト層１０上に付与、乾燥させてフィルムを形成した後、このフィルムに対して、露光、現像処理を行って、ソルダーレジスト層１０の開口部２８に対応する開口パターンを形成する。
レジストマスクは、例えば、以下の（Ｉ）または（ＩＩ）に記載するような方法を用いて、ソルダーレジスト層１０上に設けることができる。（Ｉ）の方法では、予め、ソルダーレジスト層１０の開口部２８に対応する開口パターンが形成されたフォトレジストフィルム（ドライフィルム）を用意し、このフォトレジストフィルムをソルダーレジスト層１０に圧着する。また、（ＩＩ）の方法では、液状のフォトレジスト材をソルダーレジスト層１０上に付与、乾燥させてフィルムを形成した後、このフィルムに対して、露光、現像処理を行って、ソルダーレジスト層１０の開口部２８に対応する開口パターンを形成する。
このようなレジストマスクの構成材料としては、ポジ型またはネガ型のフォトレジスト材を用いることができる。
フォトレジスト材としては、特に限定されないが、感光性アクリル樹脂、感光性ウレタン樹脂、感光性フェノール樹脂、感光性ポリイミド等の各種感光性樹脂を含む感光性樹脂組成物が挙げられる。これらの感光性樹脂の中でも、特に、感光性アクリル樹脂を用いるのが好ましい。感光性アクリル樹脂は優れた成形性を有するため、形成するパターンの解像度が高いレジストマスクを得ることができる。また、このような感光性アクリル樹脂は、比較的安価であり、また、パターン形成が容易であることから、レジストマスクの製造コストを低く抑えることができる。
フォトレジスト材としては、特に限定されないが、感光性アクリル樹脂、感光性ウレタン樹脂、感光性フェノール樹脂、感光性ポリイミド等の各種感光性樹脂を含む感光性樹脂組成物が挙げられる。これらの感光性樹脂の中でも、特に、感光性アクリル樹脂を用いるのが好ましい。感光性アクリル樹脂は優れた成形性を有するため、形成するパターンの解像度が高いレジストマスクを得ることができる。また、このような感光性アクリル樹脂は、比較的安価であり、また、パターン形成が容易であることから、レジストマスクの製造コストを低く抑えることができる。
レジストマスクを形成するフォトレジストフィルムの厚さは、特に限定されないが、１５μｍ以上５０μｍ未満であるのが好ましく、１５μｍ以上４０μｍ以下であるのがより好ましく、２０μｍ以上３０μｍ以下であるのがさらに好ましい。フォトレジストフィルムの厚さが上記範囲内であれば、露光、現像処理により、より高い解像度のレジストマスクを容易に形成することができる。特に、このように比較的薄膜のレジストマスクは、感光性アクリル樹脂を用いることにより、容易に形成することができる。
なお、サンドブラスト処理を用いることにより得られる効果については後述するが、後工程において当該導電パターン２４上にハンダバンプ３０やボンディングワイヤ５０を接続させる際に、導電パターン２４とハンダバンプ３０やボンディングワイヤ５０との接続関係を強固にすることができる。この場合、配線基板２０や半導体パッケージ１０２を製造する際に衝撃が加わった場合においても、基板上の微細回路（導電パターン２４）が基板２２から剥離することのない高い密着性を実現することができる。
ここで、本実施形態に係るサンドブラスト処理とは、たとえば、平均粒子径（Ｄ５０）が１μｍ以上７０μｍ以下の粒子を吹き付けて該当箇所を研磨加工する手法のことを指す。一般的に、サンドブラスト処理では、吹き付ける粒子の粒径を大きくすることにより、該当箇所を研磨する力（研磨力）が大きくなる。したがって、サンドブラスト処理により吹き付ける粒子の粒径を大きくすることにより、該当箇所を所定の深さまで短時間で研磨することができる。一方、吹き付ける粒子の粒径を小さくすることにより、研磨される開口部２８の深さや、開口部２８を規定する側壁部分の形状を、高い精度で制御することができる。すなわち、高い研磨精度（加工精度）で開口部２８を形成することができる。
本実施形態に係る製造方法においては、このサンドブラスト処理手法として、たとえば、平均粒子径（Ｄ５０）が１μｍ以上２５μｍ以下の微細粒子を吹き付けるマイクロブラスト処理工法を用いることが望ましい。こうすることで、ソルダーレジスト層１０の開口部２８を規定する側壁部分の形状および導電パターン２４の上面部分の形状を一層高度に制御することができる。また、樹脂残留物（スミア）の基板２０への付着の程度をより一層高度に制御することができる。そのため、接続信頼性により一層優れた半導体パッケージ１０２を作製可能な配線基板２０を得ることができる。
また、マイクロブラスト処理工法を用いる場合に、吹き付ける微細粒子の平均粒子径（Ｄ５０）は、開口部２８の加工精度を高める観点から、１μｍ以上２０μｍ以下であることが好ましく、７μｍ以上２０μｍ以下であることがより好ましく、１０．５μｍ以上２０μｍ以下であることがさらに好ましい。微細粒子のＤ５０が上記範囲内であれば、研磨力と加工精度とのバランスに優れたサンドブラスト処理が可能となる。そのため、ソルダーレジスト層１０に形成する開口部２８の深さおよび形状を高い精度で制御することができるとともに、所望の深さおよび所望の形状の開口部２８をより短時間で形成することができる。
上述したように、サンドブラスト処理を用いてソルダーレジスト層１０に開口部２８を形成する際に、ソルダーレジスト層１０上にレジストマスクを設けて、このレジストマスクを介してソルダーレジスト層１０にサンドブラスト処理を行うのが好ましい。特に、吹き付ける微細粒子のＤ５０が上記範囲内となるマイクロブラスト処理を行う場合には、比較的薄く（１５μｍ以上５０μｍ未満）、かつ高いパターン解像度を有するレジストマスクを用いることができる。
ここで、サンドブラスト処理は、高い研磨力（切削力）を有する加工方法であるため、レジストマスクの構成材料としては、クッション性の高いウレタン系の材料（感光性ウレタン樹脂）を選択することが好ましいと考えられる。また、レジストマスクの耐久性を向上させるため、レジストマスクを比較的厚く設計することが好ましいと考えられる（例えば、５０μｍ以上）。これに対して、本実施形態では、サンドブラスト処理でソルダーレジスト層１０に吹き付ける粒子の粒径を前述した範囲内とすることにより、レジストマスクの構成材料として、感光性ウレタン樹脂よりも耐久性に若干劣るものの、安価かつ成形性の良好な感光性アクリル樹脂を用いた場合でも、ソルダーレジスト層１０の保護領域を確実に保護することができる。
さらに、開口部２８を形成する際にマイクロブラスト処理工法を用いることにより、開口部２８の深さを高度に制御することが可能である。このようにして開口部２８の深さを高度に制御した場合には、ソルダーレジスト層１０の導電パターン２４の側方に存在する部分を除去することなく残すことができる。言い換えれば、開口部２８の深さを高度に制御することによって、導電パターン２４の側面に接するようにソルダーレジスト層１０を残存させることができる。これにより、微細回路を露出させることなく開口部２８を形成することができる。そのため、配線基板２０や半導体パッケージ１０２を製造する際に衝撃が加わった場合においても、微細回路が基板２２から剥離することのない高い密着性を実現することができる。
なお、マイクロブラスト処理によりソルダーレジスト層１０に吹き付ける微細粒子のＤ５０が上記範囲内である場合には、研磨（切削）する開口部２８の深さは、１０μｍ以上５０μｍ以下であるのが好ましく、２０μｍ以上４０μｍ以下であるのがより好ましい。研磨する開口部２８の深さが上記範囲内であれば、比較的薄い（１５μｍ以上５０μｍ未満）レジストマスクを用いた場合でも、ソルダーレジスト層１０の保護領域を確実に保護することができる。また、ソルダーレジスト層１０の導電パターン２４の側方に存在する部分をより確実に残存させることができる。これにより、ソルダーレジスト層１０に開口部２８を形成する際に、導電パターン２８の周囲にアンダーエッチングが発生するのをより確実に防止することができる。
図４は、本実施形態に係る配線基板２０のソルダーレジスト層１０に形成した開口部２８の拡大模式図である。より具体的には、図４（ａ）は、開口部付近の模式的な平面図であり、図４（ｂ）は、開口部付近の模式的な断面図である。
図４（ａ）に示すように、配線基板２０のソルダーレジスト層１０に形成した開口部２８は、当該開口部２８の開口部分（図４（ｂ）中の開口部２８の上端部分）の開口面積が、当該開口部２８の底面部分（図４（ｂ）中の開口部２８の下端部分）の開口面積と比べて大きい。すなわち、配線基板２０のソルダーレジスト層１０に形成した開口部２８は、当該開口部２８の底面部分から開口部分に向かって拡径している。言い換えれば、開口部２８の開口面積が、ソルダーレジスト層１０の導電パターン２４と反対側の面から導電パターン２４に向かって減少している。
図４（ａ）に示すように、配線基板２０のソルダーレジスト層１０に形成した開口部２８は、当該開口部２８の開口部分（図４（ｂ）中の開口部２８の上端部分）の開口面積が、当該開口部２８の底面部分（図４（ｂ）中の開口部２８の下端部分）の開口面積と比べて大きい。すなわち、配線基板２０のソルダーレジスト層１０に形成した開口部２８は、当該開口部２８の底面部分から開口部分に向かって拡径している。言い換えれば、開口部２８の開口面積が、ソルダーレジスト層１０の導電パターン２４と反対側の面から導電パターン２４に向かって減少している。
そして、図４（ｂ）に示すように、配線基板２０のソルダーレジスト層１０に形成した開口部２８の断面形状は、開口部２８の下面部分から上面部分に向かって広がったテーパー形状である。ソルダーレジスト層１０の開口部２８を規定する側壁部分は、開口部２８の中心部から外方に向かって凸の曲線を描くように形成されている。また、ソルダーレジスト層１０の開口部２８を規定する側壁部分の端部（下端）は、導電パターン２４の側面（側面の上端）に接している。このように、特定の形状からなる開口部２８を形成することにより、パッド（導電パターン２４の開口部２８に露出する部分）と、バンプまたはワイヤーとの接続信頼性を向上させることができる。この理由は明らかではないが、パッド接続箇所近傍におけるハンダバンプやワイヤー端部の形状が規制されることで、パッドと、バンプまたはワイヤーとの間の界面応力が低減されることにより、界面密着性が向上することによるものと推察される。
なお、開口部２８の断面形状（図４（ｂ）に示すテーパー形状）は、ソルダーレジスト層１０の構成材料、サンドブラスト処理で用いられる粒子の構成材料およびその平均粒子径（Ｄ５０）、粒子を吹き付ける条件（ノズルからの吐出方向、吐出圧力）、レジストマスクに形成された開口パターンの形状およびその厚さ等の各種条件を設定することによって、変更することができる。特に、レジストマスクの厚さを上述したような範囲内（１５μｍ以上５０μｍ未満）となるように十分に薄くすることにより、ノズルからソルダーレジスト層１０の開口部２８を形成するよう領域に吹き付けられた粒子は、ソルダーレジスト層１０に衝突後、レジストマスクの開口の外側へと弾き飛ばされる。したがって、開口部２８内に砥粒が堆積することが防止されるため、ソルダーレジスト層１０を厚さ方向に沿って優先的に研磨することができる。その結果、形成される開口部２８の断面形状は、矩形状になる。
また、サンドブラスト処理に用いる研磨材（ブラスト材）としては、特に限定されないが、例えば、ＳｉＣ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ等で構成された粒子を用いることができる。これらの粒子は１種を単独で使用してもよく、２種以上を組み合わせて用いてもよい。
また、サンドブラスト処理におけるブラストの圧力は、０．１〜１．０ＭＰａ程度であるのが好ましく、０．１５〜０．８ＭＰａ程度であるのがより好ましい。ブラスト圧力が上記範囲内であれば、ソルダーレジスト層１０の保護領域をより確実に保護しつつ、開口部２８をより短時間で形成することができる。
以上のようにして、ソルダーレジスト層１０に開口部２８を形成することができる。
なお、上述したようなレジストマスクは、例えば、水酸化ナトリウム、水酸化カリウム、有機アミン等を含むアルカリ性の溶剤を用いて、ソルダーレジスト層１０から剥離することができる。
以上のようにして、ソルダーレジスト層１０に開口部２８を形成することができる。
なお、上述したようなレジストマスクは、例えば、水酸化ナトリウム、水酸化カリウム、有機アミン等を含むアルカリ性の溶剤を用いて、ソルダーレジスト層１０から剥離することができる。
次いで、デスミア処理する工程では、開口部２８の形成などで生じたスミアを除去する。具体的には、ソルダーレジスト層１０の開口部２８を規定する側壁部分と導電パターン２４の上面部分（開口部２８に露出する部分）に付着したスミアを除去する。
デスミア処理の方法は特に限定されないが、たとえば、以下の様に行うことができる。まず、導電パターン２４やソルダーレジスト層１０を積層した基板２２を、有機溶剤を含む膨潤液に浸漬する。次いで、アルカリ性過マンガン酸塩水溶液に浸漬して処理する。
過マンガン酸塩としてはたとえば過マンガン酸カリウム、過マンガン酸ナトリウム等を用いることができる。
過マンガン酸塩として過マンガン酸カリウムを用いる場合、浸漬させる過マンガン酸カリウム水溶液の温度は、４５℃以上であることが好ましく、９５℃以下であることが好ましい。過マンガン酸カリウム水溶液への浸漬時間は２分以上が好ましく、２０分以下が好ましい。温度および浸漬時間が、それぞれ上記上限値以下であり、かつ上記下限値以上であれば、スミアを効率的に除去できる。
デスミア処理の方法は特に限定されないが、たとえば、以下の様に行うことができる。まず、導電パターン２４やソルダーレジスト層１０を積層した基板２２を、有機溶剤を含む膨潤液に浸漬する。次いで、アルカリ性過マンガン酸塩水溶液に浸漬して処理する。
過マンガン酸塩としてはたとえば過マンガン酸カリウム、過マンガン酸ナトリウム等を用いることができる。
過マンガン酸塩として過マンガン酸カリウムを用いる場合、浸漬させる過マンガン酸カリウム水溶液の温度は、４５℃以上であることが好ましく、９５℃以下であることが好ましい。過マンガン酸カリウム水溶液への浸漬時間は２分以上が好ましく、２０分以下が好ましい。温度および浸漬時間が、それぞれ上記上限値以下であり、かつ上記下限値以上であれば、スミアを効率的に除去できる。
なお、上記デスミア処理する工程については、上述したサンドブラスト処理条件を高度に制御することによって、省略することも可能である。具体的には、サンドブラスト処理時に吹き付ける粒子の平均粒径（Ｄ５０）を高度に制御することによって、開口部２８を形成して露出した導電パターン２４表面に樹脂残留物（スミア）が付着することを抑制することができる。そのため、サンドブラスト処理時に吹き付ける粒子の平均粒径（Ｄ５０）を高度に制御した場合には、上記デスミア処理する工程を省略することができ、配線基板２０の製造工程を簡略化することも可能である。
デスミア処理する工程では、上記の湿式のデスミア処理のみを行うことができるが、上記の湿式の処理に代えて、もしくは加えて、デスミア処理としてプラズマ照射を行っても良い。
このとき、処理ガスとしてはたとえばアルゴンガス、Ｏ２ガス、Ｏ３ガス、ＣＯガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガス、またはフッ素系ガスを用いることができる。プラズマ処理時間は３０秒以上であることが好ましく、１分以上であることがより好ましい。一方、当該時間は１０分以下であることが好ましく、５分以下であることがより好ましい。プラズマ処理時間が上記下限値以上であり、かつ上記上限値以下であれば、スミアを効率的に除去できる。また、上記処理条件を採用することにより、半導体パッケージの封止材との密着性も向上させることができる。
このとき、処理ガスとしてはたとえばアルゴンガス、Ｏ２ガス、Ｏ３ガス、ＣＯガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガス、またはフッ素系ガスを用いることができる。プラズマ処理時間は３０秒以上であることが好ましく、１分以上であることがより好ましい。一方、当該時間は１０分以下であることが好ましく、５分以下であることがより好ましい。プラズマ処理時間が上記下限値以上であり、かつ上記上限値以下であれば、スミアを効率的に除去できる。また、上記処理条件を採用することにより、半導体パッケージの封止材との密着性も向上させることができる。
次いで、図３（ｂ）に示すように露出した導電パターン２４の表面にめっき膜２４６を形成する。具体的には、開口部２８に露出した導電パターン２４の導電部を覆うようにめっき膜２４６を形成する。
めっき膜２４６は、たとえば半田めっき膜、錫めっき膜、またはニッケルめっき膜の上に金めっき膜を積層した２層構造のめっき膜、さらには無電解めっきにより形成したアンダーバンプメタル（ＵＢＭ）膜とすることができる。
また、めっき膜２４６の膜厚は、とくに限定されないが、たとえば２μｍ以上１０μｍ以下とすることができる。これにより、ランド２４４部分を、配線基板２０を用いた実装工程においてワイヤボンディングや半田付けに適した接続部とすることができる。
めっき膜２４６は、たとえば半田めっき膜、錫めっき膜、またはニッケルめっき膜の上に金めっき膜を積層した２層構造のめっき膜、さらには無電解めっきにより形成したアンダーバンプメタル（ＵＢＭ）膜とすることができる。
また、めっき膜２４６の膜厚は、とくに限定されないが、たとえば２μｍ以上１０μｍ以下とすることができる。これにより、ランド２４４部分を、配線基板２０を用いた実装工程においてワイヤボンディングや半田付けに適した接続部とすることができる。
めっき処理の方法は、特に限定されないが、たとえば、電解めっき法または無電解めっき法を用いることができる。無電解めっき法を用いる場合、次の様にめっき膜２４６を形成することが出来る。なお、ここではニッケルめっき膜と金めっき膜との２層からなるめっき膜２４６を形成する例について説明するが、これに限定されない。
まず、ニッケルめっき膜を形成する。無電解ニッケルめっきを行う場合、めっき液に開口部２８を設けた構造体１０００を浸漬する。このことで、開口部２８に露出した導電パターン２４の導電部の上に、ニッケルめっき膜を形成することができる。
このようなめっき液としては、ニッケル鉛、および還元剤としてたとえば次亜リン酸塩を含んだめっき液を用いることができる。続いて、ニッケルめっき膜の上に無電解金めっきを行う。無電解金めっきの方法は特に限定されないが、たとえば金イオンと下地金属のイオンとの置換により行う置換金めっきで行うことができる。
まず、ニッケルめっき膜を形成する。無電解ニッケルめっきを行う場合、めっき液に開口部２８を設けた構造体１０００を浸漬する。このことで、開口部２８に露出した導電パターン２４の導電部の上に、ニッケルめっき膜を形成することができる。
このようなめっき液としては、ニッケル鉛、および還元剤としてたとえば次亜リン酸塩を含んだめっき液を用いることができる。続いて、ニッケルめっき膜の上に無電解金めっきを行う。無電解金めっきの方法は特に限定されないが、たとえば金イオンと下地金属のイオンとの置換により行う置換金めっきで行うことができる。
次いで、ソルダーレジスト層１０およびめっき膜２４６の表面をプラズマ処理する。
プラズマ処理では、たとえば処理ガスとして、アルゴンガス、酸化性ガス、またはフッ素系ガスを用いることができる。酸化性ガスとしてはＯ２ガス、Ｏ３ガス、ＣＯガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガスなどが挙げられる。
本実施形態におけるプラズマ処理の条件は特に限定されないが、アッシング処理のほか、不活性ガス由来のプラズマに接触させる処理であってもよい。なお、このプラズマ処理は、ソルダーレジスト層１０のエッチングを伴うプラズマ処理でないことが好ましい。ここで、エッチングを伴うプラズマ処理とは、処理対象にバイアス電圧を印加し、かつエッチングガスを処理ガスとして用いるプラズマ処理をいう。つまり、本実施形態に係るプラズマ処理は、処理対象にバイアス電圧を印加せずに行うプラズマ処理、または非反応性ガスを用いて行うプラズマ処理であることが好ましい。
プラズマ処理では、たとえば処理ガスとして、アルゴンガス、酸化性ガス、またはフッ素系ガスを用いることができる。酸化性ガスとしてはＯ２ガス、Ｏ３ガス、ＣＯガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガスなどが挙げられる。
本実施形態におけるプラズマ処理の条件は特に限定されないが、アッシング処理のほか、不活性ガス由来のプラズマに接触させる処理であってもよい。なお、このプラズマ処理は、ソルダーレジスト層１０のエッチングを伴うプラズマ処理でないことが好ましい。ここで、エッチングを伴うプラズマ処理とは、処理対象にバイアス電圧を印加し、かつエッチングガスを処理ガスとして用いるプラズマ処理をいう。つまり、本実施形態に係るプラズマ処理は、処理対象にバイアス電圧を印加せずに行うプラズマ処理、または非反応性ガスを用いて行うプラズマ処理であることが好ましい。
なお、処理対象にバイアス電圧を印加しない構成とは、本実施形態において、基板２２の導電パターン２４およびめっき膜２４６のいずれにもバイアス電圧を印加しない構成である。また、プラズマ処理中に基板２２を固定するプラズマ処理装置の試料台等にもバイアス電圧を印加しない。なお、ソルダーレジスト層１０に含まれるフィラー１２０（図５参照）の露出度を上げることのない程度に、プラズマ処理によってわずかにソルダーレジスト層１０の表面が削られても良い。プラズマ処理時間は３０秒以上であることが好ましく、１分以上であることがより好ましい。一方、当該時間は１０分以下であることが好ましく、５分以下であることがより好ましい。プラズマ処理時間が、上記下限値以上であり、かつ上記上限値以下であれば、パッケージの耐久性をより確実に向上させることができる。
本実施形態に係る製造方法においては、以上の様にして配線基板２０を作製する。
本実施形態に係る製造方法においては、以上の様にして配線基板２０を作製する。
また、本実施形態に係る配線基板２０のソルダーレジスト層１０の表面では、図５に示すように、少なくともひとつのフィラー１２０の、一部分がソルダーレジスト層１０に埋設され、他部分がソルダーレジスト層１０の表面（図５中、上面）から突出していることが好ましい。
また、製造した配線基板２０のソルダーレジスト層１０の表面には、フィラー１２０が離脱して形成されたクレーター状の凹部１１０が形成されていることが好ましい。
また、製造した配線基板２０のソルダーレジスト層１０の表面には、上記のフィラー１２０の一部がソルダーレジスト層１０の表面から突出することにより形成された突出部と、凹部１１０とのいずれか一方のみが存在しても良いが、上記の突出部と、凹部１１０がいずれも存在することがより好ましい。このようなソルダーレジスト層１０の表面形態とすることで、耐久性に優れるパッケージを製造できる配線基板２０をより確実に実現できる。
また、製造した配線基板２０のソルダーレジスト層１０の表面には、フィラー１２０が離脱して形成されたクレーター状の凹部１１０が形成されていることが好ましい。
また、製造した配線基板２０のソルダーレジスト層１０の表面には、上記のフィラー１２０の一部がソルダーレジスト層１０の表面から突出することにより形成された突出部と、凹部１１０とのいずれか一方のみが存在しても良いが、上記の突出部と、凹部１１０がいずれも存在することがより好ましい。このようなソルダーレジスト層１０の表面形態とすることで、耐久性に優れるパッケージを製造できる配線基板２０をより確実に実現できる。
上述のフィラー１２０の含有条件、デスミア処理の条件、めっき処理の条件、プラズマ処理の条件などを複合的に適宜調整することにより、ソルダーレジスト層１０の表面を上記のような形態にすることができる。なお、フィラー１２０の詳細については、後述する。
なお、特許文献１および２に記載される従来の製造プロセスでは、ソルダーレジスト層に複数の開口部を形成する過程で、ソルダーレジスト層を形成する材料の硬化度等の物性が変動する。そのため、最初に開口した開口部と最後に開口した開口部とで、各開口部についてその開口形状や開口の深さにバラつきが生じてしまっていた。本実施形態に係る製造方法によれば、このように複数の開口部２８を形成する場合においても、アンダーエッチングが発生することなく、ソルダーレジスト層１０を短時間で、効率よく均一に（バラつきなく）除去することができる。これにより、導電パターン２４の上面を開口部２８に確実に露出させることができる。
特許文献１および２に記載される従来の製造プロセスにおける開口部の形成方法では、除去するソルダーレジスト層１０の深さをコントロールすることはできなかった。他方、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いることにより、開口部２８を形成する際に除去するソルダーレジスト層１０の深さを制御することが可能である。そのため、本実施形態に係る製造方法においては、サンドブラスト処理の条件次第で、基板上に設けられた微細回路（導電パターン２４）のうちハンダバンプやボンディングワイヤと接続される部分（後述するランド２４４）以外の領域を露出させることなく開口部２８を形成することができる。
具体的には、本実施形態に係る製造方法によれば、サンドブラスト処理の条件を高度に制御することにより、開口部２８の深さを制御することができる。そのため、導電パターン２４の側面にソルダーレジスト層１０の端部が接した状態となるように、開口部２８の形状を制御することができる。このような開口形状とした場合には、ソルダーレジスト層１０により導電パターン２４の側面を保護することができる。これにより、配線基板２０や半導体パッケージ１０２を製造する際に衝撃が加わった場合においても、微細回路と基板２２との密着性が高くなるため、微細回路が基板２２から剥離することを防止することができる。
また、本実施形態に係る製造方法において、サンドブラスト処理条件を高度に制御した場合には、デスミア処理を行うことなく、ハンダバンプ（半田ボール）３０（図７参照）やボンディングワイヤ５０（図７参照）と導電パターン２４とが優れた接続信頼性をもって接続される。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、配線基板２０の製造工程を簡略化することも可能である。
さらに、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いてソルダーレジスト層１０に開口部２８を形成しているため、露出した導電パターン２４の表面に適度な荒れ（凹凸）を生じさせることができる。導電パターン２４の表面に上述した適度な荒れ（凹凸）がある場合には、後工程において当該導電パターン２４とハンダバンプ３０やボンディングワイヤ５０とをより一層強固に接続させることができる。そのため、本実施形態に係る製造方法によれば、得られた配線基板２０を利用する半導体パッケージ１０２や電子機器の製造時や使用時に熱履歴がかかったり、半導体パッケージ１０２や電子機器を長期使用している場合においても、高い信頼性を経時的に維持することができる。
なお、特許文献１および２に記載される従来の製造プロセスにおいてソルダーレジスト層に開口部を形成するために、ケミカルエッチング法やプラズマ処理法を用いた場合においても、露出した導電パターン２４の表面に荒れが生じることはある。しかしながら、本実施形態に係る製造方法のようにサンドブラスト処理という特定の工法を用いた場合に生じる導電パターン２４の表面荒れと、特許文献１および２に記載される従来の製造プロセスにおいて生じる導電パターンの表面荒れとでは、導電パターン表面の形状や化学状態が異なる。そして、本実施形態に係る製造方法のようにサンドブラスト処理という特定の工法を用いた場合には、理由は明らかではないが、導電パターン２４とハンダバンプ３０やボンディングワイヤ５０との接続を強固にすることができる。
そして、本実施形態に係る配線基板２０の製造方法においては、ソルダーレジスト層１０の開口部２８を規定する側壁部分と露出した導電パターン２４の開口部２８に露出する部分（上面部分）に対してデスミア処理を行ってもよい。こうすることで、仮に、サンドブラスト処理の条件を制御しなかったとしても、ソルダーレジスト層１０の開口部２８を規定する内周面、すなわち、ソルダーレジスト層１０の開口部２８を規定する側壁部分と導電パターン２４の開口部２８に露出する部分とに付着した樹脂残留物（スミア）を完全に除去することができる。そのため、サンドブラスト処理という特定の工法で開口部２８を形成した後、デスミア処理を行った場合には、特許文献１および２に記載される従来の製造プロセスと比べて、より一層優れた接続信頼性を有する半導体パッケージ１０２を歩留まり良く作製可能な配線基板２０を得ることができる。
さらに、上述したようにサンドブラスト処理により開口部２８を形成した後、デスミア処理を行う場合には、封止剤（封止樹脂）との密着性に優れる配線基板２０を歩留まり良く製造できる。理由は定かではないが、配線基板の表面の化学状態や、形態が、適切になるためと考えられる。
＜配線基板２０＞
図６は本実施形態に係る配線基板２０の構造の一例を示す模式図である。
図６に示すように、本実施形態に係る配線基板２０の製造方法によって得られる配線基板２０は、基板２２、導電パターン２４、およびソルダーレジスト層１０を備える。導電パターン２４は、基板２２の表裏の最も外側の面のうちの少なくとも一方の面に設けられている。ソルダーレジスト層１０は、配線基板２０の最も外側の層であり、導電パターン２４の一部を覆うように、導電パターン２４上に設けられている。ソルダーレジスト層１０の所定の領域には、たとえば複数の開口部２８が設けられており、少なくとも１つの開口部２８内には、導電パターン２４の導電部の一部が位置している。
図６は本実施形態に係る配線基板２０の構造の一例を示す模式図である。
図６に示すように、本実施形態に係る配線基板２０の製造方法によって得られる配線基板２０は、基板２２、導電パターン２４、およびソルダーレジスト層１０を備える。導電パターン２４は、基板２２の表裏の最も外側の面のうちの少なくとも一方の面に設けられている。ソルダーレジスト層１０は、配線基板２０の最も外側の層であり、導電パターン２４の一部を覆うように、導電パターン２４上に設けられている。ソルダーレジスト層１０の所定の領域には、たとえば複数の開口部２８が設けられており、少なくとも１つの開口部２８内には、導電パターン２４の導電部の一部が位置している。
基板２２が、コア基板である場合、少なくとも１つの絶縁層を含む。このとき、基板２２が備える絶縁層は、たとえば繊維基材に樹脂組成物を含浸してなる樹脂基材である。上述したように、本実施形態に係る配線基板２０について、基板２２がコア基板である場合を例に挙げて説明する。
基板２２の絶縁層を構成する樹脂組成物としては、熱硬化性樹脂を用いることができる。基板２２はリジッドな基板でも良いし、フレキシブルな基板でも良い。基板２２の厚さは、とくに限定されないが、たとえば１０μｍ以上３００μｍ以下とすることができる。
基板２２の絶縁層を構成する樹脂組成物としては、熱硬化性樹脂を用いることができる。基板２２はリジッドな基板でも良いし、フレキシブルな基板でも良い。基板２２の厚さは、とくに限定されないが、たとえば１０μｍ以上３００μｍ以下とすることができる。
また、基板２２は、１つの絶縁層のみを有し、その片面のみに導電パターン２４が形成された片面板でも良いし、１つの絶縁層のみを有し、その表裏面の両方に導電パターン２４が設けられた両面板でも良いし、２層以上の絶縁層を有する多層板でもよい。基板２２が多層板である場合、基板２２内には２つの絶縁層に挟まれた配線層が一層以上形成される。
また、基板２２が両面板もしくは多層板である場合、基板２２の１つの表面（一方の最も外側の面）に設けられた導電パターン２４は、反対側の表面（他方の最も外側の面）に設けられた導電パターン２４や基板２２の内部に設けられた配線層と、少なくとも一部の絶縁層を貫通するスルーホール（図示せず）を介して互いに電気的に接続されている。
また、基板２２が両面板もしくは多層板である場合、基板２２の１つの表面（一方の最も外側の面）に設けられた導電パターン２４は、反対側の表面（他方の最も外側の面）に設けられた導電パターン２４や基板２２の内部に設けられた配線層と、少なくとも一部の絶縁層を貫通するスルーホール（図示せず）を介して互いに電気的に接続されている。
基板２２の表面と裏面の少なくとも一方の表面（最も外側の面）には、導電パターン２４が設けられている。導電パターン２４はたとえば基板２２に積層された銅膜を選択エッチングして形成されたパターンである。
導電パターン２４は、導電部としてランド２４４とライン２４２とを含む。ランド２４４は主に、配線基板２０に実装される素子や部品と、導電パターン２４とを電気的に接続する接続部であり、たとえば導電パターン２４の他の部分もしくは基板２２内の配線層に接続された、円形や四角形の部分である。
なお、ランド２４４の中心には電子部品の端子等を挿入するホールが設けられていても良い。そして、ライン２４２は主に、ランド２４４同士を互いに電気的に接続する線状の部分である。
導電パターン２４は、導電部としてランド２４４とライン２４２とを含む。ランド２４４は主に、配線基板２０に実装される素子や部品と、導電パターン２４とを電気的に接続する接続部であり、たとえば導電パターン２４の他の部分もしくは基板２２内の配線層に接続された、円形や四角形の部分である。
なお、ランド２４４の中心には電子部品の端子等を挿入するホールが設けられていても良い。そして、ライン２４２は主に、ランド２４４同士を互いに電気的に接続する線状の部分である。
配線基板２０において、導電パターン２４上には、ソルダーレジスト層１０が積層されている。
ソルダーレジスト層１０には、主にランド２４４が設けられた領域に開口部２８が設けられており、ランド２４４の上面はソルダーレジスト層１０に被覆されていない。すなわち、ランド２４４の上にはソルダーレジスト層１０が設けられておらず、ランド２４４が露出している。
なお、ランド２４４の上には、たとえばニッケルおよび金のめっき膜や半田のめっき膜などの導電膜が積層されていてもよい。ただし、ソルダーレジスト層１０にはさらにランド２４４以外の部分に開口部２８が設けられていても良いし、ライン２４２の一部を露出させるような開口部２８があってもよい。また、ランド２４４の全てが開口部２８に位置する必要は無く、ソルダーレジスト層１０に覆われたランド２４４があってもよい。
ソルダーレジスト層１０には、主にランド２４４が設けられた領域に開口部２８が設けられており、ランド２４４の上面はソルダーレジスト層１０に被覆されていない。すなわち、ランド２４４の上にはソルダーレジスト層１０が設けられておらず、ランド２４４が露出している。
なお、ランド２４４の上には、たとえばニッケルおよび金のめっき膜や半田のめっき膜などの導電膜が積層されていてもよい。ただし、ソルダーレジスト層１０にはさらにランド２４４以外の部分に開口部２８が設けられていても良いし、ライン２４２の一部を露出させるような開口部２８があってもよい。また、ランド２４４の全てが開口部２８に位置する必要は無く、ソルダーレジスト層１０に覆われたランド２４４があってもよい。
配線基板２０のソルダーレジスト層１０は、その表面の算術平均粗さＲａが０．０８μｍ以上であることが好ましく、０．２５μｍ以上であることがより好ましい。また、Ｒａは０．５０μｍ以下であることが好ましく、０．４０μｍ以下であることがより好ましい。算術平均粗さＲａはＪＩＳ−Ｂ０６０１に準拠して測定することができる。
Ｒａが上記下限値以上であり、かつ上記上限値以下であることによって、温度変化によるソルダーレジスト層１０と封止樹脂４０との密着性の変動が小さいため、安定した耐久性が得られる。また、Ｒａが上記上限値以下であれば、ソルダーレジスト層１０上に液状封止樹脂の転写を行う場合に、高いパターニング精度が得られる。よって、トランスファー成形などに限らず、封止樹脂をソルダーレジスト層１０上に形成するプロセスの選択自由度に優れる。
たとえばパターニング精度が十分得られない場合、樹脂封止する際にソルダーレジスト層１０上の不要な部分に封止樹脂が形成されてしまい、パッケージが不良となる。そのため、塗布法や転写法での封止樹脂の成形ができない。従って、Ｒａが上記上限値以下であり、かつ下限値以上であることにより、パターニング精度との耐久性の性能バランスの良い配線基板２０を実現できる。また、Ｒａが上記上限値以下であり、かつ上記下限値以上であることにより、高温下でのソルダーレジスト層１０と封止樹脂４０との密着性の低下が確実に抑制される。
Ｒａが上記下限値以上であり、かつ上記上限値以下であることによって、温度変化によるソルダーレジスト層１０と封止樹脂４０との密着性の変動が小さいため、安定した耐久性が得られる。また、Ｒａが上記上限値以下であれば、ソルダーレジスト層１０上に液状封止樹脂の転写を行う場合に、高いパターニング精度が得られる。よって、トランスファー成形などに限らず、封止樹脂をソルダーレジスト層１０上に形成するプロセスの選択自由度に優れる。
たとえばパターニング精度が十分得られない場合、樹脂封止する際にソルダーレジスト層１０上の不要な部分に封止樹脂が形成されてしまい、パッケージが不良となる。そのため、塗布法や転写法での封止樹脂の成形ができない。従って、Ｒａが上記上限値以下であり、かつ下限値以上であることにより、パターニング精度との耐久性の性能バランスの良い配線基板２０を実現できる。また、Ｒａが上記上限値以下であり、かつ上記下限値以上であることにより、高温下でのソルダーレジスト層１０と封止樹脂４０との密着性の低下が確実に抑制される。
ソルダーレジスト層１０のガラス転移温度（Ｔｇ）は、たとえば１５０℃以上であることが好ましい。これにより、ソルダーレジスト層１０の耐熱性および耐リフロー性の向上等を図ることが可能となる。一方で、上記Ｔｇの上限値は、とくに限定されないが、たとえば２８０℃とすることができる。
ソルダーレジスト層１０の２５℃における貯蔵弾性率は１ＧＰａ以上であることが好ましく、５ＧＰａ以上であることがより好ましい。また、２０ＧＰａ以下であることが好ましい。ソルダーレジスト層１０の２５℃における貯蔵弾性率が上記上限値以下であり、かつ上記下限値以上であれば、耐久性に優れるパッケージを製造可能な配線基板２０をより確実に得ることができる。また、当該貯蔵弾性率が上記下限値以上であれば、反りなどに対して優れた耐性を備える配線基板２０が得られる。
本実施形態において、上記貯蔵弾性率および上記Ｔｇは、たとえば動的粘弾性測定装置を用いて周波数１Ｈｚ、昇温速度５℃／分の条件で動的粘弾性試験を行うことにより得られる測定結果から、算出することができる。動的粘弾性測定装置としては、とくに限定されないが、たとえばＴＡインスツルメント社製、ＤＭＡ９８３を用いることができる。
ソルダーレジスト層１０の線膨張率は、Ｔｇ以下において、１０ｐｐｍ／℃以上であることが好ましい。また、５０ｐｐｍ／℃以下であることが好ましい。線膨張率が、上記上限値以下であり、かつ上記下限値以上であれば、耐久性に優れるパッケージを製造できる配線基板２０をより確実に実現できる。
本実施形態においては、たとえば熱機械測定装置を用いて昇温速度１０℃／分の条件で測定することにより得られる線膨張係数の、２５〜５０℃における平均を算出して、これをＴｇ以下における上記線膨張率とすることができる。
本実施形態においては、たとえば熱機械測定装置を用いて昇温速度１０℃／分の条件で測定することにより得られる線膨張係数の、２５〜５０℃における平均を算出して、これをＴｇ以下における上記線膨張率とすることができる。
なお、本実施形態では、たとえば後述する熱硬化性樹脂組成物（Ｐ）中に含まれる各成分の種類や配合量、熱硬化性樹脂組成物（Ｐ）の調製方法等を適切に選択することにより、上記貯蔵弾性率、上記Ｔｇ、および上記線熱膨張率を制御することが可能である。
配線基板２０はたとえばインターポーザもしくはマザーボードとして用いることができる。
パッケージや電子装置の製造のためには、配線基板２０上に封止樹脂４０を形成する。
上述のような配線基板２０を用いたパッケージ等の完成品においては、ソルダーレジスト層１０と封止樹脂４０との間の高い密着性が確保される。よって、耐久性、耐湿性に優れ、信頼性の高いパッケージや電子装置を安定して製造することができる。なお、パッケージとは、配線基板２０上に種々のパーツが搭載され、たとえば封止樹脂４０でこれらのパーツが一括封止された電子部品をいう。半導体パッケージ１０２はパッケージの一例であり、パッケージには、一括封止されたＥＣＵ（Ｅｌｅｃｔｒｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）等も含む。
上述のような配線基板２０を用いたパッケージ等の完成品においては、ソルダーレジスト層１０と封止樹脂４０との間の高い密着性が確保される。よって、耐久性、耐湿性に優れ、信頼性の高いパッケージや電子装置を安定して製造することができる。なお、パッケージとは、配線基板２０上に種々のパーツが搭載され、たとえば封止樹脂４０でこれらのパーツが一括封止された電子部品をいう。半導体パッケージ１０２はパッケージの一例であり、パッケージには、一括封止されたＥＣＵ（Ｅｌｅｃｔｒｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）等も含む。
＜半導体パッケージ１０２＞
図７は本実施形態に係る半導体パッケージ１０２の構造の一例を示す断面模式図である。
図７に示すように、本実施形態に係る半導体パッケージ１０２は、配線基板２０、半導体素子６０、および封止樹脂４０を備える。半導体素子６０は配線基板２０上に配設されている。封止樹脂４０は、配線基板２０の少なくとも半導体素子６０が設けられた面および半導体素子６０を覆っている。配線基板２０は、基板２２、導電パターン２４、およびソルダーレジスト層１０を備える。導電パターン２４は基板２２の表裏（図７中、上下面）の最も外側の面のうちの少なくとも一方の面に設けられている。ソルダーレジスト層１０は、配線基板２０の最も外側の層であり、導電パターン２４上に設けられている。ソルダーレジスト層１０には、複数の開口部２８が設けられており、少なくとも１つの開口部２８内には、導電パターン２４の導電部の一部が位置している。以下に詳細に説明する。
図７は本実施形態に係る半導体パッケージ１０２の構造の一例を示す断面模式図である。
図７に示すように、本実施形態に係る半導体パッケージ１０２は、配線基板２０、半導体素子６０、および封止樹脂４０を備える。半導体素子６０は配線基板２０上に配設されている。封止樹脂４０は、配線基板２０の少なくとも半導体素子６０が設けられた面および半導体素子６０を覆っている。配線基板２０は、基板２２、導電パターン２４、およびソルダーレジスト層１０を備える。導電パターン２４は基板２２の表裏（図７中、上下面）の最も外側の面のうちの少なくとも一方の面に設けられている。ソルダーレジスト層１０は、配線基板２０の最も外側の層であり、導電パターン２４上に設けられている。ソルダーレジスト層１０には、複数の開口部２８が設けられており、少なくとも１つの開口部２８内には、導電パターン２４の導電部の一部が位置している。以下に詳細に説明する。
本実施形態に係る半導体パッケージ１０２では、上述した配線基板２０の一方の面（以下では「上面」と呼ぶ）のソルダーレジスト層１０の上に、少なくとも１つの半導体素子６０が配設されている。
半導体パッケージ１０２において、配線基板２０はたとえばインターポーザであり、半導体素子６０はたとえば半導体ウエハから切り出されたＬＳＩチップである。
また、配線基板２０の上面には半導体素子６０に加えて、たとえば抵抗や容量として機能する電子部品などがさらに配設されていてもよい。半導体素子６０はダイアタッチ材６２を介してソルダーレジスト層１０の上に固定されている。
半導体パッケージ１０２において、配線基板２０はたとえばインターポーザであり、半導体素子６０はたとえば半導体ウエハから切り出されたＬＳＩチップである。
また、配線基板２０の上面には半導体素子６０に加えて、たとえば抵抗や容量として機能する電子部品などがさらに配設されていてもよい。半導体素子６０はダイアタッチ材６２を介してソルダーレジスト層１０の上に固定されている。
半導体素子６０には、その表面に電気的に接続可能な接続パッド（不図示）が設けられており、接続パッドは、たとえば半導体素子６０の内部に作り込まれた回路に接続されている。配線基板２０に設けられた導電パターン２４の一部分であるランド２４４は、ソルダーレジスト層１０の開口部２８に設けられている。
そして、ランド２４４と、半導体素子６０の接続パッドとは、ボンディングワイヤ５０によって接続されている。なお、本実施形態に係る半導体パッケージ１０２では、ランド２４４の上にめっき膜２４６がさらに設けられており、ランド２４４はめっき膜２４６を介してボンディングワイヤ５０に接続されている。また、ボンディングワイヤ５０で接続される代わりにリード線や半田により接続されていても良い。
そして、ランド２４４と、半導体素子６０の接続パッドとは、ボンディングワイヤ５０によって接続されている。なお、本実施形態に係る半導体パッケージ１０２では、ランド２４４の上にめっき膜２４６がさらに設けられており、ランド２４４はめっき膜２４６を介してボンディングワイヤ５０に接続されている。また、ボンディングワイヤ５０で接続される代わりにリード線や半田により接続されていても良い。
封止樹脂４０は、配線基板２０の上面の表面に露出したソルダーレジスト層１０と、基板２２と、めっき膜２４６と、半導体素子６０のうちダイアタッチ材６２で配線基板２０と接合された面以外の面と、ボンディングワイヤ５０とを覆っている。なお、封止樹脂４０は配線基板２０の半導体素子６０が設けられた面の全面を覆っていても良いし、当該面の一部を露出させて覆っていても良い。
半導体パッケージ１０２の配線基板２０には、上面とは反対側の面（以下では「下面」と呼ぶ）にさらに複数の開口部２８と、開口部２８の内部のランド２４４が設けられている。そして、それぞれのランド２４４はめっき膜２４６に覆われ、さらにめっき膜２４６に接続されたハンダバンプ３０が設けられている。
ここでは、本実施形態に係る半導体パッケージ１０２としてフリップチップ接続のパッケージの例について説明したが、これに限定されない。半導体パッケージとしては、例えば、ワイヤボンディングやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）接続されるパッケージでもよい。
ここでは、本実施形態に係る半導体パッケージ１０２としてフリップチップ接続のパッケージの例について説明したが、これに限定されない。半導体パッケージとしては、例えば、ワイヤボンディングやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）接続されるパッケージでもよい。
半導体パッケージ１０２において、ソルダーレジスト層１０と封止樹脂４０との間の、２５℃におけるせん断強度をＳ１としたとき、Ｓ１は１５Ｎ／ｍｍ２以上であることが好ましく、２９Ｎ／ｍｍ２以上であることがより好ましい。当該せん断強度が、上記下限値以上であれば、ソルダーレジスト層１０と封止樹脂４０との間の密着性に優れ、半導体パッケージ１０２の耐久性がより確実に向上する。
半導体パッケージ１０２において、ソルダーレジスト層１０と封止樹脂４０との間の、２６０℃におけるせん断強度をＳ２としたとき、Ｓ２は８Ｎ／ｍｍ２以上であることが好ましい。上記下限値以上であれば、半導体パッケージ１０２の耐久性がより確実に向上する。高温環境下での使用や、回路動作における発熱で半導体パッケージ１０２の温度が上がっても、ソルダーレジスト層１０と封止樹脂４０との間の高い密着性が保たれるからである。
さらに、半導体パッケージ１０２において、Ｓ２／Ｓ１は０．１以上であることが好ましく、０．２以上であることがより好ましい。また、Ｓ２／Ｓ１は０．９以下とすることができる。Ｓ２／Ｓ１が上記下限値以上であれば、半導体パッケージ１０２の耐久性がより確実に向上する。高温下でのソルダーレジスト層１０と封止樹脂４０との間の密着性の低下が効果的に抑制されるからである。
各温度におけるせん断強度はたとえばせん断強度測定装置（ＤＡＧＥ社製、ＰＣ２４００）を用いて測定することができる。
各温度におけるせん断強度はたとえばせん断強度測定装置（ＤＡＧＥ社製、ＰＣ２４００）を用いて測定することができる。
＜電子装置７０＞
図８は、本実施形態に係る電子装置７０の構造の一例を示す断面模式図である。
図８に示すように、本実施形態に係る電子装置７０は、半導体パッケージ１０２を備える。半導体パッケージ１０２は、配線基板２０、半導体素子６０、および封止樹脂４０を備える。半導体素子６０は配線基板２０上に配設されている。封止樹脂４０は、配線基板２０の少なくともひとつの面（図８では、上面）および半導体素子６０を覆っている。配線基板２０は、基板２２、導電パターン２４、およびソルダーレジスト層１０を備える。導電パターン２４は、基板２２の表裏の最も外側の面のうちの少なくとも一方の面に設けられている。ソルダーレジスト層１０は配線基板２０の最も外側の層であり、導電パターン２４上に設けられている。ソルダーレジスト層１０には、複数の開口部２８が設けられている。少なくとも１つの開口部２８内には、導電パターン２４の導電部の一部が位置している。以下に詳細に説明する。
図８は、本実施形態に係る電子装置７０の構造の一例を示す断面模式図である。
図８に示すように、本実施形態に係る電子装置７０は、半導体パッケージ１０２を備える。半導体パッケージ１０２は、配線基板２０、半導体素子６０、および封止樹脂４０を備える。半導体素子６０は配線基板２０上に配設されている。封止樹脂４０は、配線基板２０の少なくともひとつの面（図８では、上面）および半導体素子６０を覆っている。配線基板２０は、基板２２、導電パターン２４、およびソルダーレジスト層１０を備える。導電パターン２４は、基板２２の表裏の最も外側の面のうちの少なくとも一方の面に設けられている。ソルダーレジスト層１０は配線基板２０の最も外側の層であり、導電パターン２４上に設けられている。ソルダーレジスト層１０には、複数の開口部２８が設けられている。少なくとも１つの開口部２８内には、導電パターン２４の導電部の一部が位置している。以下に詳細に説明する。
電子装置７０では、配線基板であるマザーボード７１０上に少なくとも１つの半導体パッケージ１０２が配設されている。マザーボード７１０は、上述した配線基板２０と同じ配線基板であっても良いし、異なる配線基板であっても良い。半導体パッケージ１０２は、上述した配線基板２０を含む半導体パッケージ１０２である。マザーボード７１０上には、半導体パッケージ１０２に加えてコネクタ、抵抗、容量などの必要な電子部品７２０が１つ以上配設されていても良い。
マザーボード７１０上に配設された半導体パッケージ１０２や、その他の電子部品７２０などは、接続部７１６によって、マザーボード７１０の導電パターン７１２のうち露出した導電部７１４に接続されている。半導体パッケージ１０２や電子部品７２０はマザーボード７１０に設けられた導電パターン７１２に接続され、電子回路を構成する。
＜半導体パッケージ１０２の製造方法＞
本実施形態の半導体パッケージ１０２の製造方法は、図２（ｂ）に示す構造体１０００を準備する工程と、図３（ａ）に示すように、ソルダーレジスト層１０に導電パターン２４の一部を露出させる開口部２８を形成する工程と、露出した導電パターン２４上に、ハンダバンプ３０または、ボンディングワイヤ５０の端部を溶融して融着させる工程と、をこの順に含む。そして、ソルダーレジスト層１０に開口部２８を形成する工程は、ソルダーレジスト層１０のうち、開口部２８を形成すべき所定の領域にサンドブラスト処理を行うプロセスを含む。このプロセスにより、アンダーエッチングが発生することなく、ソルダーレジスト層１０を短時間で、効率よく、均一に除去することができる。これにより、導電パターン２４の上面を開口部２８に確実に露出させることができる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、接続信頼性に優れた半導体パッケージを歩留まり良く得ることができる。
本実施形態の半導体パッケージ１０２の製造方法は、図２（ｂ）に示す構造体１０００を準備する工程と、図３（ａ）に示すように、ソルダーレジスト層１０に導電パターン２４の一部を露出させる開口部２８を形成する工程と、露出した導電パターン２４上に、ハンダバンプ３０または、ボンディングワイヤ５０の端部を溶融して融着させる工程と、をこの順に含む。そして、ソルダーレジスト層１０に開口部２８を形成する工程は、ソルダーレジスト層１０のうち、開口部２８を形成すべき所定の領域にサンドブラスト処理を行うプロセスを含む。このプロセスにより、アンダーエッチングが発生することなく、ソルダーレジスト層１０を短時間で、効率よく、均一に除去することができる。これにより、導電パターン２４の上面を開口部２８に確実に露出させることができる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、接続信頼性に優れた半導体パッケージを歩留まり良く得ることができる。
本実施形態に係る製造方法によれば導電パターン２４とハンダバンプ３０やボンディングワイヤ５０とを強固に接続させることが可能である。そのため、特許文献１および２に記載される従来の製造プロセスと比べて、接続信頼性を向上させることができる
そして、特許文献１および２に記載される従来の製造プロセスにおける開口部２８の形成方法では、除去するソルダーレジスト層１０の深さを制御することはできなかった。他方、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いることにより、開口部２８を形成する際に除去するソルダーレジスト層１０の深さを制御することが可能である。そのため、本実施形態に係る製造方法においては、サンドブラスト処理の条件次第で、基板上に設けられた微細回路のうちハンダバンプやボンディングワイヤと接続される部分以外の領域を露出させることなく開口部２８を形成することができる。これにより、配線基板２０や半導体パッケージ１０２を製造する際に加わる衝撃により、微細回路が破損してしまうことを防ぐこともできる、耐久性に優れた半導体パッケージ１０２を得ることができる。
そして、特許文献１および２に記載される従来の製造プロセスにおける開口部２８の形成方法では、除去するソルダーレジスト層１０の深さを制御することはできなかった。他方、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いることにより、開口部２８を形成する際に除去するソルダーレジスト層１０の深さを制御することが可能である。そのため、本実施形態に係る製造方法においては、サンドブラスト処理の条件次第で、基板上に設けられた微細回路のうちハンダバンプやボンディングワイヤと接続される部分以外の領域を露出させることなく開口部２８を形成することができる。これにより、配線基板２０や半導体パッケージ１０２を製造する際に加わる衝撃により、微細回路が破損してしまうことを防ぐこともできる、耐久性に優れた半導体パッケージ１０２を得ることができる。
また、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いてソルダーレジスト層１０に開口部２８を形成する。そのため、開口部２８を形成する際に樹脂残留物（スミア）が、ソルダーレジスト層１０の開口部２８を規定する側壁部分および導電パターン２４の上面部分に付着することを抑制することができる。そして、サンドブラスト処理条件を高度に制御した場合には、デスミア処理を行うことなくハンダバンプ３０やボンディングワイヤ５０との接続信頼性に優れた導電パターン２４を形成することもできる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、半導体パッケージ１０２の製造工程を簡略化することも可能である。
以下、本実施形態に係る半導体パッケージ１０２の製造方法について、詳細に説明する。本実施形態に係る製造方法においては、まず、上述した配線基板２０の製造方法と同様にして、配線基板２０を準備する。
次いで、半導体素子６０を配設する工程では、準備した配線基板２０のソルダーレジスト層１０の上に、半導体素子６０を配設する。このとき、たとえば、ダイアタッチ材６２を介して半導体素子６０を配線基板２０上に搭載する。半導体素子６０と配線基板２０を接続するボンディングワイヤ５０は、たとえば配線基板２０の上面の開口部２８に露出した導電パターン２４へボンディングする。次いで、封止する工程では、配線基板２０の上面、半導体素子６０、およびボンディングワイヤ５０を封止樹脂４０によって封止する。封止樹脂４０としてはたとえばエポキシ樹脂組成物を用いることができる。封止樹脂４０で配線基板２０等をモールド（封止）する方法としては、トランスファー成形法、射出成形法、転写法、塗布法などを用いることができる。また、封止樹脂４０の硬化は、たとえば１５０℃以上２００℃以下で加熱することにより行われる。
また、配線基板２０に外部接続端子であるハンダバンプ３０が設けられる例においては、たとえば、配線基板２０の下面側の開口部２８に露出した導電パターン２４上に、ハンダバンプ３０を形成する。なお、本実施形態に係る半導体パッケージ１０２としてフリップチップ接続のパッケージの例について説明したが、半導体パッケージ１０２はこれに限定されない。半導体パッケージとしては、例えば、ワイヤボンディングやＴＡＢ接続されるパッケージでもよい。
＜電子装置の製造方法＞
図８に例示した電子装置７０は上述のように得られた半導体パッケージ１０２をマザーボード７１０上にその他の電子部品７２０と共に実装することで得られる。
半導体パッケージ１０２および電子部品７２０は接続部７１６やハンダバンプ３０などの接続端子をそれぞれ１つ以上有し、接続端子において、マザーボード７１０の導電パターン７１２のうち露出した導電部７１４に電気的に接続される。接続端子と導電部７１４との接続は、たとえば次の様に行うことができる。
まず、マザーボード７１０の露出した導電部７１４の必要箇所に、半田ペーストを印刷する。ここで、半導体パッケージ１０２がハンダバンプ３０を有する場合は、ハンダバンプ３０を接続する導電部７１４には半田ペーストの印刷は不要である。
次いで、マザーボード７１０上の所定の位置に電子部品７２０および半導体パッケージ１０２を配置する。
その後、半導体パッケージ１０２や電子部品７２０を乗せたマザーボード７１０をリフロー炉に導入し、リフロー処理（加熱処理）する。リフロー処理により印刷された半田ペーストやハンダバンプ３０が溶かされ、その後冷却することで、半導体パッケージ１０２および電子部品７２０がそれぞれマザーボード７１０に半田づけされる。
図８に例示した電子装置７０は上述のように得られた半導体パッケージ１０２をマザーボード７１０上にその他の電子部品７２０と共に実装することで得られる。
半導体パッケージ１０２および電子部品７２０は接続部７１６やハンダバンプ３０などの接続端子をそれぞれ１つ以上有し、接続端子において、マザーボード７１０の導電パターン７１２のうち露出した導電部７１４に電気的に接続される。接続端子と導電部７１４との接続は、たとえば次の様に行うことができる。
まず、マザーボード７１０の露出した導電部７１４の必要箇所に、半田ペーストを印刷する。ここで、半導体パッケージ１０２がハンダバンプ３０を有する場合は、ハンダバンプ３０を接続する導電部７１４には半田ペーストの印刷は不要である。
次いで、マザーボード７１０上の所定の位置に電子部品７２０および半導体パッケージ１０２を配置する。
その後、半導体パッケージ１０２や電子部品７２０を乗せたマザーボード７１０をリフロー炉に導入し、リフロー処理（加熱処理）する。リフロー処理により印刷された半田ペーストやハンダバンプ３０が溶かされ、その後冷却することで、半導体パッケージ１０２および電子部品７２０がそれぞれマザーボード７１０に半田づけされる。
本実施形態に係る電子装置７０の製造方法は、加熱処理工程を含む。加熱処理はたとえばリフロー処理である。たとえば、半導体パッケージ１０２がワイヤボンディングでマザーボード７１０に接続されるパッケージである場合にも、電子部品７２０を表面実装するために加熱処理を行うことができる。よって、加熱処理を経た後においても、ソルダーレジスト層１０と封止樹脂４０の間の接合強度が十分高ければ、より確実にパッケージの耐久性を向上させることができる。
また、電子装置７０は高湿度下で使用されることがある。その様な場合にも、ソルダーレジスト層１０と封止樹脂４０の間の接合強度が十分高ければ、より確実にパッケージの耐久性を向上させることができる。
そして、電子装置７０に含まれる半導体パッケージ１０２が優れた耐久性および優れた耐湿性を有することにより、信頼性の高い電子装置７０を得ることができる。なお、電子装置７０はさらに封止樹脂で一括封止してもよい。マザーボード７１０が、上述した配線基板２０であって、電子装置７０が一括封止されている場合、電子装置７０をパッケージとして製造することもできる。
本実施形態に係る製造方法によれば、アンダーエッチングが発生することなく、ソルダーレジスト層１０を短時間で、効率よく、均一に除去することができる。これにより、導電パターン２４の上面を開口部２８に確実に露出させることができる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、接続信頼性に優れた半導体パッケージ１０２を歩留まり良く得ることができる。
そして、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いることにより、開口部２８を形成する際に除去するソルダーレジスト層１０の深さを制御することが可能である。これにより、導電パターン２４の側面に接するようにソルダーレジスト層１０を残存させることができる。これにより、微細回路を露出させることなく開口部２８を形成することができる。そのため、これにより、配線基板２０や半導体パッケージ１０２を製造する際に衝撃が加わった場合においても、微細回路が基板２２から剥離することのない高い密着性を実現することができる。
そして、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いることにより、開口部２８を形成する際に除去するソルダーレジスト層１０の深さを制御することが可能である。これにより、導電パターン２４の側面に接するようにソルダーレジスト層１０を残存させることができる。これにより、微細回路を露出させることなく開口部２８を形成することができる。そのため、これにより、配線基板２０や半導体パッケージ１０２を製造する際に衝撃が加わった場合においても、微細回路が基板２２から剥離することのない高い密着性を実現することができる。
また、本実施形態に係る製造方法によれば、サンドブラスト処理という特定の工法を用いてソルダーレジスト層１０に開口部２８を形成するため、開口部２８を形成する際に樹脂残留物（スミア）が、ソルダーレジスト層１０の開口部２８を規定する側壁部分と導電パターン２４の上面部分に付着することを抑制することができる。
そして、サンドブラスト処理条件を高度に制御した場合には、デスミア処理を行うことなくハンダバンプ３０やボンディングワイヤ５０との接続信頼性に優れた導電パターン２４を形成することもできる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、製造工程を簡略化することも可能である。
さらに、本実施形態に係る製造方法によれば、複数の開口部２８を形成する場合においても、すべての開口部２８において、導電パターン２４の上面を開口部２８に露出させることができ、また、各開口部２８の開口形状や開口の深さにバラつきのない複数の開口部２８を形成することができる。すなわち、本実施形態に係る製造方法によれば、複数の開口部２８についてその開口形状や開口の深さにバラつきがない程度に精度が高く、アンダーエッチングが発生することなく、かつ導電パターン２４の上面を開口部２８に露出させるように、ソルダーレジスト層１０を短時間で効率よく、均一に除去することが可能である。
そして、サンドブラスト処理条件を高度に制御した場合には、デスミア処理を行うことなくハンダバンプ３０やボンディングワイヤ５０との接続信頼性に優れた導電パターン２４を形成することもできる。そのため、本実施形態に係る製造方法によれば、特許文献１および２に記載される従来の製造プロセスと比べて、製造工程を簡略化することも可能である。
さらに、本実施形態に係る製造方法によれば、複数の開口部２８を形成する場合においても、すべての開口部２８において、導電パターン２４の上面を開口部２８に露出させることができ、また、各開口部２８の開口形状や開口の深さにバラつきのない複数の開口部２８を形成することができる。すなわち、本実施形態に係る製造方法によれば、複数の開口部２８についてその開口形状や開口の深さにバラつきがない程度に精度が高く、アンダーエッチングが発生することなく、かつ導電パターン２４の上面を開口部２８に露出させるように、ソルダーレジスト層１０を短時間で効率よく、均一に除去することが可能である。
＜＜第２の実施形態＞＞
図９（図９（ａ）〜（ｃ））は、本実施形態に係る配線基板の製造方法の一例を示す模式図である。
本実施形態に係る製造方法は、まず、図９（ａ）に示すように、両面に導電パターン２４が形成された両面基板２２を準備する。次に、図９（ｂ）に示すように、剥離フィルム１２とソルダーレジストフィルム１０とが積層した積層フィルムを、基板２２の導電パターン２４を覆うように、導電パターン２４上に貼りつける（ラミネートする）。その後、これを真空加熱加圧成形する。次いで、図９（ｃ）に示すように剥離フィルム１２を剥離することで、構造体１０００を作製する。本実施形態に係る配線基板の製造方法は、この点で第１の実施形態と異なる。
上記剥離フィルム１２は、とくに限定されないが、たとえばＰＥＴ（Ｐｏｌｙ ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）により構成される。また、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
図９（図９（ａ）〜（ｃ））は、本実施形態に係る配線基板の製造方法の一例を示す模式図である。
本実施形態に係る製造方法は、まず、図９（ａ）に示すように、両面に導電パターン２４が形成された両面基板２２を準備する。次に、図９（ｂ）に示すように、剥離フィルム１２とソルダーレジストフィルム１０とが積層した積層フィルムを、基板２２の導電パターン２４を覆うように、導電パターン２４上に貼りつける（ラミネートする）。その後、これを真空加熱加圧成形する。次いで、図９（ｃ）に示すように剥離フィルム１２を剥離することで、構造体１０００を作製する。本実施形態に係る配線基板の製造方法は、この点で第１の実施形態と異なる。
上記剥離フィルム１２は、とくに限定されないが、たとえばＰＥＴ（Ｐｏｌｙ ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）により構成される。また、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
次に、本実施形態に係るソルダーレジスト層１０の構成について説明する。ソルダーレジスト層１０はたとえば以下の様な熱硬化性樹脂組成物（Ｐ）から形成することができるが、特に限定されない。
熱硬化性樹脂組成物（Ｐ）は、配線基板２０の絶縁材料として使用できる樹脂組成物であれば、特に限定されない。熱硬化性樹脂組成物（Ｐ）は、たとえば、エポキシ樹脂、シアネートエステル樹脂、フェノール樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、アクリル樹脂、ビニルベンジル樹脂等の熱硬化性樹脂に少なくともその硬化剤を配合した組成物とすることができる。中でも、エポキシ樹脂（Ａ）を含有する組成物が好ましい。
（エポキシ樹脂（Ａ））
熱硬化性樹脂組成物（Ｐ）は主にエポキシ樹脂（Ａ）を含むことができる。エポキシ樹脂（Ａ）は、たとえばビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂（４，４'−（１，３−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＰ型エポキシ樹脂（４，４'−（１，４−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＺ型エポキシ樹脂（４，４'−シクロヘキシジエンビスフェノール型エポキシ樹脂）などのビスフェノール型エポキシ樹脂；フェノールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、テトラフェノール基エタン型ノボラック型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂；ビフェニル型エポキシ樹脂；キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアラルキル型エポキシ樹脂；ナフチレンエーテル型エポキシ樹脂、ナフトール型エポキシ樹脂、ナフタレン型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、２官能ないし４官能エポキシ型ナフタレン樹脂、ビナフチル型エポキシ樹脂、ナフタレンアラルキル型エポキシ樹脂などのナフタレン骨格を有するエポキシ樹脂；アントラセン型エポキシ樹脂；フェノキシ型エポキシ樹脂；ジシクロペンタジエン型エポキシ樹脂；ノルボルネン型エポキシ樹脂；アダマンタン型エポキシ樹脂；フルオレン型エポキシ樹脂、リン含有エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビキシレノール型エポキシ樹脂、トリヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂、トリグリシジルイソシアヌレートなどの複素環式エポキシ樹脂；Ｎ，Ｎ，Ｎ'，Ｎ'−テトラグリシジルメタキシレンジアミン、Ｎ，Ｎ，Ｎ'，Ｎ'−テトラグリシジルビスアミノメチルシクロヘキサン、Ｎ，Ｎ−ジグリシジルアニリンなどのグリシジルアミン類や、グリシジル（メタ）アクリレートとエチレン性不飽和二重結合を有する化合物との共重合物、ブタジエン構造を有するエポキシ樹脂、ビスフェノールのジグリシジルエーテル化物、ナフタレンジオールのジグリシジルエーテル化物、フェノール類のグリシジルエーテル化物から選択される一種または二種以上を含むことができる。
熱硬化性樹脂組成物（Ｐ）は主にエポキシ樹脂（Ａ）を含むことができる。エポキシ樹脂（Ａ）は、たとえばビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂（４，４'−（１，３−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＰ型エポキシ樹脂（４，４'−（１，４−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＺ型エポキシ樹脂（４，４'−シクロヘキシジエンビスフェノール型エポキシ樹脂）などのビスフェノール型エポキシ樹脂；フェノールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、テトラフェノール基エタン型ノボラック型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂；ビフェニル型エポキシ樹脂；キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアラルキル型エポキシ樹脂；ナフチレンエーテル型エポキシ樹脂、ナフトール型エポキシ樹脂、ナフタレン型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、２官能ないし４官能エポキシ型ナフタレン樹脂、ビナフチル型エポキシ樹脂、ナフタレンアラルキル型エポキシ樹脂などのナフタレン骨格を有するエポキシ樹脂；アントラセン型エポキシ樹脂；フェノキシ型エポキシ樹脂；ジシクロペンタジエン型エポキシ樹脂；ノルボルネン型エポキシ樹脂；アダマンタン型エポキシ樹脂；フルオレン型エポキシ樹脂、リン含有エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビキシレノール型エポキシ樹脂、トリヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂、トリグリシジルイソシアヌレートなどの複素環式エポキシ樹脂；Ｎ，Ｎ，Ｎ'，Ｎ'−テトラグリシジルメタキシレンジアミン、Ｎ，Ｎ，Ｎ'，Ｎ'−テトラグリシジルビスアミノメチルシクロヘキサン、Ｎ，Ｎ−ジグリシジルアニリンなどのグリシジルアミン類や、グリシジル（メタ）アクリレートとエチレン性不飽和二重結合を有する化合物との共重合物、ブタジエン構造を有するエポキシ樹脂、ビスフェノールのジグリシジルエーテル化物、ナフタレンジオールのジグリシジルエーテル化物、フェノール類のグリシジルエーテル化物から選択される一種または二種以上を含むことができる。
これらの中でも、ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、埋め込み性を向上させる観点からは、ナフタレン骨格を有するエポキシ樹脂を含むことがより好ましい。これにより、ソルダーレジスト層１０の線膨張率を低化させることができるとともに、その弾性率を向上させることもできる。また、配線基板２０の剛性を向上させて作業性の向上に寄与することや、半導体パッケージ１０２における耐リフロー性の向上および反りの抑制を実現することも可能である。なお、ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性を向上させる観点からは、３官能以上のナフタレン骨格を有するエポキシ樹脂を含むことがとくに好ましい。
本実施形態においては、エポキシ樹脂（Ａ）として、以下の式（１）に示すエポキシ樹脂を含むことが、好ましい態様の一例として挙げられる。
エポキシ樹脂（Ａ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して３質量％以上であることが好ましく、５質量％以上であることがより好ましい。エポキシ樹脂（Ａ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物（Ｐ）を用いて形成されるソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性の向上に寄与することができる。一方で、エポキシ樹脂（Ａ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して３０質量％以下であることが好ましく、２０質量％以下であることがより好ましい。エポキシ樹脂（Ａ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物（Ｐ）を用いて形成されるソルダーレジスト層１０の耐熱性や耐湿性の向上を図ることができる。なお、熱硬化性樹脂組成物（Ｐ）の全固形分とは、熱硬化性樹脂組成物（Ｐ）中に含まれる溶剤を除く成分全体を指す。以下、本明細書において同様である。
（フィラー（Ｂ））
熱硬化性樹脂組成物（Ｐ）は、フィラー（Ｂ）を含むことが好ましい。フィラー（Ｂ）としてはたとえば球状シリカ、および破砕シリカ等が挙げられる。ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性を向上させる観点からは、球状シリカを含むことがより好ましい。また、フィラー（Ｂ）は、たとえば溶融シリカである。フィラー（Ｂ）は、図５に示す通り、フィラー１２０としてソルダーレジスト層１０に含まれる。
熱硬化性樹脂組成物（Ｐ）は、フィラー（Ｂ）を含むことが好ましい。フィラー（Ｂ）としてはたとえば球状シリカ、および破砕シリカ等が挙げられる。ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性を向上させる観点からは、球状シリカを含むことがより好ましい。また、フィラー（Ｂ）は、たとえば溶融シリカである。フィラー（Ｂ）は、図５に示す通り、フィラー１２０としてソルダーレジスト層１０に含まれる。
フィラー（Ｂ）として、平均粒径が２ｎｍ以上１００ｎｍ以下である微粒子シリカを熱硬化性樹脂組成物（Ｐ）中に含むことがより好ましい。これにより、ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性を向上させることができる。平均粒径が２ｎｍ以上１００ｎｍ以下である微粒子シリカと、平均粒径が１００ｎｍ超過のシリカをともに熱硬化性樹脂組成物（Ｐ）中に含むことが、ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性を向上させるうえで好ましい態様の一例として挙げられる。
なお、フィラー（Ｂ）の平均粒径は、たとえばレーザー回折式粒度分布測定装置（ＨＯＲＩＢＡ社製、ＬＡ−５００）を用いて測定することが可能である。
なお、フィラー（Ｂ）の平均粒径は、たとえばレーザー回折式粒度分布測定装置（ＨＯＲＩＢＡ社製、ＬＡ−５００）を用いて測定することが可能である。
フィラー（Ｂ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して３０質量％以上であることが好ましく、５０質量％以上であることがより好ましい。フィラー（Ｂ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物（Ｐ）を用いて得られるソルダーレジスト層１０の耐熱性や耐湿性を効果的に向上させることができる。また、フィラーの含有量が上記下限値以上であれば、ソルダーレジスト層１０の線膨張率を低下させることができるとともに、その弾性率を向上させることができる。これにより、得られる半導体パッケージ１０２の反り低減に寄与することも可能である。一方で、フィラー（Ｂ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して９５質量％以下であることが好ましく、８５質量％以下であることがより好ましい。フィラー（Ｂ）の含有量を上記上限値以下とすることにより、ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性を向上させることが可能となる。
（シアネート樹脂（Ｃ））
熱硬化性樹脂組成物（Ｐ）は、たとえばシアネート樹脂（Ｃ）を含むことができる。これにより、ソルダーレジスト層１０の線膨張率を低下させることができるとともに、その弾性率および剛性の向上を図ることができる。また、得られる半導体装置の耐熱性や耐湿性の向上に寄与することも可能である。
シアネート樹脂（Ｃ）は、たとえばノボラック型シアネート樹脂；ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂などのビスフェノール型シアネート樹脂；ナフトールアラルキル型フェノール樹脂と、ハロゲン化シアンとの反応で得られるナフトールアラルキル型シアネート樹脂；ジシクロペンタジエン型シアネート樹脂；ビフェニルアルキル型シアネート樹脂から選択される一種または二種以上を含むことができる。これらの中でも、ソルダーレジスト層１０の低線膨張率化や、弾性率および剛性を向上させる観点からは、ノボラック型シアネート樹脂およびナフトールアラルキル型シアネート樹脂のうちの少なくとも一方を含むことがより好ましく、ノボラック型シアネート樹脂を含むことがとくに好ましい。
熱硬化性樹脂組成物（Ｐ）は、たとえばシアネート樹脂（Ｃ）を含むことができる。これにより、ソルダーレジスト層１０の線膨張率を低下させることができるとともに、その弾性率および剛性の向上を図ることができる。また、得られる半導体装置の耐熱性や耐湿性の向上に寄与することも可能である。
シアネート樹脂（Ｃ）は、たとえばノボラック型シアネート樹脂；ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂などのビスフェノール型シアネート樹脂；ナフトールアラルキル型フェノール樹脂と、ハロゲン化シアンとの反応で得られるナフトールアラルキル型シアネート樹脂；ジシクロペンタジエン型シアネート樹脂；ビフェニルアルキル型シアネート樹脂から選択される一種または二種以上を含むことができる。これらの中でも、ソルダーレジスト層１０の低線膨張率化や、弾性率および剛性を向上させる観点からは、ノボラック型シアネート樹脂およびナフトールアラルキル型シアネート樹脂のうちの少なくとも一方を含むことがより好ましく、ノボラック型シアネート樹脂を含むことがとくに好ましい。
シアネート樹脂（Ｃ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して３質量％以上であることが好ましく、５質量％以上であることがより好ましい。シアネート樹脂（Ｃ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物（Ｐ）を用いて形成されるソルダーレジスト層１０の線膨張率をより効果的に低下させることができるととともに、その弾性率を向上させることができる。また、ソルダーレジスト層１０と、基板２２、導電パターン２４、および封止樹脂４０との密着性や、導電パターン２４のソルダーレジスト層１０への埋め込み性の向上に寄与することができる。
一方、シアネート樹脂（Ｃ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して３０質量％以下であることが好ましく、２０質量％以下であることがより好ましい。シアネート樹脂（Ｃ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物（Ｐ）を用いて形成されるソルダーレジスト層１０の耐熱性や耐湿性の向上を図ることができる。
一方、シアネート樹脂（Ｃ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して３０質量％以下であることが好ましく、２０質量％以下であることがより好ましい。シアネート樹脂（Ｃ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物（Ｐ）を用いて形成されるソルダーレジスト層１０の耐熱性や耐湿性の向上を図ることができる。
（硬化促進剤（Ｄ））
熱硬化性樹脂組成物（Ｐ）は、たとえば硬化促進剤（Ｄ）を含むことができる。これにより、熱硬化性樹脂組成物（Ｐ）の硬化性を向上させることができる。
硬化促進剤（Ｄ）としては、エポキシ樹脂（Ａ）の硬化反応を促進させる硬化促進剤を用いることができ、その種類はとくに限定されない。本実施形態においては、硬化促進剤（Ｄ）として、たとえば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、オクチル酸亜鉛、ビスアセチルアセトナートコバルト（ＩＩ）、トリスアセチルアセトナートコバルト（ＩＩＩ）などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタンなどの３級アミン類、２−フェニル−４−メチルイミダゾール、２−エチル−４−エチルイミダゾール、２−フェニル−４−エチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール、２−フェニル−４，５−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸、およびオニウム塩化合物から選択される一種または二種以上を含むことができる。これらの中でも、硬化性をより効果的に向上させる観点からは、オニウム塩化合物を含むことがより好ましい。
熱硬化性樹脂組成物（Ｐ）は、たとえば硬化促進剤（Ｄ）を含むことができる。これにより、熱硬化性樹脂組成物（Ｐ）の硬化性を向上させることができる。
硬化促進剤（Ｄ）としては、エポキシ樹脂（Ａ）の硬化反応を促進させる硬化促進剤を用いることができ、その種類はとくに限定されない。本実施形態においては、硬化促進剤（Ｄ）として、たとえば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、オクチル酸亜鉛、ビスアセチルアセトナートコバルト（ＩＩ）、トリスアセチルアセトナートコバルト（ＩＩＩ）などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタンなどの３級アミン類、２−フェニル−４−メチルイミダゾール、２−エチル−４−エチルイミダゾール、２−フェニル−４−エチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール、２−フェニル−４，５−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸、およびオニウム塩化合物から選択される一種または二種以上を含むことができる。これらの中でも、硬化性をより効果的に向上させる観点からは、オニウム塩化合物を含むことがより好ましい。
硬化促進剤（Ｄ）として用いられるオニウム塩化合物は、とくに限定されないが、たとえば下記一般式（２）で表される化合物を用いることができる。
硬化促進剤（Ｄ）の含有量は、たとえば熱硬化性樹脂組成物（Ｐ）の全固形分に対して０．１質量％以上であることが好ましく、０．３質量％以上であることがより好ましい。硬化促進剤（Ｄ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物（Ｐ）の硬化性をより効果的に向上させることができる。
一方、硬化促進剤（Ｄ）の含有量は、たとえば、熱硬化性樹脂組成物（Ｐ）の全固形分に対して１０質量％以下であることが好ましく、５質量％以下であることがより好ましい。硬化促進剤（Ｄ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物（Ｐ）の保存性を向上させることができる。
一方、硬化促進剤（Ｄ）の含有量は、たとえば、熱硬化性樹脂組成物（Ｐ）の全固形分に対して１０質量％以下であることが好ましく、５質量％以下であることがより好ましい。硬化促進剤（Ｄ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物（Ｐ）の保存性を向上させることができる。
（着色剤（Ｅ））
熱硬化性樹脂組成物（Ｐ）は、たとえば着色剤（Ｅ）を含むことができる。
着色剤（Ｅ）は、たとえば緑、赤、青、黄、および黒等の染料、顔料、および色素から選択される一種または二種以上を含む。これらの中でも、開口部２８の視認性等を向上させる観点から、緑色の着色剤を含むことがより好ましく、緑色染料を含むことがとくに好ましい。緑色の着色剤としては、たとえばアントラキノン系、フタロシアニン系、およびペリレン系等の公知の着色剤を一種または二種以上含むことができる。
熱硬化性樹脂組成物（Ｐ）は、たとえば着色剤（Ｅ）を含むことができる。
着色剤（Ｅ）は、たとえば緑、赤、青、黄、および黒等の染料、顔料、および色素から選択される一種または二種以上を含む。これらの中でも、開口部２８の視認性等を向上させる観点から、緑色の着色剤を含むことがより好ましく、緑色染料を含むことがとくに好ましい。緑色の着色剤としては、たとえばアントラキノン系、フタロシアニン系、およびペリレン系等の公知の着色剤を一種または二種以上含むことができる。
着色剤（Ｅ）の含有量は、たとえば、熱硬化性樹脂組成物（Ｐ）の全固形分に対して０．０５質量％以上であることが好ましく、０．１質量％以上であることがより好ましい。着色剤（Ｅ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物（Ｐ）を用いて得られるソルダーレジスト層１０の開口部２８の視認性や隠蔽性をより効果的に向上させることができる。
一方、着色剤（Ｅ）の含有量は、たとえば、熱硬化性樹脂組成物（Ｐ）の全固形分に対して５質量％以下であることが好ましく、３質量％以下であることがより好ましい。着色剤（Ｅ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物（Ｐ）の硬化性等をより効果的に向上させることが可能となる。
一方、着色剤（Ｅ）の含有量は、たとえば、熱硬化性樹脂組成物（Ｐ）の全固形分に対して５質量％以下であることが好ましく、３質量％以下であることがより好ましい。着色剤（Ｅ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物（Ｐ）の硬化性等をより効果的に向上させることが可能となる。
（その他の成分）
熱硬化性樹脂組成物（Ｐ）には、上記各成分以外に、必要に応じてカップリング剤、レベリング剤、硬化剤、感光剤、消泡剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、およびイオン捕捉剤等から選択される一種または二種以上の添加物を添加してもよい。
カップリング剤としては、たとえば、エポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤などのシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤などが挙げられる。
レベリング剤としては、アクリル系共重合物等が挙げられる。
硬化剤としては、たとえばフェノール樹脂等のフェノール系硬化剤、ナフトール型ノボラック樹脂等のナフトール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、イミダゾール系硬化剤、酸無水物系硬化剤又はこれらのエポキシアダクトやマイクロカプセル化した化合物、シアネートエステル樹脂等が挙げられる。中でもフェノール系硬化剤やナフトール系硬化剤が好ましい。
感光剤としては、たとえば感光性ジアゾキノン化合物が挙げられる。
また、熱硬化性樹脂組成物（Ｐ）は、ほかに、基板２２とソルダーレジスト層１０との密着性向上、および封止樹脂４０とソルダーレジスト層１０との密着性向上の観点から、ポリビニルアセタール樹脂を含んでも良い。ポリビニルアセタール樹脂としては、たとえば、ポリビニルブチラール樹脂やポリビニルアセトアセタール樹脂などが挙げられる。
熱硬化性樹脂組成物（Ｐ）には、上記各成分以外に、必要に応じてカップリング剤、レベリング剤、硬化剤、感光剤、消泡剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、およびイオン捕捉剤等から選択される一種または二種以上の添加物を添加してもよい。
カップリング剤としては、たとえば、エポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤などのシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤などが挙げられる。
レベリング剤としては、アクリル系共重合物等が挙げられる。
硬化剤としては、たとえばフェノール樹脂等のフェノール系硬化剤、ナフトール型ノボラック樹脂等のナフトール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、イミダゾール系硬化剤、酸無水物系硬化剤又はこれらのエポキシアダクトやマイクロカプセル化した化合物、シアネートエステル樹脂等が挙げられる。中でもフェノール系硬化剤やナフトール系硬化剤が好ましい。
感光剤としては、たとえば感光性ジアゾキノン化合物が挙げられる。
また、熱硬化性樹脂組成物（Ｐ）は、ほかに、基板２２とソルダーレジスト層１０との密着性向上、および封止樹脂４０とソルダーレジスト層１０との密着性向上の観点から、ポリビニルアセタール樹脂を含んでも良い。ポリビニルアセタール樹脂としては、たとえば、ポリビニルブチラール樹脂やポリビニルアセトアセタール樹脂などが挙げられる。
（溶剤）
熱硬化性樹脂組成物（Ｐ）は、たとえば、溶剤を含むことができる。
溶剤としては、たとえばアセトン、メチルエチルケトン、メチルイソブチルケトン、トルエン、キシレン、酢酸エチル、酢酸ブチル、乳酸ブチル、テトラメチルベンゼン、エチレングリコールモノエチルエーテル、シクロヘキサン、ヘプタン、シクロヘキサン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系、アニソール、およびＮ−メチルピロリドン等の有機溶剤から選択される一種または二種以上を含むことができる。
熱硬化性樹脂組成物（Ｐ）は、たとえば、溶剤を含むことができる。
溶剤としては、たとえばアセトン、メチルエチルケトン、メチルイソブチルケトン、トルエン、キシレン、酢酸エチル、酢酸ブチル、乳酸ブチル、テトラメチルベンゼン、エチレングリコールモノエチルエーテル、シクロヘキサン、ヘプタン、シクロヘキサン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系、アニソール、およびＮ−メチルピロリドン等の有機溶剤から選択される一種または二種以上を含むことができる。
熱硬化性樹脂組成物（Ｐ）がワニス状である場合において、ワニス中の熱硬化性樹脂組成物（Ｐ）の固形分含有量は、たとえば３０質量％以上８０質量％以下であることが好ましく、４０質量％以上７０質量％以下であることがより好ましい。これにより、作業性や成膜性に非常に優れた熱硬化性樹脂組成物（Ｐ）が得られる。なお、ワニス状の熱硬化性樹脂組成物（Ｐ）は、たとえば、上述の各成分を、超音波分散方式、高圧衝突式分散方式、高速回転分散方式、ビーズミル方式、高速せん断分散方式、および自転公転式分散方式などの各種混合機を用いて溶剤中に溶解、混合、撹拌することにより調製することができる。
本実施形態に係る熱硬化性樹脂組成物（Ｐ）は、ほかに、たとえば、ガラス繊維基材等の繊維基材や紙基材を含んでもよい。これにより、ソルダーレジスト層１０の剛性を向上させることができ、配線基板２０の反りが抑えられる。
熱硬化性樹脂組成物（Ｐ）がフィルム状である場合には、熱硬化性樹脂組成物（Ｐ）を用いて得られる樹脂膜として、このフィルム状熱硬化性樹脂組成物（Ｐ）をそのまま用いることができる。一方で、熱硬化性樹脂組成物（Ｐ）がワニス状である場合には、このワニス状熱硬化性樹脂組成物（Ｐ）を成膜して得られた熱硬化性樹脂膜に対し、溶剤除去処理を行った樹脂膜を、熱硬化性樹脂組成物（Ｐ）を用いて得られる樹脂膜として使用することができる。この溶剤除去処理は、熱硬化性樹脂膜の溶剤含有率が熱硬化性樹脂膜全体に対して５質量％以下となる条件で行われる。また、溶剤除去処理後の熱硬化性樹脂膜は、１７０℃、２分の熱処理前後における重量変化率が５質量％以下となる。本実施形態においては、たとえば１００〜１６０℃、５分〜６０分の条件で溶剤除去処理を行うことができる。
なお、本発明は前述の実施形態に限定されない。本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以下、本発明の具体的な実施例について説明する。なお、本発明はこれに限定されない。
１．配線基板の製造
（実施例１）
［１］熱硬化性樹脂組成物（Ｐ）の調整
エポキシ樹脂（Ａ）としてナフタレン骨格を有するエポキシ樹脂（ＤＩＣ Ｃｏｒｐｏｒａｔｉｏｎ製、ＳＢＭ−０１５０）１３．３重量部、フィラー（Ｂ）として、平均粒径Ｄ５０が２μｍの球状シリカ（Ａｄｍａｔｅｃｈｓ ＣＯ．， ＬＴＤ．製、ＳＣ４０５０−ＫＮＲ）６４．６重量部および平均粒径Ｄ５０が０．０５μｍの球状シリカ（Ａｄｍａｔｅｃｈｓ ＣＯ．， ＬＴＤ．製、Ａｄｍａｎａｎｏ）７重量部、シアネート樹脂（Ｃ）としてフェノールノボラック型シアネート樹脂（Ｌｏｎｚａ Ｊａｐａｎ ＬＴＤ．製、ＰＴ３０）１３．４重量部、硬化促進剤（Ｄ）としてテトラフェニルホスホニウムのビス（ナフタレン−２，３−ジオキシ）フェニルシリケート付加物０．６重量部、着色剤（Ｅ）として緑色染料（Ｎｉｐｐｏｎ Ｋａｙａｋｕ ＣＯ．， ＬＴＤ．製、Ｋａｙａｓｅｔ Ｇｒｅｅｎ Ａ−Ｂ）０．４重量部、カップリング剤（Ｍｏｍｅｎｔｉｖｅ Ｐｅｒｆｏｒｍａｎｃｅ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．製、Ａ−１８７）０．４重量部、およびレべリング剤（ＢＹＫ−Ｃｈｅｍｉｅ Ｊａｐａｎ Ｋ．Ｋ．製、ＢＹＫ−３６１Ｎ）０．３重量部を、メチルエチルケトン中で溶解させて、混合液を得た。この混合液を、高速攪拌装置を用いて１時間攪拌することにより、ワニス状の熱硬化性樹脂組成物（Ｐ）を得た。
１．配線基板の製造
（実施例１）
［１］熱硬化性樹脂組成物（Ｐ）の調整
エポキシ樹脂（Ａ）としてナフタレン骨格を有するエポキシ樹脂（ＤＩＣ Ｃｏｒｐｏｒａｔｉｏｎ製、ＳＢＭ−０１５０）１３．３重量部、フィラー（Ｂ）として、平均粒径Ｄ５０が２μｍの球状シリカ（Ａｄｍａｔｅｃｈｓ ＣＯ．， ＬＴＤ．製、ＳＣ４０５０−ＫＮＲ）６４．６重量部および平均粒径Ｄ５０が０．０５μｍの球状シリカ（Ａｄｍａｔｅｃｈｓ ＣＯ．， ＬＴＤ．製、Ａｄｍａｎａｎｏ）７重量部、シアネート樹脂（Ｃ）としてフェノールノボラック型シアネート樹脂（Ｌｏｎｚａ Ｊａｐａｎ ＬＴＤ．製、ＰＴ３０）１３．４重量部、硬化促進剤（Ｄ）としてテトラフェニルホスホニウムのビス（ナフタレン−２，３−ジオキシ）フェニルシリケート付加物０．６重量部、着色剤（Ｅ）として緑色染料（Ｎｉｐｐｏｎ Ｋａｙａｋｕ ＣＯ．， ＬＴＤ．製、Ｋａｙａｓｅｔ Ｇｒｅｅｎ Ａ−Ｂ）０．４重量部、カップリング剤（Ｍｏｍｅｎｔｉｖｅ Ｐｅｒｆｏｒｍａｎｃｅ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．製、Ａ−１８７）０．４重量部、およびレべリング剤（ＢＹＫ−Ｃｈｅｍｉｅ Ｊａｐａｎ Ｋ．Ｋ．製、ＢＹＫ−３６１Ｎ）０．３重量部を、メチルエチルケトン中で溶解させて、混合液を得た。この混合液を、高速攪拌装置を用いて１時間攪拌することにより、ワニス状の熱硬化性樹脂組成物（Ｐ）を得た。
［２］構造体の準備
まず、厚さが２４０μｍのコア基材（ＳＵＭＩＴＯＭＯ ＢＡＫＥＬＩＴＥ ＣＯ．， ＬＴＤ．製、ＬαＺ−４７８５ＴＨ−Ｇ）の両面に、厚さが１２μｍの銅箔を積層してなる両面銅張積層板を準備した。次に、この銅張積層板の銅箔にエッチング処理を行い、両面に導体パターンが形成された回路基板を得た。次に、回路基板の一方の面に、導体パターンを覆うようにしてワニス状の熱硬化性樹脂組成物（Ｐ）を付与した後、１５０℃で１０分間乾燥させることにより、回路基板の一方の面に厚さが４０μｍのソルダーレジスト層を形成した。また、同様にして、回路基板の他方の面に厚さが４０μｍのソルダーレジスト層を形成した。これにより、図２（ｂ）に示すような構造体を得た。
まず、厚さが２４０μｍのコア基材（ＳＵＭＩＴＯＭＯ ＢＡＫＥＬＩＴＥ ＣＯ．， ＬＴＤ．製、ＬαＺ−４７８５ＴＨ−Ｇ）の両面に、厚さが１２μｍの銅箔を積層してなる両面銅張積層板を準備した。次に、この銅張積層板の銅箔にエッチング処理を行い、両面に導体パターンが形成された回路基板を得た。次に、回路基板の一方の面に、導体パターンを覆うようにしてワニス状の熱硬化性樹脂組成物（Ｐ）を付与した後、１５０℃で１０分間乾燥させることにより、回路基板の一方の面に厚さが４０μｍのソルダーレジスト層を形成した。また、同様にして、回路基板の他方の面に厚さが４０μｍのソルダーレジスト層を形成した。これにより、図２（ｂ）に示すような構造体を得た。
［３］レジストマスクの形成
上記のようにして得られた構造体の一方のソルダーレジスト層上に、感光性アクリル樹脂を含有するフォトレジスト液を付与した後、乾燥させた。これにより、構造体の一方側のソルダーレジスト層上に厚さが２５μｍのフォトレジストフィルムを形成した。また、同様にして、構造体の他方のソルダーレジスト層上に厚さが２５μｍのフォトレジストフィルムを形成した。
次に、各フォトレジストフィルムに対して、露光、現像処理を行って、ソルダーレジスト層に形成すべき開口部に対応する開口パターンを形成した。このようにして、各ソルダーレジスト層上にレジストマスクを形成した。
上記のようにして得られた構造体の一方のソルダーレジスト層上に、感光性アクリル樹脂を含有するフォトレジスト液を付与した後、乾燥させた。これにより、構造体の一方側のソルダーレジスト層上に厚さが２５μｍのフォトレジストフィルムを形成した。また、同様にして、構造体の他方のソルダーレジスト層上に厚さが２５μｍのフォトレジストフィルムを形成した。
次に、各フォトレジストフィルムに対して、露光、現像処理を行って、ソルダーレジスト層に形成すべき開口部に対応する開口パターンを形成した。このようにして、各ソルダーレジスト層上にレジストマスクを形成した。
［４］開口部の形成
次に、レジストマスクを介して、構造体の各ソルダーレジスト層に対してサンドブラスト処理を行い、導電パターンの一部（複数のランド）を露出させる複数の開口部を形成した。なお、サンドブラスト処理は、研磨材として平均粒子径（Ｄ５０）が３μｍのＳｉＣビーズを用いて、ブラスト圧０．１５ＭＰａにて行った。また、サンドブラスト処理により研磨された開口部の平均深さは、３０μｍ程度であった。
その後、水酸化ナトリウムを含有するアルカリ水溶液を用いて、各ソルダーレジスト層からレジストマスクを除去し、図３（ｂ）に示すように、ソルダーレジスト層に６つ以上の開口部が形成された配線基板を得た。
次に、レジストマスクを介して、構造体の各ソルダーレジスト層に対してサンドブラスト処理を行い、導電パターンの一部（複数のランド）を露出させる複数の開口部を形成した。なお、サンドブラスト処理は、研磨材として平均粒子径（Ｄ５０）が３μｍのＳｉＣビーズを用いて、ブラスト圧０．１５ＭＰａにて行った。また、サンドブラスト処理により研磨された開口部の平均深さは、３０μｍ程度であった。
その後、水酸化ナトリウムを含有するアルカリ水溶液を用いて、各ソルダーレジスト層からレジストマスクを除去し、図３（ｂ）に示すように、ソルダーレジスト層に６つ以上の開口部が形成された配線基板を得た。
（実施例２〜６）
サンドブラスト処理の研磨材として、表１に示す材質およびＤ５０（μｍ）の研磨材を用いた以外は、前記実施例１と同様にして配線基板を得た。
サンドブラスト処理の研磨材として、表１に示す材質およびＤ５０（μｍ）の研磨材を用いた以外は、前記実施例１と同様にして配線基板を得た。
２．評価
２−１．開口部の形成時間
実施例１〜６において、一方のソルダーレジスト層にサンドブラスト処理を行った際に、導電パターンのランドが開口部から露出するまでの時間を、以下の基準にしたがって評価した。
Ａ：全てのランドが開口部に露出するまでの時間が１０秒以下
Ｂ：全てのランドが開口部に露出するまでの時間が１０秒超２０秒以下
Ｃ：全てのランドが開口部に露出するまでの時間が２０秒超３０秒以下
Ｄ：全てのランドが開口部に露出するまでの時間が３０秒超
２−１．開口部の形成時間
実施例１〜６において、一方のソルダーレジスト層にサンドブラスト処理を行った際に、導電パターンのランドが開口部から露出するまでの時間を、以下の基準にしたがって評価した。
Ａ：全てのランドが開口部に露出するまでの時間が１０秒以下
Ｂ：全てのランドが開口部に露出するまでの時間が１０秒超２０秒以下
Ｃ：全てのランドが開口部に露出するまでの時間が２０秒超３０秒以下
Ｄ：全てのランドが開口部に露出するまでの時間が３０秒超
２−２．開口部の加工精度
実施例１〜６において、サンドブラスト処理により形成された各開口部の加工精度を、以下の基準にしたがって評価した。
Ａ：全ての開口部において、ソルダーレジスト層のランド上面に存在する部分が完全に除去されるとともに、ソルダーレジスト層のランドの側方に存在する部分が残存している。
Ｂ：複数の開口部のうち、１つまたは２つの開口部において、ランド上面にソルダーレジスト層の一部が残存している、またはランドの周囲にコア基材が露出している。
Ｃ：複数の開口部のうち、３つ以上の開口部において、ランド上面にソルダーレジスト層の一部が残存している、またはランドの周囲にコア基材が露出している。
Ｄ：複数の開口部のうち、３つ以上の開口部において、ランド上面にソルダーレジスト層の一部が残存しているとともに、ランドの周囲にコア基材が露出している。
上記２−１および上記２−２の評価結果を表１に示す。
実施例１〜６において、サンドブラスト処理により形成された各開口部の加工精度を、以下の基準にしたがって評価した。
Ａ：全ての開口部において、ソルダーレジスト層のランド上面に存在する部分が完全に除去されるとともに、ソルダーレジスト層のランドの側方に存在する部分が残存している。
Ｂ：複数の開口部のうち、１つまたは２つの開口部において、ランド上面にソルダーレジスト層の一部が残存している、またはランドの周囲にコア基材が露出している。
Ｃ：複数の開口部のうち、３つ以上の開口部において、ランド上面にソルダーレジスト層の一部が残存している、またはランドの周囲にコア基材が露出している。
Ｄ：複数の開口部のうち、３つ以上の開口部において、ランド上面にソルダーレジスト層の一部が残存しているとともに、ランドの周囲にコア基材が露出している。
上記２−１および上記２−２の評価結果を表１に示す。
表１から明らかなように、実施例１〜６では、ソルダーレジスト層に形成された開口部の深さや形状が高い精度で制御されており、また、このような開口部を短時間で形成することができた。
３．配線基板の製造
（実施例７〜１１）
各ソルダーレジスト層上に形成するレジストマスク（フォトレジストフィルム）の材質および厚さ、サンドブラスト処理の研磨材の種類を、表２に示すようにした以外は、前記実施例１と同様にして配線基板を得た。
（実施例７〜１１）
各ソルダーレジスト層上に形成するレジストマスク（フォトレジストフィルム）の材質および厚さ、サンドブラスト処理の研磨材の種類を、表２に示すようにした以外は、前記実施例１と同様にして配線基板を得た。
４．評価
４−１．耐ブラスト性
実施例７〜１１で得られた各配線基板について、ソルダーレジスト層の上面を目視で観察し、開口部が形成された領域以外の領域（保護領域）の状態を、以下の基準にしたがって評価した。
Ａ：ソルダーレジスト層の保護領域に、欠け、またはクラックが全くない。
Ｂ：ソルダーレジスト層の保護領域に、欠け、またはクラックが１または２箇所見られた。
Ｃ：ソルダーレジスト層の保護領域に、欠け、またはクラックが３または４箇所見られた。
Ｄ：ソルダーレジスト層の保護領域に、欠け、またはクラックが５箇所以上見られた。
上記４−１の評価結果を表２に示す。なお、表２中、「Ａｃ」は感光性アクリル樹脂であり、「Ｕｒ」は感光性ウレタン樹脂である。
４−１．耐ブラスト性
実施例７〜１１で得られた各配線基板について、ソルダーレジスト層の上面を目視で観察し、開口部が形成された領域以外の領域（保護領域）の状態を、以下の基準にしたがって評価した。
Ａ：ソルダーレジスト層の保護領域に、欠け、またはクラックが全くない。
Ｂ：ソルダーレジスト層の保護領域に、欠け、またはクラックが１または２箇所見られた。
Ｃ：ソルダーレジスト層の保護領域に、欠け、またはクラックが３または４箇所見られた。
Ｄ：ソルダーレジスト層の保護領域に、欠け、またはクラックが５箇所以上見られた。
上記４−１の評価結果を表２に示す。なお、表２中、「Ａｃ」は感光性アクリル樹脂であり、「Ｕｒ」は感光性ウレタン樹脂である。
表２から明らかなように、実施例７〜１１では、ソルダーレジスト層の保護領域に欠けや、クラックがほとんど確認されなかった。この結果から、サンドブラスト処理の際に、ソルダーレジスト層の保護領域は、レジストマスクによって十分に保護されていると言える。特に、実施例７〜１１では、比較的薄いレジストマスクを用いているが、サンドブラストの研磨材の粒径（Ｄ５０）を調整することにより、ソルダーレジスト層の保護領域を保護することができる。また、感光性ウレタン樹脂よりも耐久性に若干劣るものの、安価かつ成形性の良好な感光性アクリル樹脂を用いた場合でも、ソルダーレジスト層の保護領域を保護することができる。
１０ ソルダーレジスト層
１０２ 半導体パッケージ
１１０ 凹部
１２ 剥離フィルム
１２０ フィラー
２０ 配線基板
２２ 基板
２４ 導電パターン
２４２ ライン
２４４ ランド
２４６ めっき膜
２８ 開口部
３０ ハンダバンプ（半田ボール）
４０ 封止樹脂
５０ ボンディングワイヤ
６０ 半導体素子
６２ ダイアタッチ材
７０ 電子装置
７１０ マザーボード
７１２ 導電パターン
７１４ 導電部
７１６ 接続部
７２０ 電子部品
１０００ 構造体
１０２ 半導体パッケージ
１１０ 凹部
１２ 剥離フィルム
１２０ フィラー
２０ 配線基板
２２ 基板
２４ 導電パターン
２４２ ライン
２４４ ランド
２４６ めっき膜
２８ 開口部
３０ ハンダバンプ（半田ボール）
４０ 封止樹脂
５０ ボンディングワイヤ
６０ 半導体素子
６２ ダイアタッチ材
７０ 電子装置
７１０ マザーボード
７１２ 導電パターン
７１４ 導電部
７１６ 接続部
７２０ 電子部品
１０００ 構造体
Claims (11)
- 少なくとも１つの表面に導電パターンを有する基板と、前記導電パターンを覆うように前記基板に積層されたソルダーレジスト層とを有する構造体を準備する工程と、
前記ソルダーレジスト層に、前記導電パターンの一部を露出させる開口部を形成する工程と、
をこの順に含み、
前記開口部を形成する工程は、前記ソルダーレジスト層の前記開口部を形成すべき領域にサンドブラスト処理を行うプロセスを含む、配線基板の製造方法。 - 前記サンドブラスト処理が、マイクロブラスト処理である、請求項１に記載の配線基板の製造方法。
- 前記サンドブラスト処理において使用する粒子の平均粒子径（Ｄ５０）が、１μｍ以上２５μｍ以下である、請求項１または２に記載の配線基板の製造方法。
- 前記ソルダーレジスト層の前記開口部を規定する側壁部分と前記導電パターンの前記開口部に露出する部分とに対してデスミア処理を行う工程を、さらに含む請求項１に記載の配線基板の製造方法。
- 前記デスミア処理を行う工程では、前記構造体を、膨潤液に浸漬させた後、４５℃以上９５℃以下の過マンガン酸カリウム水溶液に浸漬させる、請求項４に記載の配線基板の製造方法。
- 前記開口部を形成する工程後において、前記開口部の開口面積が、前記ソルダーレジスト層の前記導電パターンと反対側の面から前記導電パターンに向かって減少している請求項１に記載の配線基板の製造方法。
- 前記開口部を形成する工程後において、
前記露出した導電パターンの表面にめっき膜を形成する工程と、
前記ソルダーレジスト層の表面および前記めっき膜の表面をプラズマ処理する工程とをこの順に含む、請求項１に記載の配線基板の製造方法。 - 前記めっき膜上に、ハンダバンプまたは、ボンディングワイヤの端部を溶融して接続させる工程をさらに含む、請求項７に記載の配線基板の製造方法。
- 少なくとも１つの表面に導電パターンを有する基板と、前記導電パターンを覆うように前記基板に積層されたソルダーレジスト層とを有する構造体を準備する工程と、
前記ソルダーレジスト層に、前記導電パターンの一部を露出させる開口部を形成する工程と、
前記露出した導電パターン上に、ハンダバンプまたは、ボンディングワイヤの端部を溶融して融着させる工程と、
をこの順に含み、
前記開口部を形成する工程は、前記ソルダーレジスト層の前記開口部を形成すべき領域にサンドブラスト処理を行うプロセスを含む、半導体パッケージの製造方法。 - 前記ソルダーレジスト層の前記開口部を規定する側壁部分と前記導電パターンの前記開口部に露出する部分とに対してデスミア処理を行う工程をさらに含む、請求項９に記載の半導体パッケージの製造方法。
- 前記露出した導電パターンの表面にめっき膜を形成する工程をさらに含む、請求項９または１０に記載の半導体パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014190828 | 2014-09-19 | ||
| JP2014190828 | 2014-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016066789A true JP2016066789A (ja) | 2016-04-28 |
Family
ID=55661999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015180837A Pending JP2016066789A (ja) | 2014-09-19 | 2015-09-14 | 配線基板の製造方法、および半導体パッケージの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2016066789A (ja) |
| KR (1) | KR20160034214A (ja) |
| TW (1) | TW201631673A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017212429A (ja) * | 2017-01-20 | 2017-11-30 | 住友ベークライト株式会社 | 樹脂シートおよび回路基板 |
| WO2018088345A1 (ja) * | 2016-11-11 | 2018-05-17 | 住友ベークライト株式会社 | 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102039711B1 (ko) * | 2018-03-13 | 2019-11-01 | 삼성전자주식회사 | 팬-아웃 부품 패키지 |
| CN108770226B (zh) * | 2018-05-15 | 2020-07-03 | 惠州市金百泽电路科技有限公司 | 一种线路板阻焊侧蚀位置渗金短路预防加工方法 |
| TWI745162B (zh) * | 2020-11-12 | 2021-11-01 | 力成科技股份有限公司 | 半導體封裝結構 |
-
2015
- 2015-09-14 JP JP2015180837A patent/JP2016066789A/ja active Pending
- 2015-09-16 TW TW104130584A patent/TW201631673A/zh unknown
- 2015-09-17 KR KR1020150131625A patent/KR20160034214A/ko unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018088345A1 (ja) * | 2016-11-11 | 2018-05-17 | 住友ベークライト株式会社 | 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 |
| JPWO2018088345A1 (ja) * | 2016-11-11 | 2018-11-08 | 住友ベークライト株式会社 | 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 |
| JP2017212429A (ja) * | 2017-01-20 | 2017-11-30 | 住友ベークライト株式会社 | 樹脂シートおよび回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201631673A (zh) | 2016-09-01 |
| KR20160034214A (ko) | 2016-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI494337B (zh) | 電路基板用環氧樹脂組成物，預浸體，積層板，樹脂片，印刷佈線板用積層基材，印刷佈線板及半導體裝置 | |
| JP7258453B2 (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置 | |
| JP2016066789A (ja) | 配線基板の製造方法、および半導体パッケージの製造方法 | |
| WO2017038713A1 (ja) | プリント配線板の製造方法、半導体装置の製造方法 | |
| US7981963B2 (en) | Insulation material of reactive elastomer, epoxy resin, curing agent and crosslinked rubber | |
| JP2012044216A (ja) | 配線基板及び半導体装置並びに配線基板の製造方法 | |
| JP6932475B2 (ja) | 有機樹脂基板の製造方法、有機樹脂基板および半導体装置 | |
| WO2018088345A1 (ja) | 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 | |
| JP7225553B2 (ja) | ソルダーレジスト形成用の樹脂シート | |
| JP6409390B2 (ja) | 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法 | |
| JP2020132646A (ja) | 樹脂組成物、それを用いたキャリア付樹脂膜、プリプレグ、積層板、プリント配線基板および半導体装置 | |
| JP6217870B2 (ja) | 構造体、配線基板および配線基板の製造方法 | |
| JP6439960B2 (ja) | 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ | |
| JP6107992B1 (ja) | 樹脂シート | |
| JP6413437B2 (ja) | 配線基板の製造方法、および半導体パッケージの製造方法 | |
| JP4385555B2 (ja) | インターポーザ、半導体パッケージおよびその製造方法 | |
| JP2019095719A (ja) | 配線基板の製造方法、半導体装置の製造方法 | |
| JP2017212400A (ja) | 樹脂シートおよび回路基板 | |
| TW201718798A (zh) | 樹脂片材及電子裝置 | |
| JP2011222943A (ja) | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 | |
| JP7240085B2 (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置 | |
| JP2019204974A (ja) | 有機樹脂基板の製造方法、有機樹脂基板および半導体装置 | |
| JP2019033205A (ja) | 配線基板の製造方法、半導体装置の製造方法 | |
| JP5353547B2 (ja) | 金属箔付きプリプレグ、積層板およびインターポーザ | |
| JP2017212429A (ja) | 樹脂シートおよび回路基板 |