JP2016063113A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2016063113A
JP2016063113A JP2014190931A JP2014190931A JP2016063113A JP 2016063113 A JP2016063113 A JP 2016063113A JP 2014190931 A JP2014190931 A JP 2014190931A JP 2014190931 A JP2014190931 A JP 2014190931A JP 2016063113 A JP2016063113 A JP 2016063113A
Authority
JP
Japan
Prior art keywords
ion
group
insulating film
charge storage
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014190931A
Other languages
English (en)
Inventor
繁樹 服部
Shigeki Hattori
繁樹 服部
宰 多田
Tsukasa Tada
宰 多田
勝哉 寺井
Katsuya Terai
勝哉 寺井
秀之 西沢
Hideyuki Nishizawa
秀之 西沢
鋼児 浅川
Kouji Asakawa
鋼児 浅川
福住　嘉晃
Yoshiaki Fukuzumi
嘉晃 福住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014190931A priority Critical patent/JP2016063113A/ja
Priority to TW104127681A priority patent/TWI573800B/zh
Priority to US14/842,312 priority patent/US9548373B2/en
Priority to CN201510552750.4A priority patent/CN105448929B/zh
Publication of JP2016063113A publication Critical patent/JP2016063113A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/371—Metal complexes comprising a group IB metal element, e.g. comprising copper, gold or silver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】優れた電荷保持特性を実現する不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体層１０と、制御ゲート電極１８と、半導体層１０と制御ゲート電極１８との間に設けられ、分子式（１）で記述される分子構造を含む有機分子２５を有する有機分子層１４と、を備える。

【選択図】図１

Description

本発明の実施形態は、不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置の低ビットコスト化を実現し、かつ、メモリ性能を上げる方法としては、メモリセルの寸法を微細化する方法が有力である。しかし、メモリセルの微細化は、技術的に困難になってきている。
そこで、電荷蓄積層に有機分子を使うことが提唱されている。有機分子は様々な分子構造や置換基を有機合成することが出来る。このため、所望の電気化学的性質を付与でき、その構成単位も小さいため、メモリセルの微細化を実現できる可能性がある。
電荷蓄積層に有機分子を使った不揮発性半導体記憶装置では、電荷保持特性の更なる向上が望まれる。
特表２００３−５１６６０２号公報
本発明が解決しようとする課題は、優れた電荷保持特性を実現する不揮発性半導体記憶装置を提供することにある。
実施形態の不揮発性半導体記憶装置は、半導体層と、制御ゲート電極と、前記半導体層と前記制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。

分子式（１）中のＭ（+）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオン、銀イオン、及び白金イオンの群から選ばれる正電荷を帯びた金属イオンである。ｏは、金属イオンの種類に応じて変わる１以上の整数である。Ｘ１〜Ｘ８の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
第１の実施形態の不揮発性半導体記憶装置のメモリセル部の断面図。 第１の実施形態の不揮発性半導体記憶装置のメモリセルアレイの回路図。 第１の実施形態の有機分子の説明図。 第１の実施形態の不揮発性半導体記憶装置のメモリセル部の拡大模式図。 第２の実施形態の不揮発性半導体記憶装置のメモリセル部の断面図。 第３の実施形態の不揮発性半導体記憶装置のメモリセル部の断面図。 第４の実施形態の不揮発性半導体記憶装置の３次元概念図。 図７のＸＹ断面図 図７のＸＺ断面図。 実施例と比較例の電荷保持特性を示す図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の相対的位置関係を示すために、「上」、「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
以下、図面を参照しつつ実施形態を説明する。
（第１の実施形態）
本実施形態の不揮発性半導体記憶装置は、半導体層と、制御ゲート電極と、半導体層と制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。

分子式（１）中のＭ（+）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオン、銀イオン、及び白金イオンの群から選ばれる正電荷を帯びた金属イオンである。ｏは、金属イオンの種類に応じて変わる１以上の整数である。Ｘ１〜Ｘ８の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
本実施形態の不揮発性半導体記憶装置は、半導体層と有機単分子層との間に設けられるトンネル絶縁膜と、有機分子層と制御ゲート電極との間に設けられるブロック絶縁膜を、更に備える。
本実施形態の半導体記憶装置は、トンネル絶縁膜とブロック絶縁膜の間に電荷蓄積層となる有機分子層を備える。そして、有機分子層を構成する有機分子の分子構造が、正電荷を帯びる金属錯体分子ユニットと、負電荷を帯びたカウンターイオンのイオン対構造で構成されるイオン対化合物を含む。
本実施形態の半導体記憶装置は、上記構成を備えることにより、金属錯体分子ユニットが、電子を保持した状態と保持しない状態との、２つの安定した状態を実現する。したがって、電子が電荷蓄積層に安定して保持される。よって、メモリセルの電荷保持特性（データリテンション特性）が向上する。
図１は、本実施形態の不揮発性半導体記憶装置のメモリセル部の断面図である。図２は本実施形態の不揮発性半導体記憶装置のメモリセルアレイの回路図である。本実施形態の不揮発性半導体記憶装置は、ＮＡＮＤ型の不揮発性半導体記憶装置である。
図２に示すように、例えば、ｍ×ｎ（ｍ、ｎは整数）個のフローティングゲート構造のトランジスタであるメモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、ＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎでメモリセルアレイが構成される。メモリセルアレイにおいては、列方向、及び、行方向にこれらのメモリセルトランジスタを配列することによって、マトリックス状に複数のメモリセルトランジスタが配置される。
メモリセルアレイにおいて、例えば、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、及び、選択ゲートトランジスタＳＴＳ１、ＳＴＤ１が直列接続されて、セルユニットであるＮＡＮＤストリング（メモリストリング）を構成している。
直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１１のソース領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＳ１のドレイン領域が接続されている。また、直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１ｎのドレイン領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＤ１のソース領域が接続されている。
選択ゲートトランジスタＳＴＳ２〜ＳＴＳｍ、メモリセルトランジスタＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎ、及び選択ゲートトランジスタＳＴＤ２〜ＳＴＤｍもそれぞれ同様に直列接続されて、ＮＡＮＤストリングを構成している。
選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍのソースには、共通のソース線ＳＬが接続される。メモリセルトランジスタＭＣ１１、ＭＣ２１、・・・・・、ＭＣｍ１、メモリセルトランジスタＭＣ１２、ＭＣ２２、・・・・・、ＭＣｍ２、・・・・・・メモリセルトランジスタＭＣ１ｎ、ＭＣ２ｎ、・・・・・、ＭＣｍｎのそれぞれが制御ゲート電極に印加される動作電圧を制御するワード線ＷＬ１〜ＷＬｎで接続されている。
また、選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍの共通の選択ゲート線ＳＧＳと、選択ゲートトランジスタＳＴＤ１〜ＳＴＤｍの共通の選択ゲート線ＳＧＤを備えている。
なお、図２のメモリセルアレイの周辺には、図示しないメモリセルアレイを制御する周辺回路が形成されている。
図１は、図２に示したメモリセルアレイ内の１つのメモリセル、例えば、図２中、点線で囲まれるメモリセルの断面を示している。本実施形態では、メモリセルのトランジスタが、電子をキャリアとするｎ型トランジスタである場合を例に説明する。
メモリセルは、例えば、ｐ型不純物を含むｐ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上のトンネル絶縁膜１２、トンネル絶縁膜１２上の有機分子層（電荷蓄積層）１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
ここで、電荷蓄積層１４はメモリセル情報として積極的に電荷を蓄積する機能を備える。そして、トンネル絶縁膜１２は、メモリセルの書き込み・消去時には、トンネリング現象により半導体層１０中のチャネル領域２４と電荷蓄積層１４との間での電子・正孔移動経路として機能する。また、読み出し時・待機時にはそのバリアハイトにより、チャネル領域２４と電荷蓄積層１４との間での電子・正孔移動を抑制する機能を備える。また、ブロック絶縁膜１６は、いわゆる電極間絶縁膜であり、電荷蓄積層１４と制御ゲート電極１８との間の電子・正孔の流れをブロックする機能を備えている。
半導体層１０には、シリコンの他にも、シリコンジャーマナイド、ゲルマニウム、又は化合物半導体等を適用することも可能である。
トンネル絶縁膜１２は、例えば酸化シリコン（ＳｉＯ２）膜である。トンネル絶縁膜１２の材料としては、例示した酸化シリコンに限定されることはなく、酸化アルミニウム等、その他の絶縁膜を適宜適用することが可能である。
トンネル絶縁膜１２は、厚い方が、絶縁性が高くなり、蓄積電荷がより逃げにくくなるが、厚すぎると不揮発性半導体記憶装置自体の膜厚が厚くなってしまい、望ましくない。そのため、トンネル絶縁膜１２は、１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましい。なお、上述の厚さは、全て物理膜厚である。
また、トンネル絶縁膜１２は積層膜でも構わない。例えば有機分子層１４を構成する有機分子がトンネル絶縁膜表面へ化学吸着することを促進するために材料を積層することも可能である。例えば、酸化シリコン膜と酸化アルミニウム膜との積層膜が適用可能である。
電荷蓄積層１４は、例えば、単分子膜で構成されている。電荷蓄積層１４は、メモリセルの微細化及び特性の安定化の観点から、単分子膜であることが望ましい。電荷蓄積層１４の厚さは、メモリセルを微細化する観点から２０ｎｍ以下であることが望ましい。
ブロック絶縁膜１６は、金属酸化物、例えば酸化ハフニウム（ＨｆＯ２）である。ブロック絶縁膜１６は、上述の酸化ハフニウム以外にも、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化シリコン、酸化ジルコニウム、酸化チタン等の金属酸化物が用いられる。
ブロック絶縁膜１６は、厚い方が、絶縁性が高くなり、蓄積電荷がより逃げにくくなるが、厚すぎると不揮発性半導体記憶装置自体の膜厚が厚くなってしまい、望ましくない。そのため、ブロック絶縁膜１６は、２０ｎｍ以下であることが望ましく、１０ｎｍ以下であることがより望ましい。
ブロック絶縁膜１６は、単層膜でも良く、積層膜でも良い。ブロック絶縁膜１６は、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される金属酸化膜である。
制御ゲート電極１８は、例えば不純物が導入されて導電性が付与された多結晶シリコンである。制御ゲート電極１８には、任意の導電材料を用いることができる。制御ゲート電極１８には、上述の多結晶シリコンの他にも、例えば、不純物が導入されて導電性が付与された非晶質シリコン等を用いることが可能である。また、制御ゲート電極１８には金属、合金、金属半導体化合物などが用いられてもかまわない。
そして、ソース領域２０とドレイン領域２２は、例えば、ｎ型不純物を含むｎ型拡散層で形成されている。
図３は、本実施形態の有機分子の説明図である。本実施形態の有機分子は、陽イオン（図３中の（＋）Ｉｏｎ））と陰イオン（図３中の（−）Ｉｏｎ））のイオン対構造を有するイオン対化合物を含む。本実施形態の有機分子は、金属錯体分子ユニットを陽イオンとして備える。また、金属錯体ユニットの電荷を打消し、電気的中性の状態を保つカウンターイオンを陰イオンとして備える。
また、本実施形態の有機分子は、リンカー（図３中のＬ）と称される化学修飾基を含む。有機分子は、リンカーを介して、半導体層１０側又は制御ゲート電極１８側に化学結合する。
リンカーは、例えば、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基などが挙げられる。リンカーは、結合する材料によって結合形成のしやすさが異なるため、結合する材料によって最適なリンカーの化学構造が異なる。半導体材料や、金属酸化物などの絶縁膜は、例えばエーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基などが望ましい。有機合成の簡便さと、金属酸化物との化学反応性の観点からは、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、ホスホン酸エステル基が望ましく、特に金属酸化物が酸化アルミニウムの場合は、ホスホン酸エステル基がより望ましい。また、リンカーは、スペーサーとなるアルキル基、フェニル基などを構造中に含んでも構わない。
本実施形態の有機分子層１４は、下記分子式（１）で記述される分子構造を含む。

分子式（１）中のＭ（+）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオン、銀イオン、及び白金イオンの群から選ばれる正電荷を帯びた金属イオンである。分子式（１）中の「ｏ」は、金属イオンの種類に応じて変わる１以上の整数である。Ｘ１〜Ｘ８の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
分子式（１）で示されるように、Ｍ（+）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオン、銀イオン、及び白金イオンの群から選ばれる正電荷を帯びた金属イオンである。すなわち、金属錯体分子ユニットは、銅錯体、鉄錯体、ルテニウム錯体、コバルト錯体、イリジウム錯体、マンガン錯体、バナジウム錯体、チタン錯体、ジルコニウム錯体、銀錯体、又は白金錯体である。分子式（１）中、ｏは、金属イオンの種類に応じて変わる１以上の整数である。
また、金属錯体分子ユニットの配位子は、分子式（１）で示されるように、フェナトリンと称される分子構造を備える。フェナトリンは耐熱性に優れる。
分子式（１）で示されるように、カウンターイオンは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、又はテトラフルオロボロンイオンである。
また、分子式（１）中、Ｘ１〜Ｘ８の少なくともいずれか一つがリンカーである。リンカーは複数であっても構わない。
例えば、分子式（１）中のＸ１〜Ｘ８が、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基、又は、ヒドロキシル基、ヒドロキシシリル基、トリメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、ホスホン酸、スルホン酸、アミノ酸、カルボキシル基、チオール基、炭化水素で構成されるアルキル基、ハロゲン基、水素から選ばれる化学構造である。Ｘ１〜Ｘ８は、同一であっても異なっていても構わない。ただし、Ｘ１〜Ｘ８の少なくとも一つは、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基である。
また、分子式（１）中、Ｘ１とＸ８は、かさ高い方が立体障害を生じるために望ましい。立体障害を生じると、配位子の立***置が変化しにくくなる。このため、分子式（１）で示した金属錯体分子ユニットが、書き込みによって受け取った電荷を放出しにくくなる。電荷を放出しにくくなることは、不揮発性半導体記憶装置の記憶時間が長くなることを意味し、データリテンション特性が良くなることを意味する。そのため、Ｘ１とＸ８は、かさ高い置換基であることが望ましく、例えば、長鎖アルキル基である方が望ましい。なお、長鎖アルキル基の先端には、リンカーが結合していても構わない。
分子式（１）の分子では、金属錯体分子ユニットの金属イオンが電子を受け取り、或いは、放出することにより、分子構造が大きく変化する。金属イオンが電子を受け取り、或いは、放出することにより、ダイポールの大きな再配列が生ずる。このため、金属錯体分子ユニットが、電子を保持した状態と保持しない状態との、２つの安定した状態が存在することになる。また、金属イオンが電子を受け取り、或いは、放出することにより、カウンターイオンの配置も、２つの状態が安定する方向に再配置される。このため、更に、２つの状態が、一層安定化する。よって、電荷保持特性に優れた不揮発性半導体記憶装置が実現可能となる。
本実施形態の有機分子は、分子式（２）で記述される分子構造を含むことが望ましい。
分子式（２）中のＸ９〜Ｘ２４の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
分子式（２）では、金属錯体分子ユニットが、銅イオンを金属イオンとして含む銅錯体である。銅イオンは２価の正電荷を帯びた状態で安定に存在する。また、銅イオンは、電子を受け取りやすく、電子を受け取ることで１価の正電荷を帯びた状態で安定化する。銅イオンは、他の金属イオンと比較して、電荷交換が遅いため、不揮発性半導体記憶装置の電荷保持特性が向上する。
なお、金属イオンが２価の銅イオンの場合、フェナトリン配位子が２つ結合した状態、すなわち、分子式（１）のｏ＝２の状態で安定化する。
また、分子式（２）中、Ｘ９〜Ｘ２４の少なくともいずれか一つがリンカーである。リンカーは複数であっても構わない。
例えば、分子式（２）中のＸ９〜Ｘ２４が、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基、又は、ヒドロキシル基、ヒドロキシシリル基、トリメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、ホスホン酸、スルホン酸、アミノ酸、カルボキシル基、チオール基、炭化水素で構成されるアルキル基、ハロゲン基、水素から選ばれる化学構造である。Ｘ１〜Ｘ８は、同一であっても異なっていても構わない。ただし、Ｘ９〜Ｘ２４の少なくとも一つは、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基である
分子式（２）において、Ｘ９、Ｘ１６、Ｘ１７、及びＸ２４は、かさ高い置換基であることが望ましい。かさ高い置換基であることで、Ｘ９とＸ１６が、Ｘ１７とＸ２４と立体的にぶつかり、フェナントロリン配位子の立***置が変化しにくくなる。このため、書き込みにより受け取った電子を放出しにくくなる。かさ高い置換基とは、例えば、長鎖アルキル基などが考えられ、長鎖アルキル基の先端には、リンカーが結合していても構わない。
Ｘ１０〜Ｘ１５、Ｘ１８〜Ｘ２３は、有機合成が簡便となる観点から、水素であることが望ましい。また、Ｘ９、Ｘ１６、Ｘ１７、及びＸ２４の内の２つは、かさ高く、有機合成が簡便である観点から、メチル基であることが望ましく、残りの２つは、かさ高く、有機合成が簡便である観点から、基板と結合するリンカーであることが望ましい。
したがって、本実施形態の有機分子は、分子式（３）で記述される分子構造を有することが望ましい。
分子式（３）中のＬＸ、ＬＹは、の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
分子式（３）中のＬＸ、ＬＹが、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基、又は、ヒドロキシル基、ヒドロキシシリル基、トリメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、ホスホン酸、スルホン酸、アミノ酸、カルボキシル基、チオール基、炭化水素で構成されるアルキル基、ハロゲン基、水素から選ばれる化学構造であり、同一であっても異なっていても構わない。ただし、ＬＸ、ＬＹのいずれか一方は、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基である
分子式（３）中のＬＸ、ＬＹは、有機合成上の簡便さから、ホスホン酸エステル基であることが望ましい。また、スペーサーとなるアルキル基を含んでいることが望ましい。アルキル基を含むにより、不揮発性半導体記憶装置の書き込みにより受け取った電子を、元の位置に戻しにくくなる。
したがって、本実施形態の有機分子は、分子式（４）で記述される分子構造を有することが望ましい。
分子式（４）中の「ｐ」は０以上の整数である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
（−）Ｉｏｎは、金属イオンが電子を受け取り、或いは、放出することに伴う、（−）Ｉｏｎの配置変化を起こしやすくする観点と配置変化量を大きくする観点から、イオン半径が適度に大きいことが好ましい。この観点から、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、又はテトラフルオロボロンイオンであることが望ましい。更に、有機合成の容易性の観点から、（−）Ｉｏｎは、トリフレートイオンであることが望ましい。
分子式（４）中の「ｐ」は、スペーサーの長さを決める０以上の整数である。フェナントロリン配位子と、リンカーを介して結合した基板等との距離は離れている方が望ましい。このため、スペーサーの長い方が望ましい。しかし、スペーサーが長すぎると、有機合成が難しくなり、耐熱性が低下する。したがって、ｐ＝６であることが望ましい。
したがって、本実施形態の有機分子は、分子式（５）で記述される分子構造を有することが望ましい。
なお、分子の合成を容易にする観点からは、分子式（４）中のｐは、ｐ＝２であることが望ましい。したがって、本実施形態の有機分子は、分子式（６）で記述される分子構造を有することが望ましい。
また、分子式（４）、（５）、（６）は、有機分子がホスホン酸エステル基の一方をリンカーとする構造である。有機分子の２つのホスホン酸エステル基の双方をリンカーとする構造であっても構わない。この観点から、本実施形態の有機分子は、分子式（７）、（８）、（９）で記述される分子構造を有することが望ましい。
分子式（７）中のｐは０以上の整数である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
図４は、本実施形態の半導体記憶装置のメモリセル部の一例の拡大模式図である。電荷蓄積層１４に使われる有機分子の構造と吸着様式の詳細を示す図である。
電荷蓄積層１４は有機分子（電荷蓄積分子）２５で構成される。電荷蓄積分子２５は、メモリセルのデータとなる電荷を蓄積する機能を備える。図４に示すメモリセルの電荷蓄積分子２５は、上記分子式（５）で記述される分子構造を有する。
トンネル絶縁膜１２は、例えば、酸化シリコン膜と酸化アルミニウム膜の積層膜である。電荷蓄積分子２５のリンカーであるホスホン酸エステル基の一端が、トンネル絶縁膜１２の酸化アルミニウム膜の表面と化学結合し、電荷蓄積層１４を構成している。電荷蓄積層１４は、単分子膜である。
電荷蓄積分子２５は、次の分析方法で検出することができる。すなわち、質量分析装置（ＭＳ）、二次イオン質量分析計（ＳＩＭＳ）、核磁気共鳴装置（ＮＭＲ）、元素分析装置、赤外反射吸収分光法（ＩＲ−ＲＡＳ）、蛍光Ｘ線分析装置（ＸＲＦ）、Ｘ線光電子分光分析法（ＸＰＳ）、紫外可視分光光度計（ＵＶ−ｖｉｓ）、分光蛍光光度計（ＦＬ）などを用いて検出することができる。
電荷蓄積層１４の上に金属酸化物などの絶縁膜が形成されている場合は、例えば、アルゴンイオンを用いたスパッタ装置などで表面を削りながら分析する。あるいは、フッ化水素酸水溶液などにより、電荷蓄積層１４を金属酸化物などの絶縁膜と同時に溶解させて剥がし、その溶液を分析する。
また、上記スパッタ装置などにより表面を削って分析する方法では、削る方法として加熱処理しても良い。この場合、削った物質を含むガスは、活性炭などの別の物質に吸着させてから、そのガスが吸着した活性炭などの別の物質を分析して検出してもよい。また、上記フッ化水素酸水溶液などにより溶解させて剥がし、その溶液を分析する方法では、溶解させて剥がした物質を含む溶液を減圧、もしくは加熱処理して濃縮させてから分析して検出してもよい。
本実施形態のメモリセルの書き込み動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に正の電圧となるように電圧を印加し、電荷蓄積層１４に負電荷を蓄積する。制御ゲート電極１８が相対的に正の電圧となると、チャネル領域２４には、反転層が形成され電子が蓄積する。この電子がトンネル絶縁膜１２中を移動して電荷蓄積層１４の電荷蓄積分子に蓄積される。
この状態では、メモリセルのトランジスタの閾値が、電子が蓄積されていない状態に比較して高くなる。すなわち、トランジスタがオンしにくい状態となっている。この状態が、データ“０”が書き込まれた状態となる。
データの消去動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に負の電圧となるように電圧を印加する。制御ゲート電極１８と半導体層１０間の電界により、電荷蓄積層１４に蓄積されていた電子がトンネル絶縁膜１２中を移動して半導体層１０へと引き抜かれる。
この状態では、メモリセルのトランジスタの閾値が、データ“０”の状態に比較して低くなる。すなわち、トランジスタがオンしやすい状態となっている。この状態が、データ“１”となる。
データの読み出し時には、ソース領域２０とドレイン領域２２間に電圧を印加する。例えば、電子が蓄積されているデータ“０”の状態のときは、トランジスタの閾値が高いため、チャネル領域２４に反転層は形成されず、ソース・ドレイン間に電流が流れない。
一方、消去状態、すなわち、電荷が蓄積されていないデータ“１”の状態では、トランジスタの閾値が低いため、チャネル領域２４に反転層が形成され、ソース・ドレイン間に電流が流れる。このように、トランジスタの電流量を検知することにより、データ“０”であるかデータ“１”であるかを読み出すことが可能となる。
なお、データの書き込み動作を行った後、書き込みが十分に行われたか否かを確認するデータのベリファイ動作時には、読み出し動作時と同様の動作を行う。ソース領域２０とドレイン領域２２間に電圧を印加し、所望の電流が流れない場合には、再度データの書き込み動作を行う。
次に、本実施形態の半導体記憶装置の製造方法について説明する。
本実施形態の不揮発性半導体記憶装置の製造方法は、半導体層１０上にトンネル絶縁膜１２を形成し、上記トンネル絶縁膜１２上に電荷蓄積層１４を形成し、上記電荷蓄積層１４上にブロック絶縁膜１６を形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
例えば、単結晶シリコンの半導体層１０上に、トンネル絶縁膜１２を形成する。トンネル絶縁膜１２は、酸化シリコンの場合、例えば、シリコン基板を熱酸化炉に導入し、強制的に酸化させることによって形成できる。
また、トンネル絶縁膜１２は、ＡＬＤや、ＣＶＤや、スパッタなどの成膜装置によって、形成することも可能である。成膜する場合、成膜後の絶縁膜をＲａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ（ＲＴＡ）装置でアニールすることが望ましい。
次に、トンネル絶縁膜１２上に電荷蓄積層１４を形成する。
電荷蓄積層１４を形成する場合には、例えば以下の方法を適用出来る。
まず、電荷蓄積層１４を形成する下地となるトンネル絶縁膜１２の表面を、洗浄する。この洗浄には、例えば、硫酸と過酸化水素水の混合液（混合比は例えば２：１）による洗浄や、紫外光を絶縁膜表面に照射するＵＶ洗浄を用いることができる。
次に、分子式（１）の分子構造を有する電荷蓄積分子２５を準備する。下地に結合する前の状態の電荷蓄積分子２５を溶剤に溶かした溶液に、洗浄したトンネル絶縁膜１２の表面を浸す。そして、電荷蓄積分子２５のリンカーをトンネル絶縁膜１２の表面と反応させる。
下地に結合する前の状態の電荷蓄積分子２５とは、電荷蓄積分子２５のリンカーが下地と結合する前の水素化体、ハロゲン化体、メトキシ体、エトキシ体などであり、例えば、ヒドロキシ基、トリメトキシシリル基、ジメチルメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、カルボキシ基、スルホニル基、ホスホン酸基、ホスホン酸メチルエステル基、ホスホン酸エチルエステル基、アミノ基、チオール基であることが挙げられる。
溶剤としては、電荷蓄積分子２５の溶解度が高いものを用いることが考えられ、水、アセトン、トルエン、エタノール、メタノール、ヘキサン、シクロヘキサノン、ベンゼン、クロロベンゼン、キシレン、テトラヒドロフラン、ジメチルスルホキシド、Ｎ，Ｎ−ジメチルホルムアミド、アニソール、シクロヘキサノン、メトキシプロピオン酸メチルなどの有機溶媒などが適用可能である。場合によっては、水に溶解する電荷蓄積分子２５もあり、その場合は水を溶剤として用いることが可能である。また、これらの混合溶媒を溶剤として用いることも可能である。
溶剤に溶かす電荷蓄積分子２５の濃度は、薄すぎると反応時間が長くなり、濃すぎるとリンス作業により除去しなければならない余計な吸着分子が増加する。このため、適切な濃度にすることが望ましい。例えば、その濃度は、０．１ｍＭ〜１００ｍＭ程度にすることが望ましい。
また、このとき、洗浄したトンネル絶縁膜の表面と有機物の反応性を上げるため、触媒を添加してもよい。触媒としては、溶剤に溶ける酢酸、ギ酸、プロピオン酸、トリフルオロ酢酸、トリエチルアミン、アンモニアなどが用いられる。触媒の添加量は、多すぎると、有機物が溶媒中で自己反応して重合などの副反応を引き起こすため、少量にすることが望ましい。望ましくは、溶液の体積に対して、３％以下がよい。
絶縁膜の表面を、電荷蓄積分子２５の溶液に浸す時間は、十分に反応する程度の時間であることが望ましく、具体的には１分間以上待つことが望ましい。
その後、使用した溶剤に浸して超音波洗浄機を使用してリンスする。この作業は、余計に物理吸着した有機物を洗い流すため、最低でも溶剤を新しいものに入れ替えて２回以上を行なうことが望ましい。
次いでエタノールに浸して同様に、超音波洗浄機を使用してリンスする。
その後、窒素のエアーガンや、スピンコーターなどによって、溶剤を除去し、乾燥させる。これにより、電荷蓄積分子２５で構成された電荷蓄積層１４がトンネル絶縁膜１２上に形成される。電荷蓄積層１４は、電荷蓄積分子２５の自己組織化により単分子膜となる。
その後、例えば、酸化ハフニウム膜を電荷蓄積層１４上に堆積し、ブロック絶縁膜１６を形成する。
ブロック絶縁膜１６は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）や、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）や、スパッタなどの成膜装置によって形成できる。成膜装置は、有機分子で形成された電荷蓄積層１４が分解されない低ダメージの成膜装置が望ましく、例えば、サーマル式のＡＬＤ装置が望ましい。成膜後の絶縁膜は、ＲＴＡ装置でアニールすると、膜中の原子密度が上がるため望ましい。
その後、例えば、不純物がドープされた多結晶シリコン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成して、制御ゲート電極１８を形成する。その後、積層した膜をパターニングすることで、ゲート電極構造が形成される。
その後、例えば、制御ゲート電極１８をマスクにｎ型不純物をイオン注入して、ソース領域２０及びドレイン領域２２を形成する。このようにして、図１に示す不揮発性半導体記憶装置を製造することが可能となる。
以上のように、本実施形態によれば、電荷蓄積層１４に分子式（１）の分子構造を有する電荷蓄積分子２５を用いることで、優れた電荷保持特性を実現する不揮発性半導体記憶装置を実現することが可能となる。
（第２の実施形態）
本実施形態の不揮発性半導体記憶装置は、トンネル絶縁膜を備えず、電荷蓄積層が、トンネル絶縁膜の機能を備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図５は、本実施形態の不揮発性半導体記憶装置のメモリセル部の断面図である。
メモリセルは、例えば、ｎ型不純物を含むｎ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上の電荷蓄積層１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
本実施形態では、電荷蓄積層１４中の電荷蓄積分子２５がトンネル絶縁膜の機能を兼ね備える。本実施形態では、電荷蓄積分子２５が、半導体層１０に直接化学結合する。
第１の実施形態同様、電荷蓄積分子２５は、メモリセルのデータとなる電荷を蓄積する機能を備える。
そして、電荷蓄積分子２５のリンカーがアルキル鎖を含む、リンカーのアルキル鎖により半導体層１０との絶縁性を保つ機能が発現される。電荷蓄積分子２５は、例えば、上記分子式（４）又は（７）において、アルキル鎖部分の炭素数（ｐ）が６以上３０以下のアルキル鎖である。
アルキル鎖の炭素数は６以上３０以下であり、６以上２０以下であることがより望ましい。上記範囲を下回ると、絶縁耐性が劣化するおそれ、自己組織化単分子膜が形成しにくくなるおそれがあるからである。また、上記範囲を上回ると、膜厚が厚くなり微細化が難しくなるおそれがあるからである。
本実施形態の不揮発性半導体装置の製造方法は、半導体層１０上に、分子式（４）又は（７）の分子構造を有する電荷蓄積分子２５を含む電荷蓄積層１４を自己組織化により形成し、その電荷蓄積層１４上にブロック絶縁膜１６を形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
例えば、単結晶シリコンの半導体層（半導体基板）１０上に、電荷蓄積層１４を自己組織化により形成する。
半導体層１０上に、直接、電荷蓄積層１４を形成する以外は、第１の実施形態と同様である。
本実施形態によれば、第１の実施形態同様、優れた電荷保持特性を実現する不揮発性半導体記憶装置を実現することが可能となる。更に、酸化物等、無機物のトンネル絶縁膜にかえて、電荷蓄積層１４でトンネル絶縁膜の機能を実現する。したがって、メモリセル構造の物理膜厚を薄くすることが可能となる。よって、一層、微細なメモリセルを備えた不揮発性半導体記憶装置が実現される。また、無機物のトンネル絶縁膜の形成が不要となることで、製造プロセスの簡略化を実現することが可能となる。
なお、例えば、更に有機分子層１４の電荷蓄積分子２５の制御ゲート電極１８側に、アルキル鎖等を設けることで有機分子層１４にブロック絶縁膜の機能を持たせ、酸化物等、無機物のブロック絶縁膜１６を省略する構成とすることも可能である。
（第３の実施形態）
本実施形態の不揮発性半導体記憶装置は、トンネル絶縁膜と電荷蓄積層との間に導電層が形成されること以外は第１の実施形態と同様である。以下、第１の実施形態と重複する内容については、記述を省略する。
図６は、本実施形態の不揮発性半導体記憶装置のメモリセル部の断面図である。
メモリセルは、例えば、ｐ型不純物を含むｐ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上のトンネル絶縁膜１２、トンネル絶縁膜１２上の導電層３０、導電層３０上の電荷蓄積層１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
導電層３０は、電荷蓄積層１４に蓄積される電荷を均一に分散させる機能を備える。したがって、電荷蓄積層１４内にばらつきのない一定な電荷の濃度分布を与え、安定した動作が実現される。また、電荷蓄積層１４に蓄積される電荷の読み出し、書き込み効率を向上させる機能を備える。
導電層３０は、例えば、半導体膜、金属膜、あるいは、金属化合物膜である。例えば、不純物が導入されて導電性が付与された非晶質シリコンや多結晶シリコンを用いることが可能である。
本実施形態の場合、導電層３０上に電荷蓄積分子２５を自己組織化により結合させる。この際、導電層３０がシリコンであれば、電荷蓄積分子２５のリンカーとなる化学修飾基はシリルエーテル基であることが、結合を容易にさせる観点から望ましい。
本実施形態の不揮発性半導体記憶装置の製造方法は、半導体層１０上にトンネル絶縁膜１２を形成し、上記トンネル絶縁膜１２上に導電層３０を形成し、上記導電層３０上に、分子式（１）の分子構造を有する電荷蓄積分子２５を含む電荷蓄積層１４を形成し、上記電荷蓄積層１４上にブロック絶縁膜１６をＡＬＤ法により形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
導電層３０は、例えば、ＣＶＤ法、ＡＬＤ法、又は、スパッタ法等によってトンネル絶縁膜１２上に形成される。そして、導電層３０上に電荷蓄積層１４を形成する。
半導体層１０上にトンネル絶縁膜１２を形成し、導電層３０上に、電荷蓄積層１４を形成する以外は、第１の実施形態と同様である。
本実施形態によれば、第１の実施形態同様、優れた電荷保持特性を実現する不揮発性半導体記憶装置を実現することが可能となる。更に、動作が安定し、読み出し、書き込み特性に優れた不揮発性半導体記憶装置が実現される。
（第４の実施形態）
本実施形態の不揮発性半導体記憶装置は、絶縁層と制御ゲート電極とが交互に積層される積層体と、複数の制御ゲート電極に対向して設けられる半導体層と、半導体層と制御ゲート電極との間に設けられ、上記分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。
本実施形態の不揮発性半導体記憶装置は、３次元構造の装置である点で、第１の実施形態と異なっているが、第１の実施形態と重複する内容については記述を省略する。
図７は、本実施形態の不揮発性半導体記憶装置の３次元概念図である。図８は、図７のＸＹ断面図である。図９は、図７のＸＺ断面図である。
本実施形態の不揮発性半導体記憶装置は、例えば、シリコンの基板５０上に、絶縁層４４と制御ゲート電極１８が交互に複数積層される積層体６０を備えている。
そして、例えば、積層体６０の上面から最下層の制御ゲート電極層１８まで貫通する孔が設けられる。そして、その孔の側面にブロック絶縁膜１６が設けられ、ブロック絶縁膜１６の内面に電荷蓄積層１４が設けられる。
さらに、電荷蓄積層１４の内面にトンネル絶縁膜１２が設けられる。また、トンネル絶縁膜１２の内面に、柱状の半導体層１０が形成されている。なお、半導体層１０は必ずしも柱状でなくとも、例えば膜状であってもかまわない。
いいかえれば、複数の制御ゲート電極１８に対向して設けられる半導体層１０が設けられている。そして、半導体層１０と制御ゲート電極１８との間に、トンネル絶縁膜１２、電荷蓄積層１４、ブロック絶縁膜１６が設けられる。
図７、図９中、破線で囲まれる領域が１つのメモリセルである。メモリセルの構造としては、半導体層１０と制御ゲート電極１８の間に、トンネル絶縁膜１２、電荷蓄積層１４、ブロック絶縁膜１６が形成される構造となっている。
電荷蓄積層１４中の電荷蓄積分子２５は、分子式（１）で記述される分子構造を含む有機分子である。電荷蓄積分子２５は、分子式（１）中のリンカーを介して、半導体層１０側あるいは制御ゲート電極１８側のいずれに化学結合してもかまわない。例えば、電荷蓄積分子２５がリンカーによって、トンネル絶縁膜１２に化学結合する構成とすることも可能である。また、例えば、電荷蓄積分子２５がリンカーによって、ブロック絶縁膜１４に化学結合する構成とすることも可能である。
なお、本実施形態の３次元構造は、公知の３次元構造の不揮発性半導体記憶装置の製造方法を適用することで製造可能である。
本実施形態によれば、第１の実施形態同様、優れた電荷保持特性を実現する不揮発性半導体記憶装置を実現することが可能となる。更に、本実施形態によれば、メモリセルを３次元化することにより、メモリセルの集積度があがり、第１ないし第３の実施形態よりもさらに集積度の高い不揮発性半導体記憶装置を実現することが可能となる。
以下、実施例について説明する。
（実施例）
以下の方法で４端子のトランジスタ素子を作製した。
ｐ型のシリコン基板をフォトレジストでパターニングし、リンのイオンインプランテーションを行ない、ｎ型領域を形成した。次に、熱酸化炉でチャネル領域上に酸化シリコン膜を成膜した。酸化シリコン膜の膜厚は、膜厚測定の結果から、５ｎｍ程度であった。
酸化シリコン膜を形成した基板を、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ（ＡＬＤ）装置に導入し、酸化アルミニウム膜を１サイクルだけ成膜し、酸化シリコン膜と酸化アルミニウム膜との積層膜からなるトンネル絶縁膜を形成した。
トンネル絶縁膜を形成した基板は、ＵＶ洗浄機で１０分間、成膜した酸化アルミニウム膜の表面を照らし、洗浄した。洗浄した基板は、上記分子式（５）の分子構造を有する分子を０．５ｍＭの濃度で、０．２５ｍＭの水酸化テトラブチルアンモニウムを混ぜたメタノールに溶かした溶液に浸し、一昼夜放置した。
その後、溶液から基板を出し、純粋なメタノールの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行なった。なお、このメタノールによるリンス作業はメタノールを新しいものに置換し、計２回行なった。さらに、メタノールでリンスした基板を、純粋なエタノールの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行ない、エアーダスターを用いた乾燥させて、分子式（５）の分子構造を有する分子からなる電荷蓄積単分子膜を基板上に形成した。
次に、その基板をサーマル式のＡＬＤ装置に導入し、電荷蓄積単分子膜上に、１５０℃で酸化ハフニウムのブロック絶縁膜を成膜した。酸化ハフニウムのブロック絶縁膜の膜厚は１０ｎｍ程度とした。
次に、ＲＴＡ装置に導入し、３００℃で３０分間、３％のＨ２が混入したＮ２ガス雰囲気下でアニールしてから、酸化ハフニウム上に電子ビーム（ＥＢ）蒸着装置でニッケルを１００ｎｍ程度積層した。蒸着したニッケル膜は、フォトレジストでパターニングして、チャネル領域だけを残してゲート電極とした。
次に、チャネル領域につながるソース・ドレイン部をフォトレジストでパターニングして、バッファードフッ酸でウエットエッチングして、シリコン表面を出した。その表面にアルミニウムを１００ｎｍ程度蒸着して、ソース・ドレイン電極とした。また、基板の裏面をフッ酸でウエットエッチングして洗浄し、アルミニウムを２００ｎｍ程度蒸着して、基板電極とし、ゲート、ソース、ドレイン、基板の４端子からなるトランジスタ素子を作製した。
（比較例）
分子を用いず、トンネル膜上に直接、酸化ハフニウムのブロック膜を形成すること以外は、実施例と同様の方法で、トランジスタ素子を作製した。
実施例と比較例のトランジスタ素子のゲート電極に、１４Ｖの電圧を１００ｍｓの時間かけて書き込みを行ない、それによって生じた閾値電圧シフトを読み出し、経過時間に対して追跡した。なお、読み出しはソース・ドレイン電圧を０．１Ｖ一定にかけて、ゲート電圧を０Ｖ〜６Ｖの間でかけて得られるドレイン電流を読み取ることで行ない、ドレイン電流が１×１０−７Ａ流れたときの電圧を閾値電圧とした。
図１０は、実施例と比較例の電荷保持特性を示す図である。閾値電圧シフトの経時変化を示す。
図１０で得られた閾値電圧シフトの経過時間変化を一次対数近似して、初期の閾値電圧シフトの値の５％減衰するときの経過時間を算出したところ、実施例は９．９７×１０１２年程度、比較例は４．５４秒程度となり、実施例の電荷保持時間の方が長く、優れていることが分かった。
以上の結果より、本発明の電荷蓄積単分子膜を用いれば、１０年以上の電荷保持時間が得られ、その工業的価値は絶大である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体層
１２ トンネル絶縁膜
１４ 有機分子層（電荷蓄積層）
１６ ブロック絶縁膜
１８ 制御ゲート電極
２５ 有機分子（電荷蓄積分子）

Claims (1)

  1. 半導体層と、
    制御ゲート電極と、
    前記半導体層と前記制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、
    を備えることを特徴とする不揮発性半導体記憶装置。

    分子式（１）中のＭ（+）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオン、銀イオン、及び白金イオンの群から選ばれる正電荷を帯びた金属イオンである。ｏは、金属イオンの種類に応じて変わる１以上の整数である。Ｘ１〜Ｘ８の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである

JP2014190931A 2014-09-19 2014-09-19 不揮発性半導体記憶装置 Pending JP2016063113A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014190931A JP2016063113A (ja) 2014-09-19 2014-09-19 不揮発性半導体記憶装置
TW104127681A TWI573800B (zh) 2014-09-19 2015-08-25 非揮發性半導體記憶裝置
US14/842,312 US9548373B2 (en) 2014-09-19 2015-09-01 Nonvolatile semiconductor memory device
CN201510552750.4A CN105448929B (zh) 2014-09-19 2015-09-01 非易失性半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014190931A JP2016063113A (ja) 2014-09-19 2014-09-19 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2016063113A true JP2016063113A (ja) 2016-04-25

Family

ID=55526513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014190931A Pending JP2016063113A (ja) 2014-09-19 2014-09-19 不揮発性半導体記憶装置

Country Status (4)

Country Link
US (1) US9548373B2 (ja)
JP (1) JP2016063113A (ja)
CN (1) CN105448929B (ja)
TW (1) TWI573800B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352843B2 (ja) * 2015-03-24 2018-07-04 東芝メモリ株式会社 半導体記憶装置
DE102018208485A1 (de) * 2018-05-29 2019-12-05 Forschungszentrum Jülich GmbH Multiresistiv schaltende Polyoxovanadate
TWI690060B (zh) 2019-04-25 2020-04-01 元太科技工業股份有限公司 記憶體結構及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198655B1 (en) 1999-12-10 2001-03-06 The Regents Of The University Of California Electrically addressable volatile non-volatile molecular-based switching devices
JP3430254B2 (ja) * 2000-03-13 2003-07-28 独立行政法人産業技術総合研究所 β−ジケトナートを有する金属錯体及びその製法、光電変換素子並びに、光化学電池
WO2002091385A1 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
US6674121B2 (en) 2001-12-14 2004-01-06 The Regents Of The University Of California Method and system for molecular charge storage field effect transistor
DE602005026797D1 (de) * 2004-04-29 2011-04-21 Zettacore Inc Erfahren dafür
US7067349B1 (en) * 2004-10-19 2006-06-27 Spansion Llc Ion path polymers for ion-motion memory
FR2889620B1 (fr) 2005-08-02 2007-11-30 Commissariat Energie Atomique Polyoxometallates dans des dispositifs de memoire
JP2008053631A (ja) 2006-08-28 2008-03-06 Toyota Motor Corp 電気化学活性を有する有機薄膜、その製造方法、およびそれを用いた素子
JP2009218283A (ja) 2008-03-07 2009-09-24 Univ Waseda メモリ素子
KR101065140B1 (ko) 2008-03-17 2011-09-16 가부시끼가이샤 도시바 반도체 기억 장치
JP5670704B2 (ja) 2010-11-10 2015-02-18 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5717490B2 (ja) 2011-03-24 2015-05-13 株式会社東芝 有機分子メモリ
JP5390554B2 (ja) 2011-03-24 2014-01-15 株式会社東芝 有機分子メモリ
JP2013197363A (ja) 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
CN105448929A (zh) 2016-03-30
US9548373B2 (en) 2017-01-17
TW201623314A (zh) 2016-07-01
US20160087067A1 (en) 2016-03-24
CN105448929B (zh) 2018-07-03
TWI573800B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
US9219166B2 (en) Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same
US9245969B2 (en) Nonvolatile semiconductor memory device
US20130248962A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP6352843B2 (ja) 半導体記憶装置
US8890234B2 (en) Nonvolatile semiconductor memory device
JP2008053631A (ja) 電気化学活性を有する有機薄膜、その製造方法、およびそれを用いた素子
JP2016063113A (ja) 不揮発性半導体記憶装置
Jeon et al. High work-function metal gate and high-/spl kappa/dielectrics for charge trap flash memory device applications
US20160079387A1 (en) Nonvolatile semiconductor memory device
US9378962B2 (en) Nonvolatile semiconductor storage device having a charge storage layer that includes metal grains
US9685321B2 (en) Semiconductor memory device and method for manufacturing the same
US9209263B2 (en) Semiconductor memory device
US20170271603A1 (en) Semiconductor memory device
JP2010232657A (ja) メモリ装置を製造するための方法
JP2006319186A (ja) 半導体記憶装置及びその製造方法
JP2015177127A (ja) 不揮発性半導体記憶装置
WO2006095890A1 (ja) 半導体装置およびその製造方法
JP2008277827A (ja) 不揮発性メモリ素子及びその製造方法
TW201916322A (zh) 記憶裝置及其製造方法
Liu Floating gate engineering for novel nonvolatile flash memories
Sarkar Non-volatile memory devices beyond process-scaled planar Flash technology