JP2016063021A - 抵抗変化メモリ、その製造方法、及び、fet - Google Patents
抵抗変化メモリ、その製造方法、及び、fet Download PDFInfo
- Publication number
- JP2016063021A JP2016063021A JP2014188706A JP2014188706A JP2016063021A JP 2016063021 A JP2016063021 A JP 2016063021A JP 2014188706 A JP2014188706 A JP 2014188706A JP 2014188706 A JP2014188706 A JP 2014188706A JP 2016063021 A JP2016063021 A JP 2016063021A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- region
- resistance change
- semiconductor
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 70
- 230000008859 change Effects 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 10
- 239000013078 crystal Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 80
- 239000011229 interlayer Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】高速かつ大容量の抵抗変化メモリを提案する。【解決手段】実施形態に係わる抵抗変化メモリは、第一の導電線1と、第二の導電線2と、第三の導電線3と、第一及び第三の導電線1,3間の選択トランジスタSSと、第二及び第三の導電線2,3間の抵抗変化層4と、を備える。選択トランジスタSSは、第一の導電領域5と、複数の結晶粒を含むチャネルとしての第一の半導体領域6と、第三の導電線3に接続される第二の導電領域7と、第一及び第二の導電線1,3間のゲート電極としての第四の導電線8と、を含む。第一の導電領域5と第一の半導体領域6と第二の導電領域7のうち、第一の導電領域5と第一の半導体領域6は、所定の不純物を含む。【選択図】図1
Description
実施形態は、抵抗変化メモリ、その製造方法、及び、FETに関する。
近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、高速かつ大容量の不揮発性メモリの需要が急速に拡大してきている。例えば、NAND型フラッシュメモリは、急速な記録密度の進化を遂げ、ストレージメモリとして大きな市場を形成するに至っている。しかし、NAND型フラッシュメモリは、DRAMやSRAMなどの揮発性メモリと比べると、動作速度が格段に遅い。
そこで、これらの揮発性メモリと同程度の動作速度を持つ不揮発性RAMとしての抵抗変化メモリが注目されている。この抵抗変化メモリは、三次元アレイによる大容量化が可能であり、かつ、データを不揮発に記憶できることから、特に、小型携帯機器などの低消費電力が望まれるシステムのワークメモリとして有望である。但し、このような特徴を生かすためには、アレイ構造やトランジスタ構造など、の工夫が必要である。
実施形態は、高速かつ大容量の抵抗変化メモリを実現するためのFET構造を提案する。
実施形態によれば、抵抗変化メモリは、半導体基板と、前記半導体基板の上方に配置される第一の導電線と、前記第一の導電線の上方に配置され、前記半導体基板の上面に平行な平行方向に延びる第二の導電線と、前記半導体基板の上方に配置され、前記半導体基板の上面に垂直な垂直方向に延びる第三の導電線と、前記第一及び第三の導電線間に配置される選択トランジスタと、前記第二及び第三の導電線間に配置される抵抗変化層と、を備える。前記選択トランジスタは、前記第一の導電線上に配置される第一の導電領域と、前記第一の導電領域上に配置され、複数の結晶粒を含むチャネルとしての第一の半導体領域と、前記第一の半導体領域上に配置され、前記第三の導電線に接続される第二の導電領域と、前記第一及び第二の導電線間に配置され、前記平行方向に延びるゲート電極としての第四の導電線と、を含む。前記第一の導電領域と前記第一の半導体領域と前記第二の導電領域のうち、前記第一の導電領域と前記第一の半導体領域に所定の不純物が含まれる。
以下、図面を参照しながら実施形態を説明する。
1. メモリセルアレイ構造
図1は、メモリセルアレイ構造の一例を示している。
図1は、メモリセルアレイ構造の一例を示している。
メモリセルアレイMA及び選択トランジスタSSは、半導体基板(例えば、単結晶シリコン層)10上の層間絶縁層(例えば、酸化シリコン層)11上に配置される。
グローバルビット線(GBL)1は、例えば、層間絶縁層11上に配置され、半導体基板10の上面に平行な方向(以下、平行方向)に延びる。選択トランジスタSSは、グローバルビット線1上に配置される。選択トランジスタSSは、例えば、FET(Field Effect Transistor)である。
選択トランジスタSSは、グローバルビット線1上のソース領域5と、ソース領域5上のチャネル領域6と、チャネル領域6上のドレイン領域7とを備える。また、選択トランジスタSSは、互いに分離された2つの選択ゲート線(選択ゲート電極)8(SSG)を備える。2つの選択ゲート線8は、例えば、それぞれ、平行方向に延びる。
ゲート絶縁層9は、2つの選択ゲート線8とチャネル領域6との間に配置される。層間絶縁層12,13は、2つの選択ゲート線8を互いに絶縁する。
チャネル領域6は、複数の結晶粒を備える半導体層(例えば、ポリシリコン層)である。ソース領域5、及び、ドレイン領域7は、それぞれ、半導体層(例えば、ポリシリコン層)であるのが望ましいが、メタル層などの導電層であってもよい。
例えば、選択トランジスタSSがNチャネル型FETであり、かつ、ソース領域5、チャネル領域6、及び、ドレイン領域7が、それぞれ半導体層であるとき、図1に示すように、ソース領域5、及び、ドレイン領域7は、N型不純物(As,Pなど)を含み、チャネル領域6は、P型不純物(Bなど)を含む。
また、選択トランジスタSSがPチャネル型FETであり、かつ、ソース領域5、チャネル領域6、及び、ドレイン領域7が、それぞれ半導体層であるとき、ソース領域5、及び、ドレイン領域7は、P型不純物(Bなど)を含み、チャネル領域6は、N型不純物(P,Asなど)を含む。
また、本例では、ソース領域5及びチャネル領域6は、所定の不純物(例えば、Ge, Ar, F, Cなど)を含み、ドレイン領域7は、この所定の不純物を含まない。これは、所定の不純物を、選択トランジスタSSのチャネル領域6の結晶方位の制御に使用しているためである。
これについて詳しく説明する。
選択トランジスタSSは、セット/リセット、リード、フォーミングなどの動作において、所定の電流を流すために、できるだけ大きなオン電流を有し、かつ、そのばらつきが小さい、のが望ましい。そのためには、選択トランジスタSSのチャネル領域6の移動度(電子移動度/正孔移動度)を向上させるのが有効である。
ところで、FETのチャネル領域の移動度を向上させる技術として、チャネル領域に結晶歪みを与える、例えば、Nチャネル型FETでは、チャネル長方向に引張歪み(tensile strain)を与え、チャネル幅方向に圧縮歪み(compression strain)を与え、かつ、Pチャネル型FETでは、チャネル長方向に圧縮歪みを与え、チャネル幅方向に引張歪みを与える技術が知られている。しかし、この技術は、チャネル領域が単結晶構造であることを前提としている。即ち、チャネル領域が複数の結晶粒(グレイン)を含む半導体層、例えば、ポリシリコン層であるとき、その半導体層内の複数の結晶粒の結晶方位がランダムであるため、チャネル領域に結晶歪みを与えても、FETのチャネル領域の移動度を十分に向上させることができない。
そこで、結晶歪みによる選択トランジスタSSのチャネル領域6の移動度を向上させるためには、チャネル領域6に結晶歪みを与える前に、多結晶構造のチャネル領域6の結晶粒の結晶方位を所定方向に揃えることが重要である。
上述の所定の不純物は、そのために、ソース領域5内及びチャネル領域6内に注入される。ここで、ソース領域5内にも所定の不純物が注入されているのは、本例が垂直型(Vertical type)FETを対象としているからである。ここで、垂直型FETとは、半導体基板10の上面に垂直な方向(以下、垂直方向)に電流を流すためのFETを意味する。
即ち、垂直型FETでは、ソース領域5及びチャネル領域6を積層した後に、チャネル領域6内に所定の不純物を注入する。この時、ソース領域5内にも、所定の不純物が注入される場合がある。但し、チャネル領域6の移動度を向上させるという目的から、ソース領域5内に所定の不純物が含まれていなくてもよい。また、この後、ドレイン領域7を形成することになるため、ドレイン領域7は、所定の不純物を含まない。
なお、後述するが、選択トランジスタSSのチャネル領域6に所定の不純物を注入し、この後、アニールを行うと、アニール前に比べて、チャネル領域6内の複数の結晶粒のうち、垂直方向の結晶方位が<100>方向である結晶粒の数、又は、半導体基板10の上面に平行な面(以下、平行面)の結晶方位が{001}面である結晶粒の数が増加する。
電子線後方散乱回折法による結晶方位解析(実験データ)によれば、図2に示すように、所定の不純物のイオン注入を行わない場合においては、平行面の結晶方位が{001}面である結晶粒の数(頻度0.69)は、平行面の結晶方位が{101}面である結晶粒の数(頻度0.96)よりも少ない。これに対し、図3に示すように、所定の不純物のイオン注入及びアニールを行う場合においては、平行面の結晶方位が{001}面である結晶粒の数(頻度1.17)は、平行面の結晶方位が{101}面である結晶粒の数(頻度0.45)よりも多い。
このように、本例は、チャネル領域6内に所定の不純物をイオン注入し、かつ、この後、アニールを行うことにより、例えば、図4に示すように、垂直方向におけるチャネル領域6内の複数の結晶粒の結晶方位を<100>方向に揃えることができる、即ち、平行面におけるチャネル領域6内の複数の結晶粒の結晶方位を{001}面に揃えることができる、という事実を発見したものである。
従って、選択トランジスタ(垂直型FET)SSの多結晶構造のチャネル領域6において、このような結晶方位の制御を行った後に、チャネル領域6に結晶歪みを与えると、歪み効果によるチャネル領域6の移動度の向上を図ることができる。
また、例えば、ポリシリコン層をチャネル領域6として用いたときの移動度を、単結晶シリコン層をチャネル領域6として用いたときの移動度に近付けることができる。
メモリセルアレイ構造の説明に戻る。
メモリセルアレイMAは、選択トランジスタSS上に配置される。
複数のワード線(WL)2は、垂直方向に積み重ねられ、例えば、平行方向に延びる。また、複数のワード線2は、層間絶縁層14により互いに絶縁される。複数のワード線2が延びる方向と2つの選択ゲート線8が延びる方向は、同じ方向であるのが望ましい。
本例では、複数のワード線2は、5つの層内に配置されるが、これに限られることはない。例えば、複数のワード線2は、2つ以上の層内に配置されていればよい。
ローカルビット線3(BL)は、垂直方向に延びる。ローカルビット線3の一端(下端)は、選択トランジスタSSを介して、グローバルビット線1に接続される。ローカルビット線3の他端(上端)は、オープンである。
複数のメモリセルMCは、それぞれ、抵抗変化層4を含み、複数のワード線2とローカルビット線3との間に配置される。本例では、抵抗変化層4は、ローカルビット線3の周囲に配置される。但し、メモリセルMCとして機能するのは、複数のワード線2とローカルビット線3との間の部分のみである。抵抗変化層4は、ローカルビット線3の側面上に部分的に配置されていてもよい。
図5は、メモリセルアレイと選択トランジスタの部分断面図とその等価回路の一例を示している。
グローバルビット線1(GBL)上には、選択トランジスタSSのソース領域5、チャネル領域6、及び、ドレイン領域7が、順次、積み重ねられる。この積層構造の側面に、ゲート絶縁層9が形成される。
ローカルビット線3は、例えば、導電ピラー(例えば、メタル層)を備える。ローカルビット線3の側面には、メモリセルMCとして機能する抵抗変化層4が配置される。
本例では、抵抗変化層4は、単層として描かれているが、多層であってもよい。
抵抗変化層4は、低抵抗状態(LRS:low resistance state)と高抵抗状態(HRS:high resistance state)の少なくとも2つの抵抗値間を遷移する素材である。例えば、抵抗変化層4は、所定値を超える電圧により、高抵抗状態から低抵抗状態に遷移する。また、抵抗変化層4は、所定値を超える電流により、低抵抗状態から高抵抗状態に遷移する。
特に、高抵抗状態から低抵抗状態への遷移と、低抵抗状態から高抵抗状態への遷移が、異なる極性の電圧の印加により行われるものは、バイポーラ動作素子と呼ばれる。
なお、抵抗変化層4については、その抵抗値を3通り以上に変化させて多値化を図ることも可能である。
このように、複数のワード線2(WL)とローカルビット線3との間に設けられた抵抗変化層4を含む複数のメモリセルMCが、例えば、三次元マトリクス状に配置されることにより、メモリセルアレイが形成される。
本構造では、複数のワード線2及びローカルビット線3は、単なるライン&スペースパターンを有する。即ち、複数のワード線2及びローカルビット線3は、互いに交差する位置関係(クロスポイント型)となるようにレイアウトされていればよい。このため、複数のワード線2及びローカルビット線3の位置合せ精度は、極めて緩くすることが可能であり、製造を容易に行うことができる。
2. 抵抗変化メモリの全体構成
図6は、抵抗変化メモリの全体構成を示すブロック図の一例を示している。
図6は、抵抗変化メモリの全体構成を示すブロック図の一例を示している。
抵抗変化メモリ20は、メモリセルアレイ21、WLデコーダ22、GBLデコーダ23、セレクタデコーダ24、コントローラ25、及び、電源26を備える。
WLデコーダ22は、複数のワード線WLのうちの1本を選択する選択部、及び、その選択される1本のワード線WLを駆動するドライバを含む。選択部は、コントローラ25からのWLアドレスに基づいて、複数のワード線WLのうちの1本を選択する。また、ドライバは、読み出し、書き込み、及び、消去など、の動作モードに応じて、選択される1本のワード線WL、及び、それ以外の非選択のワード線WLに、それぞれ、所定の電圧を印加する。
GBLデコーダ23は、複数のグローバルビット線GBLのうちの1本を選択する選択部、及び、その選択される1本のグローバルビット線GBLを駆動するドライバを含む。選択部は、コントローラ25からのGBLアドレスに基づいて、複数のグローバルビット線GBLのうちの1本を選択する。ドライバは、読み出し、書き込み、及び、消去など、の動作モードに応じて、選択される1本のグローバルビット線GBL、及び、それ以外の非選択のグローバルビット線GBLに、それぞれ、所定の電圧を印加する。
セレクタデコーダ24は、複数の選択トランジスタ(セレクタ)SSのうちの1つを選択する選択部、及び、その選択される1つの選択トランジスタSSのゲート電極(選択ゲート線SSG)を駆動するドライバを含む。選択部は、コントローラ25からのセレクタアドレスに基づいて、複数の選択トランジスタSSのうちの1つを選択する。ドライバは、読み出し、書き込み、及び、消去など、の動作モードに応じて、選択される1つの選択トランジスタSSのゲート電極(選択ゲート線SSG)、及び、それ以外の非選択の選択トランジスタSSのゲート電極に、それぞれ、所定の電圧を印加する。
コントローラ25は、抵抗変化メモリ20全体の動作を制御する。また、WLアドレスをWLデコーダ22に送信し、GBLアドレスをGBLデコーダ23に送信し、セレクタアドレスをセレクタデコーダ24に送信する。
また、コントローラ25は、データの書き込み時には、選択されたメモリセルMCの抵抗変化素子の抵抗値を変化させるため、ワード線WL、グローバルビット線GBL、及び、選択ゲート線SSGに、それぞれ必要な電圧を印加するように、WLデコーダ22、GBLデコーダ23、及び、セレクタデコーダ24を制御する。
即ち、コントローラ25は、例えば、図1のワード線2(WL)とローカルビット線3(BL)間に電流を流すことにより、図1の抵抗変化層4の抵抗値を変化させる。
コントローラ25は、データの読み出し時には、選択されたメモリセルMCの抵抗変化素子の抵抗値を、そのメモリセルMCの記憶状態として検出するため、ワード線WL、グローバルビット線GBL、及び、選択ゲート線SSGに、それぞれ必要な電圧を印加するように、WLデコーダ22、GBLデコーダ23、及び、セレクタデコーダ24を制御する。
さらに、コントローラ25は、センスアンプを備え、グローバルビット線GBLに読み出されたデータを、このセンスアンプにより、センス(増幅)することができる。
電源26は、データの読み出し、書き込み、及び、消去に必要な所定の電圧を生成するために使用される。電源26で生成された電圧は、ワード線WL及びビット線BLに与えられる。
例えば、データの書き込みにおいては、選択されるワード線WLと選択されるビット線BLとの間に大きい電位差を発生させ、抵抗変化素子の抵抗状態を遷移させる。また、データの読み出しにおいては、抵抗状態の遷移が生じない範囲で、選択されるワード線WLと選択されるビット線BLとの間に電位差を発生させ、ビット線BL又はワード線WLに流れる電流を検出する。
図7は、メモリセルアレイの回路例を示している。
WLa1、WLb1は、図1のFirst layer内に形成されるワード線を意味し、WLa2、WLb2は、図1のSecond layer内に形成されるワード線を意味する。
例えば、SS1及びWLb1が選択されるとき、SSG1が“H”になることにより、SS1(TR1)がオンし、GBLの電位がBL1に転送される。これにより、WLb1とBL1の間に電位差が発生し、選択セルMselに対して書き込みなどの所定の動作が実行される。
本例では、選択トランジスタSSk(k=0,1,2,…)は、1本のグローバルビット線GBLと1本のビット線BLjとの間に接続される。選択トランジスタSSkのゲート電極は、選択ゲート線SSGkに接続される。
図8は、抵抗変化メモリの一例を示している。
半導体基板(例えば、シリコン基板)31上には、CMOS回路を備える第一の層32が形成される。第一の層32上には、メモリセルアレイ部を有する複数のブロック34、及び、複数の入出力部35を、それぞれ備える第二の層33が形成される。1つのブロック34は、例えば、図1の構造を含む。
ブロック34内のメモリセルアレイは、例えば、20nmのデザインルールにより形成される。また、図6のデコーダ22〜24及びコントローラ25を含む周辺回路と呼ばれる部分は、第一の層(CMOS回路)32内に形成される。
なお、第一の層32内のCMOS回路は、第二の層33内のブロック(メモリセルアレイ)34や入出力部35などとの接続部を除き、メモリセルアレイのデザインルールよりも緩い、例えば、100nmデザインルールにより形成される。第一の層32内のCMOS回路と第二の層33内のブロック34や入出力部35などとの電気的接続は、スルーホールを介して行われる。
このように、第一の層32内のCMOS回路と第二の層33内のブロック34や入出力部35などとの電気的接続がスルーホールにより行われることにより、チップ面積の増大を伴わずに、データの書き込み、読み出し、及び、消去など、の動作時間の短縮や、同時に読み出し/書き込みが可能なメモリセル数の増加が可能となる。
3. 製造方法
次に、上述の実施形態に係わる抵抗変化メモリの製造方法を説明する。
次に、上述の実施形態に係わる抵抗変化メモリの製造方法を説明する。
図9乃至図15は、抵抗変化メモリの製造方法の各工程を示している。
まず、図9に示すように、半導体基板(例えば、シリコン基板)10上に、上述の実施形態に係わる抵抗変化メモリ、例えば、ReRAMの動作を制御するCMOS回路が形成される。次に、このCMOS回路を被覆するようにして、層間絶縁層11が半導体基板10上に形成される。
また、層間絶縁層11上に、グローバルビット線1(GBL)が形成される。グローバルビット線1の線幅は、例えば、約20nmであり、その厚さは、例えば、約150nmであり、そのシート抵抗は、例えば、約1.5Ωであるのが望ましい。
グローバルビット線1は、例えば、タングステン(W)と、バリアメタルとしての窒化チタン(TiN)と、の積層構造を含む。
引き続き、グローバルビット線1上に、第一の導電型(例えば、N型)を有するソース領域(例えば、シリコン層)5、及び、第二の導電型(例えば、P型)を有するチャネル領域(例えば、シリコン層)6を、順次、形成する。ここで、ソース領域5及びチャネル領域6は、複数の結晶粒を含む多結晶構造(ポリシリコン層)を有する。
そして、例えば、イオン注入法により、チャネル領域6の上方から、チャネル領域6内に、所定の不純物(例えば、Ge、Ar、F、及び、Cのうちの1つ)を注入する。この時、これらの所定の不純物は、ソース領域5内に注入されてもよい。
この後、ソース領域5及びチャネル領域6の再結晶化のためのアニールを行う。その結果、ソース領域5及びチャネル領域6内の複数の結晶粒のうち、垂直方向の結晶方位が<100>方向である結晶粒の数、又は、平行面の結晶方位が{001}面である結晶粒の数が増加する。
次に、図10に示すように、チャネル領域6上に、第一の導電型(例えば、N型)を有するドレイン領域(例えば、シリコン層)7を形成する。ここで、ドレイン領域7は、複数の結晶粒を含む多結晶構造(例えば、ポリシリコン層)を有する。
なお、ソース領域5及びドレイン領域7は、例えば、約1×1020cm−3の不純物濃度のN型不純物を有し、その厚さは、例えば、約40nmであるのが望ましい。また、チャネル領域6は、例えば、約1×1018cm−3の不純物濃度のP型不純物を有し、その厚さは、例えば、約120nmであるのが望ましい。
また、所定の不純物は、例えば、加速エネルギー60keV、ドーズ量2×1015cm−2により、ソース領域5及びチャネル領域6内に注入するのが望ましい。また、ソース領域5及びチャネル領域6の再結晶化のためのアニールは、例えば、約700℃、2時間の条件で行うのが望ましい。
さらに、ソース領域5、チャネル領域6、及び、ドレイン領域7を、まとめて、1回のアニールで再結晶化することも可能である。
次に、図11に示すように、ソース領域5、チャネル領域6、及び、ドレイン領域7は、フォトリソグラフィ技術とRIE技術によりパターニングされ、ピラーとなる。ピラーの面内サイズは、例えば、約15nm×約20nmである。
次に、図12に示すように、ソース領域5、チャネル領域6、及び、ドレイン領域7を覆う応力印加層(stress applying layer)15が形成される。応力印加層15は、例えば、窒化シリコン層である。応力印加層15は、平行方向における、ソース領域5、チャネル領域6、及び、ドレイン領域7の側面を被覆する。
この後、チャネル領域6に歪み効果を与えるためのアニールを行う。
例えば、図12に示すように、このアニールにより、チャネル領域6は、平行方向に圧縮応力(compression stress)を受け、かつ、垂直方向に引張応力(tensile stress)を受ける。従って、チャネル領域6は、平行方向(垂直型FETのチャネル幅方向)に圧縮歪みを有し、かつ、垂直方向(垂直型FETのチャネル長方向)に引張歪みを有することになる。
なお、このアニール後に、例えば、ウェットエッチングにより、応力印加層15が除去される。但し、応力印加層15が除去された後においても、チャネル領域6の結晶歪みは、そのまま記憶される。
これにより、垂直型FETのチャネル領域6の垂直方向(チャネル電流が流れる方向)の結晶配向性が強くなり、オン電流の向上、さらに、そのばらつきの低減が可能となる。
次に、図13に示すように、ピラーとしての、ソース領域5、チャネル領域6、及び、ドレイン領域7の側面を覆うように、ゲート絶縁層(例えば、酸化シリコン層)9が形成される。引き続き、層間絶縁層12,13及びゲート電極(選択ゲート線)8の積層構造が形成される。垂直方向におけるゲート電極8の厚さは、例えば、約140nmである。
なお、層間絶縁層13の上面は、ドレイン領域7の上面に一致又はほぼ一致しているのが望ましい。
次に、図14に示すように、複数のワード線2(WL)及び複数の層間絶縁層14の積層構造が形成される。本例では、複数のワード線2の積層数は、5層であるが、これに限られることはない。
複数のワード線2は、例えば、TiNを備え、垂直方向における厚さは、例えば、約10nmである。また、複数の層間絶縁層14は、例えば、酸化シリコン層を備え、垂直方向における厚さは、例えば、約7nmである。但し、最上層の層間絶縁層14は、それ以外の層間絶縁層14よりも厚いのが望ましい。
次に、図15に示すように、複数のワード線2(WL)及び複数の層間絶縁層14の積層構造は、フォトリソグラフィ技術とRIE技術により、パターニングされる。その結果、ドレイン領域7まで達する溝が形成される。また、この溝の内面上に、抵抗変化層4が形成される。平行方向において、抵抗変化層4は、例えば、約4nmの厚さを有し、溝を満たさないように形成される。
本例では、抵抗変化層4は、単層として描かれているが、多層構造であってもよい。
最後に、溝を完全に満たすローカルビット線3(BL)を形成すれば、図1に示すメモリセルアレイ構造が完成する。
なお、この後、通常の半導体装置と同様に、パッシベーション工程が行われ、かつ、入出力部となる配線接続部が形成される。また、検査やダイシングなど、のいわゆる後工程(back-end process)が実施される。
(むすび)
以上、実施形態によれば、高速かつ大容量の抵抗変化メモリを実現できる。
以上、実施形態によれば、高速かつ大容量の抵抗変化メモリを実現できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1: グローバルビット線、 2: ワード線、 3: ビット線、 4: 抵抗変化層、 5: ソース領域、 6: チャネル領域、 7: ドレイン領域、 8: 選択ゲート線、 9: ゲート絶縁層、 10,31: 半導体基板、 11,12,13,14: 層間絶縁層、 15: 応力印加層、 20: 抵抗変化メモリ、 21: メモリセルアレイ、 22: WLデコーダ、 23: GBLデコーダ、 24: セレクタデコーダ、 25: コントローラ、 26: 電源、 32: 第一の層、 33: 第二の層、 34: ブロック、 35: 入出力部。
Claims (15)
- 半導体基板と、前記半導体基板の上方に配置される第一の導電線と、前記第一の導電線の上方に配置され、前記半導体基板の上面に平行な平行方向に延びる第二の導電線と、前記半導体基板の上方に配置され、前記半導体基板の上面に垂直な垂直方向に延びる第三の導電線と、前記第一及び第三の導電線間に配置される選択トランジスタと、前記第二及び第三の導電線間に配置される抵抗変化層と、を具備し、
前記選択トランジスタは、前記第一の導電線上に配置される第一の導電領域と、前記第一の導電領域上に配置され、複数の結晶粒を含むチャネルとしての第一の半導体領域と、前記第一の半導体領域上に配置され、前記第三の導電線に接続される第二の導電領域と、前記第一及び第二の導電線間に配置され、前記平行方向に延びるゲート電極としての第四の導電線と、を含み、
前記第一の導電領域と前記第一の半導体領域と前記第二の導電領域のうち、前記第一の導電領域と前記第一の半導体領域に所定の不純物が含まれる、
抵抗変化メモリ。 - 前記第一の半導体領域内の前記複数の結晶粒のうち、前記半導体基板の上面に平行な平行面の結晶方位が{001}面である結晶粒の数は、前記平行面の結晶方位が{101}面である結晶粒の数よりも多い、請求項1の抵抗変化メモリ。
- 前記所定の不純物は、Ge、Ar、F、及び、Cのうちの1つである、請求項1又は2の抵抗変化メモリ。
- 前記第一の半導体領域は、前記平行方向に圧縮歪みを有し、前記垂直方向に引張歪みを有する、請求項1乃至3のいずれか1項の抵抗変化メモリ。
- 前記第一及び第二の導電領域の各々は、複数の結晶粒を含む第二及び第三の半導体領域であり、前記第一の半導体領域は、第一の導電型の不純物を含み、前記第二及び第三の半導体領域は、第二の導電型の不純物を含む、請求項1乃至4のいずれか1項の抵抗変化メモリ。
- 前記第二の導電線上に積み重ねられ、前記平行方向に延びる第五の導電線をさらに具備し、前記抵抗変化層は、前記第三及び第五の導電線間にも配置される、請求項1乃至5のいずれか1項の抵抗変化メモリ。
- 前記第三の導電線の上端は、オープンである、請求項1乃至6のいずれか1項の抵抗変化メモリ。
- 前記第二及び第三の導電線間に電流を流すことにより、前記第二及び第三の導電線間の前記抵抗変化層の抵抗値を変化させるコントローラをさらに具備する、請求項1乃至7のいずれか1項の抵抗変化メモリ。
- 請求項1乃至8のいずれか1項の抵抗変化メモリを製造する方法において、
前記第一の導電領域上に前記第一の半導体領域を形成し、
前記第一の導電領域及び前記第一の半導体領域内にイオン注入により前記所定の不純物を注入し、
前記所定の不純物を注入した後、前記第一の半導体領域内の前記複数の結晶粒の結晶方位を第一のアニールにより制御する、
方法。 - 請求項9の方法において、
前記第一のアニール後に、前記第一の半導体領域上に前記第二の導電領域を形成し、
前記第一の導電領域、前記第一の半導体領域、及び、前記第二の導電領域を、ピラーにパターニングし、
前記ピラーを覆う応力印加層を形成し、
前記応力印加層を形成した後、前記第一の半導体領域に第二のアニールにより結晶歪みを印加し、
前記結晶歪みを印加した後、前記応力印加層を除去する、
方法。 - 前記応力印加層は、窒化シリコン層である、請求項10の方法。
- 半導体基板と、前記半導体基板の上方に配置される第一の導電領域と、前記第一の導電領域上に配置され、複数の結晶粒を含むチャネルとしての第一の半導体領域と、前記第一の半導体領域上に配置される第二の導電領域と、前記半導体基板の上面に平行な平行方向に延びるゲート電極と、を具備し、前記第一の導電領域及び前記第一の半導体領域は、所定の不純物を含み、前記第二の導電領域は、前記所定の不純物を含まない、FET。
- 前記第一の半導体領域内の前記複数の結晶粒のうち、前記半導体基板の上面に平行な平行面の結晶方位が{001}面である結晶粒の数は、前記平行面の結晶方位が{101}面である結晶粒の数よりも多い、請求項12のFET。
- 前記所定の不純物は、Ge、Ar、F、及び、Cのうちの1つである、請求項12又は13のFET。
- 前記第一の半導体領域は、前記平行方向に圧縮歪みを有し、前記半導体基板の上面に垂直な垂直方向に引張歪みを有する、請求項12乃至14のいずれか1項のFET。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014188706A JP2016063021A (ja) | 2014-09-17 | 2014-09-17 | 抵抗変化メモリ、その製造方法、及び、fet |
US14/747,215 US9825096B2 (en) | 2014-09-17 | 2015-06-23 | Resistance change memory, method of manufacturing resistance change memory, and FET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014188706A JP2016063021A (ja) | 2014-09-17 | 2014-09-17 | 抵抗変化メモリ、その製造方法、及び、fet |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016063021A true JP2016063021A (ja) | 2016-04-25 |
Family
ID=55455549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014188706A Pending JP2016063021A (ja) | 2014-09-17 | 2014-09-17 | 抵抗変化メモリ、その製造方法、及び、fet |
Country Status (2)
Country | Link |
---|---|
US (1) | US9825096B2 (ja) |
JP (1) | JP2016063021A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9679945B2 (en) * | 2015-09-04 | 2017-06-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US9887273B2 (en) * | 2016-03-31 | 2018-02-06 | Toshiba Memory Corporation | Semiconductor memory device |
JP2018006557A (ja) * | 2016-06-30 | 2018-01-11 | 東芝メモリ株式会社 | 記憶装置 |
JP2019057661A (ja) * | 2017-09-22 | 2019-04-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2020047824A (ja) * | 2018-09-20 | 2020-03-26 | キオクシア株式会社 | 抵抗変化型メモリ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005005327A1 (de) * | 2004-05-17 | 2005-12-15 | Infineon Technologies Ag | Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung |
JP4486056B2 (ja) | 2005-07-20 | 2010-06-23 | パナソニック株式会社 | 半導体装置およびその製造方法 |
CN1901194A (zh) | 2005-07-20 | 2007-01-24 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
JP2008053638A (ja) | 2006-08-28 | 2008-03-06 | Nec Corp | 半導体素子及びその製造方法 |
JP2012015454A (ja) * | 2010-07-05 | 2012-01-19 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
US9147439B2 (en) | 2012-06-15 | 2015-09-29 | Sandisk 3D Llc | Non-volatile memory having 3D array architecture with staircase word lines and vertical bit lines and methods thereof |
US9362338B2 (en) * | 2014-03-03 | 2016-06-07 | Sandisk Technologies Inc. | Vertical thin film transistors in non-volatile storage systems |
US9525027B2 (en) * | 2014-03-13 | 2016-12-20 | Globalfoundries Inc. | Lateral bipolar junction transistor having graded SiGe base |
-
2014
- 2014-09-17 JP JP2014188706A patent/JP2016063021A/ja active Pending
-
2015
- 2015-06-23 US US14/747,215 patent/US9825096B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160079309A1 (en) | 2016-03-17 |
US9825096B2 (en) | 2017-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI639162B (zh) | 包括多個選擇閘及不同偏壓條件的記憶體裝置 | |
JP6538598B2 (ja) | トランジスタ及び半導体記憶装置 | |
JP6517720B2 (ja) | 半導体記憶装置 | |
US9673257B1 (en) | Vertical thin film transistors with surround gates | |
JP5826779B2 (ja) | 不揮発性半導体記憶装置 | |
JP6184886B2 (ja) | 記憶装置 | |
JP6400536B2 (ja) | 半導体記憶装置 | |
US11011577B2 (en) | One-time programmable memory using gate-all-around structures | |
US9627073B2 (en) | Systems, methods, and apparatus for memory cells with common source lines | |
US20090267047A1 (en) | Semiconductor memory device and manufacturing method thereof | |
US9825096B2 (en) | Resistance change memory, method of manufacturing resistance change memory, and FET | |
TW201635295A (zh) | 記憶體裝置 | |
US20140306174A1 (en) | Memory device and method of manufacturing memory device | |
US10325651B2 (en) | 3D semiconductor device with stacked memory | |
JP2015103271A (ja) | 記憶装置及び記憶装置の制御方法 | |
US11955201B2 (en) | Memory device | |
JP2015076556A (ja) | メモリ装置、書込方法、読出方法 | |
US10541273B2 (en) | Vertical thin film transistors with isolation | |
US9741768B1 (en) | Controlling memory cell size in three dimensional nonvolatile memory | |
US10347690B2 (en) | Semiconductor memory device with efficient inclusion of control circuits | |
KR100802248B1 (ko) | 비휘발성 반도체 메모리 장치 | |
JP2022189117A (ja) | 不揮発性半導体記憶装置 | |
JP5700602B1 (ja) | 不揮発性半導体メモリ | |
JP7458960B2 (ja) | 半導体装置 | |
JP2011204296A (ja) | 半導体記憶装置 |