JP2016061936A - 表示装置、及びその駆動方法 - Google Patents
表示装置、及びその駆動方法 Download PDFInfo
- Publication number
- JP2016061936A JP2016061936A JP2014189782A JP2014189782A JP2016061936A JP 2016061936 A JP2016061936 A JP 2016061936A JP 2014189782 A JP2014189782 A JP 2014189782A JP 2014189782 A JP2014189782 A JP 2014189782A JP 2016061936 A JP2016061936 A JP 2016061936A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- light emitting
- emitting element
- reset
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000004044 response Effects 0.000 claims description 4
- 238000005401 electroluminescence Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000012937 correction Methods 0.000 description 12
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 101100268327 Solanum lycopersicum TFT6 gene Proteins 0.000 description 1
- 241000750042 Vini Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/026—Arrangements or methods related to booting a display
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】表示装置の電源投入時におけるフラッシュ現象を抑制する。
【解決手段】表示部38はOLED90と、OLED90のカソードに第1基準電位を印加するための第1電源線74と、OLED90を発光させる第2基準電位を印加される第2電源線76と、前記アノードに接続されるソースと第2電源線76に接続されるドレインとの間の導通を制御する駆動TFT92と、第2電源線76と駆動TFT92のドレインとの継断を切り替える点灯スイッチ94と、リセット電源からドレインへのリセット電位の印加の有無を切り換えるリセットスイッチ64とを有する。電源線74,76への基準電位の印加開始に先立ち、点灯スイッチ94をオフし、且つリセットスイッチ64及び駆動TFT92をオンして、OLED90のアノードをリセット電源に接続し、この状態にて電源線74,76への各基準電位の印加を開始し、OLED90を発光させる通常動作を開始する。
【選択図】図3
【解決手段】表示部38はOLED90と、OLED90のカソードに第1基準電位を印加するための第1電源線74と、OLED90を発光させる第2基準電位を印加される第2電源線76と、前記アノードに接続されるソースと第2電源線76に接続されるドレインとの間の導通を制御する駆動TFT92と、第2電源線76と駆動TFT92のドレインとの継断を切り替える点灯スイッチ94と、リセット電源からドレインへのリセット電位の印加の有無を切り換えるリセットスイッチ64とを有する。電源線74,76への基準電位の印加開始に先立ち、点灯スイッチ94をオフし、且つリセットスイッチ64及び駆動TFT92をオンして、OLED90のアノードをリセット電源に接続し、この状態にて電源線74,76への各基準電位の印加を開始し、OLED90を発光させる通常動作を開始する。
【選択図】図3
Description
本発明は電圧印加により発光する自発光素子を用いた表示装置及びその駆動方法に関する。
自発光型表示装置に用いられる電気光学素子として、有機エレクトロルミネッセンス(electroluminescence:EL)素子が知られている。有機エレクトロルミネッセンス素子は、一般に、OLED(organic light emitting diode)と称され、発光ダイオードの一種である。
図9は有機EL表示パネルの表示部に配列される画素回路2の概略の回路図である。各画素回路2は、発光素子であるOLED4、薄膜トランジスタ(thin film transistor:TFT)及びキャパシタなどからなる。駆動トランジスタである駆動TFT6、点灯スイッチ8、リセットスイッチ10及び書き込みスイッチ12はnチャネル型TFT(n型TFT)で構成できる。OLED4のカソード電極は駆動電源VSSに接続され、アノード電極は、駆動TFT6のソースに接続される。駆動TFT6のドレインは点灯スイッチ8を介して駆動電源VDDに接続され、またリセットスイッチ10を介してリセット電源VRSに接続される。駆動TFT6のゲート端子とソース端子との間には保持容量であるキャパシタ14が接続される。
キャパシタ14は映像信号線16及び書き込みスイッチ12を介して画素値に応じた電圧を書き込まれて保持し、駆動TFT6はキャパシタ14に保持された電圧に応じて、駆動電源VDDからOLED4への電流を制御し、これによりOLED4の発光が制御される。なお、キャパシタ14の保持電圧は、映像信号線16に初期化電圧を供給し、かつ駆動TFT6及びリセットスイッチ10をオン状態とすることで、所定電圧にリセットされる。
ここで、駆動電源VDD,VSSから電源線18,20への基準電位の供給は、表示装置の主電源の投入により開始される。
表示装置の主電源の投入により電源線18,20の間にはOLED4を発光させるのに十分な電位差が速やかに印加されることに起因して、主電源投入時に各画素のOLED4が意図せず発光し、画面全体の明るさが瞬間的に変化するフラッシュ現象が生じる。これを防止するために、従来、主電源投入時に点灯スイッチ8、書き込みスイッチ12、リセットスイッチ10をオフ状態としてOLED4に電流が流れないようにしていた。しかし、上記操作によると、主電源投入時、駆動TFT6の各端子の電位が不定となり、電源線18と内部ノードとのカップリングによって不用意な電位差が発生する場合があるため、フラッシュ現象は十分には抑制されないという問題があった。
本発明は上記問題点を解決するためになされたものであり、表示装置の電源投入時におけるフラッシュ現象を防止または抑制することができる表示装置と、その駆動方法を提供する。
(1)本発明に係る表示装置の駆動方法は、電極間に電圧を印加されて発光する発光素子と、前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、前記発光素子を発光させる第2基準電位を印加される第2電源線と、制御電圧信号に応じて、前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御する駆動トランジスタと、前記第2電源線と前記第2電流端子との継断を切り替える第1スイッチング素子と、リセット電源から前記第2電流端子へのリセット電位の印加の有無を切り換える第2スイッチング素子と、を有する表示装置を駆動する方法であって、前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、前記発光素子を発光させる通常動作が可能なレディ状態とする。
(2)他の本発明に係る表示装置の駆動方法は、複数行に配列された複数の画素それぞれに設けられ、電極間に電圧を印加されて発光する発光素子と、前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、前記発光素子を発光させる第2基準電位を印加される第2電源線と、前記画素ごとに設けられ、当該画素の前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御電圧信号に応じて制御する駆動トランジスタと、前記第2電源線と、各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子との継断を切り替える少なくとも1つの第1スイッチング素子と、リセット電源から前記各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子へのリセット電位の印加の有無を切り換える少なくとも1つの第2スイッチング素子と、を有する表示装置を駆動する方法であって、前記各画素行において、前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、その後、ラスタースキャンに同期して前記画素行ごとに順次、前記第2スイッチング素子を制御して前記発光素子の前記他方電極への前記リセット電位の供給を停止して、当該画素行の前記発光素子を発光させる動作を行う。
(3)本発明に係る表示装置は、電極間に電圧を印加されて発光する発光素子と、前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、前記発光素子を発光させる第2基準電位を印加される第2電源線と、制御電圧信号に応じて、前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御する駆動トランジスタと、前記第2電源線と前記第2電流端子との継断を切り替える第1スイッチング素子と、リセット電源から前記第2電流端子へのリセット電位の印加の有無を切り換える第2スイッチング素子と、電源投入シーケンスを実行する制御部と、を有し、前記電源投入シーケンスは、前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、前記発光素子を発光させる通常動作が可能なレディ状態とする。
(4)他の本発明に係る表示装置は、複数行に配列された複数の画素それぞれに設けられ、電極間に電圧を印加されて発光する発光素子と、前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、前記発光素子を発光させる第2基準電位を印加される第2電源線と、前記画素ごとに設けられ、当該画素の前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御電圧信号に応じて制御する駆動トランジスタと、前記第2電源線と、各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子との継断を切り替える少なくとも1つの第1スイッチング素子と、リセット電源から前記各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子へのリセット電位の印加の有無を切り換える少なくとも1つの第2スイッチング素子と、電源投入シーケンスを実行する制御部と、を有し、前記電源投入シーケンスは、前記各画素行において、前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、その後、ラスタースキャンに同期して前記画素行ごとに順次、前記第2スイッチング素子を制御して前記発光素子の前記他方電極への前記リセット電位の供給を停止して、当該画素行の前記発光素子を発光させる動作を行う。
以下、本発明の実施の形態(以下実施形態という)である画像表示装置について、図面に基づいて説明する。この画像表示装置は、OLEDを発光素子として備えたアクティブマトリックス方式の有機EL表示装置である。
図1は、実施形態に係る有機EL表示装置30の概略の構成を示す模式図である。有機EL表示装置30は、本体回路32、表示基板34及び接続基板36を有する。表示基板34には、表示画像の画素に対応するOLED及び画素回路が配列された表示部38が形成される。表示部38の動作を制御する制御部として、画素回路に各種信号を供給する駆動回路、及び駆動回路に供給するタイミング信号等を生成するコントローラが設けられる。制御部は本体回路32又は表示基板34上に配置される。
例えば、表示基板34上には表示部38の走査信号線や映像信号線に信号を供給する駆動回路40を配置することができる。駆動回路40は、その主要部を一又は複数の半導体チップに集積し、当該チップを表示基板34上、又は接続基板36上に搭載することにより形成される。また、駆動回路40として、低温ポリシリコンからなる半導体層を用いたTFT等で構成された回路を表示基板34上に直接形成することもできる。有機EL表示装置では、表示基板34はガラス基板や、樹脂フィルムなどを用いたフレキシブルな材料で構成することができる。
本体回路32には制御部の他、例えば、各種の基準電位を発生する電源回路、映像信号を処理する信号処理回路及びフレームメモリなどを配置することができる。本体回路32は例えば、ガラスエポキシ基板等のリジッド基板を用いて形成できる。
接続基板36は、本体回路32と表示基板34とを接続する。接続基板36は、フレキシブル配線基板で構成することができる。なお、駆動回路40の一部又は全部を、接続基板36上に配置することもできる。
図2は、有機EL表示装置30の主に表示部38及び制御部の概略の構成を示す模式的な回路図である。表示部38には画素50がマトリクス状に配置される。また、図2には制御部として走査線駆動回路52、映像線駆動回路54、コントローラ56が示され、電源回路として基準電位VSS(第1基準電位)を出力する駆動電源PVSS(第1電源)である電源回路58、基準電位VDD(第2基準電位)を出力する駆動電源PVDD(第2電源)である電源回路60、及びリセット電位VRSを出力するリセット電源PVRSである電源回路62が示されている。
走査線駆動回路52は表示部38の画素50の水平方向の並び(画素行)ごとに制御信号を出力する。具体的には、本実施形態では、表示部38は各画素50の画素回路に2つのスイッチ(点灯スイッチ及び書き込みスイッチ)を備え、各画素行にリセットスイッチ64を備える。これに対応して、画素50の行それぞれに3本の制御信号線(点灯制御線66、書き込み制御線68及びリセット制御線70)が設けられ、走査線駆動回路52は、各行の制御線66,68,70にスイッチのオン/オフを切り替える制御信号を供給する。走査線駆動回路52はシフトレジスタを備え、表示部38にて動作対象となる画素行を列方向(例えば、画面上側から下側への向き)に順番に選択し、当該選択した行に対する制御信号を生成し、制御線66,68,70へ出力する。また走査線駆動回路52は各画素行に同じ制御信号を一斉に出力し得る。
映像線駆動回路54は選択された行の各画素の映像信号を表すデータ(画素値)を入力され、当該データをD/A変換器でアナログ電圧に変換して画素値に応じた電圧信号を生成する。映像線駆動回路54は当該電圧信号を表示部38の画素50の垂直方向の並び(画素列)ごとに生成する。画素50の列それぞれには映像信号線72が設けられ、映像線駆動回路54は各画素50へのデータの書き込み動作時に、選択された行の各画素の画素値を表す電圧信号(映像電圧信号)VSIGを各列の映像信号線72へ並列して出力する。また、映像線駆動回路54は各画素50のデータ初期化時に初期化電圧信号VINIを生成し、映像信号線72へ並列して出力する。
電源回路58は上述したように基準電位VSSを生成し、基準電位VSSは各列に設けられた電源線74(第1電源線)を介して各画素50に供給される。電源回路60は上述したように基準電位VDDを生成し、基準電位VDDは各列に設けられた電源線76(第2電源線)を介して各画素50に供給される。電源回路62は上述したようにリセット電位VRSを生成し、リセット電位VRSは各行に設けられたリセットスイッチ64及びリセット線78を介して各画素50に供給される。
図3は、図2に示す表示部38に配列される画素50の概略の等価回路図の一例である。各画素50は、発光素子としてOLED90を有する。本実施形態ではOLED90は画素ごとに分離した画素電極をアノード電極とし、また基本的に表示部38の全画素に亘り一体に形成できる共通電極をカソード電極とし、それらの間に発光層等の有機材料層を有する。OLED90のカソード電極は電源線74に接続される。また、OLED90のアノード電極は、駆動トランジスタである駆動TFT92と第1スイッチング素子である点灯スイッチ94とを介して電源線76に接続される。電源線76は駆動電源PVDD(電源回路60)から基準電位VDDとして所定の高電位を印加され、電源線74は駆動電源PVSS(電源回路58)から基準電位VSSとして所定の低電位を印加され、これら基準電位VDD,VSSによりOLED90は順方向電流を供給され発光する。つまり、基準電位VDDは基準電位VSSに対しOLED90を発光させる電位差を有した電位であり、例えば、VSSは−2V、VDDは+10Vとすることができる。
駆動TFT92及び点灯スイッチ94は本実施形態ではそれぞれn型TFTで構成される。駆動TFT92の2つの電流端子の一方(第1電流端子)であるソース電極は、OLED90のアノード電極に接続され、他方(第2電流端子)であるドレイン電極は点灯スイッチ94であるTFTのソース電極に接続され、点灯スイッチ94のドレイン電極は電源線76に接続される。
また、駆動TFT92のドレイン電極は第2スイッチング素子であるリセットスイッチ64を介してリセット電源PVRS(電源回路62)にも接続される。既に述べたように本実施形態では、画素行ごとにリセット線78とリセットスイッチ64とが設けられる。各リセット線78は画素行に沿って延在され、当該画素行の駆動TFT92のドレイン電極に共通に接続される。リセットスイッチ64は例えば、画素行の端部に配置され、リセット線78とリセット電源PVRSとの間の継断、つまりそれらの間を接続するか遮断するかを切り替える。リセットスイッチ64は本実施形態では駆動TFT92及び点灯スイッチ94と同じくn型TFTで構成される。
駆動TFT92の制御端子であるゲート電極は、書き込みスイッチ96を介して映像信号線72に接続され、駆動TFT92のゲート電極とソース電極との間には保持容量であるキャパシタ98が接続される。書き込みスイッチ96は本実施形態ではn型TFTで構成される。
既に述べたように、点灯スイッチ94、書き込みスイッチ96、リセットスイッチ64は画素行ごとに設けられた点灯制御線66、書き込み制御線68、リセット制御線70を用いてオン/オフを制御される。ここで、点灯制御線66及び書き込み制御線68は画素行に沿って延在され、それぞれ当該画素行の点灯スイッチ94、書き込みスイッチ96のゲート電極に共通に接続される。
図4は有機EL表示装置30の駆動方法を説明する模式図であり、有機EL表示装置30の主電源の投入時の動作を表している。図4にて、点灯SW、リセットSW、書き込みSWはそれぞれ点灯スイッチ94、リセットスイッチ64、書き込みスイッチ96を意味する。また図4において横方向は時間軸に対応し、縦方向に画素の動作に関する各種の状態が並べて示されている。具体的には、各種の状態として各スイッチ94,64,96の状態、各電源回路58,60,62の出力電圧、及び映像信号線72に供給される信号が示されている。そして、主電源の投入タイミング(電源ON)と通常表示動作の開始タイミング(表示スタート)までの当該各種状態が示されている。
主電源が投入されると、有機EL表示装置30は駆動電源PVDD及びPVSSの立ち上げに先行して、点灯スイッチ94をオフ状態、リセットスイッチ64をオン状態にそれぞれ設定し、リセット電源PVRSを立ち上げる。この時点で駆動電源PVDD及びPVSSの出力は例えば、接地電位(0V)である。
さらに、主電源投入時に駆動TFT92をオン状態にする。具体的には、書き込みスイッチ96をオン状態として、映像信号線72に初期化電圧信号VINIを印加し駆動TFT92を導通状態にする。これによりOLED90のアノード電極がリセット電源PVRSに接続される。この状態を以降、プリセット状態と称する。プリセット状態では、OLED90のアノード電位は基本的にリセット電位VRSに応じた電位に固定される。
有機EL表示装置30はプリセット状態にて、駆動電源PVSSから電源線74への基準電位VSSの印加、及び駆動電源PVDDから電源線76への基準電位VDDの印加を開始し、OLED90を発光させる通常動作が可能なレディ状態とする。このとき、上述のように、OLED90のアノード電位はVRSに電位に固定されている。よって、OLED90のアノード電位は、例えば電源線76との間の寄生容量(図9に示す容量22)によるカップリングなど、駆動電源の立ち上げにより電位が変動する箇所との間のカップリングの影響を受けない。レディ状態ではOLED90に印加される電圧は(VRS−VSS)となり、当該電圧(VRS−VSS)がOLED90の発光しきい値電圧(発光開始電圧)以下となるようにリセット電位VRSは設定される。これにより、主電源投入時のフラッシュ現象が抑制、防止される。ちなみに、発光しきい値電圧はOLED90に電流が流れ始める電圧、つまり順方向電圧降下VFである。例えば、リセット電位VRSは基準電位VSSと同じ−2Vとすることができる。
図5は、有機EL表示装置30の駆動方法を説明する概略のタイミング図であり、図5には主電源投入から表示動作の始まりまでの各種信号の変化が示されている。図5において横軸が時間軸であり、右向きが時間の経過方向である。各種信号として、映像線駆動回路54から映像信号線72に供給される映像線信号VPX、駆動電源PVDD,PVSSの出力、及びリセットスイッチ64、点灯スイッチ94、書き込みスイッチ96それぞれに対する制御信号RG,BG,SGが示されている。制御信号RG,BG,SGの例として画素行の1〜3行目に対する信号を図示しており、RG(m),BG(m),SG(m)はm行目に対する信号であることを示す。主電源投入後、走査線駆動回路52は各制御信号を所定の低電位であるLowレベル(以下、Lレベル)と所定の高電位であるHighレベル(以下、Hレベル)のいずれかに設定する。ここでn型TFTからなるリセットスイッチ64、点灯スイッチ94、書き込みスイッチ96はHレベルにてオンし、Lレベルにてオフする。
有機EL表示装置30の表示動作はラスタースキャンにより行われる。本実施形態では主電源がオンされると上述のようにレディ状態とされ、その後、表示動作として、表示部38を構成する複数の画素行を先頭行から順番に選択し、選択した行の画素に映像電圧信号VSIGを書き込み、OLED90を発光させる動作が1フレームの画像ごとに繰り返される。本実施形態における書き込み動作は詳細にはリセット動作、オフセットキャンセル動作、書き込み・移動度補正動作に分けられる。
図5におけるリセット期間PRS、オフセットキャンセル期間POC、書き込み・移動度補正期間PWTがリセット動作、オフセットキャンセル動作、書き込み・移動度補正動作に対応する期間である。以下、任意の画素行である第m行における各動作を説明する。
リセット動作は、キャパシタ98に保持された電圧をリセットする動作であり、これにより、前フレームにて映像信号に応じて画素50に書き込まれたデータが初期化される。具体的には、リセット動作では、制御信号BG(m)をLレベルとして点灯スイッチ94をオフとし、制御信号RG(m)をHレベルとしてリセットスイッチ64をオンとし、さらに各映像信号線72に初期化電圧信号VINIを印加した状態で、制御信号SG(m)をHレベルとして書き込みスイッチ96をオンする。これにより、駆動TFT92のゲート電位はVINIに対応する電位にリセットされ、また駆動TFT92が導通状態とされることにより駆動TFT92のソース電位はVRSに対応する電位にリセットされ、各画素50のキャパシタ98の端子間電圧は(VINI−VRS)に応じた電圧に設定される。ちなみに、このリセット動作における画素回路の制御は上述したプリセット動作における制御と同様である。なお、初期化電圧信号VINIは、例えば、1Vに設定することができる。
オフセットキャンセル動作は、駆動TFT92のしきい値電圧Vthのばらつきを補償する動作である。具体的には、オフセットキャンセル動作では、制御信号RG(m)をLレベルとしてリセットスイッチ64をオフとし、制御信号SG(m),BG(m)をHレベルとして書き込みスイッチ96及び点灯スイッチ94をオンとし、また各映像信号線72には初期化電圧信号VINIを印加する。駆動TFT92のゲート電位はVINIに対応する電位に固定される。また、点灯スイッチ94がオン状態であるので、駆動電源PVDDから駆動TFT92に電流が流れ込み、駆動TFT92のソース電位はリセット期間PRSに書き込まれた電位VRSから上昇する。そして、ソース電位がゲート電位よりVthだけ低い電位(VINI−Vth)に達すると駆動TFT92は非導通状態となり、ソース電位は(VINI−Vth)に固定され、キャパシタ98の端子間電圧はVthに応じた電圧に設定される。この状態を基準として、書き込み・移動度補正動作にてキャパシタ98にVSIGに応じた電圧を書き込むことで、発光動作にて駆動TFT92に流れる電流から画素間におけるVthのばらつきによる影響がキャンセルされる。
書き込み・移動度補正動作は、映像電圧信号VSIGを画素に書き込むことと、駆動TFT92の移動度を補償することを行う。書き込み動作では、キャパシタ98をVSIGに応じて充電する。本実施形態では移動度補正の方法として、キャパシタ98の充電過程にて移動度の補償を併せて行う方法を採用している。
書き込み・移動度補正期間PWTでは、オフセットキャンセル期間POCから引き続いて制御信号RG(m)はLレベル、制御信号BG(m)はHレベルに維持されている。オフセットキャンセル動作の終了後、書き込みスイッチ96を一旦オフし、各映像信号線72に電圧信号VSIGを供給する。この状態にて、制御信号SG(m)をHレベルとして書き込みスイッチ96をオンとすることで、駆動TFT92のゲート電位がVINIに応じた電位からVSIGに応じた電位に上昇する。このとき駆動TFT92は導通状態となり、ゲート電位に連動してソース電位も上昇する。キャパシタ98の容量をCs、OLED90の寄生容量をCelと表すと、ソース電位の変化分はゲート電位の変化分に対し容量結合比Cs/(Cs+Cel)に応じた比率となる。このソース電位の変化を、書き込みスイッチ96を制御して、途中の適当なタイミングで停止させることで、移動度のばらつきの影響が抑制されるようにソース電位を設定することができる。
書き込みスイッチ96をオフして書き込み・移動度補正動作が終了すると、発光期間PEMが開始し、OLED90はVSIGに応じた強度で発光する。すなわち、書き込み・移動度補正動作にて導通状態となった駆動TFT92は、書き込みスイッチ96がオフしてもキャパシタ98に保持された電圧により導通状態に保たれ、電圧信号VSIGに応じた駆動電流をOLED90に供給し、OLED90はVSIGに応じた輝度で発光する。
第m行のOLED90の発光は次のフレームの画像の第m行の書き込み動作の開始までの任意の期間、点灯スイッチ94をオンさせることで継続することができる。次のフレームの書き込み動作におけるリセット動作に際して、発光は一旦停止され、新たなフレームの映像信号が第m行の画素に書き込まれるとOLED90の発光が再び開始される。
以上、第m行の動作を説明した。既に述べたように、主電源が投入され表示動作が開始された後は、各画素行は上述の書き込み動作(リセット動作、オフセットキャンセル動作、書き込み・移動度補正動作)、及び発光動作を1フレーム周期で繰り返す。
書き込み動作及び発光動作は画素行ごとに順次行われ、画素行は例えば、映像信号の1水平走査期間(1H)を周期として順次選択される。図5に示す動作では、表示スタート後、映像線駆動回路54は水平走査期間ごとに映像信号線72にVINIを印加する期間(VINI期間)とVSIGを印加する期間(VSIG期間)とを設け、例えば、k番目の水平走査期間H(k)におけるVSIG期間では第k行に対応したVSIGを出力する。そして、第m行の書き込み・移動度補正期間PWTはH(m)内のVSIG期間に設定され、オフセットキャンセル期間POCは直前のVINI期間に、また、リセット期間PRSは1H前のVINI期間に設けることができる。
ここで、走査線駆動回路52は、主電源投入前にプリセット状態を実現するために全ての画素行について一斉に設定した制御信号BG(m)のLレベル及び制御信号RG(m)のHレベルを、各画素行のオフセットキャンセル期間POCの開始まで継続する。すなわち、主電源が投入されレディ状態となった後、また表示スタート後においても、画素行それぞれのオフセットキャンセル期間POCの開始までは、点灯スイッチ94をオフする一方、リセットスイッチ64をオンして当該画素行のOLED90のアノードをリセット電位VRSに応じた電位に固定する。これにより、OLED90に最初のフレームのVSIGが書き込まれる前に、OLED90が発光してフラッシュ現象を生じることが防止される。
ちなみにこのフラッシュ現象の発生原因の1つは、駆動電源PVDD,PVSSが立ち上がってレディ状態となった後に、点灯スイッチ94がオンし、かつ駆動TFT92が導通状態であると、OLED90に駆動電流が流れることにある。つまり、プリセット状態とする際に駆動TFT92はゲートにVINIを印加されて導通状態とされ、この状態は、書き込みスイッチ96をオフして当該ゲートを映像信号線72から切り離してもキャパシタ98により維持されている。その状態で点灯スイッチ94をオンするとOLED90が発光する。これは上述したプリセット状態とすることで防止したフラッシュ現象、つまり主電源投入時に点灯スイッチ94をオフ状態としても容量結合等で生じるフラッシュ現象とは発生メカニズムは異なるが、意図しない発光であり好ましくないものである点は同じである。
本実施形態では、上述のように画素行それぞれのオフセットキャンセル期間POCの開始までは、点灯スイッチ94をオフ状態とすることでこの発生原因でのフラッシュ現象を防止できる。さらにリセットスイッチ64をオンにすることで、プリセット状態と同様に、OLED90のアノードがVRSに応じた電位に固定されるので、何らかの原因で基準電位VDDが変動しても容量結合でOLED90のアノード電位が変動してOLED90が発光することも防止でき、フラッシュ現象を好適に防止できる。
上記実施形態に基づいて説明した本発明は、図3に示した構成以外の画素回路にも適用できる。図6〜図8は他の構成の画素回路を備えた画素50の概略の等価回路図であり、本発明はこれらの画素を有した有機EL表示装置にも適用できる。以下、上述した構成と同一の機能を有する構成には同一の符号を付して説明を省略し、上述の構成との相違点を中心に説明する。
図6に示す画素回路は、映像電圧信号VSIGと初期化電圧信号VINIとを別系統で供給する点が図3に示す画素回路と異なる。具体的には、各画素列に映像信号線72とは別に初期化信号線110を設け、また各画素50に初期化スイッチ112を設ける。初期化スイッチ112は他のスイッチと同様、TFTで構成でき、走査線駆動回路52からの制御信号IGによって駆動TFT92のゲート電極と初期化信号線110との間の接続/切断を切り替える。制御信号IGを供給する初期化制御線114は画素行ごとに設けられ、各画素行の初期化スイッチ112を共通に制御する。初期化信号線110はVINIを印加され、上述の動作にて画素50にVINIを印加する期間には、図6の回路では書き込みスイッチ96をオフして初期化スイッチ112をオンする。映像信号線72にはVSIGのみを1Hごとに切り替えて供給することができる。上述の動作にて画素50にVSIGを印加する期間には、図6の回路では初期化スイッチ112をオフして書き込みスイッチ96をオンする。
図7に示す画素回路は、点灯スイッチ94及びリセットスイッチ64を複数の画素行で共通化している点が図3に示す画素回路と異なる。図7には2行2列の画素が示されており、それらと駆動電源PVDDとの接続/切断を1つの点灯スイッチ94で切り替えることができる。また、当該2行の画素行とリセット電源PVRSとの接続/切断を1つのリセットスイッチ64で切り替えることができる。
この構成では、隣接する2行のリセット動作は同時に行われ、リセット動作後、リセットスイッチ64をオフ状態、点灯スイッチ94をオン状態とする動作も当該2行について同時に行われる。一方、当該2行についての書き込み・移動度補正動作は1Hずらして別々に行われる。
当該2行についてのオフセットキャンセル動作は基本的には同時に行われる。表示部38の全画素行は主電源投入時には上述の実施形態で述べたように、点灯スイッチ94をオフ状態、かつリセットスイッチ64をオン状態としたプリセット状態とされる。このプリセット状態は、点灯スイッチ94及びリセットスイッチ64を共有する2行のオフセットキャンセル動作の開始まで継続され、これによりフラッシュ現象を抑制できる。
なお、当該2行のオフセットキャンセル動作は一方の行を1H遅らせて行うこともできる。この場合、先に実施されるオフセットキャンセル動作の開始のタイミングにて当該2行のプリセット状態は同時に終了され、後にオフセットキャンセル動作を行う画素行の駆動TFT92はプリセット状態の終了からオフセットキャンセル動作の開始までのおよそ1H期間、導通状態となる。よって、上述のように2画素行のオフセットキャンセル動作を同時に開始して当該2行の駆動TFT92を同時に非導通状態とする方が、フラッシュ現象の抑制効果は高い。
点灯スイッチ94、リセットスイッチ64を3行以上の画素で共有する構成も可能である。また点灯スイッチ94を共有する画素列は3列以上とすることもできる。
図8に示す画素回路は、リセットスイッチ64を各画素50に設けた点が図3に示す画素回路と異なる。具体的には、各画素列に沿ってリセット線78を配線し、各画素行に沿ってリセット制御線70を配線する。各画素50のリセットスイッチ64は当該画素の属する画素列のリセット線78と駆動TFT92のドレインとの間に接続され、当該画素の属する画素行のリセット制御線70によりオン/オフを制御される。
図6〜図8を用いて説明した、図3に示す画素50に対する改変は互いに組み合わせて画素50に適用することもできる。さらに、OLED90のアノードに定電位を供給しながら駆動電源PVDD,PVSSを立ち上げることができる画素回路であれば、上述した駆動方法を適用してフラッシュ現象の抑制を図ることが可能である。
上述の実施形態では、駆動TFT92はnチャネル型トランジスタとしたが、pチャネル型トランジスタとすることもできる。また、点灯スイッチ94、リセットスイッチ64、書き込みスイッチ96もnチャネル型トランジスタに代えてpチャネル型トランジスタとすることができる。
また、OLED90のダイオード極性を図3に示す向きとは逆にすることもできる。この場合、発光動作時にOLED90に順方向電流が供給されるように、電源線76に駆動電源PVDDから供給する基準電位VDDは、電源線74に駆動電源PVSSから供給する基準電位VSSよりも低い電位とされる。リセット電位VRSは、レディ状態にてOLED90に印加される電圧(VSS−VRS)がOLED90の発光しきい値電圧(順方向電圧降下VF)以下となるように設定される。
例えば、画素50をOLED90の向きを図3とは逆にし、第2基準電位VDDを第1基準電位VSSに対して高い電位とし、さらに駆動TFT92をp型TFTとした構成とすることができる。
以上実施形態を用いて説明した本発明によれば、表示装置の電源投入時におけるフラッシュ現象を防止または抑制することができる。
上記実施形態においては、表示装置の開示例として有機EL表示装置の場合を例示したが、主電源投入時にフラッシュ現象を生じる画素回路を備えた他の種類の自発光型表示装置にも本発明を適用可能である。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、動作の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
30 有機EL表示装置、32 本体回路、34 表示基板、36 接続基板、38 表示部、40 駆動回路、50 画素、52 走査線駆動回路、54 映像線駆動回路、56 コントローラ、58,60,62 電源回路、64 リセットスイッチ、66 点灯制御線、68 書き込み制御線、70 リセット制御線、72 映像信号線、74,76 電源線、78 リセット線、90 OLED、92 駆動TFT、94 点灯スイッチ、96 書き込みスイッチ、98 キャパシタ、110 初期化信号線、112 初期化スイッチ、114 初期化制御線。
Claims (9)
- 電極間に電圧を印加されて発光する発光素子と、
前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、
前記発光素子を発光させる第2基準電位を印加される第2電源線と、
制御電圧信号に応じて、前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御する駆動トランジスタと、
前記第2電源線と前記第2電流端子との継断を切り替える第1スイッチング素子と、
リセット電源から前記第2電流端子へのリセット電位の印加の有無を切り換える第2スイッチング素子と、を有する表示装置を駆動する方法であって、
前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、
当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、前記発光素子を発光させる通常動作が可能なレディ状態とすること、
を特徴とする表示装置の駆動方法。 - 複数行に配列された複数の画素それぞれに設けられ、電極間に電圧を印加されて発光する発光素子と、
前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、
前記発光素子を発光させる第2基準電位を印加される第2電源線と、
前記画素ごとに設けられ、当該画素の前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御電圧信号に応じて制御する駆動トランジスタと、
前記第2電源線と、各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子との継断を切り替える少なくとも1つの第1スイッチング素子と、
リセット電源から前記各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子へのリセット電位の印加の有無を切り換える少なくとも1つの第2スイッチング素子と、を有する表示装置を駆動する方法であって、
前記各画素行において、前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、
当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、
その後、ラスタースキャンに同期して前記画素行ごとに順次、前記第2スイッチング素子を制御して前記発光素子の前記他方電極への前記リセット電位の供給を停止して、当該画素行の前記発光素子を発光させる動作を行うこと、
を特徴とする表示装置の駆動方法。 - 請求項1又は請求項2に記載の駆動方法において、
前記駆動トランジスタはnチャネル型トランジスタであり、
前記第2基準電位は前記第1基準電位に対して高い電位であり、
前記リセット電位は、前記第1基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置の駆動方法。 - 請求項1又は請求項2に記載の駆動方法において、
前記駆動トランジスタはpチャネル型トランジスタであり、
前記第2基準電位は前記第1基準電位に対して低い電位であり、
前記リセット電位は、前記第1基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置の駆動方法。 - 電極間に電圧を印加されて発光する発光素子と、
前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、
前記発光素子を発光させる第2基準電位を印加される第2電源線と、
制御電圧信号に応じて、前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御する駆動トランジスタと、
前記第2電源線と前記第2電流端子との継断を切り替える第1スイッチング素子と、
リセット電源から前記第2電流端子へのリセット電位の印加の有無を切り換える第2スイッチング素子と、
電源投入シーケンスを実行する制御部と、を有し、
前記電源投入シーケンスは、
前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、
当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、前記発光素子を発光させる通常動作が可能なレディ状態とすること、
を特徴とする表示装置。 - 複数行に配列された複数の画素それぞれに設けられ、電極間に電圧を印加されて発光する発光素子と、
前記発光素子の一方電極に供給する第1基準電位を印加される第1電源線と、
前記発光素子を発光させる第2基準電位を印加される第2電源線と、
前記画素ごとに設けられ、当該画素の前記発光素子の他方電極に接続される第1電流端子と前記第2電源線に接続される第2電流端子との間の導通を制御電圧信号に応じて制御する駆動トランジスタと、
前記第2電源線と、各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子との継断を切り替える少なくとも1つの第1スイッチング素子と、
リセット電源から前記各画素行に配置された複数の前記駆動トランジスタの前記第2電流端子へのリセット電位の印加の有無を切り換える少なくとも1つの第2スイッチング素子と、
電源投入シーケンスを実行する制御部と、を有し、
前記電源投入シーケンスは、
前記各画素行において、前記第1及び第2電源線への前記各基準電位の印加開始に先立ち、前記第1スイッチング素子を制御して前記駆動トランジスタと前記第2電源線との間を遮断すると共に、前記第2スイッチング素子及び前記駆動トランジスタを制御して、前記発光素子の前記他方電極が前記リセット電源に接続されたプリセット状態とし、
当該プリセット状態にて前記第1及び第2電源線への前記各基準電位の印加を開始し、
その後、ラスタースキャンに同期して前記画素行ごとに順次、前記第2スイッチング素子を制御して前記発光素子の前記他方電極への前記リセット電位の供給を停止して、当該画素行の前記発光素子を発光させる動作を行うこと、
を特徴とする表示装置。 - 請求項5又は請求項6に記載の表示装置において、
前記駆動トランジスタはnチャネル型トランジスタであり、
前記第2基準電位は前記第1基準電位に対して高い電位であり、
前記リセット電位は、前記第1基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置。 - 請求項5又は請求項6に記載の表示装置において、
前記駆動トランジスタはpチャネル型トランジスタであり、
前記第2基準電位は前記第1基準電位に対して低い電位であり、
前記リセット電位は、前記第1基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置。 - 請求項7又は請求項8に記載の表示装置において、
前記第1スイッチング素子及び前記第2スイッチング素子は前記駆動トランジスタと同極性のトランジスタで構成されることを特徴とする表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014189782A JP2016061936A (ja) | 2014-09-18 | 2014-09-18 | 表示装置、及びその駆動方法 |
KR1020150130542A KR20160033616A (ko) | 2014-09-18 | 2015-09-15 | 표시 장치 및 그 구동 방법 |
US14/858,348 US10121413B2 (en) | 2014-09-18 | 2015-09-18 | Display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014189782A JP2016061936A (ja) | 2014-09-18 | 2014-09-18 | 表示装置、及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016061936A true JP2016061936A (ja) | 2016-04-25 |
Family
ID=55526296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014189782A Pending JP2016061936A (ja) | 2014-09-18 | 2014-09-18 | 表示装置、及びその駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10121413B2 (ja) |
JP (1) | JP2016061936A (ja) |
KR (1) | KR20160033616A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021099520A (ja) * | 2017-03-21 | 2021-07-01 | クンシャン ゴー−ビシオノクス オプト−エレクトロニクス カンパニー リミテッドKunshan Go−Visionox Opto−Electronics Co., Ltd. | 有機発光ディスプレイの駆動方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107103877B (zh) * | 2017-05-15 | 2019-06-14 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
CN109377943A (zh) * | 2018-12-26 | 2019-02-22 | 合肥鑫晟光电科技有限公司 | 一种像素单元的补偿方法及显示装置 |
CN114694593B (zh) * | 2022-03-31 | 2023-07-28 | 武汉天马微电子有限公司 | 像素驱动电路及其驱动方法和显示面板、显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1818899A4 (en) * | 2003-12-02 | 2011-02-16 | Toshiba Matsushita Display Tec | CONTROL METHOD OF A SELF-LUMINOUS DISPLAY UNIT, DISPLAY CONTROL DEVICE OF A SELF-LUMINOUS DISPLAY UNIT, POWER OUTPUT CONTROL UNIT OF A SELF-LUMINOUS DISPLAY UNIT |
JP5130667B2 (ja) * | 2006-07-27 | 2013-01-30 | ソニー株式会社 | 表示装置 |
JP5176522B2 (ja) | 2007-12-13 | 2013-04-03 | ソニー株式会社 | 自発光型表示装置およびその駆動方法 |
TWI511113B (zh) | 2012-10-19 | 2015-12-01 | Japan Display Inc | Display device |
JP2014145851A (ja) | 2013-01-28 | 2014-08-14 | Canon Inc | 発光装置およびその電源立ち上げ方法 |
-
2014
- 2014-09-18 JP JP2014189782A patent/JP2016061936A/ja active Pending
-
2015
- 2015-09-15 KR KR1020150130542A patent/KR20160033616A/ko not_active Application Discontinuation
- 2015-09-18 US US14/858,348 patent/US10121413B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021099520A (ja) * | 2017-03-21 | 2021-07-01 | クンシャン ゴー−ビシオノクス オプト−エレクトロニクス カンパニー リミテッドKunshan Go−Visionox Opto−Electronics Co., Ltd. | 有機発光ディスプレイの駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20160033616A (ko) | 2016-03-28 |
US20160086543A1 (en) | 2016-03-24 |
US10121413B2 (en) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11710455B2 (en) | Pixel, organic light emitting display device using the same, and method of driving the organic light emitting display device | |
US11545074B2 (en) | Display device having configuration for constant current setting to improve contrast and driving method therefor | |
JP6142178B2 (ja) | 表示装置および駆動方法 | |
US9286830B2 (en) | Display apparatus | |
KR20140126110A (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
CN103310727B (zh) | 显示装置、使用显示装置的电子装置及显示装置驱动方法 | |
US10810939B2 (en) | Display device | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
JP2016057359A (ja) | 表示装置、及びその駆動方法 | |
US20160351120A1 (en) | Display device and method for driving display device | |
US10121413B2 (en) | Display device and driving method thereof | |
US9972250B2 (en) | Display apparatus and drive method of display apparatus | |
US8610647B2 (en) | Image display apparatus and method of driving the image display apparatus | |
JP2014038168A (ja) | 表示装置、電子機器、駆動方法および駆動回路 | |
CN108766353B (zh) | 像素驱动电路及方法、显示装置 | |
JP2014160203A (ja) | 表示装置およびその駆動方法、並びに電子機器 | |
US9997109B2 (en) | Display device with reduced number of transistors and its driving method | |
JP2011107441A (ja) | 画像表示装置及びその駆動方法 | |
JP2016085296A (ja) | 表示装置、画素回路、および制御方法 | |
US11594178B2 (en) | Display device | |
US11455961B2 (en) | Display device | |
US9595224B2 (en) | Display device, method of driving display device and electronic apparatus | |
JP2016148696A (ja) | 表示装置の駆動方法 | |
JPWO2020040090A1 (ja) | 電気光学装置、電子機器及び駆動方法 | |
JP2015094893A (ja) | 表示装置 |