JP2016042664A - センサアレー装置及びその制御方法、放射線撮影装置 - Google Patents

Abstract

【課題】任意の磁界変動に対し、追加の装置体積をほとんど必要とせず、無調整のまま、本質的に磁界の影響を低減する技術を提供する。【解決手段】センサアレー装置は、電磁波を検出する検出器と当該検出器の出力を読み出すスイッチ手段とを有する行列状に配列された画素と、行列の各列のスイッチ手段の出力端子が接続された列ごとの読出し信号線と、各行のスイッチ手段の入力端子が接続された行ごとのスイッチ制御線と、スイッチ制御線を介して当該行に属するスイッチ手段の入力端子をオンに駆動する行ごとのドライバ手段を備える。スイッチ手段は、当該スイッチ手段の入力端子がオンに駆動されたことに応じて、対応する検出器の出力を当該スイッチ手段の出力端子から読出し信号線へ出力し、ドライバ手段は、検出器の出力を読出し信号線へ出力するとき以外は、ハイインピーダンスを出力する。【選択図】図７

Description

本発明はセンサアレー装置及びその制御方法、放射線撮影装置に関し、特に、放射線撮影に伴う誘導電流の影響を低減する技術に関する。

近年、放射線を信号電荷（電気信号）に変換する変換素子を、二次元に配列したセンサアレーを用いた、フラットパネル型の放射線撮像装置が普及しつつある。このような装置のセンサアレーは、一般に、放射線を信号電荷（電気信号）に変換する変換素子と電気信号を外部に転送するＴＦＴ（Thin Film Transistor）などのスイッチ素子とを備えた画素を２次元に配列して構成される。各画素に対応するセンサは、ガラス基板上に成膜、形成したアモルファスシリコンやポリシリコンを材料として形成されることが一般的である。このようなアレーを電気的に駆動し画像を得るには、ガラス基板の外部にゲートドライバを多数配置してガラス基板上のゲート線ならびにＴＦＴを駆動する。同じくガラス基板の外部に電荷検出アンプを多数配置して、ＴＦＴを介して画素から信号線に取り出された信号電荷を電荷検出アンプにて検出する（特許文献１）。

放射線撮影用のセンサアレーは、その物理的なサイズが被写体と同等程度にならなければならない。例えば、人体を撮影する目的のセンサアレーは、４０ｃｍ×４０ｃｍ程度の大きさになる。この大きさのアレー配線に対して、放射線撮影と無関係の外部環境等に起因する、変動する磁界が加えられると、アレー配線に電磁誘導による電流が流れ、アレー自体が敏感な磁界センサとして動作してしまうことが知られている。アレーの読み出しの間に誘導電流が発生すると、撮影した画像には被写体以外の意図しない写り込みが発生してしまう。

このような誘導電流による影響を低減するために、様々の手法が提案されている。特許文献２には、特定の周波数と強度を持つ定常的な交流磁界に対し、磁界の影響を同位相で受ける２枚の画像を取得して画像処理にて減算することで、画像から磁界の影響を消去することが記載されている。特許文献３には、アレーの読み出しの際に、放射線撮影装置自体を磁気シールド内に退避させる手法が記載されている。特許文献４には、センサアレーおよび周辺回路と同等の影響を受ける回路を撮影装置内に選択的に生じさせ、これをセンサアレーおよび周辺回路からなる回路に逆向きに挿入することで、磁界の影響をキャンセルする手法が記載されている。

特開２００６−２１５０２８号公報 特開２０１２-１１９７７０号公報 特開２００２-２５０７７２号公報 特開２０１４−９５６３６号公報

しかし、これまでに提案されている手法については、各々に制限や課題があった。特許文献２に記載の手法は、撮影装置に加えられる交流磁界について、周期が特定されており強度も変動しないことが前提であり、この条件が満たされない場合においては効果がなかった。特許文献３に記載の手法は、放射線の照射からセンサアレーの読み出しまでの間に、装置を物理的に移動させて磁気の影響を受けないようにするものであり、機械的駆動機構と組み合わせられるような大型の装置でなければ実現できないという課題がある。特許文献４に記載の手法は、撮影装置に加えられる交流磁界をキャンセルするための磁界受信回路を別途内蔵する必要があり、その体積が装置内に追加で要求されることと、キャンセルする度合いを事前に調整する必要があるという課題があった。

本発明はこれらの課題に鑑みなされたものであり、任意の磁界変動に対し、追加の装置体積をほとんど必要とせず、無調整のまま、本質的に磁界の影響を低減する技術を提供することを目的とする。

上記目的を達成するため、本発明によるセンサアレー装置は以下の構成を備える。即ち、
電磁波を検出する検出器と、当該検出器の出力を読み出すスイッチ手段と、を有する行列状に配列された画素と、
前記画素の行列の列ごとに配置され、各列の前記スイッチ手段の出力端子が接続された読出し信号線と、
前記画素の行列の行ごとに配置され、各行の前記スイッチ手段の入力端子が接続されたスイッチ制御線と
を備えたセンサアレー装置であって、
前記スイッチ手段は、当該スイッチ手段の入力端子がオンに駆動されたことに応じて、対応する前記検出器の出力を当該スイッチ手段の出力端子から前記読出し信号線へ出力し、
前記画素の行列の行ごとに設けられた、前記スイッチ制御線を介して当該行に属する前記スイッチ手段の入力端子をオンに駆動するドライバ手段を備え、
前記ドライバ手段は、前記検出器の出力を前記読出し信号線へ出力するとき以外は、ハイインピーダンスを出力する。

本発明によれば、任意の磁界変動に対し、追加の装置体積をほとんど必要とせず、無調整のまま、本質的に磁界の影響を低減する技術を提供することができる。

センサアレー装置の構成を示す図である。 センサアレー装置の立体的な構成を示す図である。 Ｘ方向の磁界に対して面積を持つ回路の一例を示す図である。 センサアレー装置において誘導電流が流れる様子の一例を示す図である。 センサアレー装置における画素電荷の検出を示す図である。 センサアレー装置の動作を示すタイミングチャートである。 センサアレー装置の構成を示す図である。 画素電荷を検出する構造を説明する図である。 センサアレー装置の動作を示すタイミングチャートである。 センサアレー装置の動作を示すタイミングチャートである。

以下、添付図面を参照して本発明の実施の形態を詳細に説明する。

＜＜実施形態１＞＞
（誘導電流による画像への影響）
センサアレーを用いた撮影において、誘導電流により虚像が画像に重畳する過程を、図面を用いて説明する。図１は、ガラス基板４上のセンサアレーと、これを駆動して画像を読み出す周辺回路を示す図である。ガラス基板４からは、３種類の配線が外部に接続されている。一つは、アレー上の光電変換素子の共通電極を全て束ねたバイアス線８であり、基板外部に備わるバイアス電源５に接続されている。もう一つは、各画素に備わるＴＦＴ２の出力を列ごとに束ねる信号線６であり、アレーの列の数だけ並んで基板外に引き出され、電荷検出アンプ３に各々接続される。さらに、ゲート線７は各画素のＴＦＴ２のゲート電極を行毎に束ねて、アレーの行の数だけ並んで基板外に引き出され、各々ゲートドライバ１に接続され制御電圧により駆動される。

図１は周辺回路を含めて展開して平面上に回路を示しているが、実際の撮影装置にこの回路が実装されるときには、周辺回路はガラス基板４の側面もしくは裏側に折りこまれて実装される。これは、装置の放射線受像面における周辺部の無効領域、いわゆる「額縁」領域を最小限とし、使い勝手のよい装置とするための措置である。図２は、周辺回路を折りたたんだ状態を示す図である。ゲートドライバ１と電荷検出アンプ３はフレキシブル基板上の集積回路として実装され、ガラス基板４の端面に接続された後、ガラス基板４の裏面に向かって折りたたまれている。ガラス基板４の背面には、不図示の構造部材を挟んで回路基板９が存在し、フレキシブル基板はこの回路基板９に接続される。回路基板９上には不図示の電源回路や制御回路があり、ゲートドライバ１、電荷検出アンプ３等の周辺回路は、この回路基板９から給電と制御を受けて動作する。周辺回路の共通グラウンドは、回路基板９によって相互接続されている。なお、この例では回路基板９は簡単のため単一の部材で図示してあるが、複数の基板に分割されて実装される場合もある。また、フレキシブル基板上のゲートドライバ等の集積回路は、この例ではガラス基板４の端部と回路基板９の端部との間に存在しているが、その位置に限られるものではない。例えば、フレキシブル基板をさらに延伸してガラス基板４の裏側に折りこんだ位置、すなわち回路基板９と同一平面上に配置することもある。いずれの場合でも、以下の原理説明に差は生じない。

電磁誘導の法則によれば、変動する磁束が閉回路を貫くと、閉回路には誘導起電力に従った電流が流れる。図２の回路網の立体構造は、立体の３軸いずれの方向からみても面積を持つので、任意の方向の交流磁界に対して電流が流れうるが、ここでは図のＢｘ方向の磁界に関して説明する。Ｂｘ方向から見た回路の面積を見るために、Ｂｘ方向に図２を投影して図示したものが、図３である。ガラス基板４と回路基板９の間を、電荷検出アンプ３とゲートドライバ１を搭載したフレキシブル基板が接続しており、多数の閉回路を生じている。アレーの読み出し中にこの閉回路に変動する磁界が交差すると、誘導電流１０を生じ、電荷検出アンプ３に流れ込むので、被写体以外の像が画像に重畳する。

図３に示した誘導電流を、図１と同様の展開した回路図に示したものが、図４である。この図に示した誘導電流の経路は一例にすぎず、任意のゲート線７と信号線６の組み合わせを経由する経路が考えられる。誘導電流１０は全ての信号線６について同時に影響を与えるため、結果として、撮影された画像には横線または横縞の形で重畳することが多い。誘導電流１０の経路はＴＦＴ２のゲート電極と信号線電極のあいだの静電容量を介しているので、ＴＦＴ２がオンであるかオフであるかは無関係に誘導電流が流れることになる。

誘導電流が電荷検出アンプ３によって検出されて画像に重畳する過程を、図５と図６を用いて説明する。図５（ａ）は、ゲートドライバ１、ガラス基板４と、電荷検出アンプ３の内部構造を図示したものであり、図５（ｂ）はその動作タイミングを示したタイミングチャートである。電荷検出アンプ３の内部は、ガラス基板４から信号線６を経て流入した電荷を積分する電荷積分器と、２系統のサンプルホールド回路（Ｓ／Ｈ）と、サンプルホールド回路の出力の差を演算する増幅器からなる。積分器の入力は、基準となる電位に対してバーチャル・ショートになっており、この電位に対してガラス基板から出入りした電荷の量を積算して出力するように動作する。二つのサンプルホールド回路と演算増幅器は、電荷積分器において発生するノイズを、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）によって除去するためのものである。

特定の行の画素の値を得る手順について、以下に説明する。まず、積分器をリセットし（図５（ｂ）のＲＥＳＥＴ＝Ｈｉｇｈ）、積分動作を開始する（Ｓ２１）。これ以降、積分器は入力端子に出入りした電荷を積算するように動作する。つまり、入力電流を時間積分して出力する。次に、Ｓ２２において、積分器の出力をノイズ用サンプルホールド器にホールドする（Ｓ／Ｈ(noise)＝Ｈｉｇｈ）。ここでは、積分器のリセット時のエラーがホールドされる。次に、Ｓ２３において、ゲートドライバからＴＦＴ２を駆動して、特定の行（図５（ｂ）では行番号ｎ）の画素から電荷を取り出す（ＧＡＴＥ(n)＝Ｈｉｇｈ）。ＴＦＴ２がオンになることにより、画素が保持していた電荷がＴＦＴ２を介して信号線に流れ、積分器に電流が流れ込む。図５（ｂ）では、Ｉ(pixel)の波形に、画素由来の電流が示されている。誘導電流がない条件では、積分器にはＴＦＴ２をオンにした行の、画素の電荷だけが流入する。Ｓ２４において画素の電荷が十分に取り出せたところでＴＦＴ２をオフし（ＧＡＴＥ(n)＝０）、Ｓ２５でシグナル用サンプルホールド器に積分器出力をホールドする（Ｓ／Ｈ(signal)＝Ｈｉｇｈ）。ここでのホールドは、積分器のリセット時エラーと画素電荷が足されたものがホールドされる。最後に、二つのサンプルホールド器の差分を取ることで、画素電荷の値だけが取り出される。これは図５（ｂ）のＩ(pixel)波形のハッチング部分に相当する。

誘導電流が生じたときの動作を図６に示す。図中のＩ(induced)は、電磁誘導により電荷検出アンプに流れ込む誘導電流を示している。誘導電流はＴＦＴ２のオン／オフに関わりなく流れるため、ＴＦＴ２のオン期間（ＧＡＴＥ(n)＝Ｈｉｇｈ）に関わらず常に積分器の入力端子に流れ込み、その出力に影響を与える。そのうちＣＤＳのあとに残る成分は、ノイズサンプリングとシグナルサンプリングの間に流れ込む成分である。つまり、図６のＩ(induced)の波形のうち、ハッチング部分の面積に対応する電荷がＣＤＳ後に残る。この成分が、得られる画素の値に誤差を生じさせる。誘導電流はその時の磁界の向きにより正にも負にもなりうるので、画素の値を過大にも過少にも誤らせうる。また、磁界の波形は一般に、アレーの走査の行選択周期とは同期しないため、行により正負さまざまの誤差を生じさせ、結果として画像には横筋または横縞が重畳する。以上が、交流磁界の影響が画像に重畳する過程である。

（撮影装置の構成）
本実施形態の放射線撮影装置（以下、「撮影装置」）は、上記のような誘導電流の影響を低減するために、光電変換素子から電荷を読み取るとき以外は、回路の一部をハイインピーダンスに切り替えて、回路にループ（閉回路）を形成しないようにする。図７は、本発明の一実施形態（実施形態１）に係る撮影装置が備えたセンサアレー装置の構成を示す図である。このセンサアレー装置は、ガラス基板上のアモルファスシリコン半導体を用いた、医療用Ｘ線撮影装置に用いられる。図７のように、撮影装置の各画素は、電磁波を検出する検出器としての光電変換素子と、当該光電変換素子の出力を読み出すスイッチ手段としてのＴＦＴ２とをそれぞれ有する単位として、行列状に配列される。

ガラス基板４からは、３種類の配線が外部に接続されている。一つは、アレー上の光電変換素子の各々の共通電極を全て束ねたバイアス線８であり、ガラス基板４の外部に備わるバイアス電源５に接続されている。もう一つは、各画素に備わるＴＦＴ２の出力を列ごとに束ねる信号線６であり、アレーの列の数だけ並んで基板外に引き出され、電荷検出アンプ３に各々接続される。信号線６は、画素の行列の列ごとに配置され、各列のＴＦＴ２の出力端子が接続された読出し信号線として機能する。さらに、ゲート線７は各画素のＴＦＴ２のゲート電極を行毎に束ねて、アレーの行の数だけ並んで基板外に引き出され、各々ゲートドライバ１１に接続され駆動される。ゲート線７は、画素の行列の行ごとに配置され、各行のＴＦＴ２の入力端子が接続されたスイッチ制御線として機能する。前述のように、ＴＦＴ２は、当該ＴＦＴ２の入力端子がオンに駆動されたことに応じて、対応する光電変換素子の出力を当該ＴＦＴ２の出力端子から信号線６へ出力する。また、ゲートドライバ１１は、画素の行列の行ごとに設けられた、ゲート線７を介して当該行に属するＴＦＴ２の入力端子をオンに駆動するドライバ手段として機能する。

ゲートドライバ１１には、出力をゲート線７から切り離してハイインピーダンスとするための出力スイッチ１２が備わっている。なお、ゲートドライバ１１の出力段をＣＭＯＳ構造のバッファとして構成する場合、スリーステート出力機能を持たせることによりハイインピーダンス出力が実現されるので、このようなときは出力スイッチを備える必要はない。スリーステート出力機能とは、その出力を、オン出力、オフ出力、ハイインピーダンス出力を含む少なくとも３状態に制御可能とする機能をいう。光電変換素子の出力を信号線６へ出力するとき以外は、ハイインピーダンスを出力することが可能ならば、ゲートドライバ１１の具体的な構成はどのようなものでも構わない。

各行のゲート線７とバイアス線８の間には、ゲートドライバ１１の状態がハイインピーダンスである期間にゲート線の電位を保持するために、静電容量１３を備えている。ここでは、この静電容量１３をゲート線保持容量と呼称する。ゲート線保持容量１３は、ゲートドライバの駆動に応じてただちに充放電が完了するように、ゲート線７のゲートドライバ側端に配置するのが好ましい。例えば、図７のように、静電容量１３は、ゲートドライバ１１と、当該ゲートドライバ１１に最も近接した画素との間に配置することができる。

図８に示すとおり、電荷検出アンプ３は、ガラス基板４から信号線６を経て流入した電荷を積分する電荷積分器と、２系統のサンプルホールド回路（Ｓ／Ｈ）と、サンプルホールド回路の出力の差を演算する増幅器を備えている。積分器の入力は、基準となる電位に対してバーチャル・ショートになっており、積分器は、この電位に対してガラス基板４から出入りした電荷の量を積算して出力するように動作する。二つのサンプルホールド回路と演算増幅器は、電荷積分器において発生するノイズを、相関二重サンプリング（ＣＤＳ）によって除去する。このように、信号線６に接続された電荷検出アンプ３の各々は、ＴＦＴ２の入力端子がオンに駆動される期間に、光電変換素子から、ＴＦＴ２及び信号線６を介して流入する電流を、積分する動作を行う。

（処理手順）
特定の行の画素の値を得る手順を、図９を参照しながら以下に説明する。まず、積分器をリセットし（ＲＥＳＥＴ＝Ｈｉｇｈ）、積分動作を開始する（Ｓ１１）。このとき、出力スイッチ１２を切断することにより、ゲート線は非駆動状態とされている。なお、前述のとおり、出力スイッチを設けずゲートドライバ１１にスリーステート出力機能を設け、ハイインピーダンス出力とすることによりこれを実現してもよい。ゲート線を非駆動状態とするためには、いずれの手法も採用することができる。

積分器はリセットのあと、入力端子に出入りした電荷を積算するように動作する。つまり、入力電流を時間積分して出力する。次に、Ｓ１２において、積分器の出力をノイズ用サンプルホールド器にホールドする（Ｓ／Ｈ(noise)＝Ｈｉｇｈ）。ここでは、積分器のリセット時のエラーがホールドされる。

次に、Ｓ１３において、ゲートドライバ１１からＴＦＴ２を駆動して、特定の行の画素から電荷を取り出す。このとき、全行のゲート線７について出力スイッチ１２を接続して駆動状態とし、読み出し対象の行（ここでは行番号ｎ）についてはゲートドライバ１１によってオン状態に駆動し、読み出し対象の行以外の他の行についてはオフ状態に駆動する。すなわち、Ｇａｔｅ(n)＝Ｈｉｇｈ、Ｇａｔｅ(n-1)＝Ｇａｔｅ(n+1)＝Ｌｏｗ）とする。この駆動は短期間のみ行われ、その間に行番号ｎの各ＴＦＴ２をオンに駆動し、それ以外の行の各ＴＦＴ２をオフに駆動するための電荷がゲート線保持容量１３に充放電される。その後すべての出力スイッチ１２を切断し、各ゲート線７は非駆動状態に戻るが、その電位はゲート線保持容量１３により保持される。各ＴＦＴ２はこの電位により駆動され、次に電位が切り替えられるまで、オンまたはオフ状態が保持される。

ＴＦＴ２がオンに駆動されると、画素が保持していた電荷がＴＦＴ２を介して信号線６に流れ、電荷検出アンプ３の積分器に電流が流れ込む。図３では、Ｉ(pixel)の波形に、画素由来の電流が示されている。

Ｓ１４において、画素の電荷が十分に取り出せたところで、ふたたび全行のゲート線７について出力スイッチ１２を接続して駆動状態とし、全行をオフ状態に駆動する（Ｇａｔｅ(n-1)＝Ｇａｔｅ(n)＝Ｇａｔｅ(n+1)＝Ｌｏｗ）。この駆動は短期間のみ行われ、その間に各ＴＦＴ２をオフに駆動するための電荷がゲート線保持容量１３に充放電される。その後すべての出力スイッチを切断し、各ゲート線７は非駆動状態に戻るが、その電位はゲート線保持容量１３によりオフ電位に保持される。各ＴＦＴ２はこの電位により駆動され、次に電位が切り替えられるまで、オフ状態が保持される。

続いて、Ｓ１５において、シグナル用サンプルホールド器に積分器出力をホールドする（Ｓ／Ｈ(signal)＝Ｈｉｇｈ）。その後のＣＤＳにより画素電荷を取り出すことは、前述の構成と同様である。

以上の動作の結果、ＣＤＳにより得られた画素電荷に、誘導電流による誤差が重畳すること自体は従来例と同様であるが、その誤差成分は大幅に減じられている。その理由を、図９を参照しながら以下に説明する。

装置に交流磁界が加えられると、従来例と同様、Ｉ(induced)の点線波形に従って誘導起電力が発生する。しかし、実際には、ほとんどの期間において出力スイッチ１２が切断されているため、誘導電流は流れることができない。誘導電流が流れるのは、出力スイッチ１２が接続されている期間に限られており、これはＩ(induced)のハッチング部分で示されている。誘導電流が流れる期間が従来例に比べて大幅に縮小されていることにより、電荷検出アンプの出力に占める誤差の割合が低減されるのがわかる。このように、本実施形態の構成では、ゲートドライバの出力を、最小限の期間を除いてハイインピーダンス化することにより、誘導電流の経路を切断し、従来の装置に比べて画像に対する交流磁界の影響を本質的に低減することが可能である。よって、大面積の画像用センサアレーに交流磁界が印加されたときの、画像に生じるアーチファクトを、低減することが可能となる。

上述のように、本実施形態では、必要なとき以外は回路の一部をハイインピーダンスに切り替えて、回路にループを形成しないようにすることで、誘導電流の影響を低減している。具体的には、ゲートドライバ１１は、ゲート線７の電位をオンとオフに切り替える際以外はハイインピーダンスを出力する。このため、任意の磁界変動に対して、事前に装置の調整をすることなく、本質的に磁界を影響を低減することが可能となる。また、本実施形態の構成は、通常の撮影装置の構成で用いられるゲートドライバをスリーステート出力を有するもので置き換えたり、スイッチ１２を追加したりするだけで実現することができるので、既存の装置と比べて特に大きな容積を必要とするものではない。なお、本実施形態では、電磁波として放射線を検出する構成について説明したが、任意の電磁波を検出する場合も同様の構成を採ることが可能である。

＜＜実施形態２＞＞
本発明のさらなる実施形態（実施形態２）を、図１０を用いて説明する。センサアレー装置の構造は実施形態１と同様であるため、説明を省略する。

実施形態１において、ゲート線の駆動状態／非駆動状態の切り替え、言いかえれば出力スイッチ１２の接続／切断は、全行において同様に同時に実行していた。これは、センサアレーの読み出し走査が１行進行するごとに、すでにオフ状態である行のゲート線保持容量１３を再度オフ状態に設定することで、ゲート線保持容量１３の漏れ電流等に配慮した動作である。

ゲート線保持容量１３の電位が長期にわたって安定しているならば、すでにオフ状態である行のゲート線保持容量１３を再度オフ状態に設定する必要はなく、その行については出力スイッチ１２の操作を省くことができる。すなわち、出力スイッチ１２を接続するのは、実施形態１のような全行ではなく、ゲート線の電位のオン・オフを切り替える行だけにしてよい。図１０はそのような駆動を図示したものである。

図１０において、本実施形態のセンサアレー装置は、電荷検出アンプ３の積分器をリセットし（Ｓ３１）、この積分器の出力をノイズ用サンプルホールド器にホールド（Ｓ３２）する。次に、行番号ｎのゲートドライバ１１のみを短期間オン状態に駆動してＴＦＴから電荷を読み出す（Ｓ３３）。電荷の読み出しを終了すると、行番号ｎのゲートドライバ１１のみを短期間オフ状態に駆動し（Ｓ３４）、シグナル用サンプルホールド器に積分器出力をホールドして（Ｓ３５）、ＣＤＳにより画素電荷を取り出す。

次に、行番号（ｎ＋１）の各素子に対して同様の処理を行う（Ｓ３６〜Ｓ４０）。このように、処理対象の行のゲートドライバ１１のみを駆動して電荷を読み取る処理を、全ての行について順次行う。

もちろん、ゲート線保持容量１３の性能に依存して、これらの中間の手法を実施してもよい。すなわち、ゲート線７の電位がオフである行については、走査の１行ごとに再度オフにはしないが、たとえば５行おきに再度のオフ駆動を行ってもよい。

以上のように、本実施形態においても、画像に対する交流磁界の影響が低減される。そして、本実施形態では、ゲート線保持容量１３の電位が安定している限り、ゲート線の駆動状態の切換えを控えるため、処理を効率的に行うことが可能となる。そして、本実施形態では、ゲート線の駆動状態の切換えを控えるため、同時に駆動されるゲート線７の本数が実施形態１に比べて少なくなっている。これは、交流磁界に交差する閉回路の数を低減することに相当し、したがって誘導電流１０が信号線６に流れ込む経路の数も減少する。このため本実施形態においては、実施形態１よりさらに交流磁界の影響が低減される。

以上、各実施形態の構成によれば、放射線の通過に基づく誘導電流を低減することが可能となる。これらの効果は、ゲート線７とゲートドライバ１１を切断して、回路のループ（閉回路）を形成しないようにすることで、誘導電流を低減することに依拠している。上記実施形態では、その実現方法としてスイッチを用いる手法と、ＣＭＯＳのスリーステート出力を用いる手法を説明した。しかし、実施の態様はこれらに限られるものではなく、誘導電流を低減できる程度にドライバの出力インピーダンスを高める任意の方法を採用することができる。

また、本実施形態ではセンサアレーとしてアモルファスシリコン半導体を用いた装置を記載したが、適用対象はこれに限らず、行列アドレシングを行う任意のセンサアレーに適用することができる。

＜＜その他の実施形態＞＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

１、１１ ゲートドライバ、２ ＴＦＴ、３ 電荷検出アンプ、４ ガラス基板、５ バイアス電源、６ 信号線、７ ゲート線、８ バイアス線、９ 回路基板、１０ 誘導電流、１２ 出力スイッチ、１３ ゲート線保持容量

Claims (12)

1. 電磁波を検出する検出器と、当該検出器の出力を読み出すスイッチ手段と、を有する行列状に配列された画素と、
   前記画素の行列の列ごとに配置され、各列の前記スイッチ手段の出力端子が接続された読出し信号線と、
   前記画素の行列の行ごとに配置され、各行の前記スイッチ手段の入力端子が接続されたスイッチ制御線と
   を備えたセンサアレー装置であって、
   前記スイッチ手段は、当該スイッチ手段の入力端子がオンに駆動されたことに応じて、対応する前記検出器の出力を当該スイッチ手段の出力端子から前記読出し信号線へ出力し、
   前記画素の行列の行ごとに設けられた、前記スイッチ制御線を介して当該行に属する前記スイッチ手段の入力端子をオンに駆動するドライバ手段を備え、
   前記ドライバ手段は、前記検出器の出力を前記読出し信号線へ出力するとき以外は、ハイインピーダンスを出力する
   ことを特徴とするセンサアレー装置。
2. 前記スイッチ制御線の各々について、前記ドライバ手段の出力がハイインピーダンスである期間に当該スイッチ制御線の電位を保持するための静電容量を更に備えることを特徴とする請求項１に記載のセンサアレー装置。
3. 前記検出器の各々の共通電極を接続する配線を更に備え、
   前記静電容量は、各行の前記スイッチ制御線と前記配線との間に設けられる
   ことを特徴とする請求項２に記載のセンサアレー装置。
4. 前記静電容量は、前記ドライバ手段と、当該ドライバ手段に最も近接した前記画素との間に配置される
   ことを特徴とする請求項２又は３に記載のセンサアレー装置。
5. 前記ドライバ手段は、その出力を、オン出力、オフ出力、ハイインピーダンス出力を含む少なくとも３状態に制御可能であることを特徴とする請求項２から４のいずれか１項に記載のセンサアレー装置。
6. 前記ドライバ手段は、
   当該ドライバ手段が属する行の前記検出器の出力を前記読出し信号線へ出力するときは、オンを出力し、
   当該ドライバ手段が属する行以外の行の前記検出器の出力を前記読出し信号線へ出力するときは、オフを出力する
   ことを特徴とする請求項５に記載のセンサアレー装置。
7. 前記読出し信号線の各々には電荷検出手段が接続され、当該電荷検出手段の各々は、前記スイッチ手段の入力端子がオンに駆動される期間に、前記検出器から該スイッチ手段及び該読出し信号線を介して流入する電流を、積分する動作を行う
   ことを特徴とする請求項１から６のいずれか１項に記載のセンサアレー装置。
8. 前記検出器は前記電磁波として放射線を検出することを特徴とする請求項１から７のいずれか１項に記載のセンサアレー装置。
9. 請求項８に記載のセンサアレー装置を備えた放射線撮影装置。
10. 光電変換素子と当該光電変換素子に接続したＴＦＴとを単位として行列に配置し、当該行列の各行にゲート線を備えて該ＴＦＴのゲート電極を行ごとに接続し、当該行列の各列に信号線を備えて該ＴＦＴの出力端子を列ごとに接続し、各行の前記ゲート線にはゲートドライバが接続され、前記光電変換素子の共通電極は相互に接続されてバイアス電源に接続され、
    前記ＴＦＴの各々は前記ゲートドライバから制御電圧を印加されて制御され、前記光電変換素子の各々の出力はオンに制御された前記ＴＦＴを通じて前記信号線に出力され、前記信号線には電荷検出アンプが接続されており、当該電荷検出アンプは入力された電流を積分するように動作し、
    前記ゲート線の各々は前記共通電極との間に静電容量を有し、前記ゲートドライバは前記ゲート線の電位をオンとオフに切り替える際以外はハイインピーダンスを出力する
    ことを特徴とするセンサアレー装置。
11. 光電変換素子と、当該光電変換素子から電荷を読み出すスイッチ手段とを有する行列状に配列された画素と、
    前記スイッチ手段をオンに駆動して、対応する光電変換素子からの電荷の読み出しを制御するドライバ手段と
    を備え、
    前記ドライバ手段は、前記光電変換素子から電荷を読み出すとき以外は、ハイインピーダンスを出力する
    ことを特徴とするセンサアレー装置。
12. 電磁波を検出する検出器と、当該検出器の出力を読み出すスイッチ手段と、を有する行列状に配列された画素と、
    前記画素の行列の列ごとに配置され、各列の前記スイッチ手段の出力端子が接続された読出し信号線と、
    前記画素の行列の行ごとに配置され、各行の前記スイッチ手段の入力端子が接続されたスイッチ制御線と
    を備えたセンサアレー装置の制御方法であって、
    前記スイッチ手段が、当該スイッチ手段の入力端子がオンに駆動されたことに応じて、対応する前記検出器の出力を当該スイッチ手段の出力端子から前記読出し信号線へ出力すく工程と、
    前記画素の行列の行ごとに設けられたドライバ手段が、前記スイッチ制御線を介して当該行に属する前記スイッチ手段の入力端子をオンに駆動するドライバ工程と
    を有し、
    前記ドライバ工程においては、前記検出器の出力を前記読出し信号線へ出力するとき以外は、ハイインピーダンスが出力される
    ことを特徴とするセンサアレー装置の制御方法。

Images