JP2016032171A - Acoustic wave device - Google Patents
Acoustic wave device Download PDFInfo
- Publication number
- JP2016032171A JP2016032171A JP2014153138A JP2014153138A JP2016032171A JP 2016032171 A JP2016032171 A JP 2016032171A JP 2014153138 A JP2014153138 A JP 2014153138A JP 2014153138 A JP2014153138 A JP 2014153138A JP 2016032171 A JP2016032171 A JP 2016032171A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- acoustic wave
- metal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 193
- 239000002184 metal Substances 0.000 claims abstract description 193
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910000679 solder Inorganic materials 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 204
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 34
- 239000010931 gold Substances 0.000 claims description 19
- 238000007789 sealing Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 48
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000005538 encapsulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- 238000000034 method Methods 0.000 description 20
- 238000007772 electroless plating Methods 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
本発明は、弾性波デバイスに関し、例えばパッケージ基板上にフリップチップ実装された弾性波チップが半田を含む封止部によって封止された弾性波デバイスに関する。 The present invention relates to an acoustic wave device, for example, an acoustic wave device in which an acoustic wave chip flip-chip mounted on a package substrate is sealed by a sealing portion including solder.
弾性波デバイスの小型化、低背化のため、弾性波チップをパッケージ基板上にフリップチップ実装する技術が知られている。また、このような弾性波デバイスにおいて、半田を含む封止部で弾性波チップを封止することが知られている(例えば、特許文献1から3参照)。
In order to reduce the size and height of an acoustic wave device, a technique for flip chip mounting an acoustic wave chip on a package substrate is known. In such an acoustic wave device, it is known to seal an acoustic wave chip with a sealing portion containing solder (see, for example,
パッケージ基板上にフリップチップ実装された弾性波チップが半田を含む封止部で封止された弾性波デバイスでは、気密性の低下によって、弾性波チップの特性劣化等が生じることがある。 In an acoustic wave device in which an acoustic wave chip flip-chip mounted on a package substrate is sealed with a sealing portion including solder, characteristic deterioration of the acoustic wave chip may occur due to a decrease in hermeticity.
本発明は、上記課題に鑑みなされたものであり、気密性の低下を抑制することが可能な弾性波デバイスを提供することを目的とする。 This invention is made | formed in view of the said subject, and aims at providing the acoustic wave device which can suppress a fall of airtightness.
本発明は、パッケージ基板上に設けられ、第1下層金属層と、第1密着層と、前記第1下層金属層とは異なる金属からなる第1上層金属層と、がこの順に積層された電極パッドと、前記電極パッドに接合されて、前記パッケージ基板上にフリップチップ実装された弾性波チップと、前記パッケージ基板上に前記弾性波チップを囲んで設けられ、第2下層金属層と、前記第1密着層よりも厚い膜厚を有する第2密着層と、前記第2下層金属層とは異なる金属からなる第2上層金属層と、がこの順に積層された金属パターンと、前記金属パターンの上面に接合された半田を含み、前記弾性波チップを封止する封止部と、を備えることを特徴とする弾性波デバイスである。本発明によれば、気密性の低下を抑制することができる。 The present invention provides an electrode provided on a package substrate, in which a first lower metal layer, a first adhesion layer, and a first upper metal layer made of a metal different from the first lower metal layer are stacked in this order. A pad, an elastic wave chip bonded to the electrode pad and flip-chip mounted on the package substrate, a second lower metal layer provided on the package substrate so as to surround the elastic wave chip, and the first A metal pattern in which a second adhesion layer having a thickness larger than one adhesion layer and a second upper metal layer made of a metal different from the second lower metal layer are laminated in this order; and an upper surface of the metal pattern And an encapsulating part for encapsulating the acoustic wave chip. According to the present invention, a decrease in airtightness can be suppressed.
上記構成において、前記弾性波チップは、前記電極パッドに半田以外の金属バンプによって接合されている構成とすることができる。 The said structure WHEREIN: The said acoustic wave chip | tip can be set as the structure joined to the said electrode pad by metal bumps other than solder.
上記構成において、前記封止部は、前記金属パターンの上面に接合され且つ前記弾性波チップの周りを囲む前記半田と、前記弾性波チップ上から前記半田上に延在する平坦形状をした金属リッドと、からなる構成とすることができる。 In the above configuration, the sealing portion is bonded to the upper surface of the metal pattern and surrounds the acoustic wave chip, and a flat metal lid extending from the acoustic wave chip onto the solder. It can be set as the structure which consists of these.
上記構成において、前記第2上層金属層の膜厚は、前記第1密着層よりも薄い構成とすることができる。 In the above configuration, the second upper metal layer may be thinner than the first adhesion layer.
上記構成において、前記第2下層金属層は銀又はタングステンからなり、前記第2密着層はニッケル又は銅からなり、前記第2上層金属層は金からなる構成とすることができる。 In the above configuration, the second lower metal layer may be made of silver or tungsten, the second adhesion layer may be made of nickel or copper, and the second upper metal layer may be made of gold.
上記構成において、前記第1下層金属層と前記第2下層金属層とは同じ材料且つ同じ膜厚からなり、前記第1上層金属層と前記第2上層金属層とは同じ材料且つ同じ膜厚からなり、前記第1密着層と前記第2密着層とは同じ材料からなる構成とすることができる。 In the above configuration, the first lower metal layer and the second lower metal layer are made of the same material and the same film thickness, and the first upper metal layer and the second upper metal layer are made of the same material and the same film thickness. Thus, the first adhesion layer and the second adhesion layer can be made of the same material.
本発明によれば、気密性の低下を抑制することができる。 According to the present invention, a decrease in airtightness can be suppressed.
以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1(a)は、実施例1に係る分波器を示す断面図、図1(b)は、図1(a)の領域Aを拡大した断面図である。図1(a)のように、実施例1の分波器100は、パッケージ基板10の平坦上面に、送信フィルタチップ12と受信フィルタチップ14とがフリップチップ実装されている。送信フィルタチップ12と受信フィルタチップ14とは、パッケージ基板10の上面に設けられた電極パッド16にバンプ18が接合することで、パッケージ基板10上にフリップチップ実装されている。パッケージ基板10には、例えばLTCC(Low Temperature Co-fired Ceramics)又はHTCC(High Temperature Co-fired Ceramics)からなるセラミック等の絶縁体を用いることができる。バンプ18には、例えば金(Au)バンプ等の金属バンプを用いることができる。
FIG. 1A is a cross-sectional view illustrating the duplexer according to the first embodiment, and FIG. 1B is an enlarged cross-sectional view of a region A in FIG. As shown in FIG. 1A, in the
送信フィルタチップ12と受信フィルタチップ14とは、例えば弾性表面波(SAW:Surface Acoustic Wave)デバイスチップからなり、圧電基板20と、圧電基板20のパッケージ基板10に対向する面に設けられたIDT(Interdigital Transducer)22と、を含む。送信フィルタチップ12にはIDT22によって送信フィルタが形成され、受信フィルタチップ14にはIDT22によって受信フィルタが形成されている。圧電基板20には、例えばタンタル酸リチウム(LT)又はニオブ酸リチウム(LN)等の圧電材を用いることができる。IDT22には、例えば銅(Cu)又はアルミニウム(Al)等の金属を用いることができる。
The
ここで、図2を用いて、実施例1の分波器の回路構成について説明する。図2は、実施例1に係る分波器を示す回路図である。図2のように、アンテナ60に接続されるアンテナ端子62と送信端子64との間に、送信フィルタチップ12に形成された送信フィルタ70が接続されている。アンテナ端子62と受信端子66との間に、受信フィルタチップ14に形成された受信フィルタ72が接続されている。送信フィルタ70は、送信端子64から入力された信号のうち送信帯域の信号を送信信号としてアンテナ端子62に通過させ、他の周波数の信号を抑圧する。受信フィルタ72は、アンテナ端子62から入力された信号のうち受信帯域の信号を受信信号として受信端子66に通過させ、他の周波数の信号を抑圧する。送信帯域の周波数と受信帯域の周波数とは異なっている。
Here, the circuit configuration of the duplexer of the first embodiment will be described with reference to FIG. FIG. 2 is a circuit diagram illustrating the duplexer according to the first embodiment. As shown in FIG. 2, the
図1(a)のように、パッケージ基板10の上面と送信フィルタチップ12及び受信フィルタチップ14との間には、空隙24が形成されている。IDT22は、振動が抑制されないように、空隙24に露出している。バンプ18も空隙24に露出している。
As shown in FIG. 1A, a
パッケージ基板10は、内部に内部配線26が設けられた多層配線基板である。内部配線26によって、パッケージ基板10の上面に形成された電極パッド16と下面に形成されたフットパッド28とが電気的に接続されている。バンプ18は電極パッド16に接合されているため、送信フィルタチップ12及び受信フィルタチップ14は、フットパッド28に電気的に接続されている。内部配線26は、例えば金(Au)等の金属を用いることができる。
The
パッケージ基板10の上面であって、送信フィルタチップ12及び受信フィルタチップ14の外側に、金属パターン30が設けられている。金属パターン30は、送信フィルタチップ12及び受信フィルタチップ14を囲んで設けられている。金属パターン30の上面に接合して、送信フィルタチップ12及び受信フィルタチップ14を囲む半田32が設けられている。半田32は、例えば金属パターン30の上面全面に接合している。送信フィルタチップ12及び受信フィルタチップ14上から半田32上に延在する平坦形状をした金属リッド34が設けられている。送信フィルタチップ12及び受信フィルタチップ14は、半田32と金属リッド34とを含む封止部36によって封止されている。金属リッド34には、例えばコバール等の半田よりも融点の高い金属を用いることができる。封止部36を覆って、例えばニッケル(Ni)等の金属からなる保護膜38が設けられている。
A
図1(b)のように、電極パッド16と金属パターン30とは共に、3層構造をした金属膜であり、下層金属層と、上層金属層と、その間に配置された密着層と、を有する。即ち、電極パッド16は、パッケージ基板10側から第1下層金属層40、第1密着層42、及び第1上層金属層44がこの順に設けられている。第1下層金属層40と第1上層金属層44とは異なる金属からなるため、第1密着層42が第1下層金属層40と第1上層金属層44との密着のために設けられている。第1下層金属層40は、例えば膜厚15μm程度の銀(Ag)層からなり、第1密着層42は、例えば膜厚2μm〜6μm程度のニッケル(Ni)層からなり、第1上層金属層44は、例えば膜厚0.3μm程度の金(Au)層からなる。
As shown in FIG. 1B, each of the
金属パターン30は、パッケージ基板10側から第2下層金属層50、第2密着層52、及び第2上層金属層54がこの順に設けられている。第2下層金属層50と第2上層金属層54とは異なる金属からなるため、第2密着層52が第2下層金属層50と第2上層金属層54との密着のために設けられている。第2密着層52の膜厚は、第1密着層42よりも厚くなっている。第2密着層52の膜厚は、例えば第1密着層42の膜厚の2倍以上の場合が好ましく、3倍以上の場合がより好ましく、4倍以上の場合がさらに好ましい。第2下層金属層50は、例えば膜厚15μm程度の銀(Ag)層からなり、第2密着層52は、例えば膜厚10μm〜15μm程度のニッケル(Ni)層からなり、第2上層金属層54は、例えば膜厚0.3μm程度の金(Au)層からなる。
The
なお、第1密着層42と第1上層金属層44との間及び第2密着層52と第2上層金属層54との間に、例えばパラジウム(Pd)等からなるバリアメタル層が設けられていてもよい。また、図示は省略しているが、フットパッド28も、3層構造をした金属膜であり、パッケージ基板10側から第3下層金属層、第3密着層、第3上層金属層がこの順に設けられている。第3下層金属層は、例えば銀(Ag)層からなり、第3密着層は、例えばニッケル(Ni)層からなり、第3上層金属層は、例えば金(Au)層からなる。
A barrier metal layer made of, for example, palladium (Pd) or the like is provided between the
図3(a)及び図3(b)は、パッケージ基板の上面図及び下面図である。図3(a)のように、パッケージ基板10の上面には、アンテナパッド、送信パッド、受信パッド、及びグランドパッドを含む電極パッド16(図中の網目パターン)が設けられている。
3A and 3B are a top view and a bottom view of the package substrate. As shown in FIG. 3A, an electrode pad 16 (mesh pattern in the drawing) including an antenna pad, a transmission pad, a reception pad, and a ground pad is provided on the upper surface of the
送信フィルタチップ12は、アンテナパッド、送信パッド、及びグランドパッドの上面にバンプ18が接合することで、パッケージ基板10の上面にフリップチップ実装されている。送信フィルタチップ12に形成された入力用電極は送信パッドに接続され、出力用電極はアンテナパッドに接続され、グランド電極はグランドパッドに接続される。
The
受信フィルタチップ14は、アンテナパッド、受信パッド、及びグランドパッドの上面にバンプ18が接合することで、パッケージ基板10の上面にフリップチップ実装されている。受信フィルタチップ14に形成された入力用電極はアンテナパッドに接続され、出力用電極は受信パッドに接続され、グランド電極はグランドパッドに接続される。
The
金属パターン30は、送信フィルタチップ12及び受信フィルタチップ14を囲むように、矩形形状をしたパッケージ基板10の上面の縁に沿って設けられている。
The
図3(b)のように、パッケージ基板10の下面には、フットパッド28として、アンテナ用フットパッド28a、送信用フットパッド28b、受信用フットパッド28c、及びグランド用フットパッド28dが設けられている。アンテナ用フットパッド28a、送信用フットパッド28b、及び受信用フットパッド28cは、図2におけるアンテナ端子62、送信端子64、及び受信端子66に対応する。アンテナ用フットパッド28a、送信用フットパッド28b、受信用フットパッド28c、及びグランド用フットパッド28dはそれぞれ、内部配線26を介して、電極パッド16に含まれるアンテナパッド、送信パッド、受信パッド、及びグランドパッドに電気的に接続されている。したがって、送信フィルタチップ12に形成された送信フィルタは、アンテナ用フットパッド28aと送信用フットパッド28bとの間に接続され、受信フィルタチップ14に形成された受信フィルタは、アンテナ用フットパッド28aと受信用フットパッド28cとの間に接続される。
As shown in FIG. 3B, an
また、金属パターン30は、内部配線26を介して、グランド用フットパッド28dに接続されている。これにより、金属からなる封止部36をグランド電位とすることができ、電気特性の向上を図ることができる。
Further, the
次に、実施例1に係る分波器の製造方法について説明する。図4(a)から図6(c)は、実施例1に係る分波器の製造方法を示す断面図である。図4(a)から図6(c)では、多面取りプロセスによる製造方法を示している。図4(a)のように、内部配線26が形成されたウエハ状のパッケージ基板10の上面に、電極パッド16に含まれる第1下層金属層40と、金属パターン30に含まれる第2下層金属層50と、を形成する。第1下層金属層40と第2下層金属層50とは、パッケージ基板10の上面全面に、例えば膜厚15μmの銀(Ag)膜を堆積した後、露光技術及びエッチング技術を用いることで形成することができる。したがって、第1下層金属層40と第2下層金属層50とは、同じ材料且つ同じ膜厚の金属膜となる。また、第1下層金属層40と第2下層金属層50とを、蒸着法及びリフトオフ法を用いて形成してもよい。パッケージ基板10の下面に、フットパッド28に含まれる第3下層金属層80を形成する。第3下層金属層80は、第1下層金属層40及び第2下層金属層50と同様の方法によって形成することができる。
Next, a method for manufacturing the duplexer according to the first embodiment will be described. 4A to 6C are cross-sectional views illustrating a method of manufacturing the duplexer according to the first embodiment. FIGS. 4A to 6C show a manufacturing method using a multi-chamfer process. As shown in FIG. 4A, the first lower
図4(b)のように、パッケージ基板10の下面全面に、例えばレジスト膜90を形成する。これにより、第3下層金属層80はレジスト膜90で覆われる。その後、電解めっき法を用いて、第2下層金属層50上にのみ、例えば膜厚10μm程度のニッケル(Ni)膜からなる電解めっき膜92を形成する。図3(a)のように、金属パターン30と電極パッド16とは電気的に分離されているため、即ち、第1下層金属層40と第2下層金属層50とは電気的に分離されているため、第2下層金属層50にのみ電流を流すことができる。よって、第2下層金属層50上にのみ電解めっき膜92を形成することができる。
As shown in FIG. 4B, for example, a resist
図4(c)のように、パッケージ基板10の下面に形成したレジスト膜90を除去する。その後、無電解めっき法を用いて、第1下層金属層40上、電解めっき膜92上、及び第3下層金属層80上に、例えば膜厚3μm程度のニッケル(Ni)膜からなる無電解めっき膜94を形成する。これにより、第1下層金属層40上に、無電解めっき膜94からなる第1密着層42が形成される。第2下層金属層50上に、電解めっき膜92と無電解めっき膜94とからなる第2密着層52が形成される。第3下層金属層80上に、無電解めっき膜94からなる第3密着層82が形成される。
As shown in FIG. 4C, the resist
図4(b)及び図4(c)のように、電解めっき法と無電解めっき法とを組み合わせることで、第2密着層52の膜厚を、第1密着層42よりも厚くすることができる。なお、電解めっき法と無電解めっき法との順番を入れ替えてもよい。即ち、まず、パッケージ基板10の下面にレジスト膜90がない状態で、無電解めっき法を用いて、第1下層金属層40、第2下層金属層50、及び第3下層金属層80上に無電解めっき膜を形成する。その後、パッケージ基板10の下面にレジスト膜90を形成し、電解めっき法を用いて、第2下層金属層50上の無電解めっき膜上にのみ電解めっき膜を形成する。
As shown in FIGS. 4B and 4C, the thickness of the
図4(d)のように、無電解めっき法を用いて、第1密着層42上、第2密着層52上、及び第3密着層82上に、例えば膜厚0.3μm程度の金(Au)膜からなる無電解めっき膜96を形成する。これにより、第1密着層42上に、無電解めっき膜96からなる第1上層金属層44が形成される。第2密着層52上に、無電解めっき膜96からなる第2上層金属層54が形成される。第3密着層82上に、無電解めっき膜96からなる第3上層金属層84が形成される。したがって、第1上層金属層44と第2上層金属層54と第3上層金属層84とは、同じ材料且つ同じ膜厚の金属膜となる。
As shown in FIG. 4D, on the
図4(a)から図4(d)の工程によって、パッケージ基板10の上面に、第1下層金属層40、第1密着層42、及び第1上層金属層44が積層された電極パッド16と、第2下層金属層50、第2密着層52、及び第2上層金属層54が積層された金属パターン30と、が形成される。パッケージ基板10の下面に、第3下層金属層80、第3密着層82、及び第3上層金属層84が積層されたフットパッド28が形成される。
4A to 4D, the
図5(a)のように、複数の送信フィルタチップ12及び複数の受信フィルタチップ14を、パッケージ基板10上に形成した電極パッド16に、バンプ18を用いてフリップチップ実装する。この際、1つの分波器を構成する送信フィルタチップ12及び受信フィルタチップ14が、金属パターン30で囲まれるようにフリップチップ実装する。
As shown in FIG. 5A, a plurality of
図5(b)のように、複数の送信フィルタチップ12及び複数の受信フィルタチップ14上に、半田32と金属リッド34との積層体を、半田32が弾性波フィルタチップ側に位置するように配置する。
As shown in FIG. 5B, a laminate of the
図5(c)のように、積層体を加熱して半田32が溶融した状態とし、この状態で金属リッド34を複数の送信フィルタチップ12及び受信フィルタチップ14側に押圧する。これにより、送信フィルタチップ12と受信フィルタチップ14とで構成される複数の分波器の間隙に半田32が充填される。半田32は、パッケージ基板10上に形成された金属パターン30上を濡れ広がった後に固化して、金属パターン30の上面に接合する。また、複数の送信フィルタチップ12及び複数の受信フィルタチップ14上から半田32上に延在して金属リッド34が配置される。金属リッド34は、例えば送信フィルタチップ12及び受信フィルタチップ14の上面に接しているが、金属リッド34と送信フィルタチップ12及び受信フィルタチップ14との間に半田32が残存していてもよい。これにより、複数の送信フィルタチップ12及び複数の受信フィルタチップ14は、半田32と金属リッド34とを含む封止部36によって封止される。
As shown in FIG. 5C, the laminated body is heated to bring the
図6(a)のように、送信フィルタチップ12と受信フィルタチップ14とで構成される複数の分波器の間で、封止部36、金属パターン30、及びパッケージ基板10を、ダイシングブレード98を用いたダイシングによって切断する。
As shown in FIG. 6A, the sealing
図6(b)のように、ダイシングによる切断によって、送信フィルタチップ12と受信フィルタチップ14とで構成される複数の分波器が個片化される。図6(c)のように、電解めっき法を用いて、封止部36を覆う保護膜38を形成する。このような製造工程を含んで、実施例1の分波器100を形成することができる。
As shown in FIG. 6 (b), a plurality of duplexers composed of the
ここで、実施例1の分波器の効果を説明するにあたり、比較例1の分波器について説明する。図7(a)は、比較例1に係る分波器を示す断面図、図7(b)は、図7(a)の領域Aを拡大した断面図である。図7(a)及び図7(b)のように、比較例1の分波器においては、金属パターン30の第2密着層52aが、電極パッド16の第1密着層42と同じ厚さになっている。その他の構成は、実施例1の図1(a)及び図1(b)と同じであるため説明を省略する。
Here, in describing the effect of the duplexer of the first embodiment, the duplexer of the comparative example 1 will be described. FIG. 7A is a cross-sectional view showing a duplexer according to Comparative Example 1, and FIG. 7B is an enlarged cross-sectional view of region A in FIG. 7A and 7B, in the duplexer of Comparative Example 1, the
比較例1の分波器は、図4(b)の電解めっき工程を行わない点を除いて、図4(a)から図6(c)で説明した実施例1の分波器の製造方法と同じ方法によって形成することができる。 The duplexer of Comparative Example 1 is the manufacturing method of the duplexer of Example 1 described with reference to FIGS. 4A to 6C except that the electrolytic plating process of FIG. 4B is not performed. Can be formed by the same method.
比較例1では、金属パターン30の第2密着層52aは、電極パッド16の第1密着層42と同じ厚さになっている。第1密着層42は、弾性波デバイスの低背化の点から薄いことが好ましいため、第2密着層52aも薄くなる。このため封止工程(図5(c)の工程)において、半田32が第2密着層52aに拡散して半田32と第2密着層52aの金属(ニッケル(Ni))とが合金化すると、この合金膜は第2下層金属層50の上面に到達して形成されてしまう。第2下層金属層50の上面に合金膜が形成された状態でダイシング工程(図6(a)の工程)が行われると、金属パターン30に掛かる応力によって、第2下層金属層50の上面に剥離によるリークパスが形成され、気密性が低下してしまう。なお、金属パターン30に掛かる応力の一例として、ダイシングによる応力を挙げたが、ダイシング以外の応力が掛かる場合でも同様に、第2下層金属層50の上面に剥離によるリークパスが形成される。
In Comparative Example 1, the
一方、実施例1では、図1(b)のように、金属パターン30の第2密着層52の膜厚が、電極パッド16の第1密着層42よりも厚くなっている。これにより、半田32が第2密着層52に拡散して半田32と第2密着層52の金属(ニッケル(Ni))とが合金化がしても、この合金膜が第2下層金属層50の上面まで到達することを抑制できる。よって、金属パターン30に応力が掛かった場合でも、第2下層金属層50の上面での剥離を抑制でき、その結果、気密性の低下を抑制することができる。また、金属パターン30の第2密着層52のみを厚くし、電極パッド16の第1密着層42は厚くしないため、分波器100が高くなることを抑制できる。
On the other hand, in Example 1, as shown in FIG. 1B, the thickness of the
バンプ18は、半田バンプの場合でもよいが、半田以外の金属バンプ(例えば金バンプ)の場合が好ましい。バンプ18が半田バンプの場合、半田バンプの半田と電極パッド16の第1密着層42とが合金化し、電極パッド16に外部から応力が掛かった場合に、第1下層金属層40の上面で剥離が生じる恐れがあるためである。
The
図5(b)から図6(a)のように、弾性波フィルタチップの周りを囲む半田32と弾性波フィルタチップ上から半田32上に延在する平坦形状をした金属リッド34とを含む封止部36で弾性波フィルタチップを封止する場合、ダイシングブレード98を用いたダイシングによって金属パターン30等を切断する工程が生じる。金属パターン30をダイシングすることで、金属パターン30に応力が掛かり、比較例1のように第2密着層52aが薄い場合には、第2下層金属層50の上面での剥離が生じてしまう。このようなことから、封止部36が弾性波フィルタチップの周りを囲む半田32と弾性波フィルタチップ上から半田32上に延在する平坦形状をした金属リッド34とを含む場合に、第2密着層52の厚さを第1密着層42よりも厚くすることが好ましい。
As shown in FIG. 5B to FIG. 6A, a seal including a
また、第2上層金属層54の膜厚が第1密着層42よりも薄い場合、半田32と第2密着層52の金属(ニッケル(Ni))との間の合金化が進み易くなる。したがって、このような場合に、第2密着層52の厚さを第1密着層42よりも厚くすることが好ましい。
Further, when the thickness of the second
実施例1では、第2下層金属層50が銀(Ag)からなり、第2密着層52がニッケル(Ni)からなり、第2上層金属層54が金(Au)からなる場合を例に示したが、その他の金属からなる場合でもよい。例えば、第2下層金属層50がタングステン(W)からなり、第2密着層52が銅(Cu)からなり、第2上層金属層54が金(Au)からなる場合でもよい。
In Example 1, the second
また、第1下層金属層40と第2下層金属層50とは同じ材料且つ同じ膜厚からなり、第1上層金属層44と第2上層金属層54とは同じ材料且つ同じ膜厚からなり、第1密着層42と第2密着層52とは同じ材料からなる場合が好ましい。この場合、図4(a)から図4(d)で説明したように、第1下層金属層40と第2下層金属層50、第1密着層42と第2密着層52、及び第1上層金属層44と第2上層金属層54、の製造を同時に行うことができるため、コストの低減を図ることができる。
The first
実施例1では、パッケージ基板10上にフリップチップ実装された弾性波チップがSAWデバイスチップの場合を例に示したが、ラブ波デバイスチップ、弾性境界波デバイスチップ、圧電薄膜共振器(FBAR:Film Bulk Acoustic Resonator)デバイスチップ等、その他の弾性波チップの場合でもよい。また、弾性波デバイスは、分波器の場合に限らず、その他の弾性波デバイスの場合でもよい。
In the first embodiment, the case where the acoustic wave chip flip-chip mounted on the
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 パッケージ基板
12 送信フィルタチップ
14 受信フィルタチップ
16 電極パッド
18 バンプ
30 金属パターン
32 半田
34 金属リッド
36 封止部
40 第1下層金属層
42 第1密着層
44 第1上層金属層
50 第2下層金属層
52 第2密着層
54 第2上層金属層
DESCRIPTION OF
Claims (6)
前記電極パッドに接合されて、前記パッケージ基板上にフリップチップ実装された弾性波チップと、
前記パッケージ基板上に前記弾性波チップを囲んで設けられ、第2下層金属層と、前記第1密着層よりも厚い膜厚を有する第2密着層と、前記第2下層金属層とは異なる金属からなる第2上層金属層と、がこの順に積層された金属パターンと、
前記金属パターンの上面に接合された半田を含み、前記弾性波チップを封止する封止部と、を備えることを特徴とする弾性波デバイス。 An electrode pad provided on the package substrate, in which a first lower metal layer, a first adhesion layer, and a first upper metal layer made of a metal different from the first lower metal layer are stacked in this order;
An acoustic wave chip bonded to the electrode pad and flip-chip mounted on the package substrate;
A metal that is provided on the package substrate so as to surround the acoustic wave chip, and has a second lower metal layer, a second adhesive layer having a thickness larger than the first adhesive layer, and a metal different from the second lower metal layer A metal pattern in which a second upper metal layer comprising:
An acoustic wave device comprising: a solder bonded to an upper surface of the metal pattern; and a sealing portion that seals the acoustic wave chip.
The first lower metal layer and the second lower metal layer are made of the same material and the same film thickness, and the first upper metal layer and the second upper metal layer are made of the same material and the same film thickness, 6. The acoustic wave device according to claim 1, wherein the first adhesive layer and the second adhesive layer are made of the same material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153138A JP6310354B2 (en) | 2014-07-28 | 2014-07-28 | Elastic wave device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153138A JP6310354B2 (en) | 2014-07-28 | 2014-07-28 | Elastic wave device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016032171A true JP2016032171A (en) | 2016-03-07 |
JP6310354B2 JP6310354B2 (en) | 2018-04-11 |
Family
ID=55442323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014153138A Active JP6310354B2 (en) | 2014-07-28 | 2014-07-28 | Elastic wave device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6310354B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018085490A (en) * | 2016-11-25 | 2018-05-31 | 太陽誘電株式会社 | Electronic component and method of manufacturing the same |
US20180159504A1 (en) * | 2016-12-02 | 2018-06-07 | Taiyo Yuden Co., Ltd. | Electronic component and method of manufacturing the same |
KR20200007672A (en) | 2018-07-12 | 2020-01-22 | 우에무라 고교 가부시키가이샤 | CONDUCTIVE BUMP AND ELECTROLESS Pt PLATING BATH |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060138672A1 (en) * | 2004-12-24 | 2006-06-29 | Fujitsu Media Devices Limited | Electronic device and method of fabricating the same |
JP2008227355A (en) * | 2007-03-15 | 2008-09-25 | Shinko Electric Ind Co Ltd | Electronic equipment and method for manufacturing the same |
JP2010147348A (en) * | 2008-12-19 | 2010-07-01 | Fujitsu Media Device Kk | Electronic component and method of manufacturing the same |
JP2010161136A (en) * | 2009-01-07 | 2010-07-22 | Panasonic Corp | Semiconductor device and method of manufacturing the same |
-
2014
- 2014-07-28 JP JP2014153138A patent/JP6310354B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060138672A1 (en) * | 2004-12-24 | 2006-06-29 | Fujitsu Media Devices Limited | Electronic device and method of fabricating the same |
JP2006203149A (en) * | 2004-12-24 | 2006-08-03 | Fujitsu Media Device Kk | Electronic component and its manufacturing method |
JP2008227355A (en) * | 2007-03-15 | 2008-09-25 | Shinko Electric Ind Co Ltd | Electronic equipment and method for manufacturing the same |
JP2010147348A (en) * | 2008-12-19 | 2010-07-01 | Fujitsu Media Device Kk | Electronic component and method of manufacturing the same |
JP2010161136A (en) * | 2009-01-07 | 2010-07-22 | Panasonic Corp | Semiconductor device and method of manufacturing the same |
US20110147927A1 (en) * | 2009-01-07 | 2011-06-23 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018085490A (en) * | 2016-11-25 | 2018-05-31 | 太陽誘電株式会社 | Electronic component and method of manufacturing the same |
KR20180059353A (en) * | 2016-11-25 | 2018-06-04 | 다이요 유덴 가부시키가이샤 | Electronic component and method of fabricating the same |
KR102062185B1 (en) | 2016-11-25 | 2020-02-12 | 다이요 유덴 가부시키가이샤 | Electronic component and method of fabricating the same |
US20180159504A1 (en) * | 2016-12-02 | 2018-06-07 | Taiyo Yuden Co., Ltd. | Electronic component and method of manufacturing the same |
JP2018093057A (en) * | 2016-12-02 | 2018-06-14 | 太陽誘電株式会社 | Electronic component and manufacturing method thereof |
US10855248B2 (en) | 2016-12-02 | 2020-12-01 | Taiyo Yuden Co., Ltd. | Electronic component and method of manufacturing the same |
KR20200007672A (en) | 2018-07-12 | 2020-01-22 | 우에무라 고교 가부시키가이샤 | CONDUCTIVE BUMP AND ELECTROLESS Pt PLATING BATH |
US11049838B2 (en) | 2018-07-12 | 2021-06-29 | C. Uyemura & Co., Ltd. | Conductive bump and electroless Pt plating bath |
Also Published As
Publication number | Publication date |
---|---|
JP6310354B2 (en) | 2018-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691687B2 (en) | Module and method of manufacturing a module | |
KR100691160B1 (en) | A Stack Type Surface Acoustic Wave Package and Fabrication Method Thereof | |
JP2012151698A (en) | Elastic wave device | |
JP6284811B2 (en) | Electronic device and manufacturing method thereof | |
US20160301386A1 (en) | Elastic wave filter device | |
US9633873B2 (en) | Electronic device | |
JP6449836B2 (en) | Electronic component and manufacturing method thereof | |
JP6810599B2 (en) | Electronic components and their manufacturing methods | |
US10855248B2 (en) | Electronic component and method of manufacturing the same | |
JP2012182395A (en) | Electronic device | |
JP2013131711A (en) | Electronic component | |
JP6433930B2 (en) | Elastic wave device | |
JP6310354B2 (en) | Elastic wave device | |
JP6407102B2 (en) | Elastic wave device and manufacturing method thereof | |
US9065420B2 (en) | Fabrication method of acoustic wave device | |
US8093101B2 (en) | Electronic device and method of fabricating the same | |
JP6942004B2 (en) | Electronic components and their manufacturing methods | |
KR20060115531A (en) | Surface acoustic wave device package and method for manufacturing the same | |
JP2018074051A (en) | Electronic component and manufacturing method thereof | |
JP2010147348A (en) | Electronic component and method of manufacturing the same | |
JP6793009B2 (en) | Elastic wave device and multi-chamfered substrate | |
JP7406341B2 (en) | Electronic components, filters and multiplexers | |
WO2022241623A1 (en) | Chip encapsulation structure, chip encapsulation method, and electronic device | |
CN114826201A (en) | Surface acoustic wave filter and method for manufacturing the same | |
JP2016181759A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6310354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |