JP2013131711A - Electronic component - Google Patents

Electronic component Download PDF

Info

Publication number
JP2013131711A
JP2013131711A JP2011281760A JP2011281760A JP2013131711A JP 2013131711 A JP2013131711 A JP 2013131711A JP 2011281760 A JP2011281760 A JP 2011281760A JP 2011281760 A JP2011281760 A JP 2011281760A JP 2013131711 A JP2013131711 A JP 2013131711A
Authority
JP
Japan
Prior art keywords
pad
chip
ground
acoustic wave
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011281760A
Other languages
Japanese (ja)
Inventor
Yasuyuki Oda
康之 小田
Kaoru Sakinada
薫 先灘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2011281760A priority Critical patent/JP2013131711A/en
Publication of JP2013131711A publication Critical patent/JP2013131711A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component which improves heat radiation performance for heat generated by a device chip.SOLUTION: This invention relates to an electronic component including: a package substrate 10 formed by an insulation material; an acoustic wave chip 40 mounted on the package substrate 10 in a flip chip mounting method; and a solder sealing part 62 sealing the acoustic wave chip 40. The solder sealing part 62 is formed by solder and the solder in the solder sealing part 62 extends between a ground pad 50 of the acoustic wave chip 40 and a ground wiring pattern 20 of the package substrate 10. The ground pad 50 and the ground wiring pattern 20 are joined to each other through the solder.

Description

本発明は、電子部品に関する。   The present invention relates to an electronic component.

電子部品の小型化の要望に応えるため、デバイスチップをパッケージ基板に実装する際にフリップチップ実装が用いられている。また、デバイスチップに水分等が侵入した場合、デバイスの機能が損なわれる場合がある。例えば、デバイスチップが弾性表面波（ＳＡＷ：Surface Acoustic Wave）チップの場合、チップ表面に形成されたＩＤＴ（Interdigital Transducer）に異物や水分が付着すると、デバイスとして機能しなくなる恐れがある。このため、デバイスチップを封止することがなされている。例えば特許文献１には、パッケージ基板にフリップチップ実装されたデバイスチップを、はんだで形成された封止部により封止することが記載されている。   In order to meet the demand for miniaturization of electronic components, flip chip mounting is used when a device chip is mounted on a package substrate. In addition, when moisture or the like enters the device chip, the function of the device may be impaired. For example, when the device chip is a surface acoustic wave (SAW) chip, if foreign matter or moisture adheres to an IDT (Interdigital Transducer) formed on the chip surface, the device chip may not function. For this reason, the device chip is sealed. For example, Patent Document 1 describes that a device chip flip-chip mounted on a package substrate is sealed with a sealing portion formed of solder.

特開２００６−２０３１４９号公報JP 2006-203149 A

デバイスチップをパッケージ基板にフリップチップ実装する場合、デバイスチップの入出力パッド及びグランドパッドを、バンプを用いて、パッケージ基板のバンプパッドに接合させている。しかしながら、このような構造の場合、デバイスチップで発生した熱を十分に放熱することができないという課題がある。   When the device chip is flip-chip mounted on the package substrate, the input / output pads and the ground pad of the device chip are bonded to the bump pads of the package substrate using bumps. However, in such a structure, there is a problem that heat generated in the device chip cannot be sufficiently dissipated.

本発明は、上記課題に鑑みなされたものであり、デバイスチップで発生した熱の放熱性を向上させることが可能な電子部品を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide an electronic component capable of improving the heat dissipation of heat generated in a device chip.

本発明は、絶縁材からなるパッケージ基板と、前記パッケージ基板上にフリップチップ実装されたデバイスチップと、前記デバイスチップを封止する封止部と、を備え、前記封止部は、はんだで形成されていて、前記はんだは、前記デバイスチップのグランドパッドと前記パッケージ基板のグランド配線パターンとの間に延在して、前記グランドパッドと前記グランド配線パターンとは前記はんだにより接合されていることを特徴とする電子部品である。本発明によれば、デバイスチップで発生した熱の放熱性を向上させることができる。   The present invention includes a package substrate made of an insulating material, a device chip flip-chip mounted on the package substrate, and a sealing portion that seals the device chip, and the sealing portion is formed of solder The solder extends between a ground pad of the device chip and a ground wiring pattern of the package substrate, and the ground pad and the ground wiring pattern are joined by the solder. It is a featured electronic component. According to the present invention, it is possible to improve the heat dissipation of the heat generated in the device chip.

上記構成において、前記パッケージ基板の周辺部に設けられ、前記はんだで形成された側部が接する金属パターンを備え、前記グランド配線パターンと前記金属パターンとは接続されている構成とすることができる。この構成によれば、封止部のはんだを、グランドパッドとグランド配線パターンとの間に延在させることを容易にできる。   The said structure WHEREIN: It can be set as the structure provided with the metal pattern which is provided in the peripheral part of the said package board | substrate and the side part formed with the said solder contact | connects, and the said ground wiring pattern and the said metal pattern are connected. According to this configuration, it is possible to easily extend the solder of the sealing portion between the ground pad and the ground wiring pattern.

上記構成において、前記グランドパッドは、方形形状をした前記デバイスチップの４つの角のうち少なくとも対向する２つの角に設けられている構成とすることができる。この構成によれば、グランドパッドと封止部とを近接して配置できると共に、グランドパッドを２方向から封止部で囲むことができるため、デバイスチップで発生した熱の放熱性をより向上させることができる。   The said structure WHEREIN: The said ground pad can be set as the structure provided in at least two corners which oppose at least among four corners of the said square-shaped device chip. According to this configuration, the ground pad and the sealing portion can be disposed close to each other, and the ground pad can be surrounded by the sealing portion from two directions, thereby further improving the heat dissipation of the heat generated in the device chip. be able to.

上記構成において、前記グランドパッドは、前記デバイスチップの４つの角全てに設けられている構成とすることができる。この構成によれば、デバイスチップで発生した熱を４方向から放熱することができるため、より効率よく放熱することができる。   The said structure WHEREIN: The said ground pad can be set as the structure provided in all four corners of the said device chip. According to this configuration, the heat generated in the device chip can be dissipated from four directions, so that the heat can be dissipated more efficiently.

上記構成において、前記デバイスチップの４つの角のうち隣り合う２つの角に設けられた前記グランドパッドは、前記２つの角の両方と交わる辺に沿って延在して一体化している構成とすることができる。この構成によれば、グランドパッドを３方向から封止部で囲むことができるため、デバイスチップで発生した熱の放熱性を更に向上させることができる。   In the above configuration, the ground pads provided at two adjacent corners of the four corners of the device chip extend along a side intersecting with both of the two corners and are integrated. be able to. According to this configuration, since the ground pad can be surrounded by the sealing portion from three directions, the heat dissipation of the heat generated in the device chip can be further improved.

上記構成において、前記グランドパッドは、前記デバイスチップの端部に接して設けられている構成とすることができる。この構成によれば、グランドパッドの側面を封止部に接触させることができるため、放熱性をより向上させることができる。   The said structure WHEREIN: The said ground pad can be set as the structure provided in contact with the edge part of the said device chip. According to this configuration, the side surface of the ground pad can be brought into contact with the sealing portion, so that heat dissipation can be further improved.

上記構成において、前記デバイスチップの入出力パッドと前記パッケージ基板の入出力パッドとはバンプにより接合されている構成とすることができる。   In the above configuration, the input / output pads of the device chip and the input / output pads of the package substrate may be joined by bumps.

上記構成において、前記グランドパッドの大きさは、前記デバイスチップの入出力パッドよりも大きい構成とすることができる。   In the above configuration, the size of the ground pad may be larger than the input / output pad of the device chip.

上記構成において、前記デバイスチップは弾性波チップである構成とすることができる。   In the above configuration, the device chip may be an acoustic wave chip.

本発明によれば、デバイスチップで発生した熱の放熱性を向上させることができる。   According to the present invention, it is possible to improve the heat dissipation of the heat generated in the device chip.

図１は、比較例１に係る電子部品の断面図の例である。FIG. 1 is an example of a cross-sectional view of an electronic component according to Comparative Example 1. 図２（ａ）は、弾性波チップの表面図の例であり、図２（ｂ）は、パッケージ基板の表面図の例である。2A is an example of a surface view of an acoustic wave chip, and FIG. 2B is an example of a surface view of a package substrate. 図３は、実施例１に係る電子部品の断面図の例である。FIG. 3 is an example of a cross-sectional view of the electronic component according to the first embodiment. 図４（ａ）は、弾性波チップの表面図の例であり、図４（ｂ）は、ダイアタッチ層の表面図の例である。FIG. 4A is an example of a surface view of an acoustic wave chip, and FIG. 4B is an example of a surface view of a die attach layer. 図５（ａ）から図５（ｃ）は、実施例１に係る電子部品の製造方法を示す断面図（その１）の例である。FIG. 5A to FIG. 5C are examples of cross-sectional views (part 1) illustrating the method of manufacturing the electronic component according to the first embodiment. 図６（ａ）から図６（ｃ）は、実施例１に係る電子部品の製造方法を示す断面図（その２）の例である。FIG. 6A to FIG. 6C are examples of cross-sectional views (No. 2) showing the method of manufacturing the electronic component according to the first embodiment. 図７は、弾性波チップの表面図の例である。FIG. 7 is an example of a surface view of an acoustic wave chip. 図８（ａ）は、実施例１の変形例１に係る電子部品の断面図の例であり、図８（ｂ）は、弾性波チップの表面図の例であり、図８（ｃ）は、ダイアタッチ層の表面図の例である。FIG. 8A is an example of a cross-sectional view of an electronic component according to Modification 1 of Example 1, FIG. 8B is an example of a surface view of an acoustic wave chip, and FIG. It is an example of the surface view of a die attach layer. 図９（ａ）は、実施例２に係る電子部品の断面図の例であり、図９（ｂ）は、弾性波チップの表面図の例であり、図９（ｃ）は、ダイアタッチ層の表面図の例である。FIG. 9A is an example of a cross-sectional view of the electronic component according to the second embodiment, FIG. 9B is an example of a surface view of the acoustic wave chip, and FIG. 9C is a die attach layer. FIG. 図１０（ａ）は、実施例２の変形例１に係る電子部品の断面図の例であり、図１０（ｂ）は、弾性波チップの表面図の例であり、図１０（ｃ）は、ダイアタッチ層の表面図の例である。FIG. 10A is an example of a cross-sectional view of an electronic component according to Modification 1 of Embodiment 2, FIG. 10B is an example of a surface view of an acoustic wave chip, and FIG. It is an example of the surface view of a die attach layer. 図１１（ａ）は、実施例３に係る電子部品の断面図の例であり、図１１（ｂ）は、弾性波チップの表面図の例であり、図１１（ｃ）は、ダイアタッチ層の表面図の例である。11A is an example of a cross-sectional view of the electronic component according to the third embodiment, FIG. 11B is an example of a surface view of the acoustic wave chip, and FIG. 11C is a die attach layer. FIG.

まず、比較例１に係る電子部品について説明する。なお、比較例１では、電子部品が弾性波デバイスである場合を例に説明する。図１は、比較例１に係る電子部品の断面図の例である。図１のように、パッケージ基板１００の表面に、バンプパッド１０２と金属パターン１０４とが設けられている。バンプパッド１０２は、入力バンプパッド（不図示）、出力バンプパッド１１４、及びグランドバンプパッド１１６を含む。パッケージ基板１００の裏面には、入力端子、出力端子、及びグランド端子を含むフットパッド１０６が設けられている。バンプパッド１０２とフットパッド１０６とは、パッケージ基板１００内部の線路パターン１０８やビア配線１１０により電気的に接続されている。パッケージ基板１００上には、弾性波チップ１３０が、バンプ１６０によりフリップチップ実装されている。   First, an electronic component according to Comparative Example 1 will be described. In Comparative Example 1, a case where the electronic component is an acoustic wave device will be described as an example. FIG. 1 is an example of a cross-sectional view of an electronic component according to Comparative Example 1. As shown in FIG. 1, bump pads 102 and metal patterns 104 are provided on the surface of the package substrate 100. The bump pad 102 includes an input bump pad (not shown), an output bump pad 114, and a ground bump pad 116. On the back surface of the package substrate 100, a foot pad 106 including an input terminal, an output terminal, and a ground terminal is provided. The bump pad 102 and the foot pad 106 are electrically connected by a line pattern 108 and via wiring 110 inside the package substrate 100. An elastic wave chip 130 is flip-chip mounted on the package substrate 100 with bumps 160.

図２（ａ）は、弾性波チップ１３０の表面図の例であり、図２（ｂ）は、パッケージ基板１００の表面図の例である。図２（ａ）のように、弾性波チップ１３０は、圧電基板１３２上に、ＩＤＴ１３１、反射器（図示せず）、配線パターン１３４、入力パッド１３６、出力パッド１３８、及びグランドパッド１４０が形成されている。ＩＤＴ１３１は、配線パターン１３４を介して、入力パッド１３６、出力パッド１３８、及びグランドパッド１４０に電気的に接続されている。図２（ｂ）のように、パッケージ基板１００の表面には、金属パターン１０４、入力バンプパッド１１２、出力バンプパッド１１４、及びグランドバンプパッド１１６が形成されている。   2A is an example of a surface view of the acoustic wave chip 130, and FIG. 2B is an example of a surface view of the package substrate 100. As shown in FIG. 2A, in the acoustic wave chip 130, an IDT 131, a reflector (not shown), a wiring pattern 134, an input pad 136, an output pad 138, and a ground pad 140 are formed on a piezoelectric substrate 132. ing. The IDT 131 is electrically connected to the input pad 136, the output pad 138, and the ground pad 140 via the wiring pattern 134. As shown in FIG. 2B, a metal pattern 104, an input bump pad 112, an output bump pad 114, and a ground bump pad 116 are formed on the surface of the package substrate 100.

図１に示す弾性波デバイスは、弾性波チップ１３０の入力パッド１３６、出力パッド１３８、及びグランドパッド１４０が、バンプ１６０により、パッケージ基板１００の入力バンプパッド１１２、出力バンプパッド１１４、及びグランドバンプパッド１１６に接合されている。なお、図１は、図２（ｂ）のＡ−Ａ間に相当する箇所の断面を図示している。   In the acoustic wave device shown in FIG. 1, the input pad 136, the output pad 138, and the ground pad 140 of the acoustic wave chip 130 are formed by the bump 160, and the input bump pad 112, the output bump pad 114, and the ground bump pad of the package substrate 100. 116 is joined. FIG. 1 illustrates a cross section of a portion corresponding to A-A in FIG.

図１のように、弾性波チップ１３０は、封止部１５０により封止されている。封止部１５０は、弾性波チップ１３０の側方に位置する側部と上方に位置する上部とを有する。側部ははんだ封止部１５２で形成されていて、上部はリッド１５４で形成されている。封止部１５０を覆って、保護膜１６２が設けられている。   As shown in FIG. 1, the acoustic wave chip 130 is sealed by a sealing portion 150. The sealing part 150 has a side part located on the side of the acoustic wave chip 130 and an upper part located above. The side portion is formed by a solder sealing portion 152, and the upper portion is formed by a lid 154. A protective film 162 is provided so as to cover the sealing portion 150.

比較例１では、弾性波チップ１３０で発生した熱の大部分は、バンプ１６０を介してパッケージ基板１００側に伝わることによって放熱される。しかしながら、弾性波デバイスの小型化のために、バンプ１６０を大きくすることができず、その結果、弾性波チップ１３０のパッドとパッケージ基板１００のバンプパッドとの接合面積が小さくなる。このため、弾性波チップ１３０で発生した熱を十分に放熱することができず、耐電力性が悪くなってしまう。そこで、このような点を改善すべく、デバイスチップで発生した熱の放熱性を向上させることが可能な電子部品の実施例を以下に説明する。   In Comparative Example 1, most of the heat generated in the acoustic wave chip 130 is dissipated by being transmitted to the package substrate 100 side via the bumps 160. However, the bump 160 cannot be enlarged due to the downsizing of the acoustic wave device, and as a result, the bonding area between the pad of the acoustic wave chip 130 and the bump pad of the package substrate 100 is reduced. For this reason, the heat generated in the acoustic wave chip 130 cannot be sufficiently dissipated, resulting in poor power durability. Therefore, in order to improve such a point, an embodiment of an electronic component capable of improving the heat dissipation of the heat generated in the device chip will be described below.

図３は、実施例１に係る電子部品の断面図の例である。なお、以下の実施例においても、電子部品が弾性波デバイスである場合を例に説明する。図３のように、パッケージ基板１０は、複数の層が積み重なり積層された積層基板である。積層された層として、例えばダイアタッチ層１２と線路パターン／フットパッド層１４とがある。パッケージ基板１０の各層は、セラミックや樹脂等の絶縁材で形成されている。線路パターン／フットパッド層１４の裏面には、入力端子、出力端子、及びグランド端子を含むフットパッド１６が設けられている。   FIG. 3 is an example of a cross-sectional view of the electronic component according to the first embodiment. In the following embodiments, the case where the electronic component is an elastic wave device will be described as an example. As shown in FIG. 3, the package substrate 10 is a laminated substrate in which a plurality of layers are stacked and laminated. Examples of the stacked layers include a die attach layer 12 and a line pattern / foot pad layer 14. Each layer of the package substrate 10 is formed of an insulating material such as ceramic or resin. A foot pad 16 including an input terminal, an output terminal, and a ground terminal is provided on the back surface of the line pattern / foot pad layer 14.

ダイアタッチ層１２の表面には、入力バンプパッド（不図示）、出力バンプパッド３０、グランド配線パターン２０、及び金属パターン２２が設けられている。詳しくは後述するが、グランド配線パターン２０と金属パターン２２とは接続されている。入力バンプパッド、出力バンプパッド３０、及びグランド配線パターン２０とフットパッド１６とは、パッケージ基板１０の内部に設けられた導電性材料からなる線路パターン２４及びビア配線２６により電気的に接続されている。金属パターン２２は、ダイアタッチ層１２表面の外周部に設けられている。   On the surface of the die attach layer 12, an input bump pad (not shown), an output bump pad 30, a ground wiring pattern 20, and a metal pattern 22 are provided. As will be described in detail later, the ground wiring pattern 20 and the metal pattern 22 are connected. The input bump pad, the output bump pad 30, the ground wiring pattern 20, and the foot pad 16 are electrically connected by a line pattern 24 and a via wiring 26 made of a conductive material provided inside the package substrate 10. . The metal pattern 22 is provided on the outer periphery of the surface of the die attach layer 12.

ダイアタッチ層１２上には、弾性波チップ４０がフリップチップ実装されている。弾性波チップ４０は、例えばフェースダウンで実装されている。ここで、弾性波チップ４０とダイアタッチ層１２とについて説明する。図４（ａ）は、弾性波チップ４０の表面図の例であり、図４（ｂ）は、ダイアタッチ層１２の表面図の例である。図４（ａ）のように、弾性波チップ４０は、例えば弾性表面波チップであり、タンタル酸リチウム（ＬＴ）又はニオブ酸リチウム（ＬＮ）等の圧電基板４２上に、アルミニウム又は銅等の金属膜により、機能部分であるＩＤＴ４１、反射器（図示せず）、配線パターン４４、入力パッド４６、出力パッド４８、及びグランドパッド５０が形成されている。ＩＤＴ４１は、配線パターン４４を介して、入力パッド４６、出力パッド４８、及びグランドパッド５０に電気的に接続されている。   An elastic wave chip 40 is flip-chip mounted on the die attach layer 12. The acoustic wave chip 40 is mounted face-down, for example. Here, the elastic wave chip 40 and the die attach layer 12 will be described. FIG. 4A is an example of a surface view of the acoustic wave chip 40, and FIG. 4B is an example of a surface view of the die attach layer 12. As shown in FIG. 4A, the acoustic wave chip 40 is a surface acoustic wave chip, for example, on a piezoelectric substrate 42 such as lithium tantalate (LT) or lithium niobate (LN), and a metal such as aluminum or copper. The film forms a functional part IDT 41, a reflector (not shown), a wiring pattern 44, an input pad 46, an output pad 48, and a ground pad 50. The IDT 41 is electrically connected to the input pad 46, the output pad 48, and the ground pad 50 through the wiring pattern 44.

圧電基板４２は方形形状をしていて、その中央部にＩＤＴ４１が形成されている。圧電基板４２の４つの角のうち、対向する２つの角側に入力パッド４６と出力パッド４８とが形成されている。残りの対向する２つの角に、その角で交わる２つの辺に接して、グランドパッド５０が形成されている。このように、グランドパッド５０は弾性波チップ４０の端部に接して設けられ、グランドパッド５０の端面は弾性波チップ４０の端面の一部を構成している。グランドパッド５０は、入力パッド４６及び出力パッド４８よりも大きいパターンを有する。なお、入力パッド４６及び出力パッド４８は円形形状で、グランドパッド５０は方形形状である場合を図示しているが、その他の形状の場合でもよい。しかしながら、グランドパッド５０は、圧電基板４２の角に、面積を大きくして設けられることが望ましいため、方形形状である場合が好ましい。   The piezoelectric substrate 42 has a rectangular shape, and an IDT 41 is formed at the center thereof. An input pad 46 and an output pad 48 are formed on two opposite corners of the four corners of the piezoelectric substrate 42. A ground pad 50 is formed on the remaining two opposite corners in contact with two sides that intersect at the corners. Thus, the ground pad 50 is provided in contact with the end of the acoustic wave chip 40, and the end surface of the ground pad 50 constitutes a part of the end surface of the acoustic wave chip 40. The ground pad 50 has a larger pattern than the input pad 46 and the output pad 48. Although the input pad 46 and the output pad 48 have a circular shape and the ground pad 50 has a square shape, other shapes may be used. However, since the ground pad 50 is desirably provided at a corner of the piezoelectric substrate 42 with a large area, it is preferable that the ground pad 50 has a square shape.

図４（ｂ）のように、ダイアタッチ層１２の表面には、例えばＡｕ等の金属膜により、入力バンプパッド２８、出力バンプパッド３０、グランド配線パターン２０、及び金属パターン２２が形成されている。金属パターン２２は、ダイアタッチ層１２の外周部を１周して設けられている。入力バンプパッド２８、出力バンプパッド３０、及びグランド配線パターン２０は、弾性波チップ４０をフリップチップ実装する際の、弾性波チップ４０の入力パッド４６、出力パッド４８、及びグランドパッド５０に対応する位置に設けられている。入力バンプパッド２８、出力バンプパッド３０、及びグランド配線パターン２０は方形形状をしている。方形形状をしたグランド配線パターン２０の２つの辺が金属パターン２２と接続していて、これにより、グランド配線パターン２０と金属パターン２２とは一体となっている。なお、入力バンプパッド２８及び出力バンプパッド３０の形状は方形形状に限られず、円形形状等である場合でもよい。グランド配線パターン２０は、グランドパッド５０と同じ形状である場合が好ましく、金属パターン２２との接続領域が大きくなるようなパターンである場合が好ましい。   As shown in FIG. 4B, on the surface of the die attach layer 12, an input bump pad 28, an output bump pad 30, a ground wiring pattern 20, and a metal pattern 22 are formed of a metal film such as Au. . The metal pattern 22 is provided around the outer periphery of the die attach layer 12. The input bump pad 28, the output bump pad 30, and the ground wiring pattern 20 are positions corresponding to the input pad 46, the output pad 48, and the ground pad 50 of the acoustic wave chip 40 when the acoustic wave chip 40 is flip-chip mounted. Is provided. The input bump pad 28, the output bump pad 30, and the ground wiring pattern 20 have a square shape. Two sides of the ground wiring pattern 20 having a rectangular shape are connected to the metal pattern 22, whereby the ground wiring pattern 20 and the metal pattern 22 are integrated. The shapes of the input bump pad 28 and the output bump pad 30 are not limited to a square shape, and may be a circular shape or the like. The ground wiring pattern 20 preferably has the same shape as the ground pad 50, and preferably has a pattern that increases the connection area with the metal pattern 22.

図３に示す弾性波デバイスは、弾性波チップ４０の入力パッド４６及び出力パッド４８が、例えばＡｕ又はその合金で形成されるバンプ５２により、ダイアタッチ層１２の入力バンプパッド２８及び出力バンプパッド３０に接合されている。弾性波チップ４０のグランドパッド５０とダイアタッチ層１２のグランド配線パターン２０との間には、例えばＳｎ−Ａｇ系のはんだ５４が設けられていて、このはんだ５４により、グランドパッド５０とグランド配線パターン２０とは接合されている。なお、図３は、図４（ｂ）のＡ−Ａ間に相当する箇所の断面を図示している。   In the acoustic wave device shown in FIG. 3, the input pad 46 and the output pad 48 of the acoustic wave chip 40 are formed by, for example, a bump 52 formed of Au or an alloy thereof, and the input bump pad 28 and the output bump pad 30 of the die attach layer 12. It is joined to. For example, Sn-Ag solder 54 is provided between the ground pad 50 of the acoustic wave chip 40 and the ground wiring pattern 20 of the die attach layer 12, and the ground pad 50 and the ground wiring pattern are provided by this solder 54. 20 is joined. FIG. 3 illustrates a cross section of a portion corresponding to A-A in FIG.

図３のように、弾性波チップ４０は、パッケージ基板１０上に設けられた封止部６０により封止されている。弾性波チップ４０は、例えば気密封止されている。封止部６０は、弾性波チップ４０の側方に位置する側部と上方に位置する上部とを有する。側部ははんだ封止部６２で形成されていて、上部はリッド６４で形成されている。はんだ封止部６２は、例えばＳｎ−Ａｇ系のはんだで形成されていて、金属パターン２２に接している。リッド６４は、例えばコバール等の金属層で形成されていて、はんだ封止部６２上から弾性波チップ４０上に延在している。   As shown in FIG. 3, the acoustic wave chip 40 is sealed by a sealing portion 60 provided on the package substrate 10. The acoustic wave chip 40 is hermetically sealed, for example. The sealing part 60 has a side part located on the side of the acoustic wave chip 40 and an upper part located above. The side portion is formed by a solder sealing portion 62, and the upper portion is formed by a lid 64. The solder sealing portion 62 is formed of, for example, Sn—Ag solder and is in contact with the metal pattern 22. The lid 64 is formed of a metal layer such as Kovar, for example, and extends from the solder sealing portion 62 onto the acoustic wave chip 40.

はんだ封止部６２と、グランドパッド５０とグランド配線パターン２０との間のはんだ５４とは、接続されて一体となっている。つまり、はんだ封止部６２のはんだが、グランドパッド５０とグランド配線パターン２０との間にまで延在し、これによりはんだ５４が形成されている。封止部６０を覆うように、例えばＮｉめっきやＣｕめっき等の保護膜６６が設けられている。   The solder sealing portion 62 and the solder 54 between the ground pad 50 and the ground wiring pattern 20 are connected and integrated. That is, the solder of the solder sealing portion 62 extends between the ground pad 50 and the ground wiring pattern 20, thereby forming the solder 54. For example, a protective film 66 such as Ni plating or Cu plating is provided so as to cover the sealing portion 60.

次に、実施例１に係る電子部品の製造方法について説明する。図５（ａ）から図６（ｃ）は、実施例１に係る電子部品の製造方法を示す断面図の例である。なお、図示の簡略化を図るため、パッケージ基板１０内に形成する線路パターン２４及びビア配線２６については図示を省略する。図５（ａ）のように、多面取り用のパッケージ基板１０の表面に、入力バンプパッド２８（図５（ａ）から図６（ｃ）では不図示）、出力バンプパッド３０、グランド配線パターン２０、及び金属パターン２２を形成する。パッケージ基板１０の裏面に、フットパッド１６を形成する。その後、弾性波チップ４０を、パッケージ基板１０上に、バンプ５２を用いてフリップチップ実装する。このとき、弾性波チップ４０の入力パッド４６（図５（ａ）から図６（ｃ）では不図示）及び出力パッド４８と、パッケージ基板１０の入力バンプパッド２８及び出力バンプパッド３０と、をバンプ５２により接合させる。弾性波チップ４０のグランドパッド５０と、パッケージ基板１０のグランド配線パターン２０とは接合させずに、両者の間に隙間７０を形成する。このように、まずは、弾性波チップ４０の入力パッド４６と出力パッド４８だけをバンプ５２で接合させるため、図４（ａ）のように、入力パッド４６と出力パッド４８とは、弾性波チップ４０の中央部に対して対称となるように設けられている場合が望ましい。また、隙間７０の高さは、バンプ５２の高さと同じになり、例えば１０μｍである。   Next, a method for manufacturing an electronic component according to the first embodiment will be described. FIG. 5A to FIG. 6C are examples of cross-sectional views illustrating the method of manufacturing the electronic component according to the first embodiment. In order to simplify the illustration, the line pattern 24 and the via wiring 26 formed in the package substrate 10 are not shown. As shown in FIG. 5A, an input bump pad 28 (not shown in FIGS. 5A to 6C), an output bump pad 30 and a ground wiring pattern 20 are formed on the surface of the multi-sided package substrate 10. And a metal pattern 22 is formed. A foot pad 16 is formed on the back surface of the package substrate 10. Thereafter, the acoustic wave chip 40 is flip-chip mounted on the package substrate 10 using the bumps 52. At this time, the input pad 46 (not shown in FIGS. 5A to 6C) and the output pad 48 of the acoustic wave chip 40 and the input bump pad 28 and the output bump pad 30 of the package substrate 10 are bumped. 52 is joined. A gap 70 is formed between the ground pad 50 of the acoustic wave chip 40 and the ground wiring pattern 20 of the package substrate 10 without bonding them. In this manner, first, only the input pad 46 and the output pad 48 of the elastic wave chip 40 are joined by the bump 52, so that the input pad 46 and the output pad 48 are connected to each other as shown in FIG. The case where it is provided so that it may become symmetrical with respect to the center part of the is desirable. Further, the height of the gap 70 is the same as the height of the bump 52, and is, for example, 10 μm.

図５（ｂ）のように、例えばＳｎ−Ａｇ系のはんだシート７２とその上に重ね合わせたリッド６４との積層体を、弾性波チップ４０上に位置決めする。図５（ｃ）のように、はんだシート７２とリッド６４との積層体の上側から、積層体を加熱・加圧する。これにより、弾性波チップ４０間の間隙にはんだが充填されて、弾性波チップ４０の側面と金属パターン２２の上面とに接して、はんだ封止部６２が形成される。弾性波チップ４０上にリッド６４が形成される。また、弾性波チップ４０間の間隙に充填されたはんだは、金属パターン２２に接すると、金属パターン２２とグランド配線パターン２０とが接続しているために、グランド配線パターン２０上に流れ込む。これにより、グランドパッド５０とグランド配線パターン２０との間にはんだ５４が形成されて、グランドパッド５０とグランド配線パターン２０とが接合される。したがって、金属パターン２２とグランド配線パターン２０とは、はんだの濡れ性の高い金属で形成される場合が好ましい。   As shown in FIG. 5 (b), for example, a laminated body of a Sn—Ag solder sheet 72 and a lid 64 superimposed thereon is positioned on the acoustic wave chip 40. As shown in FIG. 5C, the laminated body is heated and pressurized from the upper side of the laminated body of the solder sheet 72 and the lid 64. As a result, the gap between the acoustic wave chips 40 is filled with solder, and the solder sealing portion 62 is formed in contact with the side surface of the acoustic wave chip 40 and the upper surface of the metal pattern 22. A lid 64 is formed on the acoustic wave chip 40. Further, when the solder filled in the gap between the acoustic wave chips 40 contacts the metal pattern 22, the solder flows into the ground wiring pattern 20 because the metal pattern 22 and the ground wiring pattern 20 are connected. Thereby, the solder 54 is formed between the ground pad 50 and the ground wiring pattern 20, and the ground pad 50 and the ground wiring pattern 20 are joined. Therefore, the metal pattern 22 and the ground wiring pattern 20 are preferably formed of a metal with high solder wettability.

図６（ａ）のように、弾性波チップ４０間のリッド６４、はんだ封止部６２、及び金属パターン２２の一部を取り除くよう、パッケージ基板１０にハーフダイシングを行う。図６（ｂ）のように、例えば電解めっき法を用いて、ＮｉめっきやＣｕめっき等の保護膜６６を形成する。図６（ｃ）のように、弾性波チップ４０間でパッケージ基板１０をダイシングにより切断して、弾性波チップ４０を個片化する。これにより、実施例１に係る電子部品が得られる。   As shown in FIG. 6A, half dicing is performed on the package substrate 10 so as to remove the lid 64 between the acoustic wave chips 40, the solder sealing portion 62, and a part of the metal pattern 22. As shown in FIG. 6B, a protective film 66 such as Ni plating or Cu plating is formed by using, for example, electrolytic plating. As shown in FIG. 6C, the package substrate 10 is cut by dicing between the acoustic wave chips 40, and the acoustic wave chips 40 are separated into pieces. Thereby, the electronic component which concerns on Example 1 is obtained.

実施例１によれば、図３のように、弾性波チップ４０を封止するはんだ封止部６２のはんだは、グランドパッド５０とグランド配線パターン２０との間に延在してはんだ５４を形成し、グランドパッド５０とグランド配線パターン２０とは、はんだ５４により接合されている。比較例１で述べたように、バンプを用いてグランドパッドとグランド配線パターンとを接合させる場合では接合面積が小さくなるが、実施例１では、大きな接合面積で接合させることができる。また、はんだ５４とはんだ封止部６２とは接続されているため、弾性波チップ４０で発生した熱は、パッケージ基板１０側に加えてはんだ封止部６２側にも伝わることになる。これらにより、弾性波チップ４０で発生した熱の放熱性を向上させることができる。   According to the first embodiment, as shown in FIG. 3, the solder of the solder sealing portion 62 that seals the acoustic wave chip 40 extends between the ground pad 50 and the ground wiring pattern 20 to form the solder 54. The ground pad 50 and the ground wiring pattern 20 are joined by solder 54. As described in Comparative Example 1, the bonding area is small when the bumps are used to bond the ground pad and the ground wiring pattern, but in Example 1, the bonding can be performed with a large bonding area. Further, since the solder 54 and the solder sealing portion 62 are connected, the heat generated in the acoustic wave chip 40 is transmitted to the solder sealing portion 62 side in addition to the package substrate 10 side. As a result, the heat dissipation of the heat generated in the acoustic wave chip 40 can be improved.

また、グランドパッド５０とグランド配線パターン２０とを大きな接合面積で接合させることができるため、その間の抵抗を小さくすることができる。このため、弾性波チップ４０のグランドを強化することができ、電気的特性を改善することができる。さらに、グランドパッド５０とグランド配線パターン２０との接合面積を大きくできるため、弾性波チップ４０とパッケージ基板１０との接合を強固にすることができ、剛性を向上させることができる。   Further, since the ground pad 50 and the ground wiring pattern 20 can be bonded with a large bonding area, the resistance between them can be reduced. For this reason, the ground of the elastic wave chip 40 can be strengthened, and the electrical characteristics can be improved. Furthermore, since the bonding area between the ground pad 50 and the ground wiring pattern 20 can be increased, the bonding between the acoustic wave chip 40 and the package substrate 10 can be strengthened, and the rigidity can be improved.

また、グランドパッド５０とグランド配線パターン２０との間のバンプが不要となるため、バンプ工程の簡略化ができると共に、Ａｕバンプ等の高価な材料の使用量が減るため、製造コストを低減できる。さらに、はんだ５４とはんだ封止部６２とが一体になっていることで、封止部６０をより確実にグランドに落とすができ、シールド性を向上させることができる。   Further, since a bump between the ground pad 50 and the ground wiring pattern 20 is not required, the bump process can be simplified, and the amount of expensive materials such as Au bumps used can be reduced, thereby reducing the manufacturing cost. Furthermore, since the solder 54 and the solder sealing portion 62 are integrated, the sealing portion 60 can be more reliably dropped to the ground, and the shielding property can be improved.

図４（ｂ）のように、はんだ封止部６２が接する金属パターン２２と、グランド配線パターン２０とは、接続していることが望ましい。これにより、図５（ｃ）で説明したように、はんだ封止部６２を形成する工程によって、はんだ封止部６２のはんだをグランドパッド５０とグランド配線パターン２０との間に延在させることを容易にできる。   As shown in FIG. 4B, it is desirable that the metal pattern 22 in contact with the solder sealing portion 62 and the ground wiring pattern 20 are connected. Accordingly, as described with reference to FIG. 5C, the solder of the solder sealing portion 62 is extended between the ground pad 50 and the ground wiring pattern 20 by the step of forming the solder sealing portion 62. Easy to do.

図４（ａ）のように、グランドパッド５０は、方形形状をした弾性波チップ４０の４つの角のうち少なくとも対向する２つの角に設けられている場合が好ましい。これにより、グランドパッド５０とはんだ封止部６２とを近接して配置できると共に、グランドパッド５０を２方向からはんだ封止部６２で囲むことができる。このため、弾性波チップ４０で発生した熱の放熱性をより向上させることができる。また、対向する２つの角にグランドパッド５０を設けることで、グランドパッド５０をＩＤＴ４１のより近くにまで伸ばすことができ、ＩＤＴ４１で発生する熱を効率よく放熱させることができる。   As shown in FIG. 4A, it is preferable that the ground pads 50 are provided at at least two opposing corners of the four corners of the elastic wave chip 40 having a square shape. Accordingly, the ground pad 50 and the solder sealing portion 62 can be disposed close to each other, and the ground pad 50 can be surrounded by the solder sealing portion 62 from two directions. For this reason, the heat dissipation of the heat generated in the acoustic wave chip 40 can be further improved. Further, by providing the ground pads 50 at the two opposite corners, the ground pads 50 can be extended closer to the IDT 41, and the heat generated in the IDT 41 can be efficiently dissipated.

図４（ａ）では、グランドパッド５０が、弾性波チップ４０の端部に接して設けられた場合を示しているが、図７の弾性波チップ４０ａのように、グランドパッド５０ａが、弾性波チップ４０ａの端部よりも少し間隔を開けて内側に設けられている場合でもよい。しかしながら、図４（ａ）のように、グランドパッド５０が、弾性波チップ４０の端部に接して設けられている場合がより好ましい。これにより、グランドパッド５０の側面をはんだ封止部６２に接触させることができるため、放熱性をより向上させることができる。   FIG. 4A shows a case where the ground pad 50 is provided in contact with the end of the acoustic wave chip 40. However, as in the acoustic wave chip 40a of FIG. The case where it is provided inside a little apart from the edge part of chip | tip 40a may be sufficient. However, it is more preferable that the ground pad 50 is provided in contact with the end portion of the acoustic wave chip 40 as shown in FIG. Thereby, since the side surface of the ground pad 50 can be brought into contact with the solder sealing portion 62, the heat dissipation can be further improved.

図３のように、封止部６０は、はんだ封止部６２上から弾性波チップ４０上に延在する金属層からなるリッド６４を有する場合が好ましい。リッド６４を設けることで、弾性波デバイス全体をより保護することができる。また、リッド６４により、はんだ封止部６２を容易に形成することができる。なお、リッド６４は樹脂で形成されている場合でもよい。しかしながら、リッド６４をコバールのような金属で形成する場合、コバールは熱膨張係数がセラミックに近いため、圧電基板とセラミックとの熱膨張係数の差を吸収する効果が得られる。このため、弾性波チップ４０に無駄な応力がかからず、信頼性を向上させる効果が期待できる。   As shown in FIG. 3, it is preferable that the sealing part 60 has a lid 64 made of a metal layer extending from the solder sealing part 62 onto the acoustic wave chip 40. By providing the lid 64, the entire acoustic wave device can be further protected. Moreover, the solder sealing part 62 can be easily formed by the lid 64. The lid 64 may be formed of resin. However, when the lid 64 is formed of a metal such as Kovar, the Kovar has a thermal expansion coefficient close to that of the ceramic, so that an effect of absorbing the difference in the thermal expansion coefficient between the piezoelectric substrate and the ceramic can be obtained. For this reason, useless stress is not applied to the elastic wave chip 40, and the effect of improving the reliability can be expected.

図３のように、封止部６０を覆って保護膜６６が設けられている場合が好ましい。これにより、はんだ封止部６２が外力や熱により変形することを抑制でき、電子部品の耐熱温度を向上させることができる。保護膜６６は、ＮｉめっきやＣｕめっき等の金属膜の他にも、例えば樹脂膜等の絶縁膜を用いてもよい。   As shown in FIG. 3, it is preferable that a protective film 66 is provided so as to cover the sealing portion 60. Thereby, it can suppress that the solder sealing part 62 deform | transforms with external force or a heat | fever, and can improve the heat-resistant temperature of an electronic component. As the protective film 66, an insulating film such as a resin film may be used in addition to a metal film such as Ni plating or Cu plating.

図８（ａ）は、実施例１の変形例１に係る電子部品の断面図の例であり、図８（ｂ）は、弾性波チップの表面図の例であり、図８（ｃ）は、パッケージ基板の表面図の例である。なお、図８（ａ）は、図８（ｃ）のＡ−Ａ間に相当する箇所の断面を図示している。図８（ａ）から図８（ｃ）のように、実施例１と異なる点は、パッケージ基板１０上に、複数の弾性波チップ４０がフリップチップ実装されていて、封止部６０は複数の弾性波チップ４０を封止している点である。   FIG. 8A is an example of a cross-sectional view of an electronic component according to Modification 1 of Example 1, FIG. 8B is an example of a surface view of an acoustic wave chip, and FIG. It is an example of the surface view of a package substrate. FIG. 8A shows a cross section of a portion corresponding to AA in FIG. As shown in FIG. 8A to FIG. 8C, the difference from the first embodiment is that a plurality of acoustic wave chips 40 are flip-chip mounted on the package substrate 10, and the sealing portion 60 has a plurality of sealing portions 60. The elastic wave chip 40 is sealed.

実施例１の変形例１にように、パッケージ基板１０上に複数の弾性波チップ４０がフリップチップ実装されている場合でもよい。この場合でも、実施例１と同じように、弾性波チップ４０で発生した熱の放熱性を向上させることができる。また、実施例１の変形例１に係る電子部品の一例として分波器が挙げられ、複数の弾性波チップ４０に送信チップと受信チップとが含まれる。この場合、送信チップは受信チップに比べて発熱が大きいことから、少なくとも送信チップにおいて、はんだ封止部６２のはんだが、グランドパッド５０とグランド配線パターン２０との間に延在する構成を適用することが好ましい。   As in the first modification of the first embodiment, a plurality of acoustic wave chips 40 may be flip-chip mounted on the package substrate 10. Even in this case, as in the first embodiment, the heat dissipation of the heat generated by the acoustic wave chip 40 can be improved. Moreover, a duplexer is mentioned as an example of the electronic component which concerns on the modification 1 of Example 1, A transmission chip and a receiving chip are contained in the some acoustic wave chip 40. FIG. In this case, since the transmission chip generates more heat than the reception chip, a configuration is adopted in which the solder of the solder sealing portion 62 extends between the ground pad 50 and the ground wiring pattern 20 at least in the transmission chip. It is preferable.

図９（ａ）は、実施例２に係る電子部品の断面図の例であり、図９（ｂ）は、弾性波チップの表面図の例であり、図９（ｃ）は、パッケージ基板の表面図の例である。なお、図９（ａ）は、図９（ｃ）のＡ−Ａ間に相当する箇所の断面を図示している。図９（ｂ）のように、弾性波チップ４０ｂは方形形状をしていて、４つの角全てに、その角で交わる２つの辺に接してグランドパッド５０ｂが設けられている。入力パッド４６ａと出力パッド４８ａとは、対向する２つの辺の中央部分に設けられている。その他の構成は、実施例１の弾性波チップ４０と同じである。   FIG. 9A is an example of a cross-sectional view of the electronic component according to the second embodiment, FIG. 9B is an example of a surface view of the acoustic wave chip, and FIG. 9C is an example of the package substrate. It is an example of a surface view. FIG. 9A illustrates a cross section of a portion corresponding to AA in FIG. 9C. As shown in FIG. 9B, the elastic wave chip 40b has a rectangular shape, and a ground pad 50b is provided on all four corners so as to contact two sides that intersect at the corners. The input pad 46a and the output pad 48a are provided in the center part of two opposing sides. Other configurations are the same as those of the acoustic wave chip 40 of the first embodiment.

図９（ｃ）のように、ダイアタッチ層１２の表面には、弾性波チップ４０ｂをフリップチップ実装する際の、入力パッド４６ａ、出力パッド４８ａ、及びグランドパッド５０ｂに対応する位置に、入力バンプパッド２８ａ、出力バンプパッド３０ａ、及びグランド配線パターン２０ａが設けられている。その他の構成は、実施例１のダイアタッチ層１２と同じである。   As shown in FIG. 9C, input bumps are formed on the surface of the die attach layer 12 at positions corresponding to the input pads 46a, the output pads 48a, and the ground pads 50b when the acoustic wave chip 40b is flip-chip mounted. A pad 28a, an output bump pad 30a, and a ground wiring pattern 20a are provided. Other configurations are the same as those of the die attach layer 12 of the first embodiment.

図９（ａ）に示す弾性波デバイスは、弾性波チップ４０ｂの入力パッド４６ａ及び出力パッド４８ａがバンプ５２により、ダイアタッチ層１２の入力バンプパッド２８ａ及び出力バンプパッド３０ａに接合されている。グランドパッド５０ｂは、はんだ５４により、グランド配線パターン２０ａに接合されている。その他の構成は、実施例１の電子部品と同じである。   In the acoustic wave device shown in FIG. 9A, the input pad 46a and the output pad 48a of the acoustic wave chip 40b are joined to the input bump pad 28a and the output bump pad 30a of the die attach layer 12 by the bumps 52. The ground pad 50 b is joined to the ground wiring pattern 20 a by solder 54. Other configurations are the same as those of the electronic component of the first embodiment.

実施例２によれば、図９（ｂ）のように、グランドパッド５０ｂは、方形形状をした弾性波チップ４０ｂの４つの角全てに設けられている。これにより、弾性波チップ４０ｂで発生した熱を４方向から放熱することができるため、より効率よく放熱することができる。よって、弾性波チップ４０ｂで発生した熱の放熱性を更に向上させることができる。   According to the second embodiment, as shown in FIG. 9B, the ground pads 50b are provided at all four corners of the square-shaped elastic wave chip 40b. Thereby, since the heat generated in the elastic wave chip 40b can be radiated from the four directions, it can be radiated more efficiently. Therefore, the heat dissipation of the heat generated in the acoustic wave chip 40b can be further improved.

図１０（ａ）は、実施例２の変形例１に係る電子部品の断面図の例であり、図１０（ｂ）は、弾性波チップの表面図の例であり、図１０（ｃ）は、パッケージ基板の表面図の例である。なお、図１０（ａ）は、図１０（ｃ）のＡ−Ａ間に相当する箇所の断面を図示している。図１０（ａ）から図１０（ｃ）のように、実施例２と異なる点は、パッケージ基板１０上に、複数の弾性波チップ４０ｂがフリップチップ実装されていて、封止部６０は複数の弾性波チップ４０ｂを封止している点である。   FIG. 10A is an example of a cross-sectional view of an electronic component according to Modification 1 of Embodiment 2, FIG. 10B is an example of a surface view of an acoustic wave chip, and FIG. It is an example of the surface view of a package substrate. FIG. 10A shows a cross section of a portion corresponding to AA in FIG. As shown in FIG. 10A to FIG. 10C, the difference from the second embodiment is that a plurality of acoustic wave chips 40b are flip-chip mounted on the package substrate 10, and the sealing portion 60 has a plurality of sealing portions 60. The elastic wave chip 40b is sealed.

実施例２の変形例１のように、パッケージ基板１０上に複数の弾性波チップ４０ｂがフリップチップ実装されている場合でも、実施例２と同じように、弾性波チップ４０ｂで発生した熱の放熱性を更に向上させることができる。また、実施例２の変形例１に係る電子部品の一例として分波器が挙げられる。この場合、実施例１の変形例１で説明したように、少なくとも送信チップにおいて、はんだ封止部６２のはんだが、グランドパッド５０ｂとグランド配線パターン２０ａとの間に延在する構成を適用することが好ましい。   Even in the case where a plurality of acoustic wave chips 40b are flip-chip mounted on the package substrate 10 as in the first modification of the second embodiment, as in the second embodiment, the heat generated by the acoustic wave chip 40b is dissipated. The property can be further improved. Moreover, a duplexer is mentioned as an example of the electronic component which concerns on the modification 1 of Example 2. FIG. In this case, as described in the first modification of the first embodiment, the configuration in which the solder of the solder sealing portion 62 extends between the ground pad 50b and the ground wiring pattern 20a at least in the transmission chip is applied. Is preferred.

図１１（ａ）は、実施例３に係る電子部品の断面図の例であり、図１１（ｂ）は、弾性波チップの表面図の例であり、図１１（ｃ）は、パッケージ基板の表面図の例である。なお、図１１（ａ）は、図１１（ｃ）のＡ−Ａ間に相当する箇所の断面を図示している。図１１（ｂ）のように、弾性波チップ４０ｃは方形形状をしていて、対向する２つの辺それぞれに沿って、それぞれの辺の一端から他端に延在してグランドパッド５０ｃが設けられている。入力パッド４６ｂと出力パッド４８ｂとは、他の対向する２つの辺の中央部分に設けられている。その他の構成は、実施例１の弾性波チップ４０と同じである。   11A is an example of a cross-sectional view of an electronic component according to the third embodiment, FIG. 11B is an example of a surface view of an acoustic wave chip, and FIG. 11C is an example of a package substrate. It is an example of a surface view. Note that FIG. 11A illustrates a cross section of a portion corresponding to AA in FIG. 11C. As shown in FIG. 11B, the acoustic wave chip 40c has a rectangular shape, and is provided with a ground pad 50c extending from one end of each side to the other end along each of two opposing sides. ing. The input pad 46b and the output pad 48b are provided at the central part of the other two opposite sides. Other configurations are the same as those of the acoustic wave chip 40 of the first embodiment.

図１１（ｃ）のように、ダイアタッチ層１２の表面には、弾性波チップ４０ｃをフリップチップ実装する際の、入力パッド４６ｂ、出力パッド４８ｂ、及びグランドパッド５０ｃに対応する位置に、入力バンプパッド２８ｂ、出力バンプパッド３０ｂ、及びグランド配線パターン２０ｂが設けられている。その他の構成は、実施例１のダイアタッチ層１２と同じである。   As shown in FIG. 11C, input bumps are formed on the surface of the die attach layer 12 at positions corresponding to the input pads 46b, output pads 48b, and ground pads 50c when the acoustic wave chip 40c is flip-chip mounted. A pad 28b, an output bump pad 30b, and a ground wiring pattern 20b are provided. Other configurations are the same as those of the die attach layer 12 of the first embodiment.

図１１（ａ）に示す弾性波デバイスは、弾性波チップ４０ｃの入力パッド４６ｂ及び出力パッド４８ｂがバンプ５２により、ダイアタッチ層１２の入力バンプパッド２８ｂ及び出力バンプパッド３０ｂに接合されている。グランドパッド５０ｃは、はんだ５４により、グランド配線パターン２０ｂに接合されている。その他の構成は、実施例１の電子部品と同じである。   In the acoustic wave device shown in FIG. 11A, the input pad 46b and the output pad 48b of the acoustic wave chip 40c are joined to the input bump pad 28b and the output bump pad 30b of the die attach layer 12 by the bumps 52. The ground pad 50 c is joined to the ground wiring pattern 20 b by solder 54. Other configurations are the same as those of the electronic component of the first embodiment.

実施例３によれば、図１１（ｂ）のように、グランドパッド５０ｃは、弾性波チップ４０ｃの４つの角のうち隣り合う２つの角に設けられたグランドパッドが、その２つの角の両方と交わる辺に沿って延在して一体化した形状をしている。これにより、グランドパッド５０ｃは３方向からはんだ封止部６２に囲まれるようになるため、弾性波チップ４０ｃで発生した熱の放熱性を更に向上させることができる。   According to the third embodiment, as shown in FIG. 11 (b), the ground pad 50c includes ground pads provided at two adjacent corners of the four corners of the acoustic wave chip 40c. It has an integrated shape that extends along the side where it intersects. Accordingly, since the ground pad 50c is surrounded by the solder sealing portion 62 from three directions, it is possible to further improve the heat dissipation of the heat generated by the acoustic wave chip 40c.

実施例１から３において、はんだ封止部６２のはんだとはんだ５４とは、Ｓｎ−Ａｇ系のはんだの場合に限られず、例えばＳｎ−Ａｕ系、Ｓｎ−Ｃｕ系等の他の材料からなる場合でもよい。弾性波チップは、弾性表面波チップの他に、例えば弾性境界波チップ、圧電薄膜共振器チップ等の弾性波チップの場合でもよい。また、デバイスチップは弾性波チップの場合に限られず、半導体チップ等の他のデバイスチップの場合でもよく、このため、電子部品は弾性波デバイスに限らず他の電子部品の場合でもよい。   In Examples 1 to 3, the solder of the solder sealing portion 62 and the solder 54 are not limited to Sn—Ag solder, but are made of other materials such as Sn—Au, Sn—Cu, for example. But you can. The elastic wave chip may be an elastic wave chip such as a boundary acoustic wave chip or a piezoelectric thin film resonator chip, in addition to the surface acoustic wave chip. The device chip is not limited to an acoustic wave chip, and may be another device chip such as a semiconductor chip. For this reason, the electronic component is not limited to an acoustic wave device, and may be another electronic component.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０ パッケージ基板
１２ ダイアタッチ層
１４ 線路パターン／フットパッド層
１６ フットパッド
２０、２０ａ、２０ｂ グランド配線パターン
２２ 金属パターン
２４ 線路パターン
２６ ビア配線
２８、２８ａ、２８ｂ 入力バンプパッド
３０、３０ａ、３０ｂ 出力バンプパッド
４０、４０ａ、４０ｂ、４０ｃ 弾性波チップ
４２ 圧電基板
４４ 配線パターン
４６、４６ａ、４６ｂ 入力パッド
４８、４８ａ、４８ｂ 出力パッド
５０、５０ａ、５０ｂ、５０ｃ グランドパッド
５２ バンプ
５４ はんだ
６０ 封止部
６２ はんだ封止部
６４ リッド
６６ 保護膜
７０ 隙間
７２ はんだシート DESCRIPTION OF SYMBOLS 10 Package substrate 12 Die attach layer 14 Line pattern / foot pad layer 16 Foot pad 20, 20a, 20b Ground wiring pattern 22 Metal pattern 24 Line pattern 26 Via wiring 28, 28a, 28b Input bump pad 30, 30a, 30b Output bump pad 40, 40a, 40b, 40c Elastic wave chip 42 Piezoelectric substrate 44 Wiring pattern 46, 46a, 46b Input pad 48, 48a, 48b Output pad 50, 50a, 50b, 50c Ground pad 52 Bump 54 Solder 60 Sealing part 62 Solder seal Stop part 64 Lid 66 Protective film 70 Crevice 72 Solder sheet

Claims (9)

絶縁材からなるパッケージ基板と、
前記パッケージ基板上にフリップチップ実装されたデバイスチップと、
前記デバイスチップを封止する封止部と、を備え、
前記封止部は、はんだで形成されていて、
前記はんだは、前記デバイスチップのグランドパッドと前記パッケージ基板のグランド配線パターンとの間に延在して、前記グランドパッドと前記グランド配線パターンとは前記はんだにより接合されていることを特徴とする電子部品。 A package substrate made of an insulating material;
A device chip flip-chip mounted on the package substrate;
A sealing portion for sealing the device chip,
The sealing portion is formed of solder,
The solder extends between a ground pad of the device chip and a ground wiring pattern of the package substrate, and the ground pad and the ground wiring pattern are joined by the solder. parts. 前記パッケージ基板の周辺部に設けられ、前記はんだで形成された側部が接する金属パターンを備え、
前記グランド配線パターンと前記金属パターンとは接続されていることを特徴とする請求項１記載の電子部品。 Provided on the periphery of the package substrate, comprising a metal pattern in contact with the side formed by the solder,
The electronic component according to claim 1, wherein the ground wiring pattern and the metal pattern are connected. 前記グランドパッドは、方形形状をした前記デバイスチップの４つの角のうち少なくとも対向する２つの角に設けられていることを特徴とする請求項１または２記載の電子部品。   3. The electronic component according to claim 1, wherein the ground pad is provided at at least two opposite corners of the four corners of the square device chip. 前記グランドパッドは、前記デバイスチップの４つの角全てに設けられていることを特徴とする請求項３記載の電子部品。   4. The electronic component according to claim 3, wherein the ground pad is provided at all four corners of the device chip. 前記デバイスチップの４つの角のうち隣り合う２つの角に設けられた前記グランドパッドは、前記２つの角の両方と交わる辺に沿って延在して一体化していることを特徴とする請求項４記載の電子部品。   The ground pads provided at two adjacent corners of the four corners of the device chip extend along a side intersecting with both of the two corners, and are integrated. 4. The electronic component according to 4. 前記グランドパッドは、前記デバイスチップの端部に接して設けられていることを特徴とする請求項１から５のいずれか一項記載の電子部品。   6. The electronic component according to claim 1, wherein the ground pad is provided in contact with an end portion of the device chip. 前記デバイスチップの入出力パッドと前記パッケージ基板の入出力パッドとはバンプにより接合されていることを特徴とする請求項１から６のいずれか一項記載の電子部品。   7. The electronic component according to claim 1, wherein the input / output pads of the device chip and the input / output pads of the package substrate are joined by bumps. 前記グランドパッドの大きさは、前記デバイスチップの前記入出力パッドよりも大きいことを特徴とする請求項７記載の電子部品。   8. The electronic component according to claim 7, wherein the size of the ground pad is larger than the input / output pad of the device chip. 前記デバイスチップは弾性波チップであることを特徴とする請求項１から８のいずれか一項記載の電子部品。   The electronic component according to claim 1, wherein the device chip is an acoustic wave chip.
JP2011281760A 2011-12-22 2011-12-22 Electronic component Pending JP2013131711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011281760A JP2013131711A (en) 2011-12-22 2011-12-22 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281760A JP2013131711A (en) 2011-12-22 2011-12-22 Electronic component

Publications (1)

Publication Number Publication Date
JP2013131711A true JP2013131711A (en) 2013-07-04

Family

ID=48909029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281760A Pending JP2013131711A (en) 2011-12-22 2011-12-22 Electronic component

Country Status (1)

Country Link
JP (1) JP2013131711A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032634A (en) * 2013-07-31 2015-02-16 太陽誘電株式会社 Electronic device
JP2015204531A (en) * 2014-04-14 2015-11-16 太陽誘電株式会社 Electronic device and manufacturing method thereof
JP2015220645A (en) * 2014-05-19 2015-12-07 太陽誘電株式会社 Elastic wave device
JP2017152870A (en) * 2016-02-23 2017-08-31 太陽誘電株式会社 Acoustic wave device
JP2017216705A (en) * 2017-07-11 2017-12-07 太陽誘電株式会社 Duplexer and module
JP2018042072A (en) * 2016-09-06 2018-03-15 太陽誘電株式会社 Acoustic wave device and manufacturing method thereof
JP2018522483A (en) * 2015-07-13 2018-08-09 スナップトラック・インコーポレーテッド Components with improved heat dissipation
JP2019021763A (en) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ Semiconductor device and substrate
JP2022165332A (en) * 2021-04-19 2022-10-31 三安ジャパンテクノロジー株式会社 Acoustic wave device and module equipped with the acoustic wave device
WO2023082702A1 (en) * 2021-11-09 2023-05-19 华为技术有限公司 Chip for high-speed signal transmission, and chip stacking structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032634A (en) * 2013-07-31 2015-02-16 太陽誘電株式会社 Electronic device
JP2015204531A (en) * 2014-04-14 2015-11-16 太陽誘電株式会社 Electronic device and manufacturing method thereof
JP2015220645A (en) * 2014-05-19 2015-12-07 太陽誘電株式会社 Elastic wave device
JP2018522483A (en) * 2015-07-13 2018-08-09 スナップトラック・インコーポレーテッド Components with improved heat dissipation
US11303263B2 (en) 2015-07-13 2022-04-12 Qualcomm Incorporated Component with improved heat dissipation
JP7000308B2 (en) 2015-07-13 2022-01-19 スナップトラック・インコーポレーテッド Components with improved heat dissipation
JP2017152870A (en) * 2016-02-23 2017-08-31 太陽誘電株式会社 Acoustic wave device
JP2018042072A (en) * 2016-09-06 2018-03-15 太陽誘電株式会社 Acoustic wave device and manufacturing method thereof
US11271542B2 (en) * 2016-09-06 2022-03-08 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
JP2017216705A (en) * 2017-07-11 2017-12-07 太陽誘電株式会社 Duplexer and module
JP2019021763A (en) * 2017-07-18 2019-02-07 株式会社ダイレクト・アール・エフ Semiconductor device and substrate
JP2022165332A (en) * 2021-04-19 2022-10-31 三安ジャパンテクノロジー株式会社 Acoustic wave device and module equipped with the acoustic wave device
JP7282343B2 (en) 2021-04-19 2023-05-29 三安ジャパンテクノロジー株式会社 Acoustic wave device and module comprising the acoustic wave device
WO2023082702A1 (en) * 2021-11-09 2023-05-19 华为技术有限公司 Chip for high-speed signal transmission, and chip stacking structure

Similar Documents

Publication Publication Date Title
KR102608133B1 (en) Semiconductor device
JP2013131711A (en) Electronic component
US7816794B2 (en) Electronic device and method of fabricating the same
US11277114B2 (en) Elastic wave device and manufacturing method therefor
JP6288111B2 (en) Elastic wave filter device
JP6315650B2 (en) Electronic devices
KR20120132387A (en) Module and method of manufacturing a module
JPWO2006001125A1 (en) Piezoelectric device
JP2013004693A (en) Electronic component package and piezoelectric vibration device
EP1041715B1 (en) Electronic component
JP2012151698A (en) Elastic wave device
JP2012182395A (en) Electronic device
JP2015015546A (en) High frequency module
JP6284811B2 (en) Electronic device and manufacturing method thereof
JP2019047349A (en) Electronic component
JP6407102B2 (en) Elastic wave device and manufacturing method thereof
JP6368091B2 (en) module
JP2017152870A (en) Acoustic wave device
JP6010292B2 (en) Elastic wave device
JP7457417B2 (en) Module containing elastic wave device
JP6310354B2 (en) Elastic wave device
JP5601282B2 (en) Semiconductor device
WO2004109796A1 (en) Electronic component device
JP2016181759A (en) Electronic device
JP2010212379A (en) Electronic component module, and method of manufacturing the same