JP2016031324A - Electrification evaluating apparatus - Google Patents
Electrification evaluating apparatus Download PDFInfo
- Publication number
- JP2016031324A JP2016031324A JP2014154543A JP2014154543A JP2016031324A JP 2016031324 A JP2016031324 A JP 2016031324A JP 2014154543 A JP2014154543 A JP 2014154543A JP 2014154543 A JP2014154543 A JP 2014154543A JP 2016031324 A JP2016031324 A JP 2016031324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pressure
- stage
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
本発明は、半導体装置の通電評価を行う通電評価装置に関するものである。 The present invention relates to an energization evaluation apparatus that performs energization evaluation of a semiconductor device.
パワー半導体装置の通電評価は、通常、計測器に接続された半導体チップを配置するステージと、半導体チップの上面電極に接触するプローブ針とを用いて行われる。 The energization evaluation of a power semiconductor device is usually performed using a stage on which a semiconductor chip connected to a measuring instrument is placed and a probe needle that contacts an upper surface electrode of the semiconductor chip.
ステージの上面（表面）に配置された半導体チップは、ステージの下面（裏面）からの真空吸着などにより、ステージの上面にその下面が吸着される。また、半導体チップの下面がステージの上面に電気的に接続される。その後、半導体チップの上面電極にプローブ針を接触させて、ステージ及びプローブ針に接続された計測器を用いて、半導体チップの電気特性などが測定される（例えば、特許文献１参照）。 The lower surface of the semiconductor chip disposed on the upper surface (front surface) of the stage is adsorbed on the upper surface of the stage by vacuum suction or the like from the lower surface (back surface) of the stage. The lower surface of the semiconductor chip is electrically connected to the upper surface of the stage. Thereafter, the probe needle is brought into contact with the upper surface electrode of the semiconductor chip, and the electrical characteristics and the like of the semiconductor chip are measured using a measuring instrument connected to the stage and the probe needle (see, for example, Patent Document 1).
近年、パワー半導体装置の大容量化がすすみ、通電試験時の通電電流値がますます大きくなっている。従来の通電装置では、ステージと半導体チップとの間の接触は、吸着又はプローブ針を介して半導体チップに圧力を加えることにより行われていたが、例えば、半導体チップの下面に反りがあると、ステージと半導体チップとの間で適切な接触が担保されない。 In recent years, the capacity of power semiconductor devices has been increasing, and the value of the energization current during the energization test has been increasing. In the conventional energization device, the contact between the stage and the semiconductor chip has been performed by applying pressure to the semiconductor chip via suction or a probe needle.For example, when the lower surface of the semiconductor chip is warped, Proper contact is not ensured between the stage and the semiconductor chip.
このような場合には、通電時に発生する多量の熱をステージへ逃がすことができず、熱によって半導体チップが破損するという問題があった。また、ステージと半導体チップとの間で適切な接触を担保するため、プローブ針が半導体チップに加える圧力を大きくすると、半導体チップのプローブ針が接触する部分が機械的に破損したり、半導体チップに傷が生じたりしてしまうといった問題があった。 In such a case, there is a problem that a large amount of heat generated during energization cannot be released to the stage, and the semiconductor chip is damaged by the heat. Also, in order to ensure proper contact between the stage and the semiconductor chip, if the pressure applied by the probe needle to the semiconductor chip is increased, the portion of the semiconductor chip that contacts the probe needle may be mechanically damaged or There was a problem that it would cause scratches.
本発明は、上記のような問題を解決するためになされたものであり、半導体装置の破損などを防ぎつつ、ステージと半導体装置との間で適切な接触が担保できる技術を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a technique capable of ensuring appropriate contact between a stage and a semiconductor device while preventing damage to the semiconductor device. And
本発明の一態様に関する通電評価装置は、上面に上面電極を有し、かつ、前記上面と反対側の面である下面に下面電極を有する半導体装置の通電評価を行う通電評価装置であり、上面に前記半導体装置が配置され、前記半導体装置の前記下面電極と電気的に接続されるステージと、前記半導体装置の前記上面電極と電気的に接続されるプローブ針と、前記半導体装置の前記上面の縁部に対し、前記ステージに向かう方向の圧力を加える加圧部材とを備え、前記加圧部材は、少なくとも、前記縁部のうちの第１領域と、前記第１領域が位置する側とは反対側の前記縁部のうちの第２領域とにおいて、前記ステージに向かう方向の圧力を加える。 An energization evaluation apparatus according to one embodiment of the present invention is an energization evaluation apparatus that performs energization evaluation of a semiconductor device that includes an upper surface electrode on an upper surface and a lower surface electrode on a lower surface that is a surface opposite to the upper surface. The stage is electrically connected to the lower surface electrode of the semiconductor device, a probe needle electrically connected to the upper surface electrode of the semiconductor device, and the upper surface of the semiconductor device A pressure member that applies pressure in a direction toward the stage to the edge, and the pressure member includes at least a first region of the edge and a side on which the first region is located. A pressure in a direction toward the stage is applied to the second region of the opposite edge portion.
本発明の上記態様によれば、加圧部材によって半導体装置の縁部に圧力を加え、ステージと半導体装置との間で適切な接触を担保することができるため、当該接触の担保のためにプローブ針によって過剰な圧力を加える必要がない。よって、半導体装置の破損などを防ぐことができる。 According to the above aspect of the present invention, pressure can be applied to the edge of the semiconductor device by the pressure member to ensure proper contact between the stage and the semiconductor device. There is no need to apply excessive pressure with the needle. Thus, damage to the semiconductor device can be prevented.
本発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。 The objects, features, aspects and advantages of the present invention will become more apparent from the following detailed description and the accompanying drawings.
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。 Hereinafter, embodiments will be described with reference to the accompanying drawings. Note that the drawings are schematically shown, and the mutual relationship between the sizes and positions of the images shown in different drawings is not necessarily described accurately, and can be changed as appropriate. Moreover, in the following description, the same code | symbol is attached | subjected and shown in the same component, and those names and functions are also the same. Therefore, the detailed description about them may be omitted.
また、以下の説明では、「上」、「下」、「側」、「底」、「表」又は「裏」などの特定の位置及び方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。 In the following description, terms that mean a specific position and direction such as “top”, “bottom”, “side”, “bottom”, “front” or “back” may be used. Is used for convenience in order to facilitate understanding of the contents of the embodiment, and is not related to the direction in which it is actually implemented.
図９は、前提技術に関する、パワー半導体装置の通電評価装置の構造を示す側面図である。また、図１０は、前提技術に関する、パワー半導体装置の通電評価装置の構造を示す上面図である。 FIG. 9 is a side view showing the structure of a power semiconductor device energization evaluation apparatus related to the base technology. FIG. 10 is a top view showing a structure of a power semiconductor device energization evaluation apparatus related to the base technology.
半導体チップ１は、裏面電極としても併用されるステージ２の上面に設けられる。そして、半導体チップ１の下面と、ステージ２の上面とは、電気的に接続される。
The
プローブ針５は、半導体チップ１の上面電極に接触する。加圧機構６はステージ２に向かう方向にプローブ針５を押し下げ、押し下げられたプローブ針５は半導体チップ１に圧力を加える。プローブ針５は、半導体チップ１の上面電極（例えばアルミ電極）の上面に形成される自然酸化膜（図示せず）を突き抜けて、半導体チップ１の上面電極と電気的に接触する。
The
ここで、ステージ２と半導体チップ１との間の接触は、吸着又はプローブ針５を介して半導体チップ１に圧力を加えることにより行われるが、半導体チップ１の下面に反りなどがあると、ステージ２と半導体チップ１との間で適切な接触が担保されないという問題があった。
Here, the contact between the
以下に説明する実施形態は、上記のような問題を解決する通電評価装置に関するものである。 Embodiment described below is related with the electricity supply evaluation apparatus which solves the above problems.
＜第１実施形態＞
＜構成＞
図１は、本実施形態に関する通電評価装置の構造を示す側面図である。また、図２は、本実施形態に関する通電評価装置の構造を示す上面図である。
<First Embodiment>
<Configuration>
FIG. 1 is a side view showing the structure of the energization evaluation apparatus according to this embodiment. FIG. 2 is a top view showing the structure of the energization evaluation apparatus according to this embodiment.
半導体装置としての半導体チップ１は通電評価の対象物であり、少なくとも、上面に上面電極を、下面に下面電極をそれぞれ有している。半導体チップ１は、例えば、炭化珪素を用いたショットキーバリアダイオード、又は、ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）などである。半導体チップ１は、ステージ２の上面に配置される。
A
ステージ２は、半導体チップ１の下面電極と接触することで、半導体チップ１の下面電極と電気的に接続される。ステージ２は、外部の通電用電源（図示せず）に接続され、通電時における半導体チップ１の温度制御を行う。ステージ２は、通電用電源の正極又は負極に接続される。ステージ２の材質は、銅又はアルミニウムなどの金属、又は、カーボンなど熱伝導率の高い物質であればよい。また、ステージ２の内部に水路を設け、チラーなどによって冷却水などの媒体を流し、熱交換を行ってもよい。
The
加圧板３は、加圧機構４に押し下げられることによって、半導体チップ１にステージ２に向かう方向の圧力を加える。加圧板３は、少なくとも縁部のうちのある領域と、その領域が位置する側とは反対側の縁部のうちのある領域とにおいて、それぞれ圧力を加える。本実施形態では、図２に示されるように、半導体チップ１の図２における左側の縁部の領域と、その反対側の右側の縁部の領域とにおいて、それぞれ圧力が加えられ、さらに、半導体チップ１の図２における上側の縁部の領域と、その反対側の下側の縁部の領域とにおいて、それぞれ圧力が加えられる。加圧板３が半導体チップ１の上面の縁部（周辺）に押しつけられることにより、半導体チップ１の下面とステージ２との間の接触抵抗及び熱抵抗が下がり、十分な低抵抗特性及び放熱特性が得られる。
The
加圧機構４は、例えばモータで駆動される可動機構である。加圧機構４は、加圧板３をステージ２に向かう方向に押し下げる。また、加圧機構４は、手動で半導体チップ１に加えられる圧力を制御することもできるが、圧力センサーなどが、例えば、加圧機構４内、又は、加圧板３と加圧機構４とが接続される部分に備えられることによって、当該圧力センサーの出力値に基づいて、半導体チップ１に加えられる圧力を制御することもできる。なお、図１では、図の手前方向及び奥行き方向において加圧機構６と重なる位置に配置される加圧機構４については、構造の理解を容易にするため図示を省略している。
The pressurizing
プローブ針５は、半導体チップ１の上面電極に接触することで、半導体チップ１の上面電極と電気的に接続され、半導体チップ１に流れる電流などを測定する。プローブ針５は、プローブ針用の加圧機構６に押し下げられることによって、半導体チップ１の上面電極と接触する。プローブ針５は、加圧板３が半導体チップ１の縁部に押しつけられた後で、半導体チップ１の上面電極と接触する。
The
半導体チップ１の上面電極と接触したプローブ針５の先端は、上面電極（例えばアルミ材料）の上面に形成される自然酸化膜を突き抜けて、半導体チップ１の上面電極と接触する。プローブ針５の押し下げは加圧機構６により行われ、プローブ針５と半導体チップ１の上面電極とが良好なコンタクト特性を得るように制御される。
The tip of the
プローブ針５は、銅、タングステン、ニッケル、パラジウム、銀又は金属合金材料で構成される。又は、プローブ針５は、金又はＡｕなどの金属で上面がコーティングされたワイヤ式、又は、スプリングタイプなどのプローブピンである。プローブ針５は、半導体チップ１の上面電極に接触した時に生じる表面傷が小さく抑えられ、かつ、所望の電流を流すためのプローブピン数及び接触面積が確保されている。
The
半導体チップ１には、基板又はその上面に成膜された酸化膜、又は、アルミ配線などの電極膜により、反りなどが生じる場合がある。大電流通電のためには、加圧板３を押し下げることによって半導体チップ１に均一に圧力を加え、半導体チップ１をステージ２に対して均一に接触させることが重要となる。そのため、加圧板３は、半導体チップ１に対し、左右対称、上下対称、又は、左右及び上下対称に配置される。加圧板３は、例えば、銅、鉄又は金属合金など導電性の材料で構成されていてもよいし、ピーク材のような絶縁性の材料で構成されていてもよい。図１においては、半導体チップ１の四辺に左右及び上下対称に配置された加圧板３の配置例が示されている。なお、半導体チップ１の四隅に加圧板３が配置される配置であってもよい。
The
また、加圧機構４は、ステージ２の反り又は半導体チップ１の反りがある場合でも、半導体チップ１に対して均一に圧力を加えることができるよう、各加圧板３を押し下げる圧力を独立に制御することができる。ただし、ステージ２の反りなどがない場合には、図１及び図２に示されるように、各加圧板３に対して加圧機構４を分離して対応させずに、共通の加圧機構４により複数の加圧板３を押し下げてもよい。
Further, the
ステージ２と半導体チップ１の下面電極との間の良好なコンタクト特性及び放熱特性を担保するためには、比較的大きな圧力を半導体チップ１に加える必要がある。しかし、プローブ針５の押し下げのみでこの圧力を担保しようとすると、プローブ針５の先端が半導体チップ１の上面電極であるアルミ電極を突き抜けてアルミ電極に損傷を与え、例えばＭＯＳＦＥＴであればゲート電極を破壊し、その後に製造される装置構造に故障を引き起こす場合がある。一方で、半導体チップ１に加える圧力が小さければ、十分な放熱特性が得られず、熱破壊又は裏面変色などの故障を引き起こす。
In order to ensure good contact characteristics and heat dissipation characteristics between the
図１及び図２に示される通電装置では、加圧板用の加圧機構４とプローブ針用の加圧機構６とは、互いに独立しており、それぞれ異なる圧力を半導体チップ１に加えることができる。具体的には、加圧機構４は加圧板３を押し下げることによって、加圧機構６はプローブ針５を押し下げることによって、それぞれ異なる圧力を半導体チップ１に加えることができる。加圧機構４及び加圧機構６による圧力は、圧力センサーで制御するか又は手動で制御することもできる。
In the energization device shown in FIGS. 1 and 2, the
加圧機構４は、ステージ２と半導体チップ１の下面電極との間の良好なコンタクト特性及び放熱特性を担保するため、半導体チップ１に対して比較的大きな圧力を与える。加圧機構６は、上面電極に与える損傷がない又は十分小さく、かつ、良好なコンタクト特性が得られる圧力を、半導体チップ１に与える。
The
上記の通電装置を用いることで、大電流通電を行う場合でも、低抵抗の裏面接触抵抗及び低い熱抵抗により半導体チップ１の熱破壊又は裏面変色などを防ぐことができる。また、半導体チップ１の上面電極の損傷又は装置特性の故障などを防ぎつつ通電評価を行うことができる。
By using the above energization device, even when a large current is energized, the
＜効果＞
以下に、本実施形態による効果を例示する。
<Effect>
Below, the effect by this embodiment is illustrated.
本実施形態によれば、通電評価装置は、上面に上面電極を有し、かつ、上面と反対側の面である下面に下面電極を有する半導体装置としての半導体チップ１の通電評価を行う通電評価装置である。
According to the present embodiment, the energization evaluation apparatus has an upper surface electrode on the upper surface, and an energization evaluation that evaluates the energization of the
そして、通電評価装置は、上面に半導体チップ１が配置され、半導体チップ１の下面電極と電気的に接続されるステージ２と、半導体チップ１の上面電極と電気的に接続されるプローブ針５と、半導体チップ１の上面の縁部に対し、ステージ２に向かう方向の圧力を加える加圧部材としての加圧板３とを備える。
In the energization evaluation apparatus, the
ここで、加圧板３は、少なくとも、縁部のうちの第１領域と、第１領域が位置する側とは反対側の縁部のうちの第２領域とにおいて、ステージ２に向かう方向の圧力を加える。
Here, the
なお、加圧板３は、後述の加圧板３ａと入れ替えることもできる。
The
このような構成によれば、加圧板３によって半導体チップ１の縁部に圧力を加え、ステージ２と半導体チップ１との間で適切な接触を担保することができるため、当該接触の担保のためにプローブ針５によって過剰な圧力を加える必要がない。よって、半導体チップ１の破損などを防ぎつつ、比較的大きな電流を通電させる通電試験でも行うことができる。
According to such a configuration, pressure can be applied to the edge of the
また、適切な接触を担保できるため、局所発熱による半導体チップ１の裏面変色を抑制することができる。
Moreover, since an appropriate contact can be ensured, discoloration of the back surface of the
なお、これらの構成以外の構成については適宜省略することができるが、本明細書に示された任意の構成を適宜追加した場合でも、上記の効果を生じさせることができる。 In addition, although structures other than these structures can be omitted as appropriate, the above-described effects can be produced even when any structure shown in this specification is appropriately added.
また、本実施形態によれば、加圧部材としての加圧板３は、少なくとも、縁部のうちの第１領域、及び、第１領域が位置する側とは反対側の縁部のうちの第２領域において、それぞれ独立にステージ２に向かう方向の圧力を加える。
Further, according to the present embodiment, the
このような構成によれば、半導体チップの反りにあわせて各領域における圧力を調整することができる。 According to such a configuration, the pressure in each region can be adjusted according to the warp of the semiconductor chip.
また、本実施形態によれば、加圧部材としての加圧板３は、さらに、第１領域が位置する側及び第２領域が位置する側とは異なる側の縁部のうちの第３領域と、第３領域が位置する側とは反対側の縁部のうちの第４領域とにおいて、ステージ２に向かう方向の圧力を加える。
In addition, according to the present embodiment, the
このような構成によれば、半導体チップ１の全体に対して、均一な圧力を加えることができる。
According to such a configuration, a uniform pressure can be applied to the
また、本実施形態によれば、通電評価装置が、加圧部材としての加圧板３をステージ２に向かう方向に押す第１加圧機構としての加圧機構４を備える。
Further, according to the present embodiment, the energization evaluation apparatus includes the
また、本実施形態によれば、通電評価装置が、プローブ針５をステージ２に向かう方向に押す第２加圧機構としての加圧機構６を備える。そして、加圧機構４と加圧機構６とは、それぞれ独立にステージ２に向かう方向の力を制御する。
Further, according to the present embodiment, the energization evaluation apparatus includes the
このような構成によれば、例えば、プローブ針５による圧力は補助的なものとして、加圧板３で比較的大きな圧力を加えるなどの圧力の調整が可能となり、プローブ針５で過剰な圧力を加えずに、ステージ２と半導体チップ１との間の適切な接触を担保することができる。
According to such a configuration, for example, it is possible to adjust the pressure such as applying a relatively large pressure with the pressurizing
＜第２実施形態＞
＜構成＞
以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
Second Embodiment
<Configuration>
In the following, the same components as those described in the above embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted as appropriate.
図３は、本実施形態に関する通電評価装置の構造を示す側面図である。また、図４は、本実施形態に関する通電評価装置の構造を示す上面図である。 FIG. 3 is a side view showing the structure of the energization evaluation apparatus according to this embodiment. FIG. 4 is a top view showing the structure of the energization evaluation apparatus according to this embodiment.
図３及び図４では、加圧板３ａの形状が第１実施形態における場合と異なっている。すなわち、加圧板３ａは半導体チップ１の縁部のみを覆う形状であり、半導体チップ１の縁部全周にわたって一体として形成される。
3 and 4, the shape of the
加圧板用の加圧機構４は、加圧板３ａ全体を均一に押し下げる。これによって加圧板３ａは、半導体チップ１の縁部の全周にわたって、ステージ２に向かう方向の圧力を加えることになる。この場合、加圧機構４は、１つの構造体で構成されていてもよいし、ステージ２の反り又は半導体チップ１の反りなどに対応して、複数の構造体に分離して形成されていてもよい。なお、図３では、加圧機構６を挟む位置に配置される複数の加圧機構４が図示されているが、配置の仕方は図示された場合に限られるものではなく、例えば、図の手前方向及び奥行き方向において加圧機構６と重なる位置に配置される加圧機構４が追加されてもよい。
The
加圧板と半導体チップ１との間の接触面積が小さくなると、半導体チップ１に比較的大きな圧力を加えた場合に、半導体チップ１と加圧板とが接触する部分において損傷などが生じる場合がある。図３及び図４に示された加圧板３ａによれば、加圧板３ａと半導体チップ１とが接触する面積が大きくなるため、半導体チップ１がより大きな圧力に耐えることができる。
When the contact area between the pressure plate and the
また、大電流を印加した場合の放熱経路としては、半導体チップ１の下面側からの放熱経路だけでなく、半導体チップ１の上面における加圧板との接触部分からの放熱経路も存在する。図１及び図２に示される加圧板３の場合、より大きな電流通電時には、加圧板３と半導体チップ１とが接触している部分と、それらが接触していない部分との間で電流分布に偏りが生じ、その結果温度分布が不均一となる場合があるが、図３及び図４に示される加圧板３ａの場合には、半導体チップ１の縁部の全周にわたって加圧板３ａと半導体チップ１とが接触しているため、電流分布の偏りを抑制し、その結果温度分布の不均一も抑制できる。よって、より大きな電流を通電させることができる。
Further, as a heat dissipation path when a large current is applied, not only a heat dissipation path from the lower surface side of the
上記の通電装置を用いることで、大電流通電を行う場合でも、低抵抗の裏面接触抵抗及び低い熱抵抗により半導体チップ１の熱破壊又は裏面変色などを防ぐことができる。また、半導体チップ１の上面電極の損傷又は装置特性の故障などを防ぎつつ通電評価を行うことができる。
By using the above energization device, even when a large current is energized, the
＜効果＞
以下に、本実施形態による効果を例示する。
<Effect>
Below, the effect by this embodiment is illustrated.
本実施形態によれば、加圧部材としての加圧板３ａは、縁部の全周にわたって、ステージ２に向かう方向の圧力を加える。
According to this embodiment, the
このような構成によれば、半導体チップ１と加圧板３ａとの接触面積が広いため、半導体チップ１に対して加えられる力が分散され、半導体チップ１に対し比較的大きな圧力が加えられる場合でも、半導体チップ１に傷などが形成されることを抑制することができる。また、半導体チップ１と加圧板３ａとの接触面積が広いため、半導体チップ１の加圧板３ａとの接触部分における放熱特性を均一に保つことができ、比較的大きな電流を流す通電試験をも行うことができる。
According to such a configuration, since the contact area between the
＜第３実施形態＞
＜構成＞
以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
<Third Embodiment>
<Configuration>
In the following, the same components as those described in the above embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted as appropriate.
図５は、本実施形態に関する加圧板及び緩衝膜の構造を示す側面図である。また、図６は、本実施形態に関する加圧板及び緩衝膜の構造を示す上面図である。図５に示されるように、加圧板３ａの、半導体チップ１の上面の縁部と接触する部分に、半導体チップ１に傷が生じることを抑制する緩衝膜７が備えられている。
FIG. 5 is a side view showing the structure of the pressure plate and the buffer film according to this embodiment. FIG. 6 is a top view showing the structure of the pressure plate and the buffer film according to this embodiment. As shown in FIG. 5, a
上記のように、大電流通電を行うためには、半導体チップ１に対して均一、かつ、比較的大きな圧力を加える必要があるが、その大きな圧力によって、半導体チップ１の加圧板３との接触部分に傷などが形成される場合がある。そこで、図５に示されるように、半導体チップ１と接触する部分に緩衝膜７が備えられていることが望ましい。
As described above, in order to conduct a large current, it is necessary to apply a uniform and relatively large pressure to the
緩衝膜７は、例えば、テフロン（登録商標）などの高温に耐える材料、又は、アルミ箔などの比較的やわらかい金属などが、加圧板の下面に貼り付けられたものとする。
For the
図７は、本実施形態に関する通電評価装置の構造を示す側面図である。また、図８は、本実施形態に関する通電評価装置の構造を示す上面図である。 FIG. 7 is a side view showing the structure of the energization evaluation apparatus according to this embodiment. FIG. 8 is a top view showing the structure of the energization evaluation apparatus according to this embodiment.
図７に示されるように、加圧板３ａに備えられた緩衝膜７が、半導体チップ１と接触して配置される。よって、当該部分の半導体チップ１に傷などが形成されることを抑制することができる。
As shown in FIG. 7, the
なお、図７及び図８においては、半導体チップ１の縁部のみを覆う形状の加圧板３ａが示されているが、図１及び図２に示される加圧板３の下面それぞれに緩衝膜７が設けられていてもよい。
7 and 8, the
＜効果＞
以下に、本実施形態による効果を例示する。
<Effect>
Below, the effect by this embodiment is illustrated.
本実施形態によれば、通電評価装置が、加圧部材としての加圧板３ａの、半導体チップ１の上面の縁部に接触する面において設けられる緩衝膜７を備える。
According to the present embodiment, the energization evaluation apparatus includes the
このような構成によれば、半導体チップ１が加圧板３によって圧力を加えられる際、緩衝膜７を介して圧力が加えられることとなるため、半導体チップ１に傷などが形成されることが抑制できる。
According to such a configuration, when pressure is applied to the
＜変形例＞
上記各実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係又は実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本発明が記載されたものに限られることはない。よって、例示されていない無数の変形例が、本発明の範囲内において想定される。例えば、任意の構成要素を変形する場合、追加する場合又は省略する場合、さらには、少なくとも１つの実施形態における少なくとも１つの構成要素を抽出し、他の実施形態の構成要素と組み合わせる場合が含まれる。
<Modification>
In each of the above embodiments, the material, material, size, shape, relative arrangement relationship, or implementation condition of each component may be described, but these are examples in all aspects, and The invention is not limited to that described. Thus, countless variations not illustrated are envisaged within the scope of the present invention. For example, a case where an arbitrary component is deformed, a case where the component is added or omitted, a case where at least one component in at least one embodiment is extracted and combined with a component in another embodiment are included. .
また、矛盾が生じない限り、上記各実施形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、発明を構成する構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合、及び１つの構成要素がある構造物の一部に対応する場合を含む。また、本発明の各構成要素には、同一の機能を発揮する限り、他の構造又は形状を有する構造物が含まれる。 In addition, as long as no contradiction occurs, “one or more” components described as being provided with “one” in each of the above embodiments may be provided. Furthermore, a constituent element constituting the invention is a conceptual unit, and includes a case where one constituent element includes a plurality of structures and a case where one constituent element corresponds to a part of the structure. Further, each component of the present invention includes structures having other structures or shapes as long as the same functions are exhibited.
また、本明細書における説明は、本発明のすべての目的のために参照され、いずれも、従来技術であると認めるものではない。 Also, the description herein is referred to for all purposes of the present invention, and none is admitted to be prior art.
１ 半導体チップ、２ ステージ、３，３ａ 加圧板、４，６ 加圧機構、５ プローブ針、７ 緩衝膜。 1 semiconductor chip, 2 stages, 3, 3a pressure plate, 4, 6 pressure mechanism, 5 probe needle, 7 buffer film.
Claims (7)
上面に前記半導体装置が配置され、前記半導体装置の前記下面電極と電気的に接続されるステージと、
前記半導体装置の前記上面電極と電気的に接続されるプローブ針と、
前記半導体装置の前記上面の縁部に対し、前記ステージに向かう方向の圧力を加える加圧部材とを備え、
前記加圧部材は、少なくとも、前記縁部のうちの第１領域と、前記第１領域が位置する側とは反対側の前記縁部のうちの第２領域とにおいて、前記ステージに向かう方向の圧力を加える、
通電評価装置。 An energization evaluation apparatus for conducting energization evaluation of a semiconductor device having an upper surface electrode on an upper surface and a lower surface electrode on a lower surface that is a surface opposite to the upper surface,
A stage in which the semiconductor device is disposed on an upper surface and electrically connected to the lower surface electrode of the semiconductor device;
A probe needle electrically connected to the upper surface electrode of the semiconductor device;
A pressure member that applies pressure in a direction toward the stage to the edge of the upper surface of the semiconductor device;
The pressure member is at least in a direction toward the stage in a first region of the edge and a second region of the edge opposite to the side where the first region is located. Apply pressure,
Energization evaluation device.
請求項１に記載の通電評価装置。 The pressure member applies pressure in a direction toward the stage independently at least in the first region and the second region,
The energization evaluation apparatus according to claim 1.
請求項１又は２に記載の通電評価装置。 The pressure member further includes a third region of the edge portion on a side different from a side where the first region is located and a side where the second region is located, and a side where the third region is located. Applies pressure in a direction toward the stage in the fourth region of the opposite edge.
The energization evaluation apparatus according to claim 1 or 2.
請求項１から３のうちのいずれか１項に記載の通電評価装置。 The pressurizing member applies pressure in a direction toward the stage over the entire circumference of the edge.
The energization evaluation apparatus according to any one of claims 1 to 3.
請求項１から４のうちのいずれか１項に記載の通電評価装置。 A first pressure mechanism that pushes the pressure member toward the stage;
The energization evaluation apparatus according to any one of claims 1 to 4.
前記第１加圧機構と前記第２加圧機構とは、それぞれ独立に前記ステージに向かう方向の力を制御する、
請求項５に記載の通電評価装置。 A second pressurizing mechanism that pushes the probe needle in a direction toward the stage;
The first pressurizing mechanism and the second pressurizing mechanism each independently control a force in a direction toward the stage.
The energization evaluation apparatus according to claim 5.
請求項１から６のうちのいずれか１項に記載の通電評価装置。 A buffer film provided on a surface of the pressure member that contacts the edge of the upper surface of the semiconductor device;
The energization evaluation apparatus according to any one of claims 1 to 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014154543A JP2016031324A (en) | 2014-07-30 | 2014-07-30 | Electrification evaluating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014154543A JP2016031324A (en) | 2014-07-30 | 2014-07-30 | Electrification evaluating apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016031324A true JP2016031324A (en) | 2016-03-07 |
Family
ID=55441784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014154543A Pending JP2016031324A (en) | 2014-07-30 | 2014-07-30 | Electrification evaluating apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016031324A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018009791A (en) * | 2016-07-11 | 2018-01-18 | アルファクス株式会社 | Probe for semiconductor element inspection and probe pressing mechanism |
| JP2018190862A (en) * | 2017-05-09 | 2018-11-29 | 三菱電機株式会社 | Semiconductor device evaluation apparatus and semiconductor device evaluation method |
| JP2020112468A (en) * | 2019-01-15 | 2020-07-27 | 株式会社 Ｓｙｎａｘ | Contactor and handler |
| JPWO2019229798A1 (en) * | 2018-05-28 | 2021-02-12 | 三菱電機株式会社 | Electrical property measuring device for semiconductor devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004061344A (en) * | 2002-07-30 | 2004-02-26 | Mitsubishi Electric Corp | Semiconductor element testing method |
| JP2004128202A (en) * | 2002-10-02 | 2004-04-22 | Tokyo Electron Ltd | Vacuum probing device and method therefor |
| JP2006337247A (en) * | 2005-06-03 | 2006-12-14 | Fuji Electric Device Technology Co Ltd | Apparatus and method for testing semiconductor device |
| JP2009128189A (en) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | Device and method for testing element |
| US20120168964A1 (en) * | 2010-12-30 | 2012-07-05 | Yang-Gi Kim | Probe Card and Method of Testing a Semiconductor Device |
-
2014
- 2014-07-30 JP JP2014154543A patent/JP2016031324A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004061344A (en) * | 2002-07-30 | 2004-02-26 | Mitsubishi Electric Corp | Semiconductor element testing method |
| JP2004128202A (en) * | 2002-10-02 | 2004-04-22 | Tokyo Electron Ltd | Vacuum probing device and method therefor |
| JP2006337247A (en) * | 2005-06-03 | 2006-12-14 | Fuji Electric Device Technology Co Ltd | Apparatus and method for testing semiconductor device |
| JP2009128189A (en) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | Device and method for testing element |
| US20120168964A1 (en) * | 2010-12-30 | 2012-07-05 | Yang-Gi Kim | Probe Card and Method of Testing a Semiconductor Device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018009791A (en) * | 2016-07-11 | 2018-01-18 | アルファクス株式会社 | Probe for semiconductor element inspection and probe pressing mechanism |
| JP2018190862A (en) * | 2017-05-09 | 2018-11-29 | 三菱電機株式会社 | Semiconductor device evaluation apparatus and semiconductor device evaluation method |
| JPWO2019229798A1 (en) * | 2018-05-28 | 2021-02-12 | 三菱電機株式会社 | Electrical property measuring device for semiconductor devices |
| US11187741B2 (en) | 2018-05-28 | 2021-11-30 | Mitsubishi Electric Corporation | Electrical characteristic measuring device for semiconductor device |
| JP7008812B2 (en) | 2018-05-28 | 2022-01-25 | 三菱電機株式会社 | Electrical property measuring device for semiconductor devices |
| JP2020112468A (en) * | 2019-01-15 | 2020-07-27 | 株式会社 Ｓｙｎａｘ | Contactor and handler |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6359669B2 (en) | Temperature probe, substrate temperature measurement assembly, and substrate support platen | |
| JP2016031324A (en) | Electrification evaluating apparatus | |
| JP6320331B2 (en) | Power semiconductor device | |
| US11195784B2 (en) | Semiconductor device sub-assembly | |
| JP6289287B2 (en) | Semiconductor test equipment | |
| US20090195989A1 (en) | Heat sink component and a method of producing a heat sink component | |
| CN111771120B (en) | Chip for evaluating substrate and substrate evaluating device | |
| JP2021128065A (en) | Test method for semiconductor device | |
| TW201123376A (en) | Heat sink and integrated circuit assembly using the same | |
| JP6988219B2 (en) | Semiconductor devices, semiconductor modules and test methods for semiconductor devices | |
| US9140726B2 (en) | Support body for contact terminals and probe card | |
| JP2015132524A (en) | Test apparatus | |
| JP6904122B2 (en) | Manufacturing method of semiconductor devices | |
| JP6316221B2 (en) | Semiconductor device | |
| JP7338258B2 (en) | Bonding material evaluation method and evaluation test device | |
| JP2017212317A (en) | Energization test device and energization test method | |
| JP5910303B2 (en) | Semiconductor inspection jig | |
| TW200924125A (en) | Semiconductor package and heat slug thereof | |
| JP5538697B2 (en) | Semiconductor device test method | |
| JP6399022B2 (en) | Cooling device, electronic device, and heat sink mounting method | |
| KR20150112425A (en) | Test socket for semiconductor device | |
| JP7313315B2 (en) | Semiconductor device manufacturing method and power control circuit manufacturing method | |
| JP6410586B2 (en) | Test equipment | |
| JP7008812B2 (en) | Electrical property measuring device for semiconductor devices | |
| JP4985122B2 (en) | Semiconductor cooling system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170620 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171212 |