JP2016025241A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016025241A JP2016025241A JP2014148914A JP2014148914A JP2016025241A JP 2016025241 A JP2016025241 A JP 2016025241A JP 2014148914 A JP2014148914 A JP 2014148914A JP 2014148914 A JP2014148914 A JP 2014148914A JP 2016025241 A JP2016025241 A JP 2016025241A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- manufacturing
- carbide layer
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】プロセスの効率化が可能な炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、炭化珪素基板と炭化珪素層とを含むエピタキシャルウエハを準備する工程(S10,S20)と、炭化珪素層に不純物領域を形成する工程(S30)と、不純物領域が形成された炭化珪素層に波長400nm以下の励起光が照射された後、炭化珪素層の内部に存在する欠陥部に起因して放出される光を検出することにより、欠陥部の位置座標を決定するフォトルミネッセンス測定工程(S60)と、複数の素子を形成する工程(S70〜S100)と、欠陥部の上記位置座標に基づいて、炭化珪素層の内部に欠陥部が導入された不良素子を決定する工程(S110)と、複数の素子のうち不良素子を除いた他の素子の耐圧を測定する耐圧測定工程(S120)とを備えている。
【選択図】図1
【解決手段】炭化珪素半導体装置の製造方法は、炭化珪素基板と炭化珪素層とを含むエピタキシャルウエハを準備する工程(S10,S20)と、炭化珪素層に不純物領域を形成する工程(S30)と、不純物領域が形成された炭化珪素層に波長400nm以下の励起光が照射された後、炭化珪素層の内部に存在する欠陥部に起因して放出される光を検出することにより、欠陥部の位置座標を決定するフォトルミネッセンス測定工程(S60)と、複数の素子を形成する工程(S70〜S100)と、欠陥部の上記位置座標に基づいて、炭化珪素層の内部に欠陥部が導入された不良素子を決定する工程(S110)と、複数の素子のうち不良素子を除いた他の素子の耐圧を測定する耐圧測定工程(S120)とを備えている。
【選択図】図1
Description
本発明は、炭化珪素半導体装置の製造方法に関するものである。本発明は、特に、耐圧測定工程を備えた炭化珪素半導体装置の製造方法に関するものである。
炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)など、炭化珪素を材料として用いた半導体装置(以下、「炭化珪素半導体装置」とも称する)により、半導体装置の高耐圧化やオン抵抗の低減などを達成することができる。
炭化珪素の結晶中には珪素の結晶に比べて多くの欠陥が存在しているため、炭化珪素半導体装置においては当該欠陥に起因した耐圧不良が発生する場合がある。そのため、炭化珪素半導体装置の製造プロセスにおいては、炭化珪素基板上に複数の素子が形成された後、各々の素子に対して耐圧測定が実施される。そして、上記耐圧測定の結果に基づいて良品と不良品との選別が実施される。
上記耐圧測定は各々の素子に対して実施されるため、素子の数が多い場合(基板サイズが大きく、素子サイズが小さい場合)には、測定時間が長くなるという問題がある。これに対して、特開2013−118242号公報(特許文献1)には、炭化珪素基板上に炭化珪素層をエピタキシャル成長させた後、当該炭化珪素層の内部に存在するマイクロパイプを検出し、その後、素子の特性評価において当該マイクロパイプを含む素子を評価対象から除外する方法が記載されている。
上記特許文献1に記載された方法では、炭化珪素基板上において炭化珪素層をエピタキシャル成長させた後、高温アニール処理を実施することにより当該炭化珪素層上にカーボン層が形成される。そして、当該カーボン層をエッチング処理によって除去することにより、炭化珪素層の表面にマイクロパイプを露出させることができる。これにより、マイクロパイプを検出することができる。しかしながら、上記方法では、マイクロパイプを表面に露出させるために多工程を要するため、プロセス全体の効率が低下するという問題がある。
そこで、本発明の一態様では、耐圧測定工程を備えた炭化珪素半導体装置の製造方法において、プロセスをより効率化することを目的としている。
本発明の一態様に係る炭化珪素半導体装置の製造方法は、主表面を有する炭化珪素基板と、上記主表面上にエピタキシャル成長により形成された炭化珪素層とを含むエピタキシャルウエハを準備する工程と、炭化珪素層においてイオン注入により不純物領域を形成する工程と、不純物領域が形成された炭化珪素層に対して主面側から波長400nm以下の励起光が照射された後、波長が400nmよりも長く、かつ炭化珪素層の内部に存在する欠陥部に起因して放出される光を検出することにより、上記主面内における欠陥部の位置座標を決定するフォトルミネッセンス測定工程と、フォトルミネッセンス測定工程の後、エピタキシャルウエハ上において絶縁膜および電極を形成することにより、複数の素子を形成する工程と、フォトルミネッセンス測定工程において決定された欠陥部の上記位置座標に基づいて、複数の素子のうち炭化珪素層の内部に欠陥部が導入された不良素子を決定する工程と、複数の素子のうち不良素子を除いた他の素子の耐圧を測定する耐圧測定工程とを備えている。
上記によれば、耐圧測定工程を備えた炭化珪素半導体装置の製造方法において、プロセスをより効率化することができる。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
最初に本発明の実施態様を列記して説明する。
(1)本発明の一態様に係る炭化珪素半導体装置の製造方法は、主表面11aを有する炭化珪素基板11と、主表面11a上にエピタキシャル成長により形成された炭化珪素層5とを含むエピタキシャルウエハ10を準備する工程と、炭化珪素層5においてイオン注入により不純物領域(ボディ領域13、ソース領域14、コンタクト領域18)を形成する工程と、上記不純物領域が形成された炭化珪素層5に対して主面10a側から波長400nm以下の励起光P1が照射された後、波長が400nmよりも長く、かつ炭化珪素層5の内部に存在する欠陥部40に起因して放出される光P2を検出することにより、主面10a内における欠陥部40の位置座標を決定するフォトルミネッセンス測定工程と、フォトルミネッセンス測定工程の後、エピタキシャルウエハ10上において絶縁膜(層間絶縁膜21)および電極(ソース電極16、ソースパッド電極19、ドレイン電極20、裏面パッド電極23、ゲート電極27)を形成することにより、複数の素子(MOSFET80,81)を形成する工程と、フォトルミネッセンス測定工程において決定された欠陥部40の上記位置座標に基づいて、複数のMOSFET80,81のうち炭化珪素層5の内部に欠陥部40が導入された不良素子(MOSFET81)を決定する工程と、複数のMOSFET80,81のうちMOSFET81を除いた他のMOSFET80の耐圧を測定する耐圧測定工程とを備えている。
本発明者は、耐圧測定工程を備えた炭化珪素半導体装置の製造方法において、耐圧測定の時間を短縮してプロセス全体を効率化することについて、鋭意検討を行った。その結果、本発明者は、以下のような知見を得た。
炭化珪素半導体装置の製造プロセスにおいては、まず、炭化珪素基板上にエピタキシャル成長により炭化珪素層が形成され、その後イオン注入により炭化珪素層に不純物領域が形成される。本発明者の検討によると、上記イオン注入の際に、炭化珪素層において不純物イオンが注入されるとともに、多くの結晶欠陥が導入される。そして、当該結晶欠陥は素子の耐圧不良の発生原因の一つとなる。そのため、当該結晶欠陥を含む素子は耐圧測定において不良品と判定される可能性が高くなる。そこで、本発明者は、イオン注入により導入された当該結晶欠陥の位置座標を耐圧測定の前に予め決定し、当該結晶欠陥を含む不良素子を耐圧測定の対象から除外することに想到した。これにより、耐圧測定の対象となる素子の数を減らすことができるため、耐圧測定に要する時間を短縮することができる。
また本発明者は、上記のようにイオン注入に起因した結晶欠陥を検出するための方法として、フォトルミネッセンス測定を用いることに想到した。本発明者の検討によると、イオン注入後の炭化珪素層に対して波長400nm以下の励起光を照射したときに、当該結晶欠陥に起因して波長が400nmよりも長い光が炭化珪素層から放出される。そのため、当該光を検出することで結晶欠陥の位置座標を決定し、当該結晶欠陥を含む領域に形成された素子を不良素子として取り扱うことができる。
上記炭化珪素半導体装置の製造方法では、イオン注入後の炭化珪素層5に対して上記フォトルミネッセンス測定を実施することにより、炭化珪素層5の内部に存在する欠陥部40の位置座標を予め決定することができる。そして、MOSFET80,81が形成された後、当該位置座標に基づいて欠陥部40を含むMOSFET81が不良素子として決定され、これが耐圧測定の対象から除外される。このように上記炭化珪素半導体装置の製造方法では、耐圧測定の母数を減らすことで測定時間の短縮が可能であり、また従来のように多工程を実施することなく欠陥部40を非破壊で検出することができる。したがって、上記炭化珪素半導体装置の製造方法によれば、プロセス全体をより効率化することができる。
(2)上記(1)の炭化珪素半導体装置の製造方法は、上記不純物領域が形成された炭化珪素層5上にゲート酸化膜15を形成する工程をさらに備えている。またフォトルミネッセンス測定工程は、炭化珪素層5上にゲート酸化膜15が形成された後に実施される。
本発明者の検討によると、イオン注入時に加えてゲート酸化膜15の形成時にも炭化珪素層5の内部に欠陥部40が導入される場合がある。そのため、ゲート酸化膜15の形成後にフォトルミネッセンス測定を行うことにより、イオン注入時に炭化珪素層5に導入される欠陥部40に加えて、ゲート酸化膜15の形成時に導入される欠陥部40も併せて検出することができる。
(3)上記(1)の炭化珪素半導体装置の製造方法は、上記不純物領域が形成された炭化珪素層5上にゲート酸化膜15を形成する工程をさらに備えている。またフォトルミネッセンス測定工程は、炭化珪素層5に上記不純物領域が形成された後、炭化珪素層5上にゲート酸化膜15が形成される前に実施される。
これにより、ゲート酸化膜15の形成後にフォトルミネッセンス測定が実施される場合に比べて、欠陥部40に起因して炭化珪素層5から放出される光P2をより確実に検出することができる。その結果、炭化珪素層5の内部に存在する欠陥部40の位置座標をより確実に決定することができる。
(4)上記炭化珪素半導体装置の製造方法において、フォトルミネッセンス測定工程では、波長が500nm以上1000nm以下である光P2が検出される。
本発明者の検討によると、イオン注入後の炭化珪素層5に対して波長400nm以下の励起光P1を照射したとき、炭化珪素層5の内部に存在する欠陥部40に起因して、波長が500nm以上1000nm以下の範囲にある光P2が炭化珪素層5から放出される。このように可視領域から近赤外領域の波長域にある光P2を検出することにより、炭化珪素層5の内部における欠陥部40の存在を容易に確認することができる。
(5)上記炭化珪素半導体装置の製造方法では、欠陥部40は、上記フォトルミネッセンス測定工程において主面10a側から光P2を検出することにより形状を観察したときに、1μm以上の最大幅Wを有している。
上記のように大型の欠陥部40が炭化珪素層5の内部に導入された場合には、素子の耐圧不良が発生する可能性が高くなる。上記炭化珪素半導体装置の製造方法では、大型の欠陥部40を含む不良素子(MOSFET81)を予め決定し、これを耐圧測定の対象から除外することにより、測定時間の短縮を図ることができる。
(6)上記炭化珪素半導体装置の製造方法において、上記耐圧測定工程の後、複数のMOSFET80,81を各々のMOSFET80,81に分割する分割工程と、上記分割工程の後、分割された複数のMOSFET80,81のうち良品と不良素子(MOSFET81)を含む不良品とを選別する工程とをさらに備えている。
これにより、複数のMOSFET80,81において良品と不良品とを確実に選別することができる。そして、後の実装工程おいて、良品の素子のみを確実にモジュールに組み込むことができる。
(7)上記炭化珪素半導体装置の製造方法において、炭化珪素基板11は、150mm以上の径を有している。
これにより、一枚の炭化珪素基板11に対してより多くのMOSFET80,81を形成することができる。このように多数のMOSFET80,81が形成された場合でも、上記のように欠陥部40を含む不良素子(MOSFET81)を耐圧測定の対象から除外することにより、測定時間が長くなることを抑制することができる。
(8)上記炭化珪素半導体装置の製造方法において、MOSFET80,81は、一辺の長さL1,L2が10mm以下の四角形状を有している。
これにより、一枚の炭化珪素基板11に対してより多くのMOSFET80,81を形成することができる。このように多数のMOSFET80,81が形成された場合でも、上記のように欠陥部40を含む不良素子(MOSFET81)を耐圧測定の対象から除外することにより、測定時間が長くなることを抑制することができる。
(9)上記炭化珪素半導体装置の製造方法において、炭化珪素層5は、4H型または6H型の炭化珪素から構成されている。
4H型および6H型のいずれのポリタイプの炭化珪素層5に対して励起光P1を照射した場合でも、上記のように欠陥部40に起因して炭化珪素層5から放出される光P2を検出することができる。
[本発明の実施形態の詳細]
次に、本発明の実施形態の具体例を、図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
次に、本発明の実施形態の具体例を、図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
(実施形態1)
まず、本発明の一実施形態である実施形態1に係る炭化珪素半導体装置の製造方法について説明する。図1を参照して、まず、工程(S10)として炭化珪素基板準備工程が実施される。この工程(S10)では、たとえばポリタイプが4H型または6H型である炭化珪素インゴット(図示しない)が所定の厚みにスライスされる。これにより、図2に示すように主表面11aを有する炭化珪素基板11が得られる。炭化珪素基板11の直径は、たとえば150mm以上(6インチ以上)である。
まず、本発明の一実施形態である実施形態1に係る炭化珪素半導体装置の製造方法について説明する。図1を参照して、まず、工程(S10)として炭化珪素基板準備工程が実施される。この工程(S10)では、たとえばポリタイプが4H型または6H型である炭化珪素インゴット(図示しない)が所定の厚みにスライスされる。これにより、図2に示すように主表面11aを有する炭化珪素基板11が得られる。炭化珪素基板11の直径は、たとえば150mm以上(6インチ以上)である。
次に、工程(S20)としてエピタキシャル成長膜形成工程が実施される。この工程(S20)では、図2を参照して、たとえばCVD(Chemical Vapor Deposition)法を用いたエピタキシャル成長により、炭化珪素基板11の主表面11a上に炭化珪素層5が形成される。このとき、シランガス(SiH4)およびプロパンガス(C3H8)が原料ガスとして用いられ、水素ガス(H2)がキャリアガスとして用いられ、また窒素ガス(N2)またはアンモニアガス(NH3)がドーピングガスとして用いられる。そして、上記原料ガスおよびドーピングガスを熱分解させて主表面11a上にて析出させることにより、窒素(N)原子がドーピングされた炭化珪素層5が形成される。炭化珪素層5を構成する炭化珪素のポリタイプは、たとえば4H型または6H型である。このようにして、炭化珪素基板11と炭化珪素層5とを有し、かつ主面10aと当該主面10aと反対側の主面10bとを含むエピタキシャルウエハ10が得られる。なお、炭化珪素層5の内部には、図2に示すように炭化珪素基板11から引き継がれた欠陥部40が存在している。
次に、工程(S30)としてイオン注入工程が実施される。この工程(S30)では、図3を参照して、まず、たとえばアルミニウム(Al)イオンが主面10a側から炭化珪素層5内に注入されることにより、当該炭化珪素層5内にボディ領域13が形成される。次に、たとえばリン(P)イオンがボディ領域13内に注入されることにより、当該ボディ領域13内にソース領域14が形成される。次に、たとえばアルミニウム(Al)イオンがボディ領域13内に注入されることにより、当該ボディ領域13内においてソース領域14に隣接するようにコンタクト領域18が形成される。そして、炭化珪素層5においてボディ領域13、ソース領域14およびコンタクト領域18のいずれも形成されない領域がドリフト領域12となる。また上記イオン注入により、炭化珪素層5の不純物領域(ボディ領域13、ソース領域14およびコンタクト領域18)が形成された領域において、結晶欠陥である欠陥部40がさらに導入される。
次に、工程(S40)として活性化アニール工程が実施される。この工程(S40)では、図3を参照して、エピタキシャルウエハ10が所定温度でアニールされる。これにより、炭化珪素層5内に注入された不純物が活性化し、上記不純物領域において所望のキャリアが発生する。また上記アニール処理により、イオン注入の際に炭化珪素層5の内部に導入された欠陥部40が部分的に修復される。
次に、工程(S50)としてゲート酸化膜形成工程が実施される。この工程(S50)では、図4を参照して、たとえば酸素(O2)を含む雰囲気中においてエピタキシャルウエハ10が所定温度で加熱される。これにより、エピタキシャルウエハ10の主面10aを含む領域が熱酸化される。その結果、図4に示すように、二酸化珪素(SiO2)からなるゲート酸化膜15が主面10a全体を覆うように形成される。また上記熱酸化処理により、炭化珪素層5内において欠陥部40がさらに導入される。
次に、工程(S60)としてフォトルミネッセンス(Photo Luminescence:PL)測定工程が実施される。この工程(S60)では、以下に説明するようにして、上記不純物領域が形成された炭化珪素層5に対してPL測定を実施される。これにより、上記工程(S20)〜(S50)において炭化珪素層5の内部に導入された欠陥部40の、主面10a内における位置座標を決定することができる。
図5を参照して、上記PL測定では、まず、励起光P1が主面10a側からエピタキシャルウエハ10に対して照射される。励起光P1は波長(λ)が400nm以下の光であり、たとえばヘリウム‐カドミウム(He−Cd)レーザ(λ=325nm)や水銀‐キセノン(Hg−Xe)UV(Ultra Violet)ランプ(λ=314nm)である。励起光P1の照射領域において炭化珪素層5の内部に欠陥部40(図2〜4)が存在している場合には、図5に示すように特定の波長域にある光P2が炭化珪素層5から放出される。光P2は、欠陥部40に起因して放出されるものであり、400nmを超える(たとえば500nm以上1000nm以下)の波長を有している。光P2は、たとえば光電子増倍管などの検出器(図示しない)により検出される。そして、励起光P1をエピタキシャルウエハ10の全面において走査させ、そのとき放出される光P2が検出される。これにより、主面10a内における欠陥部40の位置座標を決定することができる。なお、上記位置座標は、たとえばエピタキシャルウエハ10のオリフラOFを基準としたXY平面上の座標として決定することができる。
図6を参照して、欠陥部40は、たとえば基底面転位(Basal Plane Dislocation:BPD)、貫通らせん転位(Threading Screw Dislocation)、貫通刃状転位(Threading Edge Dislocation:TED)または三角欠陥などであり得る。また図6に示すように、主面10a側から光P2(図5)を検出して得たPL像において欠陥部40の形状を観察したとき、欠陥部40の最大幅Wは1μm以上である。このような大型の欠陥部40を含む領域に形成された素子においては、耐圧不良が発生する可能性が高くなる。特に、欠陥部40の最大幅Wが5μm以上や10μm以上である場合には、当該欠陥部40を含む領域に形成された素子において耐圧不良が発生する可能性がさらに高くなる。
次に、工程(S70)としてゲート電極形成工程が実施される。この工程(S70)では、図7を参照して、たとえばLP(Low Pressure)−CVD法により、ゲート酸化膜15上に接触するようにゲート電極27が形成される。ゲート電極27は、たとえば高濃度の不純物が導入されたポリシリコンなどである。
次に、工程(S80)として層間絶縁膜形成工程が実施される。この工程(S80)では、図7を参照して、たとえばCVD法によりゲート酸化膜15とともにゲート電極27を取り囲むように、二酸化珪素(SiO2)からなる層間絶縁膜21が形成される。
次に、工程(S90)としてオーミック電極形成工程が実施される。この工程(S90)では、図7を参照して、まずソース電極16を形成すべき領域においてゲート酸化膜15および層間絶縁膜21がエッチングにより除去される。これにより、ソース領域14およびコンタクト領域18が露出した領域が形成される。そして、当該領域にたとえばNiからなる金属膜(図示しない)が形成される。一方、エピタキシャルウエハ10の主面10b上において、同様にNiからなる金属膜(図示しない)が形成される。その後、エピタキシャルウエハ10がアニールされることにより、上記金属膜の少なくとも一部がシリサイド化する。これにより、図8に示すようにエピタキシャルウエハ10の主面10a上においてソース電極16が形成され、かつ主面10b上においてドレイン電極20が形成される。なお、ソース電極16およびドレイン電極20は、それぞれ炭化珪素層5および炭化珪素基板11に対してオーミック接触を形成可能な材料から構成されることが好ましく、たとえばニッケルシリコン(NixSiy)、チタンシリコン(TixSiy)、アルミシリコン(AlxSiy)およびチタンアルミシリコン(TixAlySiz)からなる群より選択される少なくとも一の材料から構成されることが好ましい(x,y,z>0)。
次に、工程(S100)としてパッド電極形成工程が実施される。この工程(S100)では、図8を参照して、たとえば蒸着法によりアルミニウム(Al)や金(Au)などの導電体からなるソースパッド電極19が、ソース電極16および層間絶縁膜21を覆うように形成される。またソースパッド電極19と同様に、アルミニウム(Al)や金(Au)などからなる裏面パッド電極23が、ドレイン電極20を覆うように形成される。以上のようにして、上記工程(S10)〜(S100)が順に実施されることにより、図9に示すようにソースパッド電極19およびゲートパッド電極22を有するMOSFET80,81(素子)が複数形成される。MOSFET80,81は、たとえば一辺の長さL1,L2が10mm以下(好ましくは5mm以下、より好ましくは2mm以下)の四角形状を有している。なお、図7および図8においては、炭化珪素層5の内部に存在する欠陥部40の記載が省略されている。
次に、工程(S110)として不良素子決定工程が実施される。この工程(S110)では、図9を参照して、上記フォトルミネッセンス測定工程(S60)において決定された欠陥部40の位置情報に基づいて、複数のMOSFET80,81のうち不良素子が決定される。より具体的には、図9において斜線で示すように、炭化珪素層5の内部に欠陥部40が形成されたMOSFET81が不良素子として決定される。
次に、工程(S120)として耐圧測定工程(オンウエハ測定工程)が実施される。この工程(S120)では、複数のMOSFET80,81のうち不良素子として決定されたMOSFET81を除いた他のMOSFET80について耐圧測定が実施される。つまり、不良素子であるMOSFET81は、予め耐圧測定の対象から除外される。以下、耐圧測定の詳細について図10を参照して説明する。
まず、たとえばフロリナート(登録商標)などの高い絶縁性を有するフッ素系不活性液体30で満たされたトレー2が準備される。トレー2の底部には、ステージ3が配置されている。次に、MOSFET80,81が形成されたエピタキシャルウエハ10が、ステージ3の上に配置される。これにより、図10に示すように、エピタキシャルウエハ10がフッ素系不活性液体30の中に浸漬される。また図10に示すように、エピタキシャルウエハ10の主面10b上に形成された裏面パッド電極23は、ステージ3と接触する。
次に、図10に示すようにプローブ4の針4Aがソースパッド電極19に接触し、また針4Bがゲートパッド電極22に接触する。次に、プローブ4とステージ3との間に所定の電圧が印加され、そのとき流れた電流値が計測される。そして、計測された電流値が一定の閾値を超えるか否かを基準として、MOSFET80の耐圧が測定される。この耐圧測定は、たとえば室温下において実施される。上記耐圧測定が完了した後、エピタキシャルウエハ10がフッ素系不活性液体30から取り出される。その後、エピタキシャルウエハ10の表面に洗浄、乾燥処理が施される。
次に、工程(S130)として分割工程が実施される。この工程(S130)では、図11を参照して、上記耐圧測定が完了した後、エピタキシャルウエハ10に対してダイシング加工が施される。これにより、複数のMOSFET80,81が各々のMOSFET80,81に分割される。
次に、工程(S140)として選別工程が実施される。この工程(S140)では、分割された複数のMOSFET80,81において良品と不良品との選別が行われる。より具体的には、上記工程(S110)において不良素子として決定されたMOSFET81および上記工程(S120)において耐圧不良が検出されたMOSFET80が不良品と判定され、その他のMOSFET80が良品と判定される。そして、良品と判定されたMOSFET80は、後の実装工程において半導体モジュールに組み込まれる。以上のようにして、工程(S10)〜(S140)が実施されることにより、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
以上のように、本実施形態に係る炭化珪素半導体装置の製造方法では、イオン注入後の炭化珪素層5に対して励起光P1を照射し、炭化珪素層5の内部に存在する欠陥部40に起因して放出される光P2を検出することによりフォトルミネッセンス測定が実施される。これにより、炭化珪素層5の内部における欠陥部40の存在を容易に確認することができる。図14の写真は、イオン注入後の炭化珪素層5に励起光P1を照射し、そのとき放出された光P2(λ=950nm)を検出することにより得たPL像である。上記PL像に示されるように、欠陥部40が存在する領域50を、その他の領域と区別して観察することができる。そして、欠陥部40を含む領域に形成されたMOSFET81を不良素子として決定し、当該不良素子を耐圧測定の対象から除外することができる。これにより、耐圧測定工程(S120)における測定母数を減らすことで測定時間の短縮が可能となる。また、PL測定を採用することで多工程を要することなく欠陥部40を非破壊で検出することができる。したがって、本実施形態に係る炭化珪素半導体装置の製造方法によれば、耐圧測定の時間を短縮することによりプロセス全体をより効率化することができる。
また、本実施形態に係る炭化珪素半導体装置の製造方法では、炭化珪素層5上にゲート酸化膜15が形成された後に上記フォトルミネッセンス測定が実施される。そのため、イオン注入時に炭化珪素層5に導入される欠陥部40に加えて、ゲート酸化膜15の形成時に導入される欠陥部40も併せて検出することが可能になる。
(実施形態2)
次に、本発明の他の実施形態である実施形態2に係る炭化珪素半導体装置の製造方法について説明する。実施形態2に係る炭化珪素半導体装置の製造方法は、基本的には上記実施形態1に係る炭化珪素半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を有する。しかし、実施形態2に係る炭化珪素半導体装置の製造方法は、フォトルミネッセンス測定工程が実施されるタイミングにおいて、上記実施形態1に係る炭化珪素半導体装置の製造方法とは異なっている。
次に、本発明の他の実施形態である実施形態2に係る炭化珪素半導体装置の製造方法について説明する。実施形態2に係る炭化珪素半導体装置の製造方法は、基本的には上記実施形態1に係る炭化珪素半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を有する。しかし、実施形態2に係る炭化珪素半導体装置の製造方法は、フォトルミネッセンス測定工程が実施されるタイミングにおいて、上記実施形態1に係る炭化珪素半導体装置の製造方法とは異なっている。
図12を参照して、本実施形態に係る炭化珪素半導体装置の製造方法では、まず上記実施形態1の工程(S10)〜(S40)と同様にして、工程(S150)〜(S180)が実施される。これにより、炭化珪素層5においてボディ領域13、ソース領域14およびコンタクト領域18が形成されたエピタキシャルウエハ10が得られる(図3)。
次に、工程(S190)としてフォトルミネッセンス測定工程が実施される。この工程(S190)では、上記実施形態1の工程(S60)と同様に、イオン注入時に炭化珪素層5の内部に導入された欠陥部40の位置座標が決定される(図5)。
次に、工程(S200)としてゲート酸化膜形成工程が実施される。この工程(S200)では、上記実施形態1の工程(S50)と同様に、炭化珪素層5上にゲート酸化膜15が形成される(図4)。このように、本実施形態では炭化珪素層5にボディ領域13、ソース領域14およびコンタクト領域18などの不純物領域が形成された後であって、炭化珪素層5上にゲート酸化膜15が形成される前にフォトルミネッセンス測定工程(S190)が実施される。その後、上記実施形態1の工程(S70)〜(S140)と同様にして工程(S210)〜(S280)が実施され、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
以上のように、本実施形態に係る炭化珪素半導体装置の製造方法では、炭化珪素層5に上記不純物領域が形成された後、炭化珪素層5上にゲート酸化膜15が形成される前にフォトルミネッセンス測定工程が実施される。これにより、上記実施形態1に係る炭化珪素半導体装置の製造方法のように、ゲート酸化膜15の形成後にフォトルミネッセンス測定が実施される場合に比べて、欠陥部40に起因して炭化珪素層5から放出される光P2をより確実に検出することができる。その結果、炭化珪素層5の内部に存在する欠陥部40の位置座標をより確実に決定することができる。
(実施形態3)
次に、本発明のさらに他の実施形態である実施形態3に係る炭化珪素半導体装置の製造方法について説明する。実施形態3に係る炭化珪素半導体装置の製造方法は、基本的には上記実施形態1に係る炭化珪素半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を有する。しかし、実施形態3に係る炭化珪素半導体装置の製造方法は、オンウエハ測定ではなくチップ測定により耐圧測定が実施される点において、上記実施形態1に係る炭化珪素半導体装置の製造方法とは異なっている。
次に、本発明のさらに他の実施形態である実施形態3に係る炭化珪素半導体装置の製造方法について説明する。実施形態3に係る炭化珪素半導体装置の製造方法は、基本的には上記実施形態1に係る炭化珪素半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を有する。しかし、実施形態3に係る炭化珪素半導体装置の製造方法は、オンウエハ測定ではなくチップ測定により耐圧測定が実施される点において、上記実施形態1に係る炭化珪素半導体装置の製造方法とは異なっている。
図13を参照して、本実施形態に係る炭化珪素半導体装置の製造方法では、まず上記実施形態1の工程(S10)〜(S110)と同様にして、工程(S290)〜(S390)が実施される。これにより、複数のMOSFET80,81が形成され、また炭化珪素層5の内部に欠陥部40が導入されたMOSFET81が不良素子として決定される(図9)。
次に、工程(S400)として分割工程が実施される。この工程(S400)では、上記実施形態1の工程(S130)と同様に、エピタキシャルウエハ10にダイシング加工を施すことにより、複数のMOSFET80,81が各々のMOSFET80,81に分割される(図11)。
次に、工程(S410)として耐圧測定工程(チップ測定工程)が実施される。この工程(S410)では、上記工程(S400)において分割された素子(チップ)に対して耐圧測定が実施される。このとき、上記実施形態1と同様に、上記工程(S390)において不良素子として決定されたMOSFET81を除いた他のMOSFET80についてのみ耐圧測定が実施される。
次に、工程(S420)として選別工程が実施される。この工程(S420)では、上記実施形態1の工程(S140)と同様に、上記工程(S390)において不良素子として決定されたMOSFET81および上記工程(S410)において耐圧不良が検出されたMOSFET80が不良品として判定され、その他のMOSFET80が良品として判定される。以上の工程(S290)〜(S420)が実施されることにより、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。このように上記実施形態1のようなオンウエハ測定による耐圧測定に限定されず、本実施形態のようにチップ測定による耐圧測定も採用することが可能である。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の一態様に係る炭化珪素半導体装置の製造方法は、プロセスの効率化が要求される炭化珪素半導体装置の製造方法において、特に有利に適用され得る。
2 トレー
3 ステージ
4 プローブ
4A,4B 針
5 炭化珪素層
10 エピタキシャルウエハ
10a,10b 主面
11 炭化珪素基板
11a 主表面
12 ドリフト領域
13 ボディ領域
14 ソース領域
15 ゲート酸化膜
16 ソース電極
18 コンタクト領域
19 ソースパッド電極
20 ドレイン電極
21 層間絶縁膜
22 ゲートパッド電極
23 裏面パッド電極
27 ゲート電極
30 フッ素系不活性液体
40 欠陥部
50 領域
80,81 MOSFET
L1,L2 長さ
OF オリフラ
P1 励起光
P2 光
W 最大幅
3 ステージ
4 プローブ
4A,4B 針
5 炭化珪素層
10 エピタキシャルウエハ
10a,10b 主面
11 炭化珪素基板
11a 主表面
12 ドリフト領域
13 ボディ領域
14 ソース領域
15 ゲート酸化膜
16 ソース電極
18 コンタクト領域
19 ソースパッド電極
20 ドレイン電極
21 層間絶縁膜
22 ゲートパッド電極
23 裏面パッド電極
27 ゲート電極
30 フッ素系不活性液体
40 欠陥部
50 領域
80,81 MOSFET
L1,L2 長さ
OF オリフラ
P1 励起光
P2 光
W 最大幅
Claims (9)
- 主表面を有する炭化珪素基板と、前記主表面上にエピタキシャル成長により形成された炭化珪素層とを含むエピタキシャルウエハを準備する工程と、
前記炭化珪素層においてイオン注入により不純物領域を形成する工程と、
前記不純物領域が形成された前記炭化珪素層に対して主面側から波長400nm以下の励起光が照射された後、波長が400nmよりも長く、かつ前記炭化珪素層の内部に存在する欠陥部に起因して放出される光を検出することにより、前記主面内における前記欠陥部の位置座標を決定するフォトルミネッセンス測定工程と、
前記フォトルミネッセンス測定工程の後、前記エピタキシャルウエハ上において絶縁膜および電極を形成することにより、複数の素子を形成する工程と、
前記フォトルミネッセンス測定工程において決定された前記欠陥部の前記位置座標に基づいて、前記複数の素子のうち前記炭化珪素層の内部に前記欠陥部が導入された不良素子を決定する工程と、
前記複数の素子のうち前記不良素子を除いた他の前記素子の耐圧を測定する耐圧測定工程とを備えた、炭化珪素半導体装置の製造方法。 - 前記不純物領域が形成された前記炭化珪素層上にゲート酸化膜を形成する工程をさらに備え、
前記フォトルミネッセンス測定工程は、前記炭化珪素層上に前記ゲート酸化膜が形成された後に実施される、請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記不純物領域が形成された前記炭化珪素層上にゲート酸化膜を形成する工程をさらに備え、
前記フォトルミネッセンス測定工程は、前記炭化珪素層に前記不純物領域が形成された後、前記炭化珪素層上に前記ゲート酸化膜が形成される前に実施される、請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記フォトルミネッセンス測定工程では、波長が500nm以上1000nm以下である前記光が検出される、請求項1〜請求項3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記欠陥部は、前記フォトルミネッセンス測定工程において前記主面側から前記光を検出することにより形状を観察したときに、1μm以上の最大幅を有する、請求項1〜請求項4のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記耐圧測定工程の後、前記複数の素子を各々の前記素子に分割する分割工程と、
前記分割工程の後、分割された前記複数の素子のうち良品と前記不良素子を含む不良品とを選別する工程とをさらに備える、請求項1〜請求項5のいずれか1項に記載の炭化珪素半導体装置の製造方法。 - 前記炭化珪素基板は150mm以上の径を有する、請求項1〜請求項6のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記素子は、一辺の長さが10mm以下の四角形状を有している、請求項1〜請求項7のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記炭化珪素層は、4H型または6H型の炭化珪素から構成されている、請求項1〜請求項8のいずれか1項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148914A JP2016025241A (ja) | 2014-07-22 | 2014-07-22 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148914A JP2016025241A (ja) | 2014-07-22 | 2014-07-22 | 炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016025241A true JP2016025241A (ja) | 2016-02-08 |
Family
ID=55271754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014148914A Pending JP2016025241A (ja) | 2014-07-22 | 2014-07-22 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016025241A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006639A (ja) * | 2016-07-06 | 2018-01-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2019125637A (ja) * | 2018-01-15 | 2019-07-25 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
JP2020013939A (ja) * | 2018-07-19 | 2020-01-23 | 昭和電工株式会社 | SiCデバイスの製造方法および評価方法 |
US10697898B2 (en) | 2018-10-15 | 2020-06-30 | Showa Denko K.K. | SiC substrate evaluation method and method for manufacturing SiC epitaxial wafer |
US10978359B2 (en) | 2018-09-10 | 2021-04-13 | Showa Denko K.K. | SiC substrate evaluation method, SiC epitaxial wafer manufacturing method, and SiC epitaxial wafer |
KR20230050760A (ko) * | 2021-10-08 | 2023-04-17 | 주식회사 에타맥스 | 단일 입사광 기반 광루미네선스를 이용한 실리콘카바이드 기판의 결함분류 장비 및 그를 이용한 결함분류 방법 |
WO2024075432A1 (ja) * | 2022-10-06 | 2024-04-11 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243354A (ja) * | 1992-02-27 | 1993-09-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2007318031A (ja) * | 2006-05-29 | 2007-12-06 | Central Res Inst Of Electric Power Ind | 炭化珪素半導体素子の製造方法 |
JP2011220744A (ja) * | 2010-04-06 | 2011-11-04 | Nippon Steel Corp | 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板 |
JP2013112575A (ja) * | 2011-11-30 | 2013-06-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
JP2013118212A (ja) * | 2011-12-01 | 2013-06-13 | Showa Denko Kk | 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 |
JP2014022503A (ja) * | 2012-07-17 | 2014-02-03 | Mitsubishi Electric Corp | 炭化珪素半導体装置の検査方法 |
-
2014
- 2014-07-22 JP JP2014148914A patent/JP2016025241A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243354A (ja) * | 1992-02-27 | 1993-09-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2007318031A (ja) * | 2006-05-29 | 2007-12-06 | Central Res Inst Of Electric Power Ind | 炭化珪素半導体素子の製造方法 |
JP2011220744A (ja) * | 2010-04-06 | 2011-11-04 | Nippon Steel Corp | 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板 |
JP2013112575A (ja) * | 2011-11-30 | 2013-06-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
JP2013118212A (ja) * | 2011-12-01 | 2013-06-13 | Showa Denko Kk | 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 |
JP2014022503A (ja) * | 2012-07-17 | 2014-02-03 | Mitsubishi Electric Corp | 炭化珪素半導体装置の検査方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006639A (ja) * | 2016-07-06 | 2018-01-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2019125637A (ja) * | 2018-01-15 | 2019-07-25 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
US10872827B2 (en) | 2018-07-19 | 2020-12-22 | Showa Denko K.K. | Manufacturing method and evaluation method for SiC device |
JP7175115B2 (ja) | 2018-07-19 | 2022-11-18 | 昭和電工株式会社 | SiCデバイスの製造方法および評価方法 |
US20200027797A1 (en) * | 2018-07-19 | 2020-01-23 | Showa Denko K.K. | MANUFACTURING METHOD AND EVALUATION METHOD FOR SiC DEVICE |
CN110739239A (zh) * | 2018-07-19 | 2020-01-31 | 昭和电工株式会社 | SiC器件的制造方法及评价方法 |
DE102019119326A1 (de) | 2018-07-19 | 2020-01-23 | Showa Denko K. K. | HERSTELLUNGSVERFAHREN UND BEWERTUNGSVERFAHREN FÜR EINE SiC-VORRICHTUNG |
CN110739239B (zh) * | 2018-07-19 | 2023-08-04 | 株式会社力森诺科 | SiC器件的制造方法及评价方法 |
JP2020013939A (ja) * | 2018-07-19 | 2020-01-23 | 昭和電工株式会社 | SiCデバイスの製造方法および評価方法 |
US10978359B2 (en) | 2018-09-10 | 2021-04-13 | Showa Denko K.K. | SiC substrate evaluation method, SiC epitaxial wafer manufacturing method, and SiC epitaxial wafer |
US10697898B2 (en) | 2018-10-15 | 2020-06-30 | Showa Denko K.K. | SiC substrate evaluation method and method for manufacturing SiC epitaxial wafer |
US11249027B2 (en) | 2018-10-15 | 2022-02-15 | Showa Denko K.K. | SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer |
DE102019127412B4 (de) * | 2018-10-15 | 2020-11-26 | Showa Denko K. K. | Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer |
KR20230050760A (ko) * | 2021-10-08 | 2023-04-17 | 주식회사 에타맥스 | 단일 입사광 기반 광루미네선스를 이용한 실리콘카바이드 기판의 결함분류 장비 및 그를 이용한 결함분류 방법 |
KR102564487B1 (ko) | 2021-10-08 | 2023-08-07 | 주식회사 에타맥스 | 단일 입사광 기반 광루미네선스를 이용한 실리콘카바이드 기판의 결함분류 장비 및 그를 이용한 결함분류 방법 |
WO2024075432A1 (ja) * | 2022-10-06 | 2024-04-11 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016025241A (ja) | 炭化珪素半導体装置の製造方法 | |
US11053607B2 (en) | Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device | |
JP7211456B2 (ja) | 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
US10504996B2 (en) | Silicon carbide semiconductor device | |
US11249027B2 (en) | SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer | |
JP2019099438A (ja) | SiCエピタキシャルウェハの評価方法及び製造方法 | |
CN110047768A (zh) | 测试条件决定装置及测试条件决定方法 | |
JP7020533B2 (ja) | 半導体積層体 | |
JP7065729B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5967019B2 (ja) | 半導体ウェーハの評価方法 | |
JP5561245B2 (ja) | 半導体基板の評価方法 | |
JP2014225557A (ja) | 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール | |
JP2020126985A (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
KR20170018309A (ko) | 반도체 기판의 결함영역의 평가방법 | |
US9825134B2 (en) | Layered semiconductor having base layer including GaN substrate | |
JP2022115642A (ja) | シリコン単結晶のdlts評価方法 | |
JP2023016872A (ja) | SiC基板 | |
JP2023054875A (ja) | ウェーハ及び半導体装置 | |
JP2020072156A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2016154181A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180703 |