JP2016025182A - Through electrode substrate, wiring board and semiconductor device - Google Patents

Through electrode substrate, wiring board and semiconductor device Download PDF

Info

Publication number
JP2016025182A
JP2016025182A JP2014147536A JP2014147536A JP2016025182A JP 2016025182 A JP2016025182 A JP 2016025182A JP 2014147536 A JP2014147536 A JP 2014147536A JP 2014147536 A JP2014147536 A JP 2014147536A JP 2016025182 A JP2016025182 A JP 2016025182A
Authority
JP
Japan
Prior art keywords
substrate
electrode
wiring
recess
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014147536A
Other languages
Japanese (ja)
Other versions
JP6379786B2 (en
Inventor
浅野　雅朗
Masaaki Asano
雅朗 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014147536A priority Critical patent/JP6379786B2/en
Publication of JP2016025182A publication Critical patent/JP2016025182A/en
Application granted granted Critical
Publication of JP6379786B2 publication Critical patent/JP6379786B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a through electrode substrate increasing the degree of freedom of design in usage for various applications.SOLUTION: A through electrode substrate in an embodiment of the present invention includes: a substrate having at least a first surface and a second surface facing each other and separated from each other in a thickness direction; and a first through electrode and a second through electrode which are electrodes penetrating through the substrate and have a length in a thickness direction shorter than the distance between the first surface and the second surface. The second through electrode is disposed closer to the first surface than the first through electrode, and the first through electrode is disposed closer to the second surface than the second through electrode.SELECTED DRAWING: Figure 1

Description

本発明は貫通電極が形成された基板に関する。   The present invention relates to a substrate on which a through electrode is formed.

集積回路を形成した半導体チップを垂直に積層した三次元実装技術が用いられている。この技術においては、上下のチップを効率よく接続して実装後の専有面積を小さくする必要がある。そのため、半導体チップに貫通孔を設けて、貫通孔の内部に導電層を充填して、半導体チップの両面を電気的に接続することが行われている（例えば、特許文献１）。   A three-dimensional mounting technique in which semiconductor chips forming integrated circuits are vertically stacked is used. In this technology, it is necessary to efficiently connect the upper and lower chips to reduce the occupied area after mounting. For this reason, a through hole is provided in a semiconductor chip, a conductive layer is filled in the through hole, and both surfaces of the semiconductor chip are electrically connected (for example, Patent Document 1).

特開２００５−３８９４２号公報JP 2005-38942 A

複数の貫通電極基板を積層することにより、小さい専有面積で複雑な配線経路を形成することが可能となる。これによって、貫通電極基板を様々な用途に適用することが可能となる一方、複雑な配線経路が必要となるほど、基板における多層配線化、基板の積層数の増加、専有面積の増加等の対応が必要となる。そこで、このような対応をできるだけ少なくしつつ、さらに適用可能な用途の範囲を拡大することも望まれている。   By laminating a plurality of through electrode substrates, it is possible to form a complicated wiring path with a small exclusive area. While this makes it possible to apply the through electrode substrate to various applications, the more complicated wiring paths are required, the more the multilayer wiring in the substrate, the increase in the number of stacked layers, the increase in the exclusive area, etc. Necessary. Therefore, it is also desired to further expand the range of applicable applications while minimizing such correspondence.

本発明は、様々な用途に適用する際の設計の自由度を増加させる貫通電極基板を提供することを目的とする。   An object of this invention is to provide the penetration electrode board | substrate which increases the freedom degree of the design at the time of applying to various uses.

本発明の一実施形態によると、互いに対向し厚さ方向に離隔する第１面および第２面を少なくとも有する基板と、前記基板を貫通する電極であって、前記第１面と前記第２面との距離よりも前記厚さ方向の長さが短い第１貫通電極および第２貫通電極と、を備え、前記第２貫通電極は、前記第１貫通電極より前記第１面の近くに配置され、前記第１貫通電極は、前記第２貫通電極より前記第２面の近くに配置されることを特徴とする貫通電極基板が提供される。これによれば、様々な用途に適用する際の設計の自由度を増加させる貫通電極基板を提供することができる。   According to an embodiment of the present invention, a substrate having at least a first surface and a second surface facing each other and spaced apart in a thickness direction, and an electrode penetrating the substrate, the first surface and the second surface A first through electrode and a second through electrode having a length in the thickness direction shorter than the distance between the first through electrode, and the second through electrode is disposed closer to the first surface than the first through electrode. The first through electrode is disposed closer to the second surface than the second through electrode. A through electrode substrate is provided. According to this, the through-electrode board | substrate which increases the freedom degree of the design at the time of applying to various uses can be provided.

前記基板は、前記第１面から窪んだ第１窪み部と、前記第２面から窪んだ第２窪み部と、を有し、前記第１貫通電極が前記第１窪み部に配置され、前記第２貫通電極が前記第２窪み部に配置されてもよい。これによれば、第１貫通電極および第２貫通電極の一端を窪み部に配置して基板表面に到達させないようにすることができる。   The substrate has a first dent portion recessed from the first surface and a second dent portion recessed from the second surface, and the first through electrode is disposed in the first recess portion, A second through electrode may be disposed in the second recess. According to this, one end of the first through electrode and the second through electrode can be arranged in the recess so as not to reach the substrate surface.

また、本発明の一実施形態によると、互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、を有することを特徴とする貫通電極基板を提供する。これによれば、様々な用途に適用可能な貫通電極基板が提供される。   According to an embodiment of the present invention, the first surface and the second surface facing each other, the first recess portion recessed from the first surface, and the second recess portion recessed from the second surface. A substrate having a first through electrode penetrating the substrate from the second surface side to the first depression, a second through electrode penetrating the substrate from the first surface to the second depression, A through electrode substrate is provided. According to this, the penetration electrode substrate applicable to various uses is provided.

１つの前記第１窪み部には、複数の第１貫通電極が配置されていてもよい。これによれば、１つの第１窪み部に異なる電圧が印加された電極を形成することができる。   A plurality of first through electrodes may be arranged in one of the first depressions. According to this, an electrode in which a different voltage is applied to one first recess can be formed.

前記第１窪み部は直線または曲線に沿って配置されていてもよい。これによれば、第１窪み部を流体の経路として用いることもできる。   The first recess may be arranged along a straight line or a curve. According to this, a 1st hollow part can also be used as a path | route of a fluid.

前記第１窪み部において前記第１貫通電極と電気的に接続された配線が配置され、当該配線が前記第１面まで延在していてもよい。これによれば、他の基板を積層したときに第１窪み部に形成される空間に対応する部分に他の基板の導電層が形成されても、第１貫通電極を他の基板から絶縁することができる。   A wiring electrically connected to the first through electrode may be disposed in the first recess, and the wiring may extend to the first surface. According to this, even when the conductive layer of the other substrate is formed in the portion corresponding to the space formed in the first depression when the other substrate is laminated, the first through electrode is insulated from the other substrate. be able to.

本発明の一実施形態によると、上記のいずれかに記載の貫通電極基板と、第１窪み部を覆う第２基板と、を有し、前記第１窪み部と前記第２基板との間に空間が配置され、前記第２基板には、前記空間に面した配線が配置され、前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記空間を介して絶縁されていることを特徴とする配線基板が提供される。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、空間を利用して第１貫通電極と第２基板に配置された配線とを絶縁することできる。   According to one embodiment of the present invention, the penetration electrode substrate according to any one of the above and a second substrate that covers the first depression portion, the gap between the first depression portion and the second substrate. A space is disposed, wiring facing the space is disposed on the second substrate, and the first through electrode disposed in the first recess and the wiring disposed on the second substrate are the space. There is provided a wiring board characterized in that the wiring board is insulated via the wiring. According to this, even if the wiring is formed on the outermost surface of the second substrate and the surface of the wiring is in contact with the through electrode substrate, the wiring is arranged on the first through electrode and the second substrate using the space. The wiring can be insulated.

前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記空間を介して絶縁されていてもよい。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、空間を利用して第１貫通電極に接続された配線と第２基板に配置された配線とを絶縁することできる。   A wiring connected to the first through electrode is arranged in the first depression, and the wiring arranged in the first depression and the wiring arranged in the second substrate are arranged via the space. It may be insulated. According to this, even if the wiring is formed on the outermost surface of the second substrate and the surface of the wiring is in contact with the through electrode substrate, the wiring connected to the first through electrode using the space and the second The wiring arranged on the substrate can be insulated.

本発明の一実施形態によると、上記のいずれかに記載の貫通電極基板と、前記第１窪み部を覆う第２基板と、を有し、前記第１窪み部と前記第２基板との間に液体または固体の絶縁材料が配置され、前記第２基板には、前記絶縁材料に面した配線が配置され、前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていることを特徴とする配線基板が提供される。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、ポリイミド膜等の絶縁材料を利用して第１貫通電極と第２基板に配置された配線とを絶縁することできる。   According to an embodiment of the present invention, the penetration electrode substrate according to any one of the above and a second substrate that covers the first recess portion, and between the first recess portion and the second substrate. A liquid or solid insulating material is disposed on the second substrate, wiring facing the insulating material is disposed on the second substrate, and the first through electrode disposed in the first recess and the second substrate are disposed on the second substrate. A wiring board is provided in which the wiring is insulated through the insulating material. According to this, even if the wiring is formed on the outermost surface of the second substrate and the surface of the wiring is in contact with the through-electrode substrate, the first through-electrode and the second through the insulating material such as polyimide film. The wiring arranged on the substrate can be insulated.

前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていてもよい。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、絶縁材料を利用して第１貫通電極に接続された配線と第２基板に配置された配線とを絶縁することできる。   A wiring connected to the first through electrode is arranged in the first depression, and the wiring arranged in the first depression and the wiring arranged in the second substrate are interposed via the insulating material. May be insulated. According to this, even if the wiring is formed on the outermost surface of the second substrate and the surface of the wiring is in contact with the through electrode substrate, the wiring connected to the first through electrode using the insulating material and the first It is possible to insulate the wiring arranged on the two substrates.

前記第２基板に配置された配線は、前記第２貫通電極に電気的に接続されていてもよい。これによれば、第２基板の最表面に形成された配線を第１貫通電極とは絶縁しつつも第２貫通電極と接続することができる。   The wiring arranged on the second substrate may be electrically connected to the second through electrode. According to this, the wiring formed on the outermost surface of the second substrate can be connected to the second through electrode while being insulated from the first through electrode.

また、本発明の一実施形態によると、上記のいずれかに記載の配線基板と、前記配線基板に配置されたいずれかの配線と電気的に接続され、前記第１窪み部と前記第２基板との間に配置された半導体素子と、を有する半導体装置が提供される。これによれば、第１窪み部と前記第２基板との間の領域を利用して配線基板に半導体素子が備える機能を付与することができる。   According to one embodiment of the present invention, the wiring board according to any one of the above, and any wiring arranged on the wiring board are electrically connected, and the first recess and the second board are connected. And a semiconductor device disposed between the semiconductor device and the semiconductor device. According to this, the function with which a semiconductor element is provided to a wiring board can be provided using the area | region between a 1st hollow part and the said 2nd board | substrate.

また、本発明の一実施形態によると、上記のいずれかに記載の配線基板と、前記配線基板に積層され、前記配線基板と電気的に接続された半導体チップとを有することを特徴とする半導体装置が提供される。これによれば、配線基板の複雑な配線経路を用いることで半導体チップと配線基板とを効率的に接続することができる。   According to one embodiment of the present invention, a semiconductor comprising the wiring board according to any one of the above and a semiconductor chip stacked on the wiring board and electrically connected to the wiring board. An apparatus is provided. According to this, the semiconductor chip and the wiring board can be efficiently connected by using a complicated wiring path of the wiring board.

本発明によると、様々な用途に適用可能な貫通電極基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the penetration electrode substrate applicable to various uses can be provided.

本発明の第１実施形態に係る貫通電極基板の構造を説明する図である。It is a figure explaining the structure of the penetration electrode substrate concerning a 1st embodiment of the present invention. 本発明の第１実施形態に係る配線基板の構造を説明する図である。It is a figure explaining the structure of the wiring board which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。It is a figure explaining the structure of the part which the wiring of the wiring board which concerns on 1st Embodiment of this invention cross | intersects. 図３における断面線Ｂ−Ｂ’の断面を説明する図である。It is a figure explaining the cross section of the cross-sectional line B-B 'in FIG. 図３における断面線Ｃ−Ｃ’の断面を説明する図である。It is a figure explaining the cross section of the cross-sectional line C-C 'in FIG. 本発明の第２実施形態に係る貫通電極基板を積層した場合の配線が交差する部分の構造を説明する図である。It is a figure explaining the structure of the part where wiring crosses at the time of laminating the penetration electrode substrate concerning a 2nd embodiment of the present invention. 図６における断面線Ｄ−Ｄ’の断面を説明する図である。It is a figure explaining the cross section of the cross-sectional line D-D 'in FIG. 図６における断面線Ｅ−Ｅ’の断面を説明する図である。It is a figure explaining the cross section of the cross-sectional line E-E 'in FIG. 本発明の第３実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。It is a figure explaining the structure of the part which the wiring of the wiring board concerning 3rd Embodiment of this invention cross | intersects. 図９における断面線Ｆ−Ｆ’の断面を説明する図である。It is a figure explaining the cross section of the cross-sectional line F-F 'in FIG. 図９における断面線Ｇ−Ｇ’の断面を説明する図である。It is a figure explaining the cross section of the cross sectional line G-G 'in FIG. 本発明の第４実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。It is a figure explaining the structure of the part which the wiring of the wiring board which concerns on 4th Embodiment of this invention cross | intersects. 本発明の第５実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。It is a figure explaining the structure of the part which the wiring of the wiring board which concerns on 5th Embodiment of this invention cross | intersects. 本発明の第１実施形態に係る貫通電極基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention. 図１４に続く貫通電極基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the penetration electrode substrate following FIG. 図１５（ｃ）における構造に関し、他の構造の第１の例を説明する図である。It is a figure explaining the 1st example of another structure regarding the structure in FIG.15 (c). 図１５（ｃ）における構造に関し、他の構造の第２の例を説明する図である。It is a figure explaining the 2nd example of another structure regarding the structure in FIG.15 (c). 図１５（ｃ）における構造に関し、他の構造の第３の例を説明する図である。It is a figure explaining the 3rd example of another structure regarding the structure in FIG.15 (c). 本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第１の例を説明する図である。It is a figure explaining the 1st example at the time of arranging a semiconductor element in the space formed in the wiring board concerning a 6th embodiment of the present invention. 本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第２の例を説明する図である。It is a figure explaining the 2nd example at the time of arranging a semiconductor element in the space formed in the wiring board concerning a 6th embodiment of the present invention. 本発明の第７実施形態に係る貫通電極基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the penetration electrode substrate concerning a 7th embodiment of the present invention. 本発明の第８実施形態に係る半導体装置を示す図である。It is a figure which shows the semiconductor device which concerns on 8th Embodiment of this invention. 本発明の第８実施形態に係る半導体装置の別の例を示す図である。It is a figure which shows another example of the semiconductor device which concerns on 8th Embodiment of this invention. 本発明の第８実施形態に係る半導体装置のさらに別の例を示す図である。It is a figure which shows another example of the semiconductor device which concerns on 8th Embodiment of this invention. 本発明の第８実施形態に係る半導体装置を用いた電子機器を示す図である。It is a figure which shows the electronic device using the semiconductor device which concerns on 8th Embodiment of this invention.

以下、本発明の各実施形態に係る貫通電極基板およびこれを利用した配線基板等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂ等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。   Hereinafter, a through electrode substrate according to each embodiment of the present invention and a wiring substrate using the same will be described in detail with reference to the drawings. In addition, each embodiment shown below is an example of embodiment of this invention, Comprising: This invention is limited to these embodiment and is not interpreted. Note that in the drawings referred to in the present embodiment, the same portion or a portion having a similar function is denoted by the same reference symbol or a similar reference symbol (a reference symbol simply including A, B, etc. after a number) and repeated. The description of may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.

＜第１実施形態＞
［貫通電極基板１０の構成］
図１は、本発明の第１実施形態に係る貫通電極基板の構造を説明する図である。図１（ａ）は基板１００の第１面１０１側から見た図であり、図１（ｃ）は基板１００の第１面１０１に対向する第２面１０２側から見た図である。図１（ｂ）は、貫通電極基板１０の断面構造を説明する図であり、図１（ａ）、（ｃ）における断面線Ａ−Ａ’の断面に対応する図である。 <First Embodiment>
[Configuration of Through Electrode Substrate 10]
FIG. 1 is a view for explaining the structure of the through electrode substrate according to the first embodiment of the present invention. FIG. 1A is a diagram viewed from the first surface 101 side of the substrate 100, and FIG. 1C is a diagram viewed from the second surface 102 side facing the first surface 101 of the substrate 100. FIG. 1B is a view for explaining a cross-sectional structure of the through electrode substrate 10 and corresponds to a cross section taken along a cross-sectional line AA ′ in FIGS.

貫通電極基板１０は、基板１００、第１貫通電極１５１、第２貫通電極１５２、および配線２１１、２１２、２２１、２２２を備える。基板１００は、例えば、ガラス基板である。また、基板１００には、第１面１０１から窪んだ第１窪み部１９１が配置され、第２面１０２から窪んだ第２窪み部１９２が配置されている。   The through electrode substrate 10 includes a substrate 100, a first through electrode 151, a second through electrode 152, and wirings 211, 212, 221 and 222. The substrate 100 is, for example, a glass substrate. Further, the substrate 100 is provided with a first recess 191 that is recessed from the first surface 101 and a second recess 192 that is recessed from the second surface 102.

第１貫通電極１５１は、充填部１５１１と、充填部１５１１とガラス基板１００との間のシード層１５１２とを含む。第２貫通電極１５２についても第１貫通電極１５１と同様に、充填部１５２１と、充填部１５２１とガラス基板１００との間のシード層１５２２とを含む。シード層１５１２、１５２２は、電解めっきを行う際のシードとなる層である。電解めっきによって成長させた電極が充填部１５１１、１５１２となる。   The first through electrode 151 includes a filling portion 1511 and a seed layer 1512 between the filling portion 1511 and the glass substrate 100. Similarly to the first through electrode 151, the second through electrode 152 includes a filling portion 1521 and a seed layer 1522 between the filling portion 1521 and the glass substrate 100. The seed layers 1512 and 1522 are layers that serve as seeds when electrolytic plating is performed. The electrodes grown by electrolytic plating become filling portions 1511 and 1512.

以下の説明では、充填部１５１１とシード層１５１２とを区別せず、全体として第１貫通電極１５１と表現する場合がある。また、充填部１５２１とシード層１５２２とを区別せず、全体として第２貫通電極１５２と表現する場合がある。また、第１貫通電極１５１と第２貫通電極１５２とを区別せずに説明する場合には、単に貫通電極という場合がある。   In the following description, the filling portion 1511 and the seed layer 1512 may not be distinguished from each other and may be expressed as the first through electrode 151 as a whole. Further, the filling portion 1521 and the seed layer 1522 may not be distinguished from each other and may be expressed as the second through electrode 152 as a whole. Further, when the first through electrode 151 and the second through electrode 152 are described without being distinguished from each other, they may be simply referred to as a through electrode.

第１貫通電極１５１は、第２面１０２側から第１窪み部１９１に基板１００を貫通する。この例では、第１貫通電極１５１は、第２面１０２および第１窪み部１９１に到達するように配置されている。   The first through electrode 151 penetrates the substrate 100 from the second surface 102 side to the first recess 191. In this example, the first through electrode 151 is disposed so as to reach the second surface 102 and the first depression 191.

第２貫通電極１５２は、第１面１０１側から第２窪み部１９２に基板１００を貫通する。この例では、第２貫通電極１５２は、第１面１０１および第２窪み部１９２に到達するように配置されている。   The second through electrode 152 penetrates the substrate 100 from the first surface 101 side to the second recess 192. In this example, the second through electrode 152 is disposed so as to reach the first surface 101 and the second depression 192.

そのため、第１貫通電極１５１および第２貫通電極１５２の基板１００の厚さ方向の長さは、基板１００の厚さ、すなわち第１面１０１と第２面１０２との距離よりも短い。この例では、第１貫通電極１５１および第２貫通電極１５２は、同じ長さであるが、異なる長さであってもよい。そして、第１貫通電極１５１は、第２貫通電極１５２よりも基板１００の第２面１０２側に近い。また、第２貫通電極１５２は、第１貫通電極１５１よりも基板１００の第１面１０１側に近い。   Therefore, the lengths of the first through electrode 151 and the second through electrode 152 in the thickness direction of the substrate 100 are shorter than the thickness of the substrate 100, that is, the distance between the first surface 101 and the second surface 102. In this example, the first through electrode 151 and the second through electrode 152 have the same length, but may have different lengths. The first through electrode 151 is closer to the second surface 102 side of the substrate 100 than the second through electrode 152. Further, the second through electrode 152 is closer to the first surface 101 side of the substrate 100 than the first through electrode 151.

なお、第１窪み部１９１および第２窪み部１９２に対応する部分に貫通電極が存在しなくてもよい。すなわち、貫通電極とは関係なく第１面１０１または第２面１０２から窪んだ部分が存在してもよい。   Note that the through electrode does not have to exist in portions corresponding to the first depression 191 and the second depression 192. That is, there may be a portion recessed from the first surface 101 or the second surface 102 regardless of the through electrode.

配線２１１は、第１窪み部１９１および基板１００の第１面１０１に形成され、第１貫通電極１５１と電気的に接続している。配線２１２は、基板１００の第２面１０２に形成され、第１貫通電極１５１と電気的に接続している。そのため、配線２１１と配線２１２とは、第１貫通電極１５１を介して電気的に接続されている。   The wiring 211 is formed on the first recess 191 and the first surface 101 of the substrate 100, and is electrically connected to the first through electrode 151. The wiring 212 is formed on the second surface 102 of the substrate 100 and is electrically connected to the first through electrode 151. Therefore, the wiring 211 and the wiring 212 are electrically connected via the first through electrode 151.

配線２２１は、基板１００の第１面１０１に形成され、第２貫通電極１５２と電気的に接続している。配線２２２は、第２窪み部１９２および基板１００の第２面１０２に形成され、第２貫通電極１５２と電気的に接続している。そのため、配線２２１と配線２２２とは、第２貫通電極１５２を介して電気的に接続されている。配線２１１、２１２、２２１、２２２をそれぞれ区別せずに説明する場合には、単に配線という場合がある。   The wiring 221 is formed on the first surface 101 of the substrate 100 and is electrically connected to the second through electrode 152. The wiring 222 is formed on the second recess 192 and the second surface 102 of the substrate 100 and is electrically connected to the second through electrode 152. Therefore, the wiring 221 and the wiring 222 are electrically connected via the second through electrode 152. When the wirings 211, 212, 221, and 222 are described without being distinguished from each other, they may be simply referred to as wirings.

［配線基板２０の構成］
貫通電極基板１０を積層することにより、複雑な配線経路を形成することができる。貫通電極基板１０を積層したものを、配線基板２０という。以下、配線基板２０の構造を説明する。 [Configuration of Wiring Board 20]
By laminating the through electrode substrate 10, a complicated wiring path can be formed. A laminate of the through electrode substrate 10 is referred to as a wiring substrate 20. Hereinafter, the structure of the wiring board 20 will be described.

図２は、本発明の第１実施形態に係る配線基板の構造を説明する図である。配線基板２０は、貫通電極基板１０の第１面１０１側に貫通電極基板１０Ａが貼り合わされて積層した構造を有する。貫通電極基板１０は、図１において説明した構造を有する。貫通電極基板１０Ａは、この例では、基板１００Ａを貫通した貫通電極を有し、貫通電極基板１０と同様の構造を有しているが、配線経路、貫通電極の位置等は異なっている。なお、貫通電極基板１０Ａは、窪み部を有しない公知の貫通電極基板であってもよいし、配線を有する一方貫通電極を有しない基板であってもよい。すなわち、第１窪み部１９１に蓋をして以下に説明する空間１９１０を形成できる基板であればよい。   FIG. 2 is a view for explaining the structure of the wiring board according to the first embodiment of the present invention. The wiring substrate 20 has a structure in which the through electrode substrate 10 </ b> A is bonded and laminated on the first surface 101 side of the through electrode substrate 10. The through electrode substrate 10 has the structure described in FIG. In this example, the through electrode substrate 10A has a through electrode penetrating the substrate 100A and has the same structure as the through electrode substrate 10, but the wiring path, the position of the through electrode, and the like are different. The through-electrode substrate 10A may be a known through-electrode substrate that does not have a recess, or may be a substrate that has wiring but does not have a through-electrode. In other words, any substrate that can form a space 1910 described below by covering the first depression 191 may be used.

貫通電極基板１０と貫通電極基板１０Ａとが貼り合わされることにより、貫通電極１５１Ａと配線２２１とが電気的に接続される。そのため、配線２１１Ａは、貫通電極１５１Ａ、配線２２１、および第２貫通電極１５２を介して配線２２２と電気的に接続される。なお、貫通電極基板１０Ａは、貫通電極１５１Ａの貫通電極基板１０側において配線が形成されていてもよい。この場合には、この配線と配線２２１とが電気的に接続される。   By bonding the through electrode substrate 10 and the through electrode substrate 10A, the through electrode 151A and the wiring 221 are electrically connected. Therefore, the wiring 211A is electrically connected to the wiring 222 through the through electrode 151A, the wiring 221, and the second through electrode 152. The through electrode substrate 10A may have wiring formed on the through electrode substrate 10 side of the through electrode 151A. In this case, the wiring and the wiring 221 are electrically connected.

貫通電極基板１０と貫通電極基板１０Ａとが貼り合わされると、第１窪み部１９１は貫通電極基板１０Ａに蓋をされた状態なる。その結果、第１窪み部１９１の領域は、空間１９１０が形成される。なお、第１窪み部１９１に蓋をする貫通電極基板１０Ａの部分に、窪みが形成されていてもよい。   When the through electrode substrate 10 and the through electrode substrate 10A are bonded together, the first recess 191 is in a state where the through electrode substrate 10A is covered. As a result, a space 1910 is formed in the region of the first recess 191. A recess may be formed in the portion of the through-electrode substrate 10 </ b> A that covers the first recess 191.

この例では、空間１９１０には、気体が存在しているが、空間の一部または全体に液体が存在してもよいし、固体が存在してもよい。気体、液体等の流体が空間１９１０に存在する場合には、この空間１９１０を直線または曲線に沿って配置すること（例えば、図６参照）により、流体の流路として用いられてもよい。なお、この例のように、空間１９１０に面する部分に配線２３０Ａが存在する場合には、空間１９１０に存在する液体または固体は、絶縁材料である。一方、配線２１１と交差する配線２３０Ａが存在しない場合、または配線２３０Ａが存在しても配線２１１と絶縁をする必要が無い場合には、空間１９１０に存在する液体または固体は、絶縁材料でなくてもよい。   In this example, a gas is present in the space 1910, but a liquid may be present in a part or the whole of the space, or a solid may be present. When a fluid such as a gas or a liquid exists in the space 1910, the space 1910 may be used as a fluid flow path by arranging the space 1910 along a straight line or a curve (for example, see FIG. 6). Note that, as in this example, in the case where the wiring 230A exists in the portion facing the space 1910, the liquid or solid present in the space 1910 is an insulating material. On the other hand, when there is no wiring 230A that intersects with the wiring 211, or when there is no need to insulate the wiring 211 even if the wiring 230A is present, the liquid or solid that exists in the space 1910 is not an insulating material. Also good.

貫通電極基板１０Ａは、空間１９１０に面する部分に配置されている配線２３０Ａを備えている。配線２３０Ａは、図２の奥行き方向に延在している。配線２３０Ａと配線２１１とは交差しているが、空間１９１０によって互いに絶縁されている。これらの配線が交差する部分（領域ＣＡ）の構造を図３〜５を用いて、より詳細に説明する。   The through-electrode substrate 10 </ b> A includes a wiring 230 </ b> A disposed in a portion facing the space 1910. The wiring 230A extends in the depth direction of FIG. The wiring 230 </ b> A and the wiring 211 intersect with each other but are insulated from each other by the space 1910. The structure of a portion (area CA) where these wirings intersect will be described in more detail with reference to FIGS.

図３は、本発明の第１実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図３では、図２で示した領域ＣＡにおいて、配線２１１、２３０Ａおよび第１窪み部１９１（空間１９１０）の三次元での位置関係がわかるように、斜視図で示した。また、図４は、図３における断面線Ｂ−Ｂ’の断面を説明する図である。図５は、図３における断面線Ｃ−Ｃ’の断面を説明する図である。   FIG. 3 is a view for explaining the structure of a portion where wiring lines of the wiring board according to the first embodiment of the present invention intersect. In FIG. 3, in the area CA shown in FIG. 2, a perspective view is shown so that the three-dimensional positional relationship between the wirings 211 and 230 </ b> A and the first depression 191 (space 1910) can be understood. FIG. 4 is a diagram for explaining a cross section taken along a cross-sectional line B-B ′ in FIG. 3. FIG. 5 is a diagram illustrating a cross section taken along a cross-sectional line C-C ′ in FIG. 3.

図３から図５に示すように、配線２１１は第１窪み部１９１の形状に沿って配置される一方、配線２３０Ａは基板１００Ａ表面に沿って形成され、第１窪み部１９１の部分で、配線２１１と交差するようになっている。配線２１１と配線２３０Ａとは、これらの交差している部分において、空間１９１０によって離隔されている。したがって、配線２１１と配線２３０Ａとは、これらの交差部分においている部分において、絶縁されている。   As shown in FIG. 3 to FIG. 5, the wiring 211 is arranged along the shape of the first depression 191, while the wiring 230 </ b> A is formed along the surface of the substrate 100 </ b> A. 211 is crossed. The wiring 211 and the wiring 230 </ b> A are separated from each other by a space 1910 at the intersecting portion. Therefore, the wiring 211 and the wiring 230 </ b> A are insulated from each other at the intersection.

従来、空間１９１０に相当する構成が存在しなかったため、配線２１１と配線２３０Ａとを交差させるためには、これらの間に絶縁層を形成する必要があった。したがって、貫通電極基板の表面に配線を露出することができる部分が限られていた。または、配線２１１と配線２３０Ａとが交差しないように配置される必要があった。   Conventionally, since there is no configuration corresponding to the space 1910, in order to cross the wiring 211 and the wiring 230A, it is necessary to form an insulating layer between them. Therefore, the part which can expose wiring on the surface of a penetration electrode substrate was restricted. Alternatively, the wiring 211 and the wiring 230A need to be arranged so as not to intersect.

一方、本実施形態で示すように、貫通電極基板の表面に配線が露出した貫通電極基板を貼り合わせるとき、一方の貫通電極基板の表面に他方の貫通電極基板の表面が接触するような構成であっても、その表面から窪んだ部分を利用して形成される空間の部分で配線を交差させることで、交差する配線を互いに絶縁することができる。   On the other hand, as shown in the present embodiment, when the through electrode substrate with the wiring exposed is bonded to the surface of the through electrode substrate, the surface of one through electrode substrate is in contact with the surface of the other through electrode substrate. Even in such a case, the intersecting wirings can be insulated from each other by intersecting the wirings in the space formed by using the recessed portion from the surface.

貫通電極基板を積層したときに形成される空間１９１０の形状（第１窪み部１９１の形状）は、様々に取り得る。第１窪み部１９１の近傍における配線パターンについても様々に取り得る。空間が直線に沿った形状である場合の様々な配線パターンの一例を、以下の第２実施形態から第５実施形態において説明する。なお、第１窪み部１９１に対応して形成される空間１９１０について説明しているが、第２窪み部１９２など、他の窪み部であても同様である。   The shape of the space 1910 formed when the through electrode substrates are stacked (the shape of the first recess 191) can be various. Various wiring patterns in the vicinity of the first depression 191 can be taken. An example of various wiring patterns in the case where the space has a shape along a straight line will be described in the following second to fifth embodiments. In addition, although the space 1910 formed corresponding to the 1st hollow part 191 is demonstrated, it is the same also in other hollow parts, such as the 2nd hollow part 192. FIG.

＜第２実施形態＞
図６は、本発明の第２実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図６では、図３に対応する斜視図である。また、図７は、図６における断面線Ｄ−Ｄ’の断面を説明する図である。図８は、図６における断面線Ｅ−Ｅ’の断面を説明する図である。 Second Embodiment
FIG. 6 is a view for explaining the structure of a portion where wiring lines of a wiring board according to the second embodiment of the present invention intersect. 6 is a perspective view corresponding to FIG. FIG. 7 is a diagram for explaining a cross section taken along a cross-sectional line DD ′ in FIG. 6. FIG. 8 is a diagram for explaining a cross section taken along a cross sectional line EE ′ in FIG.

図６から図８に示すように、第１窪み部１９１（空間１９１０）が延在する方向に沿って、第１貫通電極１５１が並んで配置されている。そして、配線２１１は、第１貫通電極１５１から第１面１０１に延在するように配置されている。配線２３０Ａは、基板１００Ａにおいて、第１窪み部１９１（空間１９１０）が延在する方向に沿って配置されている。この場合でも、配線２１１と配線２３０Ａとは、これらの交差部分において、空間１９１０によって絶縁されている。したがって、このように配置した第２実施形態においても、第１実施形態と同様の効果を奏する。   As shown in FIGS. 6 to 8, the first through electrodes 151 are arranged side by side along the direction in which the first recess 191 (space 1910) extends. The wiring 211 is disposed so as to extend from the first through electrode 151 to the first surface 101. The wiring 230A is arranged along the direction in which the first depression 191 (space 1910) extends in the substrate 100A. Even in this case, the wiring 211 and the wiring 230 </ b> A are insulated by the space 1910 at the intersection. Therefore, the second embodiment arranged in this way also has the same effect as the first embodiment.

＜第３実施形態＞
図９は、本発明の第３実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図９では、図３、６に対応する斜視図である。また、図１０は、図６における断面線Ｆ−Ｆ’の断面を説明する図である。図８は、図６における断面線Ｇ−Ｇ’の断面を説明する図である。 <Third Embodiment>
FIG. 9 is a view for explaining the structure of a portion where wiring lines of a wiring board according to the third embodiment of the present invention intersect. FIG. 9 is a perspective view corresponding to FIGS. FIG. 10 is a diagram for explaining a cross section taken along a cross-sectional line FF ′ in FIG. 6. FIG. 8 is a diagram for explaining a cross section taken along a cross sectional line GG ′ in FIG. 6.

図９から図１１に示すように、第１貫通電極１５１から第１窪み部１９１（空間１９１０）が延在する方向に沿って、配線２１１が配置されている。配線２３０Ａは基板１００Ａの表面に沿って配置され、第１窪み部１９１の部分で、配線２１１と交差するようになっている。配線２１１と配線２３０Ａとは、これらの交差している部分において、空間１９１０によって離隔されている。したがって、配線２１１と配線２３０Ａとは、これらの交差部分においている部分において、絶縁されている。したがって、このように配置した第３実施形態においても、第１実施形態と同様の効果を奏する。   As shown in FIGS. 9 to 11, the wiring 211 is arranged along the direction in which the first recess 191 (space 1910) extends from the first through electrode 151. The wiring 230 </ b> A is arranged along the surface of the substrate 100 </ b> A, and intersects the wiring 211 at the first recess 191. The wiring 211 and the wiring 230 </ b> A are separated from each other by a space 1910 at the intersecting portion. Therefore, the wiring 211 and the wiring 230 </ b> A are insulated from each other at the intersection. Therefore, the third embodiment arranged in this way also has the same effect as the first embodiment.

＜第４実施形態＞
図１２は、本発明の第４実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図１２では、図３、６、９に対応する斜視図である。図１２に示すように、配線２１１は、第２実施形態のような配線２１１において、さらに、第１窪み部１９１（空間１９１０）が延在する方向に沿って、配線２１１が延在している構成である。このように、配線２１１は、一方向に延在する場合に限らず、複数方向に枝分かれして延在してもよい。また、枝分かれする場所は貫通電極が存在する部分に限られない。 <Fourth embodiment>
FIG. 12 is a view for explaining the structure of a portion where wiring lines of a wiring board according to the fourth embodiment of the present invention intersect. FIG. 12 is a perspective view corresponding to FIGS. As shown in FIG. 12, the wiring 211 is further extended along the direction in which the first recess 191 (space 1910) extends in the wiring 211 as in the second embodiment. It is a configuration. As described above, the wiring 211 is not limited to extending in one direction, and may be branched and extended in a plurality of directions. Further, the branching location is not limited to the portion where the through electrode exists.

配線２３０Ａは、基板１００Ａにおいて、第１窪み部１９１（空間１９１０）が延在する方向に沿って配置されている。この場合でも、配線２１１と配線２３０Ａとは、これらの交差部分において、空間１９１０によって絶縁されている。したがって、このように配置した第４実施形態においても、第１実施形態と同様の効果を奏する。なお、図１２においては、第１貫通電極１５１が複数ではなく一つになっている例を示している。   The wiring 230A is arranged along the direction in which the first depression 191 (space 1910) extends in the substrate 100A. Even in this case, the wiring 211 and the wiring 230 </ b> A are insulated by the space 1910 at the intersection. Therefore, the fourth embodiment arranged in this way also has the same effect as the first embodiment. Note that FIG. 12 shows an example in which the first through electrode 151 is not a plurality but a single one.

＜第５実施形態＞
図１３は、本発明の第５実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図１３では、図３、６、９、１２に対応する斜視図である。図１３に示すように、第５実施形態においては、第２実施形態のように第１貫通電極１５１から第１表面１０１に延在する配線２１１のうち、第１窪み部１９１（空間１９１０）の内部のみで延在し、第１面１０１においては延在していない場合の例である。 <Fifth Embodiment>
FIG. 13 is a view for explaining the structure of a portion where wiring lines of a wiring board according to the fifth embodiment of the present invention intersect. FIG. 13 is a perspective view corresponding to FIGS. As shown in FIG. 13, in the fifth embodiment, of the wiring 211 extending from the first through electrode 151 to the first surface 101 as in the second embodiment, the first recess 191 (space 1910). This is an example in which the first surface 101 extends only inside and does not extend.

配線２３０Ａについて、図１３においては記載していないが、存在してもよい。配線２１１は、第１窪み部１９１（空間１９１０）に存在し、第１面１０１では存在していない。したがって、配線２３０Ａが存在する場合、貫通電極基板１０Ａにおいて配線２３０Ａがどのようなパターンで配置されても、配線２１１と配線２３０Ａとは、これらの交差部分において、空間１９１０によって絶縁されることになる。このような構造は、空間１９１０に流体を配置することによって、いわゆるマイクロ流路として用いるのに適当である。そして、配線２１１については、マイクロ流路において電気浸透流を発生させるために用いればよい。   The wiring 230A is not shown in FIG. 13, but may exist. The wiring 211 exists in the first depression 191 (space 1910) and does not exist on the first surface 101. Therefore, when the wiring 230A is present, the wiring 211A and the wiring 230A are insulated by the space 1910 at the intersecting portion regardless of the pattern in which the wiring 230A is arranged in the through electrode substrate 10A. . Such a structure is suitable for use as a so-called microchannel by disposing a fluid in the space 1910. And about the wiring 211, what is necessary is just to use in order to generate an electroosmotic flow in a microchannel.

＜第１実施形態の貫通電極基板の製造方法＞
続いて、第１実施形態の貫通電極基板１０を製造する方法について、図１４、図１５を用いて説明する。 <The manufacturing method of the penetration electrode substrate of a 1st embodiment>
Next, a method for manufacturing the through electrode substrate 10 of the first embodiment will be described with reference to FIGS.

図１４は、本発明の第１実施形態に係る貫通電極基板の製造方法を説明する図である。図１５は、図１４に続く貫通電極基板の製造方法を説明する図である。   FIG. 14 is a view for explaining the method of manufacturing the through electrode substrate according to the first embodiment of the present invention. FIG. 15 is a view for explaining a method for manufacturing the through electrode substrate subsequent to FIG. 14.

まず、第１面１０１および第２面１０２を有する基板１００を準備する（図１４（ａ））。基板１００は、例えば、ガラス基板である。なお、基板１００は、ガラス基板に限らず、サファイア等絶縁性基板を用いてもよいし、シリコン等の高抵抗半導体基板を用いてもよい。基板１００の厚さは、例えば、１００μｍ〜８００μｍであるが、さらに薄くてもよいし、厚くてもよい。   First, the substrate 100 having the first surface 101 and the second surface 102 is prepared (FIG. 14A). The substrate 100 is, for example, a glass substrate. The substrate 100 is not limited to a glass substrate, and may be an insulating substrate such as sapphire or a high resistance semiconductor substrate such as silicon. The thickness of the substrate 100 is, for example, 100 μm to 800 μm, but may be thinner or thicker.

続いて、基板１００の第１面１０１および第２面１０２に有底孔１５０を形成する（図１４（ｂ））。基板１００の第１面１０１側の有底孔１５０は、第２面１０２まで到達していない。また、基板１００の第２面１０２側の有底孔１５０は、第１面１０１まで到達していない。   Subsequently, a bottomed hole 150 is formed in the first surface 101 and the second surface 102 of the substrate 100 (FIG. 14B). The bottomed hole 150 on the first surface 101 side of the substrate 100 does not reach the second surface 102. Further, the bottomed hole 150 on the second surface 102 side of the substrate 100 does not reach the first surface 101.

有底孔１５０は、基板１００の表面にマスクを形成してＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）、ＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等のドライエッチング、サンドブラスト加工等によって形成されてもよいし、レーザ加工によって形成されてもよい。このとき、ウエットエッチングを用いてもよい。また、この例では、有底孔１５０の直径は１０μｍ〜１００μｍであるが、さらに小さくてもよいし、大きくてもよい。有底孔１５０の形状について制限はないが、例えば円形以外にも矩形や多角形であってもよい。貫通電極基板１０の用途にもよるが、有底孔１５０のアスペクト比は５以上であることが好ましい。第１面１０１側の有底孔１５０の深さと第２面１０２側の有底孔１５０の深さとが同じであるが、異なっていてもよい。各図では、有底孔１５０は基板１００の厚さ方向にストレートな形状を示しているが、これに限らず、テーパー形状、曲面形状、あるいはこれらを組み合わせた形状などであってもよい。   The bottomed hole 150 may be formed by dry etching such as RIE (Reactive Ion Etching) and DRIE (Deep Reactive Ion Etching), sandblasting, or the like by forming a mask on the surface of the substrate 100, or by laser processing. May be. At this time, wet etching may be used. In this example, the diameter of the bottomed hole 150 is 10 μm to 100 μm, but it may be smaller or larger. Although there is no restriction | limiting about the shape of the bottomed hole 150, For example, a rectangle and a polygon may be sufficient besides circular. Although it depends on the use of the through electrode substrate 10, the bottomed hole 150 preferably has an aspect ratio of 5 or more. The depth of the bottomed hole 150 on the first surface 101 side and the depth of the bottomed hole 150 on the second surface 102 side are the same, but may be different. In each figure, the bottomed hole 150 has a straight shape in the thickness direction of the substrate 100, but is not limited thereto, and may be a tapered shape, a curved surface shape, or a combination thereof.

なお、基板１００がガラス基板ではなく、半導体基板等であって導電性を有する場合には、図１４（ｂ）の形状の基板１００の表面（有底孔１５０の表面を含む）に絶縁層が形成される。本実施形態のようにガラス基板１００であっても絶縁層が形成されてもよい。   Note that in the case where the substrate 100 is not a glass substrate but a semiconductor substrate or the like and has conductivity, an insulating layer is formed on the surface of the substrate 100 having the shape of FIG. It is formed. An insulating layer may be formed even if it is the glass substrate 100 like this embodiment.

続いて、基板１００の第１面１０１、第２面１０２および有底孔１５０の表面にシード層１５３２を形成し、電解めっき法によりシード層１５３２上にめっき層１５３１を形成する（図１４（ｃ））。このとき、めっき層１５３１は、有底孔１５０を充填するように形成される。   Subsequently, a seed layer 1532 is formed on the surfaces of the first surface 101, the second surface 102, and the bottomed hole 150 of the substrate 100, and a plating layer 1531 is formed on the seed layer 1532 by electrolytic plating (FIG. 14C). )). At this time, the plating layer 1531 is formed so as to fill the bottomed hole 150.

シード層１５３２は、めっき層１５３１を形成するためのシードとなる層である。シード層１５３２は、例えば、銅、チタン、タンタル、タングステン等の金属またはこれらを用いた合金の単層膜または積層膜であり、ＰＶＤ法（蒸着法およびスパッタリング法等）、ＣＶＤ法等により形成される。めっき層１５３１は金属材料で形成される。金属材料は、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などから選択される。   The seed layer 1532 is a layer that serves as a seed for forming the plating layer 1531. The seed layer 1532 is a single layer film or a laminated film of a metal such as copper, titanium, tantalum, tungsten, or an alloy using these, and is formed by a PVD method (evaporation method, sputtering method, etc.), a CVD method, or the like. The The plating layer 1531 is formed of a metal material. A metal material is selected from metals, such as copper, gold | metal | money, silver, platinum, rhodium, tin, aluminum, nickel, chromium, or an alloy using these.

続いて、基板１００の第１面１０１および第２面１０２に形成されたシード層１５３２およびめっき層１５３１を除去する。シード層１５３２およびめっき層１５３１は、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いて除去される。その結果、基板１００の第１面１０１および第２面１０２が露出される。そして、有底孔１５０にシード層１５１２および充填層１５１１を含む第１貫通電極１５１およびシード層１５２２および充填層１５２１を含む第２貫通電極１５２が形成される（図１４（ｄ））。この段階では、第１貫通電極１５１は、第２面１０２側に露出する一方、第１面１０１側には露出していない。また、第２貫通電極１５２は、第１面１０１側に露出する一方、第２面１０２側には露出していない。   Subsequently, the seed layer 1532 and the plating layer 1531 formed on the first surface 101 and the second surface 102 of the substrate 100 are removed. The seed layer 1532 and the plating layer 1531 are removed using, for example, CMP (Chemical Mechanical Polishing). As a result, the first surface 101 and the second surface 102 of the substrate 100 are exposed. Then, the first through electrode 151 including the seed layer 1512 and the filling layer 1511 and the second through electrode 152 including the seed layer 1522 and the filling layer 1521 are formed in the bottomed hole 150 (FIG. 14D). At this stage, the first through electrode 151 is exposed on the second surface 102 side, but is not exposed on the first surface 101 side. The second through electrode 152 is exposed on the first surface 101 side, but not exposed on the second surface 102 side.

続いて、貫通電極が露出されていない側の基板１００をエッチングする。このエッチングを行うために、まず、基板１００の第１面１０１側および第２面１０２側にレジストマスク３９０を形成する（図１５（ａ））。レジストマスク３９０は、第１貫通電極１５１の第１面１０１側に開口部３９１が形成され、第２貫通電極１５２の第２面１０２側に開口部３９２が形成されている。   Subsequently, the substrate 100 on the side where the through electrode is not exposed is etched. In order to perform this etching, first, a resist mask 390 is formed on the first surface 101 side and the second surface 102 side of the substrate 100 (FIG. 15A). In the resist mask 390, an opening 391 is formed on the first surface 101 side of the first through electrode 151, and an opening 392 is formed on the second surface 102 side of the second through electrode 152.

レジストマスク３９０が形成された基板１００をフッ化水素酸に曝し、基板１００に対してウエットエッチングをすると、開口部３９１、３９２の形状に対応した第１窪み部１９１および第２窪み部１９２が形成される（図１５（ｂ））。このとき、エッチング時間を調整して、第１貫通電極１５１が第１窪み部１９１から露出するようにし、また、第２貫通電極１５２が第２窪み部１９２から露出するようにする。なお、第１面１０１側と第２面１０２側とを一括でエッチングする場合に限らず、別々にエッチングするようにしてもよい。第１貫通電極１５１と第２貫通電極１５２との長さが異なる場合に特に有効である。また、第１貫通電極１５１と第２貫通電極１５２との露出量（窪み部の表面からの突出量）を変えたい場合にも有効である。この場合には、エッチングされないようにする面は、全面にレジストマスク３９０を形成しておけばよい。   When the substrate 100 on which the resist mask 390 is formed is exposed to hydrofluoric acid and wet etching is performed on the substrate 100, a first recess 191 and a second recess 192 corresponding to the shapes of the openings 391 and 392 are formed. (FIG. 15B). At this time, the etching time is adjusted so that the first through electrode 151 is exposed from the first recess 191 and the second through electrode 152 is exposed from the second recess 192. It should be noted that the first surface 101 side and the second surface 102 side are not limited to being etched at once, but may be etched separately. This is particularly effective when the lengths of the first through electrode 151 and the second through electrode 152 are different. This is also effective when the exposure amount of the first through electrode 151 and the second through electrode 152 (the amount of protrusion from the surface of the recess) is to be changed. In this case, a resist mask 390 may be formed on the entire surface that is not etched.

第１窪み部１９１および第２窪み部１９２をエッチングし、第１貫通電極１５１と第２貫通電極１５２とを露出させた後に、レジストマスク３９０を除去する（図１５（ｃ））。   After the first dent 191 and the second dent 192 are etched to expose the first through electrode 151 and the second through electrode 152, the resist mask 390 is removed (FIG. 15C).

なお、図１５（ｃ）における貫通電極基板１０の構造において、貫通電極と基板１００との位置関係が、この図とは異なる関係になっていてもよい。貫通電極基板１０の他の構造について、図１６〜図１８に示すような構造を例示する。   In the structure of the through electrode substrate 10 in FIG. 15C, the positional relationship between the through electrode and the substrate 100 may be different from that shown in this figure. Examples of other structures of the through electrode substrate 10 are shown in FIGS. 16 to 18.

図１６は、図１５（ｃ）における構造に関し、他の構造の第１の例を説明する図である。図１６に示す例では、第１窪み部１９１Ｂおよび第２窪み部１９２Ｂが図１５（ｃ）の第１窪み部１９１および第２窪み部１９２よりも深く形成されている。   FIG. 16 is a diagram illustrating a first example of another structure with respect to the structure in FIG. In the example shown in FIG. 16, the first dent portion 191B and the second dent portion 192B are formed deeper than the first dent portion 191 and the second dent portion 192 in FIG.

これによって、第１貫通電極１５１が第１窪み部１９１Ｂから突出し、第２貫通電極１５２が第２窪み部１９２Ｂから突出している構造になっている。なお、第１窪み部１９１Ｂおよび第２窪み部１９２Ｂが図１５（ｃ）の場合と同じであっても、有底孔１５０の深さが図１４（ｂ）の場合よりも深く形成されていれば、貫通電極基板１０が図１６と同様な構造になる。   Accordingly, the first through electrode 151 protrudes from the first recess 191B, and the second through electrode 152 protrudes from the second recess 192B. Even if the first dent portion 191B and the second dent portion 192B are the same as in the case of FIG. 15C, the depth of the bottomed hole 150 may be formed deeper than in the case of FIG. In this case, the through electrode substrate 10 has the same structure as that shown in FIG.

図１７は、図１５（ｃ）における構造に関し、他の構造の第２の例を説明する図である。図１７に示す例では、第１窪み部１９１Ｃおよび第２窪み部１９２Ｃの形状が、図１５（ｃ）の第１窪み部１９１および第２窪み部１９２と異なっている。   FIG. 17 is a diagram illustrating a second example of another structure with respect to the structure in FIG. In the example shown in FIG. 17, the shape of the 1st hollow part 191C and the 2nd hollow part 192C differs from the 1st hollow part 191 and the 2nd hollow part 192 of FIG.15 (c).

具体的には、第１窪み部１９１Ｃは、基板表面側の窪み部１９１１と基板内部側の窪み部１９１２とで形成されている。第２窪み部１９２Ｃは、基板表面側の窪み部１９２１と基板内部側の窪み部１９２２とで形成されている。基板表面側の窪み部１９１１、１９２１は、図１５（ｃ）の第１窪み部１９１および第２窪み部１９２と同様な方法で形成されるが、この例では、貫通電極を露出させないように形成される。   Specifically, the first dent portion 191C is formed by a dent portion 1911 on the substrate surface side and a dent portion 1912 on the substrate inner side. The second dent portion 192C is formed by a dent portion 1921 on the substrate surface side and a dent portion 1922 on the substrate inner side. The depressions 1911 and 1921 on the substrate surface side are formed by the same method as the first depression 191 and the second depression 192 in FIG. 15C, but in this example, the depressions are not exposed. Is done.

その後、再び、貫通電極の一部領域を露出させるように、残存した基板１００をさらにエッチングする。このエッチングの際には、新たにレジストマスクを形成して、エッチングマスクとして用いればよい。これによって第１貫通電極１５１の第１窪み部１９１Ｃ側の面は、その面の周縁部が基板１００に覆われ、その面の一部領域が露出されることになる。第２貫通電極１５２の第２窪み部１９２Ｃ側の面も同様に、その面の周縁部が基板１００に覆われ、その面の一部領域が露出されることになる。   Thereafter, the remaining substrate 100 is further etched so that a partial region of the through electrode is exposed again. In this etching, a new resist mask may be formed and used as an etching mask. As a result, the peripheral surface of the surface of the first through electrode 151 on the first recess 191C side is covered with the substrate 100, and a partial region of the surface is exposed. Similarly, the peripheral surface of the surface of the second through electrode 152 on the second recess 192C side is covered with the substrate 100, and a partial region of the surface is exposed.

図１８は、図１５（ｃ）における構造に関し、他の構造の第３の例を説明する図である。図１８に示す例では、貫通電極の基板表面側の構造が、図１５（ｃ）と異なっている。図１８（ａ）に示す例では、基板１００の第２面１０２側の第１貫通電極１５１の端部が、基板１００の内部側に存在し、基板１００の第１面１０１側の第２貫通電極１５２の端部が、基板１００の内部側に存在する。また、図１８（ｂ）に示す例では、第１貫通電極１５１の端部が、基板１００の第２面１０２から突出し、第２貫通電極１５２の端部が、基板１００の第１面１０１側から突出している。   FIG. 18 is a diagram illustrating a third example of another structure with respect to the structure in FIG. In the example shown in FIG. 18, the structure of the through electrode on the substrate surface side is different from that in FIG. In the example shown in FIG. 18A, the end of the first through electrode 151 on the second surface 102 side of the substrate 100 exists on the inner side of the substrate 100, and the second penetration on the first surface 101 side of the substrate 100. An end portion of the electrode 152 exists on the inner side of the substrate 100. In the example shown in FIG. 18B, the end of the first through electrode 151 protrudes from the second surface 102 of the substrate 100, and the end of the second through electrode 152 is on the first surface 101 side of the substrate 100. Protruding from.

このような構造は、例えば、図１４（ｃ）から図１４（ｄ）に至る製造工程において、シード層１５３２およびめっき層１５３１を除去する際の方法および条件を調整することで形成されればよい。   Such a structure may be formed by adjusting the method and conditions for removing the seed layer 1532 and the plating layer 1531 in the manufacturing process from FIG. 14C to FIG. 14D, for example. .

図１５に戻って説明を続ける。   Returning to FIG. 15, the description will be continued.

図１５（ｃ）に示すようにレジストマスク３９０を除去した後、基板１００の第１面１０１側および第２面１０２側に導電層２００を形成する（図１５（ｄ））。この際、導電層２００は、第１窪み部１９１および第２窪み部１９２の内面にも形成される。導電層２００は、例えば、銅、チタン、タンタル、タングステン、アルミニウム等の金属またはこれらを用いた合金の単層膜または積層膜であり、ＰＶＤ法、ＣＶＤ法等により形成される。   After removing the resist mask 390 as shown in FIG. 15C, the conductive layer 200 is formed on the first surface 101 side and the second surface 102 side of the substrate 100 (FIG. 15D). At this time, the conductive layer 200 is also formed on the inner surfaces of the first depression 191 and the second depression 192. The conductive layer 200 is, for example, a single layer film or a laminated film of a metal such as copper, titanium, tantalum, tungsten, or aluminum, or an alloy using these metals, and is formed by a PVD method, a CVD method, or the like.

この導電層２００に対してフォトリソグラフィによるパターニングが行われると、図１（ｂ）に示すような配線２１１、２１２、２２１、２２２が形成される。この際のフォトリソグラフィによるパターニングのレジストコートには、スプレーコーティングまたはドライフィルムレジストを採用することが望ましい。本実施形態のように最表面に段差を有する構造である場合には、一般的なスピンコートでは、この段差部分をきっかけとしてレジストの塗布不良を生じる場合がある。レジストの塗布不良としては、例えば、この段差部分から筋を引いたように塗布されない部分が生じる不良、塗布されてもレジスト膜厚が非常に薄い部分が生じる不良がある。   When the conductive layer 200 is patterned by photolithography, wirings 211, 212, 221, and 222 as shown in FIG. 1B are formed. In this case, it is desirable to employ spray coating or dry film resist as a resist coating for patterning by photolithography. In the case of a structure having a step on the outermost surface as in the present embodiment, in general spin coating, a resist coating failure may occur due to this step portion. Examples of the resist application failure include a failure in which a portion that is not applied as if a streak is drawn from the stepped portion, and a failure in which a portion having a very thin resist film thickness is formed even when applied.

なお、配線２１１、２１２、２２１、２２２が形成された後、第１窪み部１９１および第２窪み部１９２の少なくとも一方を絶縁材料で埋めるようにしてもよい。絶縁材料としては、ポリイミド等の有機樹脂であることが望ましく、さらに無機絶縁層が積層されていてもよい。このようにすると、配線基板２０に配置される空間１９１０において、上述したように固体の絶縁材料を充填することができる。この配線基板２０の用途によっては温度変化による膨張収縮が生じ、空間１９１０に気体が充填されていると、その影響が大きくなる場合がある。また、交差する配線間に高電位差が生じる用途である場合、気体での絶縁では放電が発生する場合も考えられる。そのため、固体の絶縁材料が充填されていると、様々な用途において好ましい。   In addition, after the wirings 211, 212, 221, and 222 are formed, at least one of the first depression 191 and the second depression 192 may be filled with an insulating material. The insulating material is preferably an organic resin such as polyimide, and an inorganic insulating layer may be further laminated. In this way, the space 1910 disposed in the wiring board 20 can be filled with the solid insulating material as described above. Depending on the use of the wiring board 20, expansion and contraction due to temperature change may occur, and if the space 1910 is filled with gas, the influence may increase. In addition, when the application is such that a high potential difference is generated between intersecting wirings, a discharge may be generated in gas insulation. Therefore, filling with a solid insulating material is preferable in various applications.

また、これらの配線上にコンタクトホールを有する絶縁膜を形成し、コンタクトホールを介して配線と電気的に接続する導電層を積層することによって、多層配線化してもよい。この場合には、第１窪み部１９１および第２窪み部１９２がこの絶縁層等によって埋め込まれないようにしてもよい。以上が、貫通電極基板１０の製造方法である。   Alternatively, an insulating film having a contact hole may be formed over these wirings, and a conductive layer that is electrically connected to the wirings through the contact holes may be stacked to form a multilayer wiring. In this case, the first dent portion 191 and the second dent portion 192 may not be embedded by this insulating layer or the like. The above is the manufacturing method of the through electrode substrate 10.

このようにして製造された貫通電極基板１０が他の基板と貼り合わされることにより、図２に示すような配線基板２０が形成される。   The through electrode substrate 10 manufactured in this way is bonded to another substrate, whereby a wiring substrate 20 as shown in FIG. 2 is formed.

＜第６実施形態＞
上述した配線基板２０において配置された空間１９１０の利用例として、上記実施形態では、交差する配線の絶縁に用いられる例、流体の経路とする例について説明した。第６実施形態では、空間１９１０を他の用途で用いる例について説明する。他の用途として、第６実施形態では、半導体素子を配置する例を説明する。 <Sixth Embodiment>
As examples of use of the space 1910 arranged in the wiring board 20 described above, in the above-described embodiment, an example used for insulation of intersecting wirings and an example of a fluid path have been described. In the sixth embodiment, an example in which the space 1910 is used for other purposes will be described. As another application, in the sixth embodiment, an example in which a semiconductor element is arranged will be described.

図１９は、本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第１の例を説明する図である。図１９に示す例では、配線基板２０Ｓは、貫通電極基板１０Ｓと貫通電極基板１０ＳＡとの間に形成される空間１９１０Ｓに配置された半導体素子３００Ｓを有している。半導体素子３００Ｓは、第１貫通電極１５１Ｓに接続された配線２１１Ｓに対向して配置され、貫通電極基板１０ＳＡに配置された配線２３０Ｓ１と配線２３０Ｓ２とに接続されている。   FIG. 19 is a view for explaining a first example when semiconductor elements are arranged in a space formed in the wiring board according to the sixth embodiment of the present invention. In the example illustrated in FIG. 19, the wiring board 20 </ b> S includes a semiconductor element 300 </ b> S disposed in a space 1910 </ b> S formed between the through electrode board 10 </ b> S and the through electrode board 10 </ b> SA. The semiconductor element 300S is arranged to face the wiring 211S connected to the first through electrode 151S, and is connected to the wiring 230S1 and the wiring 230S2 arranged on the through electrode substrate 10SA.

半導体素子３００Ｓは、貫通電極基板１０Ｓと貫通電極基板１０ＳＡとが貼り合わされる前に、配線２３０Ｓ１と配線２３０Ｓ２とに接続されて、貫通電極基板１０ＳＡにマウントされる。   The semiconductor element 300S is connected to the wiring 230S1 and the wiring 230S2 and mounted on the through electrode substrate 10SA before the through electrode substrate 10S and the through electrode substrate 10SA are bonded together.

図２０は、本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第２の例を説明する図である。図２０に示す例では、配線基板２０Ｒは、貫通電極基板１０Ｒと貫通電極基板１０ＲＡとの間に形成される空間１９１０Ｒに配置された半導体素子３００Ｒを有している。半導体素子３００Ｒは、貫通電極基板１０ＲＡに配置された配線２３０Ｒに対向して配置され、第１貫通電極１５１Ｒ１に接続された配線２１１Ｒ１と、第１貫通電極１５１Ｒ２に接続された配線２１１Ｒ２とに接続されている。   FIG. 20 is a view for explaining a second example when semiconductor elements are arranged in a space formed in the wiring board according to the sixth embodiment of the present invention. In the example shown in FIG. 20, the wiring board 20R includes a semiconductor element 300R disposed in a space 1910R formed between the through electrode board 10R and the through electrode board 10RA. The semiconductor element 300R is disposed to face the wiring 230R disposed on the through electrode substrate 10RA, and is connected to the wiring 211R1 connected to the first through electrode 151R1 and the wiring 211R2 connected to the first through electrode 151R2. ing.

半導体素子３００Ｒは、貫通電極基板１０Ｒと貫通電極基板１０ＲＡとが貼り合わされる前に、配線２１１Ｒ１と配線２１１Ｒ２とに接続されて、貫通電極基板１０Ｒにマウントされる。   The semiconductor element 300R is connected to the wiring 211R1 and the wiring 211R2 and mounted on the through electrode substrate 10R before the through electrode substrate 10R and the through electrode substrate 10RA are bonded together.

上述した半導体素子３００Ｓ、３００Ｒは、例えば、センサ等の受動素子を含んでいてもよいし、トランジスタ等のスイッチング素子を含んでいてもよい。また、空間１９１０を流体経路とする場合には、半導体素子３００Ｓ、３００Ｒは、その流体に対して作用する機能を有していてもよいし、その流体からの作用によって半導体素子３００Ｓ、３００Ｒの動作が変化する機能を有していてもよい。また、この流体が半導体素子３００Ｓ、３００Ｒの冷却に用いられてもよい。このように、配線基板２０Ｓ、２０Ｒは、単なる配線を有する基板という用途だけでなく、様々な機能を実現する用途に用いることもできる。その結果、本来、配線基板２０Ｓ、２０Ｒに接続される他の基板で実現されていた機能の一部を配線基板２０Ｓ、２０Ｒで実現することができるため、全体として設計の自由度を向上させることもできる。   The semiconductor elements 300S and 300R described above may include a passive element such as a sensor, or may include a switching element such as a transistor. Further, when the space 1910 is used as a fluid path, the semiconductor elements 300S and 300R may have a function of acting on the fluid, and the operations of the semiconductor elements 300S and 300R are performed by the action from the fluid. May have a function of changing. Further, this fluid may be used for cooling the semiconductor elements 300S and 300R. As described above, the wiring boards 20S and 20R can be used not only as a board having a simple wiring but also as an application for realizing various functions. As a result, a part of the functions originally realized by other boards connected to the wiring boards 20S and 20R can be realized by the wiring boards 20S and 20R, so that the degree of freedom of design is improved as a whole. You can also.

＜第７実施形態＞
上述した実施形態における貫通電極基板の製造工程においては、有底孔１５０の内部をめっき層１５３１で充填していたが、有底孔１５０の内部が金属材料で充填されないようにしてもよい。この場合の例を第７実施形態として説明する。 <Seventh embodiment>
In the manufacturing process of the through electrode substrate in the above-described embodiment, the inside of the bottomed hole 150 is filled with the plating layer 1531. However, the inside of the bottomed hole 150 may not be filled with a metal material. An example of this case will be described as a seventh embodiment.

図２１は、本発明の第７実施形態に係る貫通電極基板の製造方法を説明する図である。図１４（ｂ）のように有底孔１５０が形成された後、導電層１５３１Ｄを形成する（図２１（ａ））。導電層１５３１Ｄは、上述したシード層１５３２と同様に、例えば、銅、チタン、タンタル、タングステン等の金属またはこれらを用いた合金の単層膜または積層膜であり、ＰＶＤ法（蒸着法およびスパッタリング法等）、ＣＶＤ法等により形成される。   FIG. 21 is a diagram for explaining a method for manufacturing the through electrode substrate according to the seventh embodiment of the present invention. After the bottomed hole 150 is formed as shown in FIG. 14B, the conductive layer 1531D is formed (FIG. 21A). The conductive layer 1531D is a single layer film or a laminated film of a metal such as copper, titanium, tantalum, tungsten, or an alloy using these, like the seed layer 1532 described above, and is formed by a PVD method (evaporation method and sputtering method). Etc.), a CVD method or the like.

図１４（ｃ）に示す場合と異なり、有底孔１５０の内部は、図２１（ａ）で示すように金属材料で充填されずに有底孔１５０の表面に沿って形成され、空間が残されている。そして、フォトリソグラフィによるパターニングで第１貫通電極１５１Ｄおよび第２貫通電極１５２Ｄが形成される（図２１（ｂ））。このとき貫通電極だけでなく、配線パターンが形成されてもよい。   Unlike the case shown in FIG. 14C, the inside of the bottomed hole 150 is formed along the surface of the bottomed hole 150 without being filled with a metal material as shown in FIG. Has been. Then, the first through electrode 151D and the second through electrode 152D are formed by patterning by photolithography (FIG. 21B). At this time, not only the through electrode but also a wiring pattern may be formed.

図１５（ａ）〜図１５（ｃ）において説明した工程で、第１窪み部１９１および第２窪み部１９２を形成する（図２１（ｃ））。第１窪み部１９１および第２窪み部１９２を形成する前または後に、第１貫通電極１５１Ｄおよび第２貫通電極１５２Ｄに囲まれた有底孔１５０の内部空間を有機樹脂等の絶縁膜で充填してもよい。   In the steps described with reference to FIGS. 15A to 15C, the first recess 191 and the second recess 192 are formed (FIG. 21C). Before or after forming the first recess 191 and the second recess 192, the inner space of the bottomed hole 150 surrounded by the first through-electrode 151D and the second through-electrode 152D is filled with an insulating film such as an organic resin. May be.

ここでは、有底孔１５０の内部空間を有機樹脂膜１６１、１６２で充填し、図１５（ｄ）に示す工程と同様に導電層を形成してフォトリソグラフィによるパターニングを実施し、配線２１１Ｄ、２１２Ｄ、２２１Ｄ、２２２Ｄを形成する（図２１（ｄ））。なお、有底孔１５０の内部空間を有機樹脂層１６１、１６２で充填しない場合には、配線２１１Ｄ、２１２Ｄ、２２１Ｄ、２２２Ｄを形成する導電層が、その内部空間の少なくとも一部に形成されてもよい。   Here, the inner space of the bottomed hole 150 is filled with the organic resin films 161 and 162, a conductive layer is formed in the same manner as in the step shown in FIG. 15D, and patterning by photolithography is performed, and wirings 211D and 212D are formed. 221D and 222D are formed (FIG. 21D). In the case where the internal space of the bottomed hole 150 is not filled with the organic resin layers 161 and 162, the conductive layer for forming the wirings 211D, 212D, 221D, and 222D may be formed in at least a part of the internal space. Good.

有底孔１５０の内部をめっき層で充填しようとすると、有底孔１５０の大きさによっては充填に時間がかかる場合がある。また、基板１００の表面に形成された不必要なめっき層をＣＭＰで除去する必要がある。本実施形態のようにして貫通電極を形成すると、貫通孔全体を金属材料で充填することにならないため、製造工程にかかる時間を低減することができる。   When filling the inside of the bottomed hole 150 with a plating layer, it may take time to fill depending on the size of the bottomed hole 150. Moreover, it is necessary to remove an unnecessary plating layer formed on the surface of the substrate 100 by CMP. When the through electrode is formed as in the present embodiment, the entire through hole is not filled with the metal material, so that the time required for the manufacturing process can be reduced.

＜第８実施形態＞
第８実施形態においては、上述した各実施形態における貫通電極基板または配線基板を用いて製造される半導体装置について説明する。 <Eighth Embodiment>
In the eighth embodiment, a semiconductor device manufactured using the through electrode substrate or the wiring substrate in each of the above-described embodiments will be described.

図２２は、本発明の第８実施形態に係る半導体装置を示す図である。半導体装置１０００は、３つの基板６０（６０−１、６０−２、６０−３）が積層され、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板７０に接続されている。基板６０−１、６０−２は、上述した各実施形態の貫通電極基板または配線基板である。いずれか一方は、上述した各実施形態の貫通電極基板または配線基板ではなく、従来から存在する貫通電極基板（単に、基板両面を電気的に接続する貫通電極を有する基板）であってもよい。これらの基板６０のうちシリコン基板を用いた貫通電極基板が存在する場合には、その貫通電極基板にＤＲＡＭ等の半導体素子が形成されてもよい。   FIG. 22 is a diagram showing a semiconductor device according to the eighth embodiment of the present invention. In the semiconductor device 1000, three substrates 60 (60-1, 60-2 and 60-3) are stacked and connected to an LSI (Large Scale Integrated Circuit) substrate 70. The substrates 60-1 and 60-2 are the through electrode substrates or the wiring substrates of the above-described embodiments. Any one of them may be a conventional through electrode substrate (a substrate having a through electrode that electrically connects both surfaces of the substrate) instead of the through electrode substrate or the wiring substrate of each of the embodiments described above. When a through electrode substrate using a silicon substrate exists among these substrates 60, a semiconductor element such as a DRAM may be formed on the through electrode substrate.

それぞれの基板６０−１、６０−２、６０−３には、バンプと接続するための接続端子が配置されている。接続端子は、同じ基板に配置された配線と接続されている。基板６０−１の接続端子８１−１は、ＬＳＩ基板７０の接続端子８０とバンプ９０−１により接続されている。基板６０−１の接続端子８２−１は、基板６０−２の接続端子８１−２とバンプ９０−２により接続されている。基板６０−２の接続端子８２−２と、基板６０−３の接続端子８３−１とについても、接続端子がバンプ９０−３により接続されている。バンプ９０−１、９０−２、９０−３は、例えば、インジウム、銅、金等の金属を用いる。   Connection terminals for connecting to the bumps are disposed on the respective substrates 60-1, 60-2, 60-3. The connection terminal is connected to the wiring arranged on the same substrate. The connection terminal 81-1 of the substrate 60-1 is connected to the connection terminal 80 of the LSI substrate 70 by the bump 90-1. The connection terminal 82-1 of the substrate 60-1 is connected to the connection terminal 81-2 of the substrate 60-2 by the bump 90-2. The connection terminals 82-2 of the substrate 60-2 and the connection terminals 83-1 of the substrate 60-3 are also connected by the bumps 90-3. For example, a metal such as indium, copper, or gold is used for the bumps 90-1, 90-2, and 90-3.

なお、基板６０を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、基板６０と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、基板６０と他の基板とを接着してもよい。   In addition, when laminating | stacking the board | substrate 60, not only three layers but two layers may be sufficient, and also four or more layers may be sufficient. In addition, the connection between the substrate 60 and another substrate is not limited to using bumps, and other bonding techniques such as eutectic bonding may be used. Alternatively, polyimide, an epoxy resin, or the like may be applied and baked to bond the substrate 60 and another substrate.

図２３は、本発明の第８実施形態に係る半導体装置の別の例を示す図である。図２２に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）７１−１、７１−２、および配線基板２０が積層され、ＬＳＩ基板７０に接続されている。   FIG. 23 is a diagram showing another example of the semiconductor device according to the eighth embodiment of the present invention. A semiconductor device 1000 shown in FIG. 22 includes semiconductor chips (LSI chips) 71-1 and 71-2 such as a MEMS device, a CPU, and a memory, and a wiring board 20, and is connected to the LSI board 70.

半導体チップ７１−１と半導体チップ７１−２との間に、基板６０が配置され、バンプ９０−１、９０−２により接続されている。基板６０は、上述した各実施形態の貫通電極基板または配線基板である。   A substrate 60 is disposed between the semiconductor chip 71-1 and the semiconductor chip 71-2, and is connected by bumps 90-1 and 90-2. The board | substrate 60 is the penetration electrode board | substrate or wiring board of each embodiment mentioned above.

ＬＳＩ基板７０上に半導体チップ７１−１が載置されている。ＬＳＩ基板７０と半導体チップ７１−２とは、ワイヤ９５により接続されている。この例では、基板６０は、複数の半導体チップを積層して３次元実装するためのインターポーザとしても用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ７１−１を３軸加速度センサとし、半導体チップ７１−２を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。なお、基板６０として第５実施形態で説明した配線基板２０Ｓ、２０Ｒを用いれば、半導体素子３００Ｓ、３００Ｒによって、さらに多機能な半導体装置を製造することもできる。   A semiconductor chip 71-1 is mounted on the LSI substrate 70. The LSI substrate 70 and the semiconductor chip 71-2 are connected by a wire 95. In this example, the substrate 60 is also used as an interposer for stacking a plurality of semiconductor chips and mounting them three-dimensionally, and manufacturing a multifunctional semiconductor device by stacking a plurality of semiconductor chips having different functions. be able to. For example, by using the semiconductor chip 71-1 as a three-axis acceleration sensor and the semiconductor chip 71-2 as a two-axis magnetic sensor, a semiconductor device in which a five-axis motion sensor is realized with one module can be manufactured. If the wiring boards 20S and 20R described in the fifth embodiment are used as the substrate 60, a more multifunctional semiconductor device can be manufactured using the semiconductor elements 300S and 300R.

半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは配線基板２０Ｓ、２０Ｒに形成してもよい。配線基板２０Ｓ、２０Ｒに形成する場合には、半導体素子３００Ｓ、３００Ｒがこれらの機能を有するようにすればよい。   When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier, and the like may be formed on the semiconductor chip or the wiring boards 20S and 20R. When forming on the wiring boards 20S and 20R, the semiconductor elements 300S and 300R may have these functions.

図２４は、本発明の第８実施形態に係る半導体装置のさらに別の例を示す図である。上記２つの例（図２２、図２３）は、３次元実装であったが、この例では、２．５次元実装に適用した例である。図２４に示す例では、ＬＳＩ基板７０には、６つの基板６０（６０−１〜６０−６）が積層されて接続されている。ただし、全ての基板６０が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。基板６０の少なくとも一つは、上述した各実施形態の貫通電極基板または配線基板である。   FIG. 24 is a diagram showing still another example of the semiconductor device according to the eighth embodiment of the present invention. The above two examples (FIGS. 22 and 23) are three-dimensional mounting, but in this example, the example is applied to 2.5-dimensional mounting. In the example shown in FIG. 24, six substrates 60 (60-1 to 60-6) are stacked and connected to the LSI substrate 70. However, all the substrates 60 are not only stacked and arranged, but are also arranged side by side in the in-plane direction of the substrate. At least one of the substrates 60 is the through electrode substrate or the wiring substrate of each embodiment described above.

図２４の例では、ＬＳＩ基板７０上に基板６０−１、６０−５が接続され、基板６０−１上に基板６０−２、６０−４が接続され、基板６０−２上に基板６０−３が接続され、基板６０−５上に基板６０−６が接続されている。なお、図２３に示す例のように、基板６０を複数の半導体チップを接続するためのインターポーザとして用いても、このような２．５次元実装が可能である。例えば、基板６０−３、６０−４、６０−６などが半導体チップに置き換えられてもよい。   In the example of FIG. 24, the substrates 60-1 and 60-5 are connected to the LSI substrate 70, the substrates 60-2 and 60-4 are connected to the substrate 60-1, and the substrate 60- 3 is connected, and the substrate 60-6 is connected on the substrate 60-5. Note that 2.5-dimensional mounting is possible even when the substrate 60 is used as an interposer for connecting a plurality of semiconductor chips as in the example shown in FIG. For example, the substrates 60-3, 60-4, 60-6, etc. may be replaced with semiconductor chips.

上述した各実施形態における配線基板は、複雑な配線経路を形成することができるため、半導体チップ等、配線基板と接続される基板の設計の自由度を向上させることができる。したがって、上述した各実施形態の貫通電極基板およびこれを用いた配線基板は、他の基板との効率的な接続が可能となり、様々な用途に適用しやすくなる。   Since the wiring board in each embodiment described above can form a complicated wiring path, the degree of freedom in designing a board connected to the wiring board, such as a semiconductor chip, can be improved. Therefore, the through electrode substrate of each embodiment described above and the wiring substrate using the same can be efficiently connected to other substrates and can be easily applied to various applications.

上述のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。   The semiconductor device 1000 manufactured as described above includes various devices such as mobile terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigation systems, etc.), home appliances, and the like. Installed in electrical equipment.

図２５は、本発明の第７実施形態に係る半導体装置を用いた電子機器を示す図である。
半導体装置１０００が搭載された電気機器の例として、図２５（ａ）にはスマートフォン５０００を示し、図２５（ｂ）にはノート型パーソナルコンピュータ６０００を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部１１００を有する。各種機能には、半導体装置１０００からの出力信号を用いる機能が含まれる。 FIG. 25 is a diagram showing an electronic apparatus using the semiconductor device according to the seventh embodiment of the present invention.
As an example of an electric device in which the semiconductor device 1000 is mounted, a smartphone 5000 is illustrated in FIG. 25A, and a laptop personal computer 6000 is illustrated in FIG. These electric devices have a control unit 1100 configured by a CPU or the like that implements various functions by executing application programs. The various functions include a function using an output signal from the semiconductor device 1000.

１０，１０Ａ，１０Ｓ，１０Ｒ，１０ＳＡ，１０ＲＡ…貫通電極基板、２０，２０Ｓ，２０Ｒ…配線基板、６０…基板、７０…ＬＳＩ基板、７１…半導体チップ、８０，８１，８２…接続端子、９０…バンプ、９５…ワイヤ、１００，１００Ａ…基板、１０１…第１面、１０２…第２面、１５０…有底孔、１５１，１５１Ａ，１５１Ｄ，１５１Ｓ，１５１Ｒ１，１５１Ｒ２…第１貫通電極、１５２，１５２Ｄ…第２貫通電極、１５３１…めっき層、１５３１Ｄ…導電層、１５３２…シード層、１６１，１６２…有機樹脂層、１９１，１９１Ｂ，１９１Ｃ…第１窪み部、１９２，１９２Ｂ，１９２Ｃ…第２窪み部、２００…導電層、２１１，２１２，２２１，２２２，２１１Ａ，２１１Ｄ，２１１Ｓ，２１１Ｒ１，２１１Ｒ２，２１２Ｄ，２２１Ｄ，２２２Ｄ，２３０Ａ，２３０Ｓ１，２３０Ｓ２，２３０Ｒ…配線、３００Ｓ，３００Ｒ…半導体素子、３９０…レジストマスク、３９１，３９２…開口部、１０００…半導体装置、１１００…制御部、１５１１，１５２１…充填部、１５１２，１５２２…シード層、１９１０，１９１０Ｓ，１９１０Ｒ…空間、１９１１，１９２１…基板表面側の窪み部、１９１２，１９２２…基板内部側の窪み部、５０００…スマートフォン、６０００…ノート型パーソナルコンピュータ 10, 10A, 10S, 10R, 10SA, 10RA ... through electrode substrate, 20, 20S, 20R ... wiring substrate, 60 ... substrate, 70 ... LSI substrate, 71 ... semiconductor chip, 80, 81, 82 ... connection terminal, 90 ... Bump, 95 ... wire, 100, 100A ... substrate, 101 ... first surface, 102 ... second surface, 150 ... bottom hole, 151, 151A, 151D, 151S, 151R1, 151R2 ... first through electrode, 152, 152D ... 2nd penetration electrode, 1531 ... plating layer, 1531D ... conductive layer, 1532 ... seed layer, 161, 162 ... organic resin layer, 191, 191B, 191C ... 1st hollow part, 192, 192B, 192C ... 2nd hollow part , 200... Conductive layer, 211, 212, 221, 222, 211A, 211D, 211S, 211R1, 211R2, 212D, 22 D, 222D, 230A, 230S1, 230S2, 230R ... wiring, 300S, 300R ... semiconductor element, 390 ... resist mask, 391, 392 ... opening, 1000 ... semiconductor device, 1100 ... control unit, 1511, 1521 ... filling unit, 1512, 1522 ... seed layer, 1910, 1910S, 1910R ... space, 1911, 1921 ... depression on the substrate surface side, 1912, 1922 ... depression on the substrate inner side, 5000 ... smartphone, 6000 ... notebook personal computer

Claims (13)

互いに対向し厚さ方向に離隔する第１面および第２面を少なくとも有する基板と、
前記基板を貫通する電極であって、前記第１面と前記第２面との距離よりも前記厚さ方向の長さが短い第１貫通電極および第２貫通電極と、を備え、
前記第２貫通電極は、前記第１貫通電極より前記第１面の近くに配置され、
前記第１貫通電極は、前記第２貫通電極より前記第２面の近くに配置されることを特徴とする貫通電極基板。 A substrate having at least a first surface and a second surface facing each other and spaced apart in the thickness direction;
A first penetrating electrode and a second penetrating electrode that penetrate through the substrate and have a length in the thickness direction shorter than a distance between the first surface and the second surface;
The second through electrode is disposed closer to the first surface than the first through electrode,
The through electrode substrate, wherein the first through electrode is disposed closer to the second surface than the second through electrode. 前記基板は、前記第１面から窪んだ第１窪み部と、前記第２面から窪んだ第２窪み部と、を有し、
前記第１貫通電極が前記第１窪み部に配置され、
前記第２貫通電極が前記第２窪み部に配置されることを特徴とする請求項１に記載の貫通電極基板。 The substrate has a first indented portion recessed from the first surface and a second indented portion recessed from the second surface,
The first through electrode is disposed in the first recess;
The through electrode substrate according to claim 1, wherein the second through electrode is disposed in the second recess. 互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、
前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、
前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、
を有することを特徴とする貫通電極基板。 A substrate having a first surface and a second surface facing each other, a first recess portion recessed from the first surface, and a second recess portion recessed from the second surface;
A first through electrode penetrating the substrate from the second surface side to the first recess,
A second through electrode penetrating the substrate from the first surface side to the second depression,
A through electrode substrate comprising: １つの前記第１窪み部には、複数の第１貫通電極が配置されていることを特徴とする請求項２または請求項３に記載の貫通電極基板。   4. The through electrode substrate according to claim 2, wherein a plurality of first through electrodes are arranged in one of the first indentations. 5. 前記第１窪み部は直線または曲線に沿って配置されていることを特徴とする請求項２乃至請求項４のいずれかに記載の貫通電極基板。   5. The through electrode substrate according to claim 2, wherein the first recess is arranged along a straight line or a curved line. 前記第１窪み部において前記第１貫通電極と電気的に接続された配線が配置され、当該配線が前記第１面まで延在していることを特徴とする請求項２乃至請求項５のいずれかに記載の貫通電極基板。   6. The wiring according to claim 2, wherein a wiring electrically connected to the first through electrode is disposed in the first recess, and the wiring extends to the first surface. A through electrode substrate according to claim 1. 請求項２乃至請求項６のいずれかに記載の貫通電極基板と、
前記第１窪み部を覆う第２基板と、
を有し、
前記第１窪み部と前記第２基板との間に空間が配置され、
前記第２基板には、前記空間に面した配線が配置され、
前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記空間を介して絶縁されていることを特徴とする配線基板。 The through electrode substrate according to any one of claims 2 to 6,
A second substrate covering the first depression,
Have
A space is disposed between the first recess and the second substrate;
On the second substrate, wiring facing the space is arranged,
The wiring substrate, wherein the first through electrode disposed in the first recess and the wiring disposed in the second substrate are insulated through the space. 前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、
前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記空間を介して絶縁されていることを特徴とする請求項７に記載の配線基板。 In the first depression, a wiring connected to the first through electrode is disposed,
The wiring board according to claim 7, wherein the wiring arranged in the first recess and the wiring arranged in the second substrate are insulated through the space. 請求項２乃至請求項６のいずれかに記載の貫通電極基板と、
前記第１窪み部を覆う第２基板と、
を有し、
前記第１窪み部と前記第２基板との間に液体または固体の絶縁材料が配置され、
前記第２基板には、前記絶縁材料に面した配線が配置され、
前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていることを特徴とする配線基板。 The through electrode substrate according to any one of claims 2 to 6,
A second substrate covering the first depression,
Have
A liquid or solid insulating material is disposed between the first recess and the second substrate,
A wiring facing the insulating material is disposed on the second substrate,
The wiring substrate, wherein the first through electrode disposed in the first recess and the wiring disposed in the second substrate are insulated via the insulating material. 前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、
前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていることを特徴とする請求項７に記載の配線基板。 In the first depression, a wiring connected to the first through electrode is disposed,
The wiring board according to claim 7, wherein the wiring arranged in the first recess and the wiring arranged in the second substrate are insulated via the insulating material. 前記第２基板に配置された配線は、前記第２貫通電極に電気的に接続されていることを特徴とする請求項７乃至請求項１０のいずれかに記載の配線基板。   The wiring board according to claim 7, wherein the wiring arranged on the second board is electrically connected to the second through electrode. 請求項７乃至請求項１１のいずれかに記載の配線基板と、
前記配線基板に配置されたいずれかの配線と電気的に接続され、前記第１窪み部と前記第２基板との間に配置された半導体素子と、
を有する半導体装置。 A wiring board according to any one of claims 7 to 11,
A semiconductor element that is electrically connected to any wiring disposed on the wiring substrate and disposed between the first recess and the second substrate;
A semiconductor device. 請求項７乃至請求項１１のいずれかに記載の配線基板と、
前記配線基板に積層され、前記配線基板と電気的に接続された半導体チップとを有することを特徴とする半導体装置。 A wiring board according to any one of claims 7 to 11,
A semiconductor device comprising: a semiconductor chip stacked on the wiring board and electrically connected to the wiring board.
JP2014147536A 2014-07-18 2014-07-18 Through electrode substrate, wiring substrate, and semiconductor device Active JP6379786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014147536A JP6379786B2 (en) 2014-07-18 2014-07-18 Through electrode substrate, wiring substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014147536A JP6379786B2 (en) 2014-07-18 2014-07-18 Through electrode substrate, wiring substrate, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2016025182A true JP2016025182A (en) 2016-02-08
JP6379786B2 JP6379786B2 (en) 2018-08-29

Family

ID=55271714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014147536A Active JP6379786B2 (en) 2014-07-18 2014-07-18 Through electrode substrate, wiring substrate, and semiconductor device

Country Status (1)

Country Link
JP (1) JP6379786B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136395A (en) * 1989-10-23 1991-06-11 Shinko Electric Ind Co Ltd Insulating board using wiring circuit
JP2006229162A (en) * 2005-02-21 2006-08-31 Daisho Denshi:Kk Substrate and method of producing same
JP2007067215A (en) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd Circuit board, method of manufacturing circuit board and circuit device
JP2007194591A (en) * 2006-01-16 2007-08-02 Samsung Electronics Co Ltd Wafer level packaging cap and its manufacturing method
JP2008060334A (en) * 2006-08-31 2008-03-13 Honda Motor Co Ltd Circuit board, and manufacturing method thereof
JP2009117536A (en) * 2007-11-05 2009-05-28 Towa Corp Resin-sealed light emitter, and manufacturing method thereof
JP2010219364A (en) * 2009-03-18 2010-09-30 Nec Corp Method of modifying printed wiring board, and modified printed wiring board
JP2012028623A (en) * 2010-07-26 2012-02-09 Panasonic Electric Works Co Ltd Three-dimensional substrate manufacturing method and three-dimensional substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136395A (en) * 1989-10-23 1991-06-11 Shinko Electric Ind Co Ltd Insulating board using wiring circuit
JP2006229162A (en) * 2005-02-21 2006-08-31 Daisho Denshi:Kk Substrate and method of producing same
JP2007067215A (en) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd Circuit board, method of manufacturing circuit board and circuit device
JP2007194591A (en) * 2006-01-16 2007-08-02 Samsung Electronics Co Ltd Wafer level packaging cap and its manufacturing method
JP2008060334A (en) * 2006-08-31 2008-03-13 Honda Motor Co Ltd Circuit board, and manufacturing method thereof
JP2009117536A (en) * 2007-11-05 2009-05-28 Towa Corp Resin-sealed light emitter, and manufacturing method thereof
JP2010219364A (en) * 2009-03-18 2010-09-30 Nec Corp Method of modifying printed wiring board, and modified printed wiring board
JP2012028623A (en) * 2010-07-26 2012-02-09 Panasonic Electric Works Co Ltd Three-dimensional substrate manufacturing method and three-dimensional substrate

Also Published As

Publication number Publication date
JP6379786B2 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
JP5846185B2 (en) Through electrode substrate and semiconductor device using the through electrode substrate
US11742273B2 (en) Through electrode substrate and semiconductor device
US10008442B2 (en) Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used
JP6263859B2 (en) Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device
JP6446934B2 (en) Conductive material through-hole substrate and manufacturing method thereof
JP4114660B2 (en) Semiconductor device manufacturing method, semiconductor device, circuit board, electronic device
JP6379786B2 (en) Through electrode substrate, wiring substrate, and semiconductor device
JP2008210933A (en) Semiconductor device
JP4735614B2 (en) Circuit board
JP6809511B2 (en) Through Silicon Via Substrates and Semiconductor Devices
JP6369653B1 (en) Through electrode substrate and semiconductor device
JP6341245B2 (en) Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device
JP6380486B2 (en) Through electrode substrate, manufacturing method thereof, and semiconductor device using the through electrode substrate
JP7294394B2 (en) Penetration electrode substrate
JP6372546B2 (en) Through electrode substrate and semiconductor device using the through electrode substrate
JP6044697B2 (en) Through electrode substrate and semiconductor device using the through electrode substrate
JP7088271B2 (en) Through Electrode Substrates and Semiconductor Devices
JP6986221B2 (en) Manufacturing method of hole electrode substrate, hole electrode substrate and semiconductor device
JP2018166221A (en) Through electrode substrate
JP2017041558A (en) Through electrode substrate and manufacturing method therefor
JP2016167491A (en) Method of manufacturing through wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6379786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150