JP2016018919A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2016018919A JP2016018919A JP2014141369A JP2014141369A JP2016018919A JP 2016018919 A JP2016018919 A JP 2016018919A JP 2014141369 A JP2014141369 A JP 2014141369A JP 2014141369 A JP2014141369 A JP 2014141369A JP 2016018919 A JP2016018919 A JP 2016018919A
- Authority
- JP
- Japan
- Prior art keywords
- region
- main surface
- semiconductor device
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000011229 interlayer Substances 0.000 claims abstract description 69
- 239000010410 layer Substances 0.000 claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 230000003321 amplification Effects 0.000 claims description 90
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 45
- 238000003860 storage Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 description 111
- 238000009792 diffusion process Methods 0.000 description 38
- 230000000052 comparative effect Effects 0.000 description 21
- 230000000694 effects Effects 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】光電変換素子の微細化が進行しても、配線間容量の影響を十分に低減することが可能な半導体装置およびその製造方法を提供する。【解決手段】複数の転送トランジスタTXは、光電変換素子PDおよび信号出力部FDを含んでいる。複数の他のトランジスタAMI,RSTは、転送トランジスタTXに電気的に接続される1つ以上の信号入出力部Ag,Raを含んでいる。複数の転送トランジスタTXおよび複数の他のトランジスタAMI,RSTを覆うように層間絶縁膜が形成される。複数の転送トランジスタTXの1つ以上の信号出力部FDと、複数の他のトランジスタAMI,RSTの1つ以上の信号入出力部Ag,Raとのうち合計3つ以上が、層間絶縁膜に形成された溝の内部に充填された導電体を含む接続層SCTにより接続される。【選択図】図3
Description
本発明は半導体装置およびその製造方法に関し、特に、フォトダイオードなどの光電変換素子を含む半導体装置およびその製造方法に関するものである。
フォトダイオードなどの光電変換素子を含む半導体装置の、センサとしての特性は、当該半導体装置に含まれる複数の配線により形成される配線間容量の大きさに非常に大きく影響される。特に近年の光電変換素子などの微細化により、配線間の間隔が狭くなれば、配線間容量が増加して、当該半導体装置の特性が意図せず変化し、たとえば光電変換素子の感度が低下するなどの不具合を来す可能性が高くなる。また配線間の間隔が狭くなれば、当該配線間での電気的な短絡が発生する可能性も高くなる。
そこでたとえば以下の特許文献1においては、光電変換素子を含む半導体装置に含まれる、2つ以上のフローティングノードが、ゲート電極と同じ層からなる配線で接続される。これにより、光電変換素子の面積を大きくすることができ、光電変換素子の感度を高めることができると記載されている。
また以下の特許文献2においては、増幅MOS(Metal Oxide Semiconductor)トランジスタのゲート電極と、その周囲のフローティングディフュージョンとを単一のコンタクトホールに導電体を配することで電気的に接続させる構成が開示されている。
特許文献1のようにゲート電極と同じ層からなる配線を引き回すことにより、複数のフローティングノードを接続すれば、当該ゲート電極と同じ層の配線の下側すなわち当該配線とその下側の配線により形成される配線間容量の影響が大きくなる可能性がある。また当該配線と、当該配線に隣り合うゲート電極との間隔を確保することが困難となり、当該配線と、それに隣り合うゲート電極との間に発生する配線間容量が無視できなくなる可能性がある。
特許文献2においては、増幅MOSトランジスタのゲート電極とその周囲のフローティングディフュージョンとの2つのノードのみが単一の導電体により接続されており、3つ以上のノードが単一の導電体により接続される旨に関する記載がない。このため配線間容量の影響を低減する効果が十分でない可能性がある。またたとえばコンタクトホール内の当該導電体が、ある層の配線とその上側の層の配線とを電気的に接続するとしても、特に光電変換素子の微細化が進行すれば、当該導電体と、その上側の層の配線との間の位置精度を向上させることが困難となり、当該導電体と、その上側の層の配線との間に位置ずれが起こる可能性がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態に係る半導体装置は、半導体基板と、複数の転送トランジスタと、複数の他のトランジスタとを備えている。複数の転送トランジスタは、光電変換素子および信号出力部を含んでいる。複数の他のトランジスタは、転送トランジスタに電気的に接続される1つ以上の信号入出力部を含んでいる。複数の転送トランジスタおよび複数の他のトランジスタを覆うように層間絶縁膜が形成されている。複数の転送トランジスタの1つ以上の信号出力部と、複数の他のトランジスタの1つ以上の信号入出力部とのうち合計3つ以上が、層間絶縁膜に形成された溝の内部に充填された導電体を含む接続層により接続されている。
一実施の形態に係る半導体装置の製造方法は、半導体基板内に形成された光電変換素子および信号出力部を含むように、複数の転送トランジスタが形成される。転送トランジスタに電気的に接続されるように、主表面に、1つ以上の信号入出力部を含む複数の他のトランジスタが形成される。複数の転送トランジスタおよび複数の他のトランジスタを覆うように層間絶縁膜が形成される。層間絶縁膜の一方の主表面から他方の主表面に達するように形成された溝の内部を導電体で充填することにより接続層が形成される。接続層を形成する工程においては、接続層は、複数の転送トランジスタの1つ以上の信号出力部と、複数の他のトランジスタの1つ以上の信号入出力部とのうち合計3つ以上の上面に接するように形成される。
一実施の形態によれば、光電変換素子の微細化が進行しても、配線間容量の影響を十分に低減することが可能な半導体装置およびその製造方法を提供することができる。
以下、一実施の形態について図に基づいて説明する。
(実施の形態1)
まず本実施の形態の半導体装置の半導体基板の主表面における各素子形成領域の配置について図1〜図2を用いて説明する。
(実施の形態1)
まず本実施の形態の半導体装置の半導体基板の主表面における各素子形成領域の配置について図1〜図2を用いて説明する。
図1を参照して、半導体装置は、半導体基板SUBをベースとする半導体ウェハSCWに形成されている。半導体ウェハSCWには、複数のイメージセンサ用のチップ領域IMCが形成されている。複数のチップ領域IMCの各々は矩形の平面形状を有し、行列状に配置されている。また複数のチップ領域IMCの間には、ダイシングライン領域DLRが形成されている。
図2を参照して、各々のチップ領域IMCは画素部と周辺回路部とを有している。画素部はチップ領域IMCの中央部に形成され、周辺回路部は画素部の周囲を取り囲む領域に形成されている。
次に本実施の形態の画素部の構成について図3〜図5を用いて説明する。
図3〜図5を参照して、本実施の形態においては、図2の画素部には転送トランジスタTXと、増幅トランジスタAMIと、リセットトランジスタRSTと、選択トランジスタSELとを主に有している。図3に示す領域においては一例として、転送トランジスタTXが4つ、増幅トランジスタAMIとリセットトランジスタRSTと選択トランジスタSELとが1つずつ、半導体基板SUBの主表面に配置されている。半導体基板SUBの主表面には図3に示す配置が複数、たとえば行列状に繰り返されるように形成されている。
図3〜図5を参照して、本実施の形態においては、図2の画素部には転送トランジスタTXと、増幅トランジスタAMIと、リセットトランジスタRSTと、選択トランジスタSELとを主に有している。図3に示す領域においては一例として、転送トランジスタTXが4つ、増幅トランジスタAMIとリセットトランジスタRSTと選択トランジスタSELとが1つずつ、半導体基板SUBの主表面に配置されている。半導体基板SUBの主表面には図3に示す配置が複数、たとえば行列状に繰り返されるように形成されている。
転送トランジスタTXは、光電変換領域としてのフォトダイオードPDの一部を含んでいる。ここでフォトダイオードPDの一部とは、半導体基板SUB内に形成された表面p型領域SPRと、表面p型領域SPRに接するn型領域NRとのpn接合により構成される領域を意味する。転送トランジスタTXは、図3に示す領域において、図の上下方向に2列、図の左右方向に2列、合計4つ、並べられている。
光電変換素子としてのフォトダイオードPDは、pn接合により、受けた光を電気信号すなわち電子などの電荷に変換するために用いられる。言い換えれば、転送トランジスタTXは、フォトダイオードPDにより変換された電荷を電圧に変換したうえで他のトランジスタ(増幅トランジスタAMIなど)に転送するためのトランジスタとして機能する。なおフォトダイオードPDは、半導体基板SUBの主表面に形成された複数の活性領域AR内のそれぞれに1つずつ形成されている。
具体的には転送トランジスタTXは、フォトダイオードPDと、転送ゲート電極Tgと、フローティングディフュージョン領域FDとを有している。フォトダイオードPDは光を受けることにより電荷を供給する領域であるため、一般のMOSトランジスタのソース領域に相当する。転送ゲート電極Tgは一般のMOSトランジスタのゲート電極に相当し、一般のMOSトランジスタのゲート電極と同様の機能を有する。フローティングディフュージョン領域FDはフォトダイオードPDが供給する電荷を電気信号(電圧)に変換して他のトランジスタに転送するため、一般のMOSトランジスタのドレイン領域に相当する、電気信号を出力する領域(信号出力部)である。またフローティングディフュージョン領域FDは、転送トランジスタTXのフォトダイオードPDが供給する電荷を一時的に蓄積する電荷の蓄積容量領域であるとともに、転送トランジスタTXの内部から外部へ電気信号を出力する信号出力部であるともいえる。このため転送トランジスタTXは全体で、MOSトランジスタと同様の構成を有するものと考えることができる。
転送トランジスタTXは、図3の左側から右側へ、フォトダイオードPD、転送ゲート電極Tg、フローティングディフュージョン領域FDの順に一直線状に並ぶように配置されている。フォトダイオードPDの平面視における面積はフローティングディフュージョン領域FDの平面視における面積よりも大きく、フォトダイオードPDの平面視における図3の上下方向の幅はフローティングディフュージョン領域FDの平面視における図3の上下方向の幅よりも大きくなっている。
リセットトランジスタRST、増幅トランジスタAMIおよび選択トランジスタSELは、転送トランジスタTXの周囲に配置され、いずれも一般のMOSトランジスタと同様の構成を有している。図3においてはリセットトランジスタRSTのソース/ドレイン領域などが配置されるリセット活性領域Ra、増幅トランジスタAMIのソース/ドレイン領域などが配置される増幅活性領域Aa、および選択トランジスタSELのソース/ドレイン領域などが配置される選択活性領域Saは、いずれも図3の左右方向に延びる一直線状の平面形状を有している。リセットトランジスタRST、増幅トランジスタAMIおよび選択トランジスタSELは、それぞれリセットゲート電極Rg、増幅ゲート電極Agおよび選択ゲート電極Sgを有しており、これらはいずれも図3の上下方向に延びている。
図3および図4を参照して、図3において4つ並ぶうちの左上の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの左下の転送トランジスタTXの領域FDと、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。そして上記左上の領域FDと、増幅ゲート電極Agと、上記左下の領域FDとは、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。図3において4つ並ぶうちの右上の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの右下の転送トランジスタTXの領域FDと、リセット活性領域Raの一部も、上記と同様に図の上下方向に一直線状に並んでおり、これらは接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。
シェアードコンタクトSCTは、上記の2つの領域FDと、増幅ゲート電極Agとの上面に接するように(上面に重なるように)配置されており、これらの3つのすべてを互いに同電位となるように電気的に接続する、図4に示すノードNODを形成する役割を有している。ここでノードNODとは、図4の回路図において、各トランジスタのゲート電極、ソース領域、ドレイン領域などの端子同士を接続することにより形成される配線の交差部を意味する。
これらの端子のうち、転送トランジスタTX以外の他のトランジスタRST,AMI,SELのゲート電極、ソース領域およびドレイン領域は、外部との間で電気信号の入出力を行なう信号入出力部である。ここでは特に、ノードNODに直接接続される(シェアードコンタクトSCTが覆う)増幅ゲート電極Agが信号入出力部に相当する。
図3および図5(A)を参照して、半導体基板SUBの上側の主表面S1上に配置された複数の転送トランジスタTXおよび他のトランジスタAMI,RST,SELを覆うように、たとえばシリコン酸化膜からなる層間絶縁膜II1が形成されている。シェアードコンタクトSCTは、層間絶縁膜II1の一方の主表面(図5(A)の最上面)からこれに対向する他方の主表面(図5(A)の最下面)に達するように、層間絶縁膜II1を貫通するように形成されている。
シェアードコンタクトSCTは、層間絶縁膜II1の一方の主表面から他方の主表面に達するように形成されたシェアードビアSVAと呼ばれる溝の内部に充填された導電体により形成されている。この溝SVAの内部を充填する導電体は金属材料であることが好ましく、たとえばタングステンにより形成されてもよいが、たとえば銅により形成されてもよい。特にシェアードコンタクトSCTを構成する導電体が銅である場合には、シェアードコンタクトSCTはいわゆるダマシンプロセスにより形成されることが好ましい。
シェアードコンタクトSCTは、複数(行列状に)並ぶ転送トランジスタTXのうち2つの転送トランジスタTXのそれぞれに含まれるフローティングディフュージョン領域FDの表面に形成されたドレイン領域DRと、それらの間に配置された、増幅トランジスタAMIの増幅ゲート電極Agとを覆うように形成されている。なおフローティングディフュージョン領域FDとして機能する転送トランジスタTXのドレイン領域DRは、半導体基板SUB内に形成されたウェル領域WLの表面の一部における導電性不純物領域として形成されている。
シェアードコンタクトSCTの最上面の一部と接するように、パターニングされた1層目(最下層)の配線M1が形成されている。この配線M1はシェアードコンタクトSCTと、たとえばリセットトランジスタRSTのリセット活性領域Raの一部とを、コンタクトCTを介在することにより電気的に接続している。リセット活性領域Raの一部はたとえばリセットトランジスタRSTのソース領域に相当し、これは半導体基板SUB内に形成されたウェル領域WLの表面の一部における導電性不純物領域として形成されている。このことは図4の回路図においては、リセットトランジスタRSTのソース領域が、シェアードコンタクトSCTに相当するノードNODと直接接続されていることにより示されている。
平面視において配線M1の延在する方向に交差する方向の幅は、シェアードコンタクトSCTの延在する方向に交差する方向の幅よりも広くなっている。このためシェアードコンタクトSCTの最上面の一部と接する配線M1は、その幅方向の縁部においてシェアードコンタクトSCTからはみ出るように配置される。
また図3に示すように、増幅活性領域Aaの一部(たとえばソース領域)と選択活性領域Saの一部(たとえばソース領域)とが互いに重なることにより、活性領域SAaが形成されている。これにより、増幅トランジスタAMIと選択トランジスタSELとは図の左右方向に互いに連続するように配置されている。図4においても、増幅トランジスタAMIのソース領域と選択トランジスタSELのソース領域とが互いに接続されるように示されている。
したがって、シェアードコンタクトSCTおよびその周囲の配線M1などにより、転送トランジスタTXの周囲の複数の他のトランジスタであるリセットトランジスタRST、増幅トランジスタAMIおよび選択トランジスタSELは、すべて転送トランジスタTXに電気的に接続されている。
その他、再度図3を参照して、たとえば転送ゲート電極Tgの真上および増幅活性領域Aaの真上の一部を通る、上記の配線M1と同一の層としての配線M1が配置されている。この配線M1は増幅活性領域Aaの真上の領域に隣接する領域においてその延在方向が屈曲することにより、増幅活性領域Aaの左側の領域(たとえばソース領域)に接するように形成されたコンタクトCTを避けるように延びている。増幅活性領域Aaの左側の領域(たとえばソース領域)およびリセット活性領域Raの右側の領域(たとえばドレイン領域)の上面に接するように形成されたコンタクトCTは、これらの活性領域Aa,Raと、図示されない上側の導電層(配線など)とを電気的に接続している。
さらにフォトダイオードPDの左側の縁部の真上を通るように図の上下方向に一直線上に延びる、上記の配線M1と同一の層としての配線M1が配置されていてもよい。また転送トランジスタTX内において、転送ゲート電極Tgの一部と配線M1とが、転送ゲート電極Tgの上面に接するように配置されたコンタクトCTを介在して電気的に接続されている。
図3の構成を表す図4を再度参照して、図3に示す画素部の駆動時には、転送ゲート電極Tgには転送ゲート電圧Vtxが、リセットゲート電極Rgにはリセットゲート電圧Vrstが、選択ゲート電極Sgには選択ゲート電圧Vselが、それぞれ印加される。またリセットトランジスタRSTおよび増幅トランジスタAMIのドレイン領域にはドレイン電圧Vddが、選択トランジスタSELのドレイン領域にはドレイン電圧Voutが、それぞれ印加される。
図5(A)、(B)を再度参照して、転送トランジスタのフォトダイオードPDおよびフローティングディフュージョン領域FD、その他のたとえばリセットトランジスタのリセット活性領域Raなどを構成する土台として、半導体基板SUB内には導電性不純物が注入されたウェル領域WLが形成されている。図5(B)に示すように、ウェル領域WLはその他の任意の活性領域ARを構成する土台としての機能をも有している。
図5(A)に示すコンタクトCTは、基本的にシェアードコンタクトSCTと同一の層として、層間絶縁膜II1に形成された溝の内部に形成されている。このためコンタクトCTの材質は基本的にシェアードコンタクトSCTの材質と同様であり、具体的には上記のタングステンおよび銅などである。図5(A)のコンタクトCTは、たとえばリセット活性領域Raの一部であるソース領域SRの上面に接するように接続されている。
半導体基板SUB内には複数のウェル領域WLが形成されるが、隣り合う1対のウェル領域WLの間の領域においては、分離絶縁膜SPTが形成されている。分離絶縁膜SPTは、たとえばシリコン酸化膜により形成され、半導体基板SUBの主表面S1よりやや上方に突起するように半導体基板SUBの主表面S1から半導体基板SUB内に形成されてもよい。
図5(A)に示すように、半導体基板SUBの主表面S1の上にはゲート絶縁膜GIを挟んで、増幅トランジスタを構成する増幅ゲート電極Agが形成されている。増幅ゲート電極Agの側壁には、たとえばシリコン酸化膜とシリコン窒化膜とからなる側壁絶縁膜SWが形成されている。
図5(B)に示すように、転送トランジスタの形成領域においては、ソース領域としてのフォトダイオードPDとドレイン領域DRとしてのフローティングディフュージョン領域FDとが互いに間隔をあけて半導体基板SUBの主表面S1に形成されている。ドレイン領域DRはたとえばn型の導電型不純物領域として形成される。ソース領域に相当するフォトダイオードPDとドレイン領域DRとに挟まれる半導体基板SUBの主表面S1の上には、ゲート絶縁膜GIを挟んで転送ゲート電極Tgが形成されている。転送ゲート電極Tgの側壁には、反射防止膜の残渣として、たとえばシリコン酸化膜とシリコン窒化膜とからなる側壁絶縁膜SWが形成されている。
上記のように、画素部は、図3および図5(A)に示す構成が繰り返し、たとえば行列状に配置された構成を有している。このため、層間絶縁膜II1の上面およびシェアードコンタクトSCT、コンタクトCTの上面の一部を覆う配線M1は、図3の最上部(図5(A)の左側端部)および図3の最下部(図5(A)の右側端部)において切断されているわけではなく、図示されないその先の領域まで延在している。したがって当該(シェアードコンタクトSCTの延長線上の)配線M1は、平面視において、フローティングディフュージョン領域FDおよびリセット活性領域Raと重なり得る長さを有している。
図3および図5(B)を参照して、配線M1は、これらの図の左右方向に関して、たとえば各図が示す間隔を有するように配置されている。
図5(A)、(B)を再度参照して、配線M1を覆うように層間絶縁膜II1上には、たとえばシリコン酸化膜からなる層間絶縁膜II2が形成されている。層間絶縁膜II2上には、パターニングされた2層目の配線M2が形成されている。この2層目の配線M2は、層間絶縁膜II2のスルーホール内を埋め込むコンタクトCTを通じて1層目の配線M1と電気的に接続されている。
配線M2上を覆うように層間絶縁膜II2上には層間絶縁膜II3が形成されている。層間絶縁膜II3上には3層目の配線M3が形成されている。図5(A)、(B)においては配線M3はその全体の領域を延びるように配置されているが、配線M3についても配線M1,M2と同様にパターニングされていてもよい。
配線M3上を覆うように、層間絶縁膜II3上には層間絶縁膜II4が形成されている。この層間絶縁膜II4上にはパッシベーション膜PAFが形成されている。このパッシベーション膜PAF上には集光レンズLNSが配置されている。この集光レンズLNSは光を集光してフォトダイオードPDに照射するためのものである。このため図5においてはパッシベーション膜PAF上の全面に周期的に集光レンズLNSが配置されているが、少なくともフォトダイオードPDの真上に集光レンズLNSが配置されていればよい。
なおこれらの層間絶縁膜II1より上方の各層については、図3においては図示が省略されている。
次に、図6〜図15を用いて、本実施の形態の半導体装置の、特に上記の画素部の形成方法について説明する。
図6(A)、(B)を参照して、まずシリコンやゲルマニウムなど、使用時に照射する光の波長に応じて異なる半導体材料からなる半導体基板SUBが準備される。次に、半導体基板SUBの一方たとえば上側の主表面S1に、当該主表面S1を転送トランジスタTXが形成される領域、増幅トランジスタAMIが形成される領域、リセットトランジスタRSTが形成される領域、および選択トランジスタSELが形成される領域のそれぞれに分けるための分離絶縁膜SPTが形成される。分離絶縁膜SPTは、上記の各領域間を電気的に分離するものである。
図7(A)、(B)を参照して、通常の写真製版技術およびイオン注入技術を用いて、たとえば活性領域AR、フローティングディフュージョン領域FD、リセット活性領域Raなどを形成するための導電性不純物を含むウェル領域WLが、半導体基板SUBの主表面S1に形成される。
図8(A)、(B)を参照して、増幅トランジスタAMIが形成される領域の所望の場所にゲート絶縁膜GIおよび増幅ゲート電極Agが形成され、転送トランジスタTXが形成される領域の所望の場所にゲート絶縁膜GIおよび転送ゲート電極Tgが形成される。具体的にはたとえば熱酸化処理法により、半導体基板SUBの主表面上にゲート絶縁膜が形成される。そのゲート絶縁膜上に、ゲート電極となるべき多結晶シリコン膜等が堆積される。その後、上記ゲート絶縁膜および多結晶シリコン等がパターニングされて、図に示す態様のゲート絶縁膜GIおよびゲート電極GEが形成される。なお図示されないが、他のたとえばリセットゲート電極Rgおよび選択ゲート電極Sgが形成される領域についても上記と同様である。
さらに、転送トランジスタTXが形成される領域のウェル領域WLの内部に、通常の写真製版技術およびイオン注入技術を用いて導電性不純物が注入されることにより、n型領域NRおよび表面p型領域SPRが形成される。これにより、表面p型領域SPRとn型領域NRとを含むフォトダイオードPDが形成される。
図9(A)、(B)を参照して、各ウェル領域WL内の半導体基板SUBの主表面S1に、通常の写真製版技術およびイオン注入技術を用いて、各トランジスタのソース領域SRおよびドレイン領域DRが形成される。このうち特に転送トランジスタTXが形成される領域に形成されたドレイン領域DRは、フォトダイオードPDのフローティングディフュージョン領域FDとして形成される。
その後、半導体基板SUBの主表面S1の全面に、たとえばシリコン酸化膜とシリコン窒化膜とが順に積層され堆積される。その後、通常の写真製版技術およびエッチング技術により、転送ゲート電極Tg、増幅ゲート電極Agなどの側壁には、反射防止膜の残渣としてシリコン酸化膜とシリコン窒化膜とからなる側壁絶縁膜SWが形成される。
以上により、たとえば図9(B)に示すように、半導体基板SUB内に形成されたフォトダイオードPDおよびフローティングディフュージョン領域FDを含むように、主表面S1には複数の転送トランジスタTXが行列状に並ぶように形成される(図3参照)。またたとえば図9(A)に示すように、半導体基板SUBの主表面S1には、1つ以上の信号入出力部としてのソース領域SR、ドレイン領域DRおよび/またはゲート電極(たとえば増幅ゲート電極Ag)を含むように、複数の他のトランジスタAMI,RST,SELが行列状に並ぶように形成される(図3参照)。
以上のように各種トランジスタが完成する。これにより、半導体基板SUBの主表面S1に形成されていたウェル領域WLは、それぞれが属するトランジスタの種類に応じて、フローティングディフュージョン領域FD、活性領域SAa、リセット活性領域Raなどを有する態様となる。
図10(A)、(B)を参照して、たとえばCVD(Chemical Vapor Deposition)法を用いて、複数の転送トランジスタTXおよび他のトランジスタ(増幅トランジスタAMI、リセットトランジスタRSTなど)を覆うように、シリコン酸化膜からなる層間絶縁膜II1が形成される。その後、層間絶縁膜II1がCMP(Chemical Mechanical Polishing)と呼ばれる化学機械的研磨法により上面が平坦となるように研磨される。
さらに通常の写真製版技術およびエッチング技術により、層間絶縁膜II1の研磨された一方の主表面から、それに対向する他方の主表面に相当するたとえば転送トランジスタTXのドレイン領域DR、およびリセットトランジスタのソース領域SRに達する位置まで、ビアVAと呼ばれる溝が形成される。また、たとえば複数並ぶ転送トランジスタTXのうちの1つの転送トランジスタTXのドレイン領域DRと、それに隣り合う他の転送トランジスタTXのドレイン領域DRと、両者の間の増幅トランジスタAMIの増幅ゲート電極Agとの、合計3つの領域の上面に達するように、(上記ビアVAよりも平面視における面積の大きい)シェアードビアSVAと呼ばれる溝が形成される。このシェアードビアSVAの形成時にはいわゆるドライエッチング技術が用いられる。
ビアVAおよびシェアードビアSVAは、たとえば平面視においてほぼ正方形状を有していてもよいが、たとえば円形状を有していてもよい。ビアVAおよびシェアードビアSVAは、層間絶縁膜II1の一方(上側)の主表面から他方(下側)の主表面に向かう、層間絶縁膜II1の一方の主表面に垂直な方向に対して傾斜するように形成される。その結果、ビアVAおよびシェアードビアSVAは、層間絶縁膜II1の一方(上側)の主表面から他方(下側)の主表面に向かうにつれて主表面に沿う方向の幅が小さくなる(いわば先細りの形状を有する)ような断面形状を有している。
図11(A)、(B)を参照して、ビアVAおよびシェアードビアSVAの内部にたとえばタングステンまたは銅よりなる導電膜CFが充填される。この処理においてはたとえばCVD法が用いられ、層間絶縁膜II1上にもタングステンの薄膜が形成される。
図12(A)、(B)を参照して、層間絶縁膜II1上のタングステンの薄膜はCMPにより除去される。これにより、ビアVA内にはコンタクトCTが、シェアードビアSVA内にはシェアードコンタクトSCTが、それぞれ形成される。コンタクトCTおよびシェアードコンタクトSCTは、半導体基板SUBに形成された各種トランジスタと、その上側の層とを電気的に接続する接続層として機能する。
上記のようにビアVAおよびシェアードビアSVAが、層間絶縁膜II1の主表面に垂直な方向に対して傾斜するように延び、これらが図の下方に向けて細くなるような形状を有している。このためこれらの内部を充填することにより形成されるコンタクトCTおよびシェアードコンタクトSCTも同様に、その側壁(コンタクトCTおよびシェアードコンタクトSCTと接する面)が、層間絶縁膜II1の主表面に垂直な方向に対して傾斜するように延びるように形成される。
シェアードコンタクトSCTは、たとえば複数並ぶ転送トランジスタTXのうちの1つの転送トランジスタTXのドレイン領域DR(信号出力部)と、それに隣り合う他の転送トランジスタTXのドレイン領域DR(信号出力部)と、両者の間の増幅トランジスタAMIの増幅ゲート電極Ag(信号入出力部)との、合計3つの領域の上面に達するように、形成される。言い換えれば、信号出力部は、たとえば互いに隣り合う2つの転送トランジスタTXのそれぞれに含まれるフローティングディフュージョン領域FD(電荷の蓄積容量領域)であり、信号入出力部は、上記2つのフローティングディフュージョン領域FDの間に形成された他のトランジスタとしての1つの増幅トランジスタAMIの増幅ゲート電極Agである。
一例として、図12(B)に示す、シェアードコンタクトSCTの短辺側の断面における幅の最大値(図12(B)の最上部における左右方向の幅W1)はたとえば0.2μm程度であり、シェアードコンタクトSCTの(図12(B)の上下方向の)深さは約1μmである。このため当該シェアードコンタクトSCTのアスペクト比は約5である。またシェアードコンタクトSCTの断面における幅の最小値(図12(B)の最下部における左右方向の幅W2)はたとえば0.17μm程度である。
なお、上記の短辺側の幅W1(W2)のたとえば2/3程度の厚みの導電膜CFがシェアードビアSVAの内部の側壁上に供給できれば、あとは図12(B)の左右双方の側壁側から中央側へ向けて当該導電膜CFが広がる。このため、図12(A)の左右方向に示すシェアードコンタクトSCTの長辺側の断面の寸法がたとえ非常に大きくても、シェアードビアSVA内を導電膜CFで完全に充填してシェアードコンタクトSCTを形成することができる。
図13(A)、(B)を参照して、層間絶縁膜II1上にたとえばアルミニウムからなる薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチング技術により、たとえばアルミニウムからなる配線M1が形成される。配線M1は、たとえば図13(A)に示す領域においては、コンタクトCTの上面上を覆い、かつシェアードコンタクトSCTの上面上にて開口を有するように、形成される。
図14(A)、(B)を参照して、層間絶縁膜II1、配線M1上に、層間絶縁膜II2が形成され、その上面がCMPにより平坦となるように研磨された後、所望の領域(配線M1上)にスルーホールが形成される。層間絶縁膜II2およびスルーホールは、上記の層間絶縁膜II1およびビアVA(シェアードビアSVA)と同様の手順により形成される。層間絶縁膜II1と配線M1とはエッチング選択比が互いに異なるため、上方から下方へ向かう層間絶縁膜II1のエッチングは、配線M1に達したところで終了させることが容易となる。
上記スルーホールの内部にたとえばタングステンよりなる導電層が充填され、これによりコンタクトCTが形成される。この後、層間絶縁膜II2上(特に層間絶縁膜II2内のコンタクトCT上)にたとえばアルミニウムからなる配線M2のパターンが形成される。配線M2は配線M1と同様の手順により形成される。さらに上記と同様に、層間絶縁膜II2、配線M2上に層間絶縁膜II3が形成され、その上面がCMPにより平坦となるように研磨された後、層間絶縁膜II3にも図示されないがコンタクトCTが形成される。層間絶縁膜II3上には上記と同様にたとえばアルミニウムからなる配線M3のパターンが形成される。
図15(A)、(B)を参照して、配線M3を覆うように層間絶縁膜II3上に層間絶縁膜II4が形成される。この層間絶縁膜II4の上面がたとえばCMPにより平坦化される。この後、層間絶縁膜II4上に、たとえばCVD法によりシリコン窒化膜が堆積される。このシリコン窒化膜がパッシベーション膜PAFとなる。
図5(A)、(B)を参照して、最後に特にフォトダイオードPDの真上に集光レンズLNSを設置することにより、図3に示す画素部を有する半導体装置としての複数のイメージセンサが形成される。
次に、図16および図17の比較例を参照しながら、本実施の形態の作用効果を説明する。
図16および図17(A)、(B)を参照して、比較例の画素部においては、平面視において、4つの転送トランジスタTXと、1つずつの増幅トランジスタAMI、リセットトランジスタRSTおよび選択トランジスタSELが、図3と同様に配置されている。このため図16において4つ並ぶうちの左上(右上)の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの左下(右下)の転送トランジスタTXの領域FDと、リセット活性領域Raの一部は、図の上下方向に一直線状に並んでいる。
ただし比較例においては、これらの端子の表面上から上方に、個々にコンタクトCTが延びており、これらのコンタクトCTが、これらの上方(上層)を図の上下方向に長く延びる配線M1と電気的に接続されている。言い換えれば、配線M1はそこから層間絶縁膜II1内を下方に延び、上記の領域FDと増幅ゲート電極Agと、他の領域FDとリセット活性領域Raに達するコンタクトCTにより、上記の領域FDなどと電気的に接続されている。図16の平面視における4つ並ぶうちの右上の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの右下の転送トランジスタTXの領域FDと、リセット活性領域Raの一部についても上記と同様にコンタクトCTによりその上方の配線M1と電気的に接続されている。
なお図16に示すように、図16の左上の転送トランジスタTXを含む図の左右方向に関する断面と、図16の左下の転送トランジスタTXを含む図の左右方向に関する断面とは、同様の態様を有している。
この場合、図17(B)に示すように、配線M1の本数が多くなる傾向にある。するとフォトダイオードPDなどの微細化が進めば、図の左右方向に関して隣り合う1対の配線M1間の距離D1,D2が短くなる。これらの1対の配線M1とその間の層間絶縁膜II2とが意図せず配線間容量を構成する。この配線間容量の大きさは、距離D1,D2が小さくなるほど大きくなる。
フォトダイオードPDから出力される電気信号は、その周囲に形成される配線間容量の大きさに応じて大きく変化する可能性がある。たとえば配線間容量が大きくなれば、フォトダイオードPDからの電気信号の出力が小さくなり、イメージセンサ全体の機能が低下する可能性がある。
また上記の距離D1,D2が短くなれば、たとえば当該半導体装置の表面上に付着した異物により、距離D1,D2を有する1対の隣り合う配線M1同士が短絡する可能性が高くなる。これにより当該半導体装置が不良品になるなど、イメージセンサの歩留りが低下する可能性がある。
そこで本実施の形態においては、半導体基板SUB上の転送トランジスタTXのうち少なくとも1つから選ばれた1つ以上のフローティングディフュージョン領域FDと、他のトランジスタ(たとえば増幅トランジスタAMI)の増幅ゲート電極Agなどの1つ以上の信号入出力部とのうち合計3つ以上が、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。具体的には、図3および図5(B)に示すように、たとえば図3の上記左上の領域FDと、増幅ゲート電極Agと、上記左下の領域FDとは、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。すなわちここでは2つのフローティングディフュージョン領域FDと1つの増幅ゲート電極Agとの合計3つが、シェアードコンタクトSCTにより互いに電気的に接続されている。シェアードコンタクトSCTは、配線M1と同一の層と、半導体基板SUBの主表面との間の、層間絶縁膜II1内と同一の層に相当する領域に形成される。
シェアードコンタクトSCTが形成された領域の真上には、基本的に(シェアードコンタクトSCTの端部を除き)配線M1が形成される必要がなくなる。配線M1は、シェアードコンタクトSCTが平面視において延びる方向に関して、シェアードコンタクトSCTの一方および他方の端部からシェアードコンタクトSCTの外側に向かう方向に(シェアードコンタクトSCTの延長線上に)延びる。
このため、シェアードコンタクトSCTの配置される領域を含む領域においては、比較例に比べて配線M1の数が1本少なくなる。このため、図5(B)に示す隣り合う1対の配線間の距離D3を、図17(B)に示す距離D1,D2に比べて大きくすることができる。このことから、本実施の形態においては配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
ところで図5(B)に示す隣り合う1対の配線M1間の距離D3は距離D1,D2に比べて大幅に大きくなるが、この1対の配線M1の間にはシェアードコンタクトSCTが配置され、シェアードコンタクトSCTと上記1対の配線M1のうち一方の配線M1との距離D4は、距離D3より短い。しかしシェアードコンタクトSCTの幅は配線M1の幅よりも小さいため、距離D4は少なくとも距離D2よりも大きくなる。このため本実施の形態においては、確実に比較例に比べて配線M1などの導電層間の距離を大きくすることができ、シェアードコンタクトSCTと配線M1との短絡を抑制する効果を奏するようにすることができる。
また本実施の形態においては、3つ以上の信号入出力部など(端子)が1つのシェアードコンタクトSCTで電気的に接続されることにより、転送トランジスタTXと増幅トランジスタAMIなどの(複数の)他のトランジスタとが電気的に接続される。これにより、たとえば2つの端子が1つのシェアードコンタクトSCTで接続される場合に比べて、1つのシェアードコンタクトSCTが端子を接続するレイアウト効率を高めることができる。このため、画素部の構成をより単純にすることができ、その結果として画素部の製造を容易にすることができる。
本実施の形態においては、1つのシェアードコンタクトSCTが、2つのフローティングディフュージョン領域FDと、それらの間の増幅ゲート電極Agとの上面を覆うように接触(接続)している。この構造はシェアードコンタクトSCTが3つ以上の端子を接続しノードNOD(図4参照)を形成する場合に最も簡単なレイアウトで製造可能である。
また本実施の形態におけるシェアードコンタクトSCTは、その側壁が、層間絶縁膜II1の上側の主表面から下側の主表面に向けて、上側の主表面に垂直な方向に対して傾斜する方向に延び、その結果、シェアードコンタクトSCTの下側に向けて主表面に沿う方向の幅が狭くなるように、形成される。このようにすれば、たとえばシェアードコンタクトSCTの幅が上側の端部から下側の端部まで一定である(円柱または角柱形状である)場合に比べて、半導体装置が動作不良を起こす可能性を低減することができ、半導体装置の信頼性を向上することができる。
シェアードコンタクトSCTが、層間絶縁膜II1の上側の主表面から下側の主表面に向けて、上側の主表面に垂直な方向に対して傾斜する方向に延びるように形成されたシェアードビアSVAを導電膜CFで充填するように形成される。このため、導電膜CFによるシェアードビアSVA内の充填が容易になる。
(実施の形態2)
図18および図19(A)、(B)を参照して、本実施の形態の半導体装置においても、実施の形態1と同様に、画素部には、平面視において4つの転送トランジスタTXと、1つずつの増幅トランジスタAMI、リセットトランジスタRSTおよび選択トランジスタSELが、図3と同様に配置されている。また図18において4つ並ぶうちの左上(右上)の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの左下(右下)の転送トランジスタTXの領域FDと、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。上記左上(右上)の領域FDと、リセット活性領域Raと、上記左下(右下)の領域FDとは、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。
図18および図19(A)、(B)を参照して、本実施の形態の半導体装置においても、実施の形態1と同様に、画素部には、平面視において4つの転送トランジスタTXと、1つずつの増幅トランジスタAMI、リセットトランジスタRSTおよび選択トランジスタSELが、図3と同様に配置されている。また図18において4つ並ぶうちの左上(右上)の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの左下(右下)の転送トランジスタTXの領域FDと、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。上記左上(右上)の領域FDと、リセット活性領域Raと、上記左下(右下)の領域FDとは、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。
図18および図19(A)においても図3および図5(A)と同様に、個々に示す構成が繰り返し、たとえば行列状に配置された構成を有している。このため、図18におけるシェアードコンタクトSCTの最上部は、その上方にある図示されない次の図18に示す構成のシェアードコンタクトSCTの最下部につながって1つになっている。このため図18に示す上側の領域FDと、(その上側にある図示されない画素部の単位の)下側のFDと、両者の間に配置されたリセット活性領域Raとの3つの端子(信号出力部および信号入出力部)が、1つのシェアードコンタクトSCTにより電気的に接続されている。
したがって本実施の形態においては、互いに隣り合う2つの転送トランジスタTXのドレイン領域DR(信号出力部)と、それらの間の他のトランジスタに相当するリセットトランジスタRSTの活性領域Ra(信号入出力部)との、合計3つの領域の上面が、シェアードコンタクトSCTにより接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、図20の比較例を参照しながら、本実施の形態の作用効果を説明する。
図20を参照して、比較例においては、図16の上下方向に長く延びる配線M1とその下方のたとえばリセットトランジスタRSTとの電気的な接続は、配線M1から下方の半導体装置の領域FDなどの端子の表面に達するように延びる個々のコンタクトCTによりなされている。この場合、図20の左右方向に関して互いに隣り合う1対の配線M1間の距離D5が短くなり、配線間容量が大きくなったり、互いに隣り合う1対の配線M1同士が短絡したりする可能性がある。
図20を参照して、比較例においては、図16の上下方向に長く延びる配線M1とその下方のたとえばリセットトランジスタRSTとの電気的な接続は、配線M1から下方の半導体装置の領域FDなどの端子の表面に達するように延びる個々のコンタクトCTによりなされている。この場合、図20の左右方向に関して互いに隣り合う1対の配線M1間の距離D5が短くなり、配線間容量が大きくなったり、互いに隣り合う1対の配線M1同士が短絡したりする可能性がある。
そこで本実施の形態のようにシェアードコンタクトSCTを用いれば、実施の形態1と同様に、シェアードコンタクトSCTが形成された領域の真上には基本的に配線M1が形成される必要がなくなる。つまり比較例に比べて配線M1の数が1本少なくなるため、シェアードコンタクトSCTの配置される領域を含む領域において隣り合う1対の配線間の距離D6(図19(B)参照)を上記の距離D5に比べて大きくすることができる。このことから、本実施の形態においては配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
(実施の形態3)
図21および図22を参照して、本実施の形態の半導体装置においても、実施の形態1と同様に、画素部には、平面視において4つの転送トランジスタTXと、1つずつの増幅トランジスタAMI、リセットトランジスタRSTおよび選択トランジスタSELが、図3と同様に配置されている。また図21において4つ並ぶうちの左上(右上)の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの左下(右下)の転送トランジスタTXの領域FDと、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。上記左上(右上)の領域FDと、増幅ゲート電極Agと、リセット活性領域Raの一部とは、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。
図21および図22を参照して、本実施の形態の半導体装置においても、実施の形態1と同様に、画素部には、平面視において4つの転送トランジスタTXと、1つずつの増幅トランジスタAMI、リセットトランジスタRSTおよび選択トランジスタSELが、図3と同様に配置されている。また図21において4つ並ぶうちの左上(右上)の転送トランジスタTXの領域FDと、増幅ゲート電極Agと、4つ並ぶうちの左下(右下)の転送トランジスタTXの領域FDと、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。上記左上(右上)の領域FDと、増幅ゲート電極Agと、リセット活性領域Raの一部とは、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。
図21および図22においても図3および図5(A)と同様に、個々に示す構成が繰り返し、たとえば行列状に配置された構成を有している。このため、図21におけるシェアードコンタクトSCTの最上部は、その上方にある図示されない次の図18に示す構成のシェアードコンタクトSCTの最下部につながって1つになっている。このため図21に示す増幅ゲート電極Agと、上側の領域FDと、(その上側にある図示されない画素部の単位の)下側に配置されたリセット活性領域Raとの3つの端子(信号出力部および信号入出力部)が、1つのシェアードコンタクトSCTにより電気的に接続されている。
したがって本実施の形態においては、他のトランジスタに相当する増幅トランジスタAMIの増幅ゲート電極AgおよびリセットトランジスタRSTのリセット活性領域Ra(信号入出力部)と、それらの間の1つの転送トランジスタTXのドレイン領域DR(信号入力部)との、合計3つの領域の上面が、シェアードコンタクトSCTにより接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
図21の左上の転送トランジスタTXを含むVB−VB線に沿う部分の断面図は、図5(B)に示す態様と同様となる。図21のVB−VB線に沿う部分においてはシェアードコンタクトSCTが存在し、シェアードコンタクトSCTの真上には配線M1が配置される必要がない。つまり比較例に比べて配線M1の数が1本少なくなるため、図21の左右方向に関して互いに隣り合う1対の配線M1間の距離D3(図5(B)参照)を、たとえば図17(B)の比較例においてその左右方向に関して互いに隣り合う1対の配線M1間の距離D1,D2よりも大きくすることができる。
図21の左上の転送トランジスタTXを含むVB−VB線に沿う部分の断面図は、図5(B)に示す態様と同様となる。図21のVB−VB線に沿う部分においてはシェアードコンタクトSCTが存在し、シェアードコンタクトSCTの真上には配線M1が配置される必要がない。つまり比較例に比べて配線M1の数が1本少なくなるため、図21の左右方向に関して互いに隣り合う1対の配線M1間の距離D3(図5(B)参照)を、たとえば図17(B)の比較例においてその左右方向に関して互いに隣り合う1対の配線M1間の距離D1,D2よりも大きくすることができる。
したがって本実施の形態においても、他の実施の形態と同様に、配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
(実施の形態4)
図23および図24(A)、(B)を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
図23および図24(A)、(B)を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
本実施の形態においては、図23の増幅ゲート電極Agと、リセット活性領域Raの一部と、増幅ゲート電極Agおよびリセット活性領域Raの間に挟まれた図23において4つ並ぶうちの左下の領域FDとは、図の上下方向に一直線状に並んでいる。そして上記増幅ゲート電極Agと、リセット活性領域Raの一部と、それらの間の左下の領域FDとは、接続層としての1つのシェアードコンタクトSCTにより互いに電気的に接続されている。
したがって本実施の形態においては、他のトランジスタに相当する増幅トランジスタAMIの増幅ゲート電極AgおよびリセットトランジスタRSTのリセット活性領域Ra(信号入出力部)と、それらの間の1つの転送トランジスタTXのドレイン領域DR(信号入力部)との、合計3つの領域の上面が、シェアードコンタクトSCTにより接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、図25の比較例を参照しながら、本実施の形態の作用効果を説明する。
図25を参照して、比較例においては、配線M1とその下方のたとえば増幅ゲート電極Agとの電気的な接続は、配線M1から下方の半導体装置の領域FDなどの端子の表面に達するように延びる個々のコンタクトCTによりなされている。この場合、図25の左右方向に関して互いに隣り合う1対の配線M1間の距離D7が短くなり、配線間容量が大きくなったり、互いに隣り合う1対の配線M1同士が短絡したりする可能性がある。
図25を参照して、比較例においては、配線M1とその下方のたとえば増幅ゲート電極Agとの電気的な接続は、配線M1から下方の半導体装置の領域FDなどの端子の表面に達するように延びる個々のコンタクトCTによりなされている。この場合、図25の左右方向に関して互いに隣り合う1対の配線M1間の距離D7が短くなり、配線間容量が大きくなったり、互いに隣り合う1対の配線M1同士が短絡したりする可能性がある。
そこで本実施の形態のようにシェアードコンタクトSCTを用いれば、実施の形態1と同様に、シェアードコンタクトSCTが形成された領域の真上には配線M1が形成される必要がなくなる。つまり比較例に比べて配線M1の数が1本少なくなるため、シェアードコンタクトSCTの配置される領域を含む領域において隣り合う1対の配線間の距離D8(図24(B)参照)を上記の距離D7に比べて大きくすることができる。このことから、本実施の形態においては配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
(実施の形態5)
図26および図27を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
図26および図27を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
本実施の形態においては、図26において4つ並ぶうちの左上(右上)の領域FDと、増幅トランジスタAMIの増幅ゲート電極Agと、4つ並ぶうちの左下(右下)の領域FDと、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。そして上記左上(右上)の領域FDと、増幅ゲート電極Agと、左下(右下)の領域FDと、リセット活性領域Raとの4つの端子(信号出力部および信号入出力部)が、接続層としての1つのシェアードコンタクトSCTにより互いに電気的に接続されている。
このようにシェアードコンタクトSCTは、信号出力部と信号入出力部とのうち合計4つ以上を接続してもよい。配線M1はシェアードコンタクトSCTの真上には基本的には配置されない。シェアードコンタクトSCTの端部のみにこれと電気的に接続するための配線M1が接続され、配線M1はシェアードコンタクトSCTの延長線上を延びている。
なお、これ以外の本実施の形態の構成は、実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、上記の他の実施の形態と同様に、シェアードコンタクトSCTが配置されることにより、互いに隣り合う1対の配線M1の間の距離を大きくすることができる。これにより、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数を増やすことにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
本実施の形態においても、上記の他の実施の形態と同様に、シェアードコンタクトSCTが配置されることにより、互いに隣り合う1対の配線M1の間の距離を大きくすることができる。これにより、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数を増やすことにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
(実施の形態6)
図28および図29を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
図28および図29を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
本実施の形態においても、実施の形態5と同様に、左上(右上)の領域FDと、増幅ゲート電極Agと、左下(右下)の領域FDと、リセット活性領域Raの一部とは、接続層としての1つのシェアードコンタクトSCTにより互いに電気的に接続されている。また本実施の形態の画素部は、図28および図29に示す構成が繰り返し、たとえば行列状に配置された構成を有している。そしてシェアードコンタクトSCTは、図28および図29に示す領域を延長した(図28および図29に示されない)領域から、図28および図29に示す領域まで延びている。
言い換えれば本実施の形態においては、図28および図29に示されない領域を含めて行列状に繰り返し配置される構成中に含まれる、図28および図29に示すシェアードコンタクトSCTの延長線上に配置される、領域FD、増幅ゲート電極Agおよびリセット活性領域Raと接続されるように、これらの端子を(すべて)覆うように、1つのシェアードコンタクトSCTが形成されている。さらに言い換えれば、本実施の形態においては、1つのシェアードコンタクトSCTが、実施の形態5のシェアードコンタクトSCTよりもさらに多くの(5つ以上の)端子を接続するように配置されている。このためシェアードコンタクトSCTの端部には配線M1が接続されていなくてもよい。
なお、これ以外の本実施の形態の構成は、実施の形態5の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、上記の他の実施の形態と同様に、シェアードコンタクトSCTが配置されることにより、互いに隣り合う1対の配線M1の間の距離を大きくすることにより、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数が実施の形態5よりもさらに増え、シェアードコンタクトSCTはその平面視における一直線に延びる領域と重なる領域に配置される領域FDなどの端子のすべてと接続することも可能となる。これにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
本実施の形態においても、上記の他の実施の形態と同様に、シェアードコンタクトSCTが配置されることにより、互いに隣り合う1対の配線M1の間の距離を大きくすることにより、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数が実施の形態5よりもさらに増え、シェアードコンタクトSCTはその平面視における一直線に延びる領域と重なる領域に配置される領域FDなどの端子のすべてと接続することも可能となる。これにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
(実施の形態7)
まず本実施の形態の画素部の構成について、図30〜図31を用いて説明する。なお以下の説明を簡略にする観点から、図31(B)においては配線M1より上方の各層の図示が、図31(C)においては層間絶縁膜II1より上方の各層の図示が、それぞれ省略されている。
まず本実施の形態の画素部の構成について、図30〜図31を用いて説明する。なお以下の説明を簡略にする観点から、図31(B)においては配線M1より上方の各層の図示が、図31(C)においては層間絶縁膜II1より上方の各層の図示が、それぞれ省略されている。
図30〜図31を参照して、本実施の形態においても上記の他の実施の形態と同様に、一例として、転送トランジスタTXが4つ、増幅トランジスタAMIとリセットトランジスタRSTと選択トランジスタSELとが1つずつ、半導体基板SUBの主表面に配置されている。半導体基板SUBの主表面には図30に示す配置が複数、たとえば行列状に繰り返されるように形成されており、転送トランジスタTXは、図30に示す領域において、図の上下方向に2列、図の左右方向に2列、合計4つ、並べられている。
これらの4つの転送トランジスタTXはそれぞれ、フォトダイオードPDと、転送ゲート電極Tgと、フローティングディフュージョン領域FDとを有している。ただし本実施の形態においては、たとえば図30の左上のフォトダイオードPDと、左下のフォトダイオードPDとは、いずれも同一の活性領域AR内に配置されている。このためこれらはたとえば図31(C)に示すような断面態様を有している。同様に、図30の右上のフォトダイオードPDと右下のフォトダイオードPDとについても同一の活性領域AR内に配置されている。言い換えればフォトダイオードPDは、半導体基板SUB内に間隔をあけて形成された複数の活性領域ARのそれぞれの内部に、互いに間隔をあけて2つずつ配置されている。この点において本実施の形態は、1つの活性領域AR内に1つのフォトダイオードPDのみが形成された実施の形態1〜6とは構成が異なっている。
図30中に施された点線の境界線BDRにより、半導体基板SUBの表面は複数の行列状に並ぶ画素領域に区分されていると考えることもできる。このようにして区分された画素領域ごとに1つの活性領域ARが形成されており、当該活性領域AR内には互いに間隔をあけて(図中では上下方向に間隔をあけて)2つのフォトダイオードPDが配置されている。この2つのフォトダイオードPDのそれぞれは、転送ゲート電極Tgおよびフローティングディフュージョン領域FDと併せて1つの転送トランジスタTXを構成している。
また、たとえば図30の左上のフォトダイオードPDを含む転送トランジスタTXに含まれる電荷の蓄積容量領域であるフローティングディフュージョン領域FD1と、図30の右上のフォトダイオードPDを含む転送トランジスタTXに含まれる電荷の蓄積容量領域であるフローティングディフュージョン領域FD2とが、部分的に重なっている。つまりたとえば図31(B)に示すように、左側の転送トランジスタTXを構成する活性領域ARと、右側の転送トランジスタTXを構成する活性領域ARとが、少なくとも部分的に重なりあった態様となっている。
なお当該領域FD1と領域FD2とは平面視において全体が(完全に)重なり合った態様となっていてもよい。あるいはたとえば実施の形態1〜6と同様に、本実施の形態においても(1つの活性領域AR内に2つのフォトダイオードPDが配置されるものの)、個々の領域FDが互いに重なり合うことなくすべて転送ゲート電極Tgに対して同じ側(たとえば図30の右側)に配置される構成であってもよい。
このように、1つの活性領域AR内に配置される2つのフォトダイオードPDが並ぶ方向(図30の上下方向)に対して交差する方向(図30の左右方向)に関して隣り合う1対の転送トランジスタTXのそれぞれのフローティングディフュージョン領域FD1,FD2が少なくとも部分的に重なっている。このフローティングディフュージョン領域FD1,FD2はこれらを含む2つの(図30の左右方向に並ぶ)転送トランジスタTXのそれぞれにより共用される。
ここで共用とは、単一の画素領域内の2つの転送トランジスタTXの双方からの電気信号がたとえば同一の増幅トランジスタAMIに送られ、その同一(単一)の増幅トランジスタAMIが当該電気信号を受けて増幅する処理を行なうことを意味する。言い換えれば単一の画素領域内の2つの転送トランジスタTXの双方が、当該単一の増幅トランジスタAMIを共有している。
図30において4つ並ぶうちの左上の転送トランジスタTXの領域FD1と右上の転送トランジスタTXの領域FD2とが重なった領域と、増幅ゲート電極Agと、4つ並ぶうちの左下の転送トランジスタTXの領域FD1と右下の転送トランジスタTXの領域FD2とが重なった領域と、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。そして上記の互いに部分的に重なった領域FD1と、領域FD2と、増幅ゲート電極Agとは、シェアードコンタクトSCTにより互いに電気的に接続されている。
同様に、たとえば図30の左下のフォトダイオードPDを含む転送トランジスタTXに含まれるフローティングディフュージョン領域FD1と、図30の右下のフォトダイオードPDを含む転送トランジスタTXに含まれるフローティングディフュージョン領域FD2とが、部分的に重なっている。これらの領域FD1,FD2はこれらを含む2つの(図30の左右方向に並ぶ)転送トランジスタTXのそれぞれにより共用される。図30の左下の転送トランジスタTXの領域FD1と右下の転送トランジスタTXの領域FD2とが重なった領域と、増幅ゲート電極Agとは、シェアードコンタクトSCTにより互いに電気的に接続されている。
したがって本実施の形態においては、図30において互いに少なくとも部分的に重なる領域FD1および領域FD2(信号出力部)と、これらに隣り合うように配置された増幅ゲート電極Ag(信号入出力部)の一部との、合計3つの領域の上面が、シェアードコンタクトSCTにより接続されている。たとえば図31(A)に示すように、このシェアードコンタクトSCTは配線M1およびコンタクトCTを介在して、他のトランジスタであるたとえばリセット活性領域Raと、電気的に接続されている。図30および図31(B)に示すように、このシェアードコンタクトSCTと直接接続される配線M1の他にも、図30の上下方向に延びるように、上記配線M1と同一の層としての配線M1が適宜配置されている。
なお上記の構成を容易に可能とするために、図30においては、転送ゲート電極Tgは平面視において図の上下方向に延在しているのに対し、他のトランジスタ(増幅トランジスタAMI、リセットトランジスタRSTおよび選択トランジスタSEL)のゲート電極Ag,Rg,Sgは平面視において図の左右方向に延在している。このように転送トランジスタTXのゲート電極と他のトランジスタとのゲート電極は互いに交差する方向に延びていてもよいが、実施の形態1〜6のように転送トランジスタTXのゲート電極と他のトランジスタのゲート電極とは互いにほぼ平行な方向に延びていてもよい。
なお、これ以外の本実施の形態の構成は、実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、図32〜図39を用いて、本実施の形態の半導体装置の、特に上記の画素部の形成方法について説明する。
図32(A)、(B)、(C)を参照して、図6(A)、(B)と同様の手順により、半導体基板SUBが準備され、その一方たとえば上側の主表面S1に、図6と同様に各トランジスタが形成される領域を分けるための分離絶縁膜SPTが形成される。
図33(A)、(B)、(C)を参照して、図7(A)、(B)と同様の手順により、半導体基板SUB内には複数のウェル領域WLが、互いに間隔をあけて形成される。図33(B)に示すように、後に形成されるフローティングディフュージョン領域FD1と領域FD2とが重なる領域において、ウェル領域WLが重なるように形成されてもよい。このウェル領域WLは、後に形成される複数の活性領域ARなどを構成する土台としての機能を有する領域である。
図34(A)、(B)、(C)を参照して、図8(A)、(B)と同様の手順により、各種ゲート電極およびこれの下面に接するゲート絶縁膜GIが形成され、かつ表面p型領域SPRとn型領域NRとを含むフォトダイオードPDが形成される。このとき、特に図34(C)に示すように、1つの(活性領域ARを形成するための)ウェル領域WLの内部に2つのフォトダイオードPDが互いに間隔をあけて形成される。なお以降の工程の説明では図34(C)に示す領域の図示が省略される。
図35(A)、(B)を参照して、図9(A)、(B)と同様の手順により、各トランジスタのソース領域SRおよびドレイン領域DRが形成され、転送トランジスタTXが形成される領域のドレイン領域DRはフォトダイオードPDのフローティングディフュージョン領域FD1,FD2として形成される。これにより各種トランジスタが完成する。
図36(A)、(B)を参照して、図10(A)、(B)と同様の手順により、形成された各種トランジスタを覆うように、シリコン酸化膜からなる層間絶縁膜II1が形成され、そこにビアVAおよびシェアードビアSVAが形成される。なお以降の工程の説明では図36(B)に示す領域の図示が省略される。
図37〜図39を参照して、図11〜図13と同様の手順により、シェアードビアSVAなどに導電膜CFが充填され、これによりコンタクトCTおよびシェアードコンタクトSCTが形成される。層間絶縁膜II1上にはたとえばアルミニウムからなる配線M1のパターンが、シェアードコンタクトSCTの上面上にて開口を有するように、形成される。
図31(A)を参照して、以降、図14〜図15と同様の処理がなされることにより、層間絶縁膜II2〜II4、配線M2〜M3などが形成されることにより、図30に示す画素部を有する半導体装置としての複数のイメージセンサが形成される。
次に、図40および図41の比較例を参照しながら、本実施の形態の作用効果を説明する。
図40および図41(A)、(B)を参照して、比較例の画素部においては、基本的に本実施の形態と同様の構成を有している。このため図40において4つ並ぶうちの左上の転送トランジスタTXの領域FD1と右上の転送トランジスタTXの領域FD2とが重なった領域と、増幅ゲート電極Agと、4つ並ぶうちの左下の転送トランジスタTXの領域FD1と右下の転送トランジスタTXの領域FD2とが重なった領域と、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。
ただし比較例においては、これらの端子の表面上から上方に、個々にコンタクトCTが延びており、これらのコンタクトCTが、これらの上方(上層)を図の上下方向に延びる配線M1と電気的に接続されている。言い換えれば、配線M1はそこから層間絶縁膜II1内を下方に延びる複数のコンタクトCTにより、上記の領域FDなどと電気的に接続されている。この態様は、たとえば図16の比較例と同様である。
この場合、図41(B)に示すように、特にフォトダイオードPDなどの微細化が進めば、図の左右方向に関して隣り合う1対の配線M1間の距離D9が短くなる。これらの1対の配線M1とその間の層間絶縁膜II2とが意図せず配線間容量を構成する。
そこで本実施の形態においては、互いに少なくとも部分的に重なり合う2つのフローティングディフュージョン領域FD1,FD2と、それに隣り合う増幅ゲート電極Agとの合計3つの領域が、接続層としてのシェアードコンタクトSCTにより互いに電気的に接続されている。
シェアードコンタクトSCTの真上には基本的に配線M1が形成される必要がない。このため、シェアードコンタクトSCTの存在により、図31(B)に示すように、比較例に比べて配線M1の数が1本少なくなることから、図の左右方向に関して隣り合う1対の配線M1間の距離D10を、比較例での当該距離D9よりも大きくすることができる。したがって本実施の形態においても他の実施の形態と同様に、配線間容量の増加および配線間の短絡を抑制し、かつ配線のレイアウト自由度を向上させることができる。この作用効果は、1つの活性領域AR内に1つのみのフォトダイオードPDが配置された構成においても、1つの活性領域AR内に2つのフォトダイオードPDが配置された構成においても、同様であるといえる。
なお図30に示すように、2つの転送トランジスタTXのそれぞれのフローティングディフュージョン領域FD1,FD2が(部分的に)重なっていることにより、半導体基板SUBの主表面上を転送トランジスタTXが占める面積を小さくすることができ、半導体装置のレイアウトをより縮小させることができる。このため、半導体装置をより微細化することが可能となる。
(実施の形態8)
図42および図43を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については実施の形態7の画素部と同様である。
図42および図43を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については実施の形態7の画素部と同様である。
本実施の形態においても、4つ並ぶうちの左上の転送トランジスタTXの領域FD1と右上の転送トランジスタTXの領域FD2とが重なった領域と、増幅ゲート電極Agと、4つ並ぶうちの左下の転送トランジスタTXの領域FD1と右下の転送トランジスタTXの領域FD2とが重なった領域と、リセット活性領域Raの一部とは、図の上下方向に一直線状に並んでいる。
そして上記の互いに部分的に重なった領域FD1と、領域FD2と、増幅ゲート電極Agと、さらに他の互いに部分的に重なった領域FD1と、領域FD2との合計5つの領域の上面が、シェアードコンタクトSCTにより互いに電気的に接続されている。つまりここでは図42に示す4つの転送トランジスタTXすべてのフローティングディフュージョン領域FDと、互いに間隔をあけて2つ形成された領域FD1,FD2が重なった構成の間に配置される増幅ゲート電極Agとがすべて1つのシェアードコンタクトSCTに覆われるように接続されている。このシェアードコンタクトSCTは、配線M1およびコンタクトCTを介在して、たとえばリセット活性領域Raと電気的に接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態7の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、シェアードコンタクトSCTが配置されることにより、実施の形態7と同様に、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数を実施の形態7よりも増やすことにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
本実施の形態においても、シェアードコンタクトSCTが配置されることにより、実施の形態7と同様に、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数を実施の形態7よりも増やすことにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
(実施の形態9)
図44および図45を参照して、本実施の形態においては、実施の形態8のシェアードコンタクトSCTがさらに、リセット活性領域Raをも電気的に接続するように配置されている。すなわち図44に示す4つの転送トランジスタTXのそれぞれのフローティングディフュージョン領域FD1,FD2と、これらの間に配置された増幅ゲート電極Agと、これらの外側に配置されたリセット活性領域Raとの合計6つの領域の上面が、シェアードコンタクトSCTにより互いに電気的に接続されている。
図44および図45を参照して、本実施の形態においては、実施の形態8のシェアードコンタクトSCTがさらに、リセット活性領域Raをも電気的に接続するように配置されている。すなわち図44に示す4つの転送トランジスタTXのそれぞれのフローティングディフュージョン領域FD1,FD2と、これらの間に配置された増幅ゲート電極Agと、これらの外側に配置されたリセット活性領域Raとの合計6つの領域の上面が、シェアードコンタクトSCTにより互いに電気的に接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態8の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、シェアードコンタクトSCTが配置されることにより、実施の形態7,8と同様に、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数を実施の形態8よりもさらに増やすことにより、各トランジスタのレイアウト効率をいっそう高めることができ、画素部の構成をより単純にすることができる。
本実施の形態においても、シェアードコンタクトSCTが配置されることにより、実施の形態7,8と同様に、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また1つのシェアードコンタクトSCTが接続する端子の数を実施の形態8よりもさらに増やすことにより、各トランジスタのレイアウト効率をいっそう高めることができ、画素部の構成をより単純にすることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
Aa 増幅活性領域、Ag 増幅ゲート電極、CF 導電膜、DLR ダイシングライン領域、DR ドレイン領域、FD,FD1,FD2 フローティングディフュージョン領域、GI ゲート絶縁膜、II1,II2,II3,II4 層間絶縁膜、IMC チップ領域、LNS 集光レンズ、M1,M2,M3 配線、NOD ノード、NR n型領域、PAF パッシベーション膜、PD フォトダイオード、Ra リセット活性領域、Rg リセットゲート電極、S1 主表面、Sa 選択活性領域、SCT シェアードコンタクト、SCW 半導体ウェハ、Sg 選択ゲート電極、SPR 表面p型領域、SPT 分離絶縁膜、SR ソース領域、SUB 半導体基板、SVA シェアードビア、SW 側壁絶縁膜、TX 転送トランジスタ、VA ビア、WL ウェル領域。
Claims (10)
- 主表面を有する半導体基板と、
前記半導体基板内に形成された光電変換素子および信号出力部を含むように前記主表面に形成された複数の転送トランジスタと、
前記転送トランジスタに電気的に接続されるように前記主表面に形成され、1つ以上の信号入出力部を含む複数の他のトランジスタとを備え、
前記複数の転送トランジスタおよび前記複数の他のトランジスタを覆うように層間絶縁膜が形成され、
前記複数の転送トランジスタの1つ以上の前記信号出力部と、前記複数の他のトランジスタの1つ以上の前記信号入出力部とのうち合計3つ以上が、前記層間絶縁膜に形成された溝の内部に充填された導電体を含む接続層により接続される、半導体装置。 - 前記信号出力部は、複数の転送トランジスタのうち2つの互いに隣り合う前記転送トランジスタのそれぞれに含まれる電荷の蓄積容量領域であり、
前記信号入出力部は、前記2つの電荷の蓄積容量領域の間に配置された、前記他のトランジスタとしての1つの増幅トランジスタのゲート電極である、請求項1に記載の半導体装置。 - 前記光電変換素子は、前記半導体基板内に形成された複数の活性領域のそれぞれの内部に互いに間隔をあけて2つずつ配置されている、請求項1に記載の半導体装置。
- 前記信号出力部は、複数の前記転送トランジスタのうち2つの互いに隣り合う前記転送トランジスタのそれぞれに含まれ、互いに少なくとも部分的に重なっている1対の電荷の蓄積容量領域であり、
前記信号入出力部は、前記1対の電荷の蓄積容量領域に隣り合うように配置された、前記他のトランジスタとしての1つの増幅トランジスタのゲート電極である、請求項3に記載の半導体装置。 - 前記接続層の側壁は、前記層間絶縁膜の一方の主表面から前記一方の主表面に対向する他方の主表面に向かう、前記一方の主表面に垂直な方向に対して傾斜するように延びる、請求項1に記載の半導体装置。
- 主表面を有する半導体基板を準備する工程と、
前記半導体基板内に形成された光電変換素子および信号出力部を含むように、前記主表面に複数の転送トランジスタを形成する工程と、
前記転送トランジスタに電気的に接続されるように、前記主表面に、1つ以上の信号入出力部を含む複数の他のトランジスタを形成する工程と、
前記複数の転送トランジスタおよび前記複数の他のトランジスタを覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の一方の主表面から前記一方の主表面に対向する他方の主表面に達するように形成された溝の内部を導電体で充填することにより接続層を形成する工程とを備え、
前記接続層を形成する工程においては、前記接続層は、前記複数の転送トランジスタの1つ以上の前記信号出力部と、前記複数の他のトランジスタの1つ以上の前記信号入出力部とのうち合計3つ以上の上面に接するように形成される、半導体装置の製造方法。 - 前記信号出力部は、複数の転送トランジスタのうち2つの互いに隣り合う前記転送トランジスタのそれぞれに含まれる電荷の蓄積容量領域であり、
前記信号入出力部は、前記2つの電荷の蓄積容量領域の間に形成された、前記他のトランジスタとしての1つの増幅トランジスタのゲート電極である、請求項6に記載の半導体装置の製造方法。 - 前記複数の転送トランジスタを形成する工程は、前記半導体基板内に複数の活性領域を形成する工程と、前記複数の活性領域のそれぞれの内部に互いに間隔をあけて2つずつの前記光電変換素子を形成する工程とを含む、請求項6に記載の半導体装置の製造方法。
- 前記信号出力部は、複数の前記転送トランジスタのうち2つの互いに隣り合う前記転送トランジスタのそれぞれに含まれ、互いに少なくとも部分的に重なっている1対の電荷の蓄積容量領域であり、
前記信号入出力部は、前記1対の電荷の蓄積容量領域に隣り合うように形成された、前記他のトランジスタとしての1つの増幅トランジスタのゲート電極である、請求項8に記載の半導体装置の製造方法。 - 前記接続層の側壁は、前記層間絶縁膜の一方の主表面から前記一方の主表面に対向する他方の主表面に向かう、前記一方の主表面に垂直な方向に対して傾斜するように延びるように形成される、請求項6に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141369A JP2016018919A (ja) | 2014-07-09 | 2014-07-09 | 半導体装置およびその製造方法 |
US14/747,065 US9887233B2 (en) | 2014-07-09 | 2015-06-23 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141369A JP2016018919A (ja) | 2014-07-09 | 2014-07-09 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016018919A true JP2016018919A (ja) | 2016-02-01 |
Family
ID=55068194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014141369A Pending JP2016018919A (ja) | 2014-07-09 | 2014-07-09 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9887233B2 (ja) |
JP (1) | JP2016018919A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10811455B2 (en) | 2017-09-29 | 2020-10-20 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
WO2024075405A1 (ja) * | 2022-10-04 | 2024-04-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6435526B2 (ja) * | 2015-08-05 | 2018-12-12 | パナソニックIpマネジメント株式会社 | イヤホン |
JP2017085065A (ja) * | 2015-10-30 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US11152404B2 (en) * | 2019-12-20 | 2021-10-19 | Omnivision Technologies, Inc. | Tunnel contact for a pixel cell in an imaging system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5132102B2 (ja) | 2006-08-01 | 2013-01-30 | キヤノン株式会社 | 光電変換装置および光電変換装置を用いた撮像システム |
JP5110831B2 (ja) | 2006-08-31 | 2012-12-26 | キヤノン株式会社 | 光電変換装置及び撮像システム |
JP2010206173A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
-
2014
- 2014-07-09 JP JP2014141369A patent/JP2016018919A/ja active Pending
-
2015
- 2015-06-23 US US14/747,065 patent/US9887233B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10811455B2 (en) | 2017-09-29 | 2020-10-20 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
US11552121B2 (en) | 2017-09-29 | 2023-01-10 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
WO2024075405A1 (ja) * | 2022-10-04 | 2024-04-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US9887233B2 (en) | 2018-02-06 |
US20160013239A1 (en) | 2016-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9087760B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
JP5606961B2 (ja) | 半導体装置 | |
JP5696081B2 (ja) | 固体撮像装置 | |
JP2019004001A (ja) | 固体撮像素子およびその製造方法 | |
US9887233B2 (en) | Semiconductor device and manufacturing method therefor | |
US10192910B2 (en) | Image sensor | |
KR20060068479A (ko) | 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법 | |
KR20170135309A (ko) | 3층 적층 이미지 센서 | |
JP2013149742A5 (ja) | ||
CN110571230A (zh) | 图像传感器 | |
JP6362694B2 (ja) | 半導体装置 | |
KR102506885B1 (ko) | 이미지 센서 | |
KR20190041830A (ko) | 이미지 센서 | |
CN114649352A (zh) | 图像传感器 | |
US11257857B2 (en) | Image sensors including photoelectric conversion devices, trench, supporter, and isolation layer | |
TW201803100A (zh) | 半導體裝置及其製造方法 | |
KR102669948B1 (ko) | 이미지 센서 | |
JP2016046420A (ja) | 半導体装置およびその製造方法 | |
US20240222401A1 (en) | Semiconductor device, image sensor | |
US20220223636A1 (en) | Image sensors including a photodiode | |
CN220963352U (zh) | 集成芯片以及半导体结构 | |
US20220271077A1 (en) | Image sensor | |
US20220208817A1 (en) | Image sensor including a photodiode | |
KR102498503B1 (ko) | 이미지 센서 | |
JP2012084687A (ja) | 半導体装置 |