JP2016014808A - タイミングコントローラ及び表示装置 - Google Patents

Abstract

【課題】同期信号（ＨＳＹＮＣ,ＶＳＹＮＣ,ＤＥなど）や伝送クロック周期に同期しているような外来ノイズが印加された場合において、印加されたノイズによる影響を液晶表示上に見えにくくすることを回路規模を大きくすることなく実現する。【解決手段】外部から入力される基準となる入力信号（ＨＳＹＮＣ，ＶＳＹＮＣ，ＤＥなど）に基づいて走査線駆動用ゲートドライバの制御信号及び信号線駆動用ソースドライバの制御信号を夫々生成するタイミング制御部と、その入力信号に対して種々のノイズが進入したことを検知するノイズ検出回路を有し、このノイズ検出回路の出力に基づいてゲートドライバ制御信号の出力を所定の期間ＯＦＦもしくはＯＮするイネーブル信号（ＶＯＥ）を出力するイネーブル信号生成部と垂直期間に同期したノイズを検出した場合の画像データ出力制御回路とを具備し、休止期間を持つようゲートドライバ制御信号を制御する。【選択図】図１

Description

本発明は、タイミングコントローラ及び表示装置に関し、特に、同期信号（ＨＳＹＮＣ,ＶＳＹＮＣ,ＤＥなど）や伝送クロック周期に同期しているような外来ノイズが印加された場合において、印加されたノイズによる影響を液晶表示上に見えにくくすること、及び回路規模を大きくすることなく実現することの可能なタイミングコントローラ及び表示装置に関する。

液晶表示装置用タイミングコントローラは、液晶表示装置に入力されるＨＳＹＮＣ（水平同期信号）、ＶＳＹＮＣ（垂直同期信号）、ＤＥ（複合同期信号）などの基準信号に基づいて、液晶駆動用ソートドライバ及び液晶駆動用ゲートドライバの制御信号を生成している。そのため、表示動作中に基準信号に対して静電気などの外来ノイズが混入した場合、誤った制御信号を出力してしまい、液晶表示上にノイズや画面が変化する誤動作を引き起こすことがある。

従来のタイミングコントローラでは、外部から供給される同期信号や画像データに対して各同期信号や伝送クロック周期に同期したノイズが重畳した場合、正常な信号として認識するか、ノイズの大きさによっては黒画面を出力したりと液晶表示装置の表示に影響を与えるような構成が多くなっている。近年では意図的にノイズを外部から入れる評価を実施するユーザーが増えてきており、同期するノイズなどにも耐性を持っておく必要がある。

図４に従来の液晶表示装置のタイミングコンローラ１２の構成を、図５に従来の液晶表示装置１を示す。

図５において、従来の液晶表示装置１は、所定間隔でＸ方向に設けられた複数本の走査線電極１８と、所定間隔でＹ方向に設けられた複数本の信号線電極１７と、前記電極がそれぞれ交差するように挟まれた等価的に容量性負荷である液晶セル５１と、共通電極（図示せず）と、対応する液晶セル５１を駆動する薄膜トランジスタ（ＴＦＴ）５０と、データ電荷を１垂直同期期間の間蓄積するコンデンサ５２で構成される液晶ディスプレイ２と、１個以上の信号線駆動用ソースドライバＩＣ８から構成される信号線電極駆動回路６と、１個以上の走査線駆動用ゲートドライバＩＣ９から構成される走査線電極駆動回路３と、タイミングコントローラ１２とで構成される。

図４において、従来の表示装置用のタイミングコントローラ１２は、外部から供給されるＨＹＳＮＣ、ＶＳＹＮＣ、ＤＥの各同期信号および外部から供給される画像データ信号を外部から供給されるＣＬＫ信号で同期させる受信回路部１４と、走査線駆動用ゲートドライバＩＣ９および信号線駆動用ソースドライバＩＣ８を駆動させるための制御信号ＶＳＰ（走査線駆動用ゲートドライバＩＣ用スタートパルス信号）、ＶＣＫ（走査線駆動用ゲートドライバＩＣ用クロック信号）、走査線駆動用ゲートドライバＩＣ９の出力制御用の信号ＶＯＥ（走査線駆動用ゲートドライバＩＣ用出力イネーブル信号）、ＨＳＰ（信号線駆動用ソースドライバＩＣ用スタートパルス信号）、ＤＬＰ（信号線駆動用ソースドライバＩＣ用データラッチパルス信号）、ＰＯＬ（交流駆動用極性反転信号）を生成するタイミング生成部１３と、外部から供給される画像データを処理する画像データ処理部１５とで構成される。受信回路部１４から出力される各同期信号および画像データは、外部から供給されるＣＬＫ（クロック信号）によって同期された信号である。

前記タイミングコントローラ１２は、外部から供給されるクロック（以下ＣＬＫ）および水平同期信号（以下ＨＳＹＮＣ）や垂直同期信号（以下ＶＳＹＮＣ）、複合同期信号（以下ＤＥ）などの同期信号による表示用タイミング情報と画像データから前記各ドライバに対する画像データ、前記記載の制御信号ＶＯＥを出力する。

信号線電極駆動回路６は、タイミングコントローラ１２から出力されるＨＳＰ（信号線駆動用ソースドライバＩＣ用スタートパルス信号）、ＤＬＰ（信号線駆動用ソースドライバＩＣ用データラッチパルス信号）、ＰＯＬ（交流駆動用極性反転信号）及びＣＬＫのタイミングでそれぞれの信号線駆動用ソースドライバＩＣ８が画像データを取り込み、１ライン分の各画素毎の画像データをそれぞれ電圧値に変換して、１ラインに対応する液晶用パネルの画素電極にＴＦＴのドレイン電極を介して供給する。

走査線電極駆動回路３の走査線駆動用ゲートドライバＩＣ９は、タイミングコントローラ１２から出力されるＶＳＰ（走査線駆動用ゲートドライバＩＣ用スタートパルス信号）、ＶＣＫ（走査線駆動用ゲートドライバＩＣ用クロック信号）、ＶＯＥ（走査線駆動用ゲートドライバＩＣ用出力イネーブル信号）に基づき、ＶＣＫ信号に同期して、１ライン単位で前記各ＴＦＴの走査線電極の全てを制御し、Ｙ方向の上方もしくは下方の１ライン分の各ＴＦＴから順次導通させることにより、導通時点に信号線駆動用ソースドライバ８から供給される階調電圧を画素電極に印加する。

前記のように液晶表示装置１を駆動させるためには、タイミングコントローラ１２に対してＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥなどの同期信号を必要とし、それらの同期信号から走査線駆動用ゲートドライバＩＣ９に対する制御信号および信号線駆動用ソースドライバＩＣ８に対する制御信号を生成する。そのため、ＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥ、ＣＬＫなどの同期信号に対して外部ノイズが重畳された場合、走査線駆動用ゲートドライバＩＣ９及び信号線駆動用ソースドライバＩＣ８用の制御信号が、ノイズの重畳された誤った同期信号で同期してしまうため、正常な制御信号とは異なってしまう。制御信号が正常な状態とは異なってしまうと、液晶表示に対して表示が上下に動くような表示（以下Ｖ同期ズレ）や、水平方向に線が走るような表示（以下ラインノイズ）、画面がちらつく（以下画面フラッシュ）、ある固定色画面で停止する（以下固定色画面表示）などの現象を引き起こしてしまう（以下誤動作状態）。

特開２００８−２４１８２８号公報 特開２００６−９８９２３号公報 特開２００９−１０９９５５号公報 特開平０６−１０５２６２号公報

以上説明したような誤動作状態やノイズ画面を防ぐ方法としては、ＨＳＹＮＣやＶＳＹＮＣ、ＤＥ、ＣＬＫの各同期信号に対してノイズフィルタを設けることで、タイミングコントローラ１２内にノイズが伝播することを防ぎ、走査線駆動用ゲートドライバＩＣ９及び信号線駆動用ソースドライバＩＣ８の制御信号が正常に動作するようにするのが一般的である。しかしながら、ノイズフィルタを設けただけでは、重畳されるノイズのタイミングが各同期信号に同期したノイズであった場合には、誤動作状態を完全に改善することはできない。
液晶表示装置に使用させるタイミングコントローラ１２において、外来ノイズによる同期信号の誤認識を防止するためにノイズフィルタを用いる技術は、例えば、特許文献１、特許文献２や特許文献３で開示されている。これらの文献では、同期信号にノイズが重畳されたことを検出させ、ノイズ検出時に走査線駆動用ゲートドライバＩＣ９の出力イネーブル（ＶＯＥ）をＯＦＦに制御をすることで、信号線駆動用ソースドライバＩＣ８から電圧をＴＦＴに印加させないようにしている。信号線駆動用ソースドライバＩＣ８から出力される画像データはフィルタを介してノイズを取り除くことは不可能であるため、液晶表示上に表示させないことが必要になってくる。同期信号に対してノイズが重畳されているのを検出しているため、画像データにもノイズが重畳されていると考えられると、信号線駆動用ソースドライバＩＣ８の出力もノイズが重畳された画像データが出力されると考えられる。従って、前記方法では走査線駆動用ゲートドライバＩＣ９の出力イネーブルをＯＦＦすることでノイズが重畳された画像データをＴＦＴに印加させないようにし、ノイズ印加前にＴＦＴに印加された電圧をそのまま残すことで、画像データに重畳されたノイズを見えにくくしている。

しかしながら、これらの方法では主に重畳するノイズがランダムに発生することが前提であり、例えば同期信号（ＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥなど）や伝送ＣＬＫ周期に同期しているような外来ノイズが印加された場合、ノイズが重畳している期間のみ常に走査線駆動用ゲートドライバＩＣ９の出力がＯＦＦしてしまうため、ＴＦＴに印加されていた電位が次第に自然放電してしまう。その結果、出力をＯＦＦしている走査線駆動のラインに輝度差が現れることになるとそのラインがノイズとして見えてくるという課題がある。

また、上述したように、画像データに重畳されたノイズをフィルタにて取り除くことは不可能であるため、ノイズ印加時の画像データとして補完させるための画像データが別途必要になってくる。特許文献４では、画像データの劣化を検出して、劣化する前フレームのデータをそのまま表示する方法を開示しているが、フレームのデータを保存して置くためのフレームメモリが必要なるため、回路規模が大きくなり、電流増大などが発生するという課題がある。また、同期ノイズによって同一箇所が駆動停止することによって、交流化駆動が崩れて直流成分が残り、その後に同期ノイズが消え、正常駆動に復帰した場合に、焼き付きや残像等が生じるという課題がある。

本発明の目的は、同期信号（ＨＳＹＮＣ,ＶＳＹＮＣ,ＤＥなど）や伝送ＣＬＫ周期に同期しているような外来ノイズが印加された場合において、印加されたノイズによる影響を液晶表示上に見えにくくすることを、回路規模を大きくすることなく実現することを目的とする。

本発明では、ノイズ検出回路３０に対して検出されたノイズが同期信号や伝送ＣＬＫ周期に同期していることを検出させることで、走査線駆動用ゲートドライバＩＣ９の出力イネーブル（ＶＯＥ）が常にＯＦＦ状態になることを防止する。検出されたノイズが同期信号や伝送ＣＬＫ周期に同期していることを検出した場合には、走査線駆動用ゲートドラバイＩＣ９の出力イネーブル（ＶＯＥ）のＯＦＦ状態を解除する必要があるため、さらに画像データに重畳されたノイズを見えにくくする必要が出てくる。本発明では、フレームメモリを使用せずにラインメモリを使用して、３ライン分の画像データを保存させる。ノイズが検出された場合には、ノイズ検出されたラインの１ライン前のデータとノイズ検出された次ラインのデータのデータを使用して、ノイズが発生したラインデータを補完させることで、ノイズとして見えにくくすることが可能である。

本発明では、従来のノイズフィルタ以外に同期検出をさせるフィルタを搭載することで、種々のノイズに対して対応することが可能となる。特に同期ノイズによる同一箇所の駆動停止を回避することによって、交流化駆動を継続することで、焼き付き、残像等の表示劣化を回避することが出来る。また、ノイズ印加時の画像データ制御機能を有することで、液晶表示上に対する影響を緩和することが可能となる。

本発明に係る表示装置の実施例１のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例１の液晶表示装置の構成図である。 本発明に係る表示装置の実施例１の動作タイミングチャートである。 従来のタイミングコントローラの構成図である。 従来の液晶表示装置の構成図である。 本発明に係る表示装置の実施例２のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例３のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例４のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例５のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例６のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例４のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例４のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例４のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例６のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例６のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例１のフローチャートである。 本発明に係る表示装置の実施例５のタイミングコントローラの構成図である。 本発明に係る表示装置の実施例５のタイミングコントローラの構成図である。

（実施例１）
図１に本発明の実施例の一つである表示装置用タイミングコントローラの構成を、図２に本発明の実施例の一つである液晶表示装置の構成を示す。

図２において、本発明の液晶表示装置１は、所定間隔でＸ方向に設けられた複数本の走査線電極１８と、所定間隔でＹ方向に設けられた複数本の信号線電極１７と、前記電極がそれぞれ交差するように挟まれた等価的に容量性負荷である液晶セル５１と、共通電極（図示せず）と、対応する液晶セルを駆動する薄膜トランジスタ（ＴＦＴ）５０と、データ電荷を１垂直同期期間の間蓄積するコンデンサ５２で構成される液晶ディスプレイ２と、１個以上使用した信号線駆動用ソースドライバＩＣ８と、１個以上使用した走査線駆動用ゲートドライバＩＣ９とで構成される走査線電極駆動回路３とタイミングコントローラ１６で構成される。

図１、図２において、本発明の液晶タイミングコントローラ１６は、外部から供給されるＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥなどの同期信号に対してノイズを検出するノイズ検出回路３０と、ノイズ検出後に信号をＨｉｇｈレベルに保持するための保持回路３１と、前記同期信号から生成された走査線駆動用ゲートドライバＩＣ９への制御信号ＶＯＥ３９と、前記保持回路３１と制御信号ＶＯＥ３９の信号をＯＲする回路からなるＶＯＥ制御信号生成回路１００と、前記同期信号から有効ライン数を計測する垂直期間カウンタ３５を使用してどのラインに発生したかを検出するＶ同期ノイズ検出回路３４からなるＶ同期ノイズ検出回路１０１と、外部から供給される画像データをライン毎に格納するラインメモリＡ３３およびラインメモリＢ３６およびラインメモリＣ３７と、前記ラインメモリＡ３３とラインメモリＢ３６とラインメモリＣ３７とに格納された画像データをＶ同期ノイズ検出ごとに制御する画像データ出力制御回路３８からなる画像データ制御信号生成回路１０２と、信号線駆動用ソースドライバ用ＨＳＰ信号、ＤＬＰ信号、走査線駆動用ゲートドライバ用ＶＣＫ信号、ＶＳＰ信号、及び液晶ディスプレイを交流駆動するための極性反転信号ＰＯＬを生成するタイミング生成部５３で構成される。また、前記外部から供給されるＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥの各同期信号はいずれかのみが供給される場合もあり、ＨＳＹＮＣ、ＶＳＹＮＣの信号からＤＥが生成される場合も含まれる。

前記タイミングコントローラ１６は、外部から供給されるクロックおよび水平同期信号（以下ＨＳＹＮＣ）や垂直同期信号（以下ＶＳＹＮＣ）、複合同期信号（以下ＤＥ）などの同期信号による表示用タイミング情報と画像データから前記各ドライバに対する画像データと制御信号を出力する。本発明のタイミングコントローラは主にノイズ検出回路、ＶＯＥ制御信号生成回路１００、Ｖ同期ノイズ検出回路１０１、画像データ制御信号生成回路１０２とで構成される。

信号線電極駆動回路６は、信号線駆動用ソースドライバＩＣを直列接続した複数段構成でなり、タイミングコントローラ１６から出力されるＨＳＰ信号、ＤＬＰ信号、ＰＯＬ信号及びＤＣＫ信号のタイミングでそれぞれの信号線駆動用ソースドライバが画像データを取り込み、１ライン分の各画素毎に画像データをそれぞれ電圧値に変換して、１ラインの対応する液晶パネルの画素電極にＴＦＴのドレイン電極を介して供給する。

走査線電極駆動回路３の走査線駆動用ゲートドライバＩＣ９は、タイミングコントローラ１６から出力されるＶＳＰ信号、ＶＯＥ信号およびＶＣＫ信号に基づき、ＶＣＫ信号に同期して、１ライン単位で前記各ＴＦＴの走査線電極の全てを制御し、上方もしくは下方の1ライン分の各ＴＦＴから順次導通させることにより、導通時点に信号線駆動用ソースドライバから供給される階調電圧を画素電極に印加する。

以下、本発明のタイミングコントローラの動作について説明する。

まず、走査線駆動用ゲートドライバＩＣ９の制御信号ＶＯＥの制御方法について説明する。図３に動作のタイミングチャートを示す。以下図３を用いて説明を進める。

本発明の実施例の一つであるタイミングコントローラ１６は、まず外部より供給されるＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥの各同期信号に重畳したノイズを検出するためにノイズ検出回路３０が必要となる。

ノイズ検出回路３０は、例えば外部から供給される同期信号に対して信号が０から１に切り替わる変化点をトリガとして内部で表示解像度に対する正常同期信号５９を生成する。ノイズ検出は、この正常同期信号５９と外部より供給された同期信号５６とを比較させることで、本来変化するタイミングでは無いタイミングでの変化をノイズと認識させることで実現できる。本発明ではさらにＶ同期ノイズ検出回路３４を必要とする。

Ｖ同期ノイズ検出回路３４は、前記ノイズ検出回路３０にて検出したノイズ信号５７がどのラインにて発生したかを検出し計測する。どのラインで発生したかを検出するために前記正常同期信号５９を使用して垂直期間を計測するために垂直期間カウンタ３５を必要とする。前記ノイズ検出回路３０にて検出したノイズ信号５７のタイミングと前記垂直期間カウンタ３５を使用してノイズが発生したラインを検出し、同じラインに複数回のノイズが発生したかを検出させる。

さらに本発明では、走査線駆動用ゲートドライバＩＣ９の出力イネーブル制御信号ＶＯＥ１９を制御し、導通時点に信号線駆動用ソースドライバＩＣ８から供給される階調電圧を画素電極に印加することを制御する。そのため、前記ノイズ検出回路３０にて検出したノイズの発生タイミング毎に走査線駆動用ゲートドライバＩＣ９の出力イネーブル制御信号ＶＯＥ１９をＯＦＦし、導通時点に信号線駆動用ソースドライバＩＣ８から供給される階調電圧を画素電極に印加させない。さらにＶ同期ノイズ検出回路１０１にて検出した同ラインに対する複数回のノイズ検出タイミングにて走査線駆動用ゲートドライバＩＣ９の出力イネーブル制御信号ＶＯＥ１９をＯＮし、導通時点に信号線駆動用ソースドライバＩＣ８から供給される階調電圧を画素電極に印加させる。

次に、画像データの制御方法について説明する。

画像データは、外部より供給されるため同期信号と同じようにノイズが重畳する可能性がある。しかしながら、表示データに依存するため、フィルタでノイズを検出もしくは除去することは出来ない。本発明ではまず外部から供給されたあるＮライン目の画像データをラインメモリＡ３３に格納する。ラインメモリＡ３３はそのままラインメモリＢ３６と画像データ出力制御回路３８へ供給する。そうすることでラインメモリＡ３３は、（Ｎ＋１）ライン目の画像データを新たに格納することが出来る。ラインメモリＢ３６は同様にラインメモリＣ３７と画像データ出力制御回路３８へ供給する。そのようにすることでラインメモリＡ３３には（Ｎ＋２）ライン目の画像データが、ラインメモリＢ３６には（Ｎ＋１）ライン目の画像データが、ラインメモリＣ３７にはＮライン目の画像データがそれぞれ格納されることになり、３ライン分の画像データをタイミングコントローラ１６内部に保存しておくことが出来る。画像データ出力制御回路３８は前記Ｖ同期ノイズ検出回路１０１にて検出したタイミングで外部から供給されたデータに対して出力画像データ２５を制御させる。制御方法は、例えばラインメモリＡ３３、ラインメモリＢ３６、ラインメモリＣ３７の出力を平均化させて出力させることが出来る。

次に、同期信号に同期したノイズが重畳された場合に液晶表示上ノイズを見えにくくする方法について説明する。図１６にフローチャートを示す。

前述のＶＯＥ制御信号生成回路１００とＶ同期ノイズ検出回路１０１から生成された出力イネーブル制御信号ＶＯＥ１９と画像データ制御信号生成回路１０２にて生成された画像データ信号２６とを必要とする。動作の流れを以下に記載する。

（１） 外部より供給されたＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥの各同期信号に対してノイズが重畳された場合にノイズ検出回路３０にてノイズを検出する。

（２） ノイズを検出したことによって出力イネーブル制御信号ＶＯＥ１９の信号をＨｉｇｈもしくはＬｏｗ固定させる。固定させることによって出力イネーブルをＯＦＦすることが出来る。

（３） 外部より供給されたＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥの各同期信号に対するノイズが各同期信号もしくは伝送ＣＬＫ周期毎のノイズであった場合、Ｖ同期ノイズ検出回路１０１により出力イネーブル制御信号ＶＯＥ１９の信号をＨｉｇｈもしくはＬｏｗ固定を解除する。

（４） 解除することにより液晶表示上には画像データにはノイズが重畳されたデータが導通時点に信号線駆動用ソースドライバＩＣ８から供給される階調電圧を画素電極に印加されるので、前記ノイズが重畳された画像データを画像データ制御信号生成回路１０２により出力する画像データを補完させる。

なお、本実施例では、図２で本発明のタイミングコントローラを液晶表示装置に適用した例を説明したが、液晶表示装置に限られることなく、有機ＥＬや電子ペーパー等他の表示装置にも適用可能である。

このようにして各同期信号に同期したノイズが重畳された場合の誤動作状態の回避や液晶表示上のノイズを見えにくくする。

（実施例２）
図６に本発明の実施例２のタイミングコントローラ１６の構成を示す。

図６において、本発明のタイミングコントローラ１６は、外部から供給される各同期信号からノイズがどのような信号に同期しているかどうかを検出するために、前述の実施例１では垂直期間カウンタを用いていたが、この場合Ｖ同期ノイズを検出することになる。そこで、前記垂直期間カウンタを水平期間カウンタ４１に、Ｖ同期ノイズ検出回路３４をＨ同期ノイズ検出回路５４に置き換えることにより、Ｈ同期ノイズ検出回路１０３を具備することで、前述の実施例１のようなＶＯＥ信号の制御および画像データ出力の制御が可能になる。

（実施例３）
図７に本発明の実施例３のタイミングコントローラ１６の構成を示す。

図７において、本発明のタイミングコントローラ１６は、外部から供給される各同期信号からノイズがどのような信号に同期しているかどうかを検出するために、前記垂直期間カウンタを伝送クロックカウンタ４２に、Ｖ同期ノイズ検出回路３４を伝送クロック周期同期ノイズ検出回路５５に置き換えることにより、伝送クロック周期同期ノイズ検出回路１０４を具備することで、前述の実施例１のようなＶＯＥ信号の制御および画像データ出力制御が可能になる。

（実施例４）
図８に本発明の実施例４のタイミングコントローラ１６の構成を示す。

図８において、前述の実施例１において具備したＶ同期ノイズ検出回路１０１と、実施例２において具備したＨ同期ノイズ検出回路１０３と、実施例３において具備した伝送クロック周期同期ノイズ検出回路１０４とを同時に具備することで、各同期信号および伝送クロックに同期したノイズを検出することが可能になる。

同様に、図１１に前述の実施例１において具備したＶ同期ノイズ検出回路１０１と、実施例２において具備したＨ同期ノイズ検出回路１０３を同時に具備した場合、図１２に前術の実施例２において具備したＨ同期ノイズ検出回路１０３と、実施例３において具備した伝送クロック周期同期ノイズ検出回路１０４を同時に具備した場合、図１３に前術の実施例１において具備したＶ同期ノイズ検出回路１０１と、実施例３において具備した伝送クロック周期同期ノイズ検出回路１０４を同時に具備した場合のタイミングコントローラ１６の構成を示す。このような場合でも、同様に各同期信号および伝送クロックに同期したノイズを検出することが可能になる。

（実施例５）
図９に本発明の実施例５のタイミングコントローラ１６の構成を示す。

前述の実施例１にて、画像データ制御信号生成回路１０２にてラインメモリＡ３３、ラインメモリＢ３６、ラインメモリＣ３７を具備していたが、ラインメモリＤ４４のみとノイズを検出しラインメモリＤ４４への書き込みを画像データ書き込みＥｎａｂｌｅ５８で制御することで、ノイズ発生時の１ライン前の画像データと同じ画像データをそのまま出力させ、ノイズが重畳した画像データを液晶表示上の表示に影響を与えることを抑えることが可能になる。
また、図１７に本実施例の構成を前述の実施例２にて実施した場合、図１８に本実施例の構成を前述の実施例３にて実施した場合のタイミングコントローラ１６の構成を示す。このような場合でも同様に実施することが可能である。

（実施例６）
図１０に本発明の実施例６のタイミングコントローラ１６の構成を示す。

前述の実施例１にて、画像データ制御回路にてラインメモリＡ、ラインメモリＢ、ラインメモリＣを具備していたが、フレームメモリ４３とすることで、ノイズ発生時の１フレーム前の画像データと同じ画像データをそのまま出力させ、ノイズが重畳した画像データを液晶表示上の表示に影響を与えることを抑えることが可能になる。また、図１４に本実施例の構成を前述の実施例２にて実施した場合、図１５に本実施例の構成を前述の実施例３にて実施した場合のタイミングコントローラ１６の構成を示す。このような場合でも同様に実施することが可能である。

１ 液晶表示装置
２ 液晶ディスプレイ
３ 走査線電極駆動回路
６ 信号線電極駆動回路
８ 信号線駆動用ソースドライバＩＣ
９ 走査線駆動用ゲートドライバＩＣ
１２ タイミングコントローラ
１３ タイミング生成部
１４ 受信回路部
１５ 画像データ処理部
１６ タイミングコントローラ
１７ 信号線電極
１８ 走査線電極
１９ 出力イネーブル制御信号ＶＯＥ
２５ 出力画像データ
２６ 画像データ信号
３０ ノイズ検出回路
３１ 保持回路
３３ ラインメモリＡ
３４ Ｖ同期ノイズ検出回路
３５ 垂直期間カウンタ
３６ ラインメモリＢ
３７ ラインメモリＣ
３８ 画像データ出力制御回路
３９ 制御信号ＶＯＥ
４０ ＶＯＥ信号生成部
４１ 水平期間カウンタ
４２ 伝送クロックカウンタ
４３ フレームメモリ
４４ ラインメモリＤ
５０ 薄膜トランジスタ（ＴＦＴ）
５１ 液晶セル
５２ コンデンサ
５３ タイミング生成部
５４ Ｈ同期ノイズ検出回路
５５ 伝送クロック周期同期ノイズ検出回路
５６ 同期信号
５８ 画像データ書き込みＥｎａｂｌｅ
５７ ノイズ信号
５９ 正常同期信号
１００ ＶＯＥ制御信号生成回路
１０１ Ｖ同期ノイズ検出回路
１０２、１０５、１０７ 画像データ制御信号生成回路
１０３ Ｈ同期ノイズ検出回路
１０４ 伝送クロック周期同期ノイズ検出回路

Claims (10)

1. 外部から入力される基準となる信号に対して、ソースドライバ及びゲートドライバの制御信号を生成するタイミングコンローラにおいて、
   入力された信号が基準とは異なった信号であることを検出するノイズ検出回路と、
   前記入力された信号が基準とは異なった信号が垂直期間ごとに繰り返し検出されるようなＶ同期ノイズを検出するＶ同期ノイズ検出回路とを有し、
   前記ノイズ検出回路が基準とは異なった信号を検出し、Ｖ同期ノイズ検出回路がＶ同期ノイズを検出しなかった場合には、ゲートドライバの制御信号を一定期間停止させる信号を生成し、前記ノイズ検出回路が基準とは異なった信号を検出し、Ｖ同期ノイズ検出回路がＶ同期ノイズとして検出した場合には、ゲートドライバの制御信号を停止させない信号を生成するように制御されることを特徴とするタイミングコントローラ。
2. 外部から入力される基準となる信号に対して、ソースドライバ及びゲートドライバの制御信号を生成するタイミングコンローラにおいて、
   入力された信号が基準とは異なった信号であることを検出するノイズ検出回路と、
   前記入力された信号が基準とは異なった信号が水平期間ごとに繰り返し検出されるようなＨ同期ノイズを検出するＨ同期ノイズ検出回路とを有し、
   前記ノイズ検出回路が基準とは異なった信号を検出し、Ｈ同期ノイズ検出回路がＨ同期ノイズを検出しなかった場合には、ゲートドライバの制御信号を一定期間停止させる信号を生成し、前記ノイズ検出回路が基準とは異なった信号を検出し、Ｈ同期ノイズ検出回路がＨ同期ノイズとして検出した場合には、ゲートドライバの制御信号を停止させない信号を生成するように制御されることを特徴とするタイミングコントローラ。
3. 外部から入力される基準となる信号に対して、ソースドライバ及びゲートドライバの制御信号を生成するタイミングコンローラにおいて、
   入力された信号が基準とは異なった信号であることを検出するノイズ検出回路と、
   前記入力された信号が基準とは異なった信号が伝送クロック期間ごとに繰り返し検出されるような伝送クロック同期ノイズを検出する伝送クロック同期ノイズ検出回路とを有し、
   前記ノイズ検出回路が基準とは異なった信号を検出し、伝送クロック同期ノイズ検出回路が伝送クロック同期ノイズを検出しなかった場合には、ゲートドライバの制御信号を一定期間停止させる信号を生成し、前記ノイズ検出回路が基準とは異なった信号を検出し、伝送クロック同期ノイズ検出回路が伝送クロック同期ノイズとして検出した場合には、ゲートドライバの制御信号を停止させない信号を生成するように制御されることを特徴とするタイミングコントローラ。
4. 少なくとも、前記Ｖ同期ノイズ検出回路と前記Ｈ同期ノイズ検出回路とを同時に具備することを特徴とする請求項１または請求項２記載のタイミングコントローラ。
5. 少なくとも、前記Ｈ同期ノイズ検出回路と前記伝送クロック同期ノイズ検出回路とを同時に具備することを特徴とする請求項２または請求項３記載のタイミングコントローラ。
6. 少なくとも、前記Ｖ同期ノイズ検出回路と前記伝送クロック同期ノイズ検出回路とを同時に具備することを特徴とする請求項１または請求項３記載のタイミングコントローラ。
7. 前記ノイズ検出回路が基準とは異なった信号を検出し、前記Ｖ同期ノイズ検出回路がＶ同期ノイズとして検出した場合に、出力データを１ライン前もしくは１フレーム前の入力データをソースドライバに出力することを特徴とする請求項１、請求項４、請求項６のいずれか一に記載のタイミングコントローラ。
8. 前記ノイズ検出回路が基準とは異なった信号を検出し、前記Ｈ同期ノイズ検出回路がＨ同期ノイズとして検出した場合に、出力データを１ライン前もしくは１フレーム前の入力データをソースドライバに出力することを特徴とする請求項２、請求項４、請求項５のいずれか一に記載のタイミングコントローラ。
9. 前記ノイズ検出回路が基準とは異なった信号を検出し、前記伝送クロック同期ノイズ検出回路が伝送クロック同期ノイズとして検出した場合に、出力データを１ライン前もしくは１フレーム前の入力データをソースドライバに出力することを特徴とする請求項３、請求項５、請求項６のいずれか一に記載のタイミングコントローラ。
10. 請求項１乃至９のタイミングコントローラを搭載した表示装置。