JP2015523742A - 2以上のダイにおける複数ダイ・フェースダウン・スタッキング - Google Patents
2以上のダイにおける複数ダイ・フェースダウン・スタッキング Download PDFInfo
- Publication number
- JP2015523742A JP2015523742A JP2015525599A JP2015525599A JP2015523742A JP 2015523742 A JP2015523742 A JP 2015523742A JP 2015525599 A JP2015525599 A JP 2015525599A JP 2015525599 A JP2015525599 A JP 2015525599A JP 2015523742 A JP2015523742 A JP 2015523742A
- Authority
- JP
- Japan
- Prior art keywords
- microelectronic
- opening
- terminal
- edge
- microelectronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004377 microelectronic Methods 0.000 claims abstract description 608
- 230000002093 peripheral effect Effects 0.000 claims abstract description 272
- 239000000758 substrate Substances 0.000 claims abstract description 233
- 239000000463 material Substances 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 4
- 239000000565 sealant Substances 0.000 claims description 4
- 230000005055 memory storage Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 15
- 230000000712 assembly Effects 0.000 description 11
- 238000000429 assembly Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/4909—Loop shape arrangement
- H01L2224/49095—Loop shape arrangement parallel in plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
本願は2013年1月15日出願の米国特許出願第13/741,890号の継続出願であり、その米国特許出願は2012年8月2日出願の米国特許出願第13/565,613号の継続出願であり、その米国特許出願は、2011年4月21日出願の米国仮特許出願第61/477,877号の出願日の利益を主張する、2011年11月29日出願の米国特許出願第13/306,300号の一部継続出願であり、これらの開示内容は引用することにより本明細書の一部をなすものとする。全て2011年4月21日出願であり、同一人が所有する米国仮特許出願第61/477,820号と同第61/477,883号と同第61/477,967号とは、引用することにより本明細書の一部をなすものとする。
Claims (49)
- 第1の横方向及び第2の横方向にそれぞれ広がりを有する、向かい合った第1の面及び第2の面と、
前記第1の面と前記第2の面との間において前記第2の方向に広がりを有する周縁部と、
前記第1の面と前記第2の面との間に広がりを有し、前記第1の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第2の方向に沿った第2の寸法とを有する第1の開口部及び第2の開口部と、
前記周縁部と前記開口部のうちの1つとの間に広がりを有する、前記第2の面における周辺領域と
を有する基板と、
前記第1の面に面する前面と、該前面にあり、前記第1の開口部と位置合わせされたボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第1の超小型電子素子と、
前記第1の超小型電子素子の背面を向き、該第1の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第2の開口部と位置合わせされたボンドパッドとを有する第2の超小型電子素子と、
前記第2の面において露出し、前記第1の超小型電子素子及び前記第2の超小型電子素子のボンドパッドと電気的に接続されている複数の端子であって、該端子は超小型電子アセンブリを該アセンブリの外部にある少なくとも1つの要素に接続させるものであり、該端子のうちの少なくとも1つの端子は、前記第1の方向に沿って当該少なくとも1つの端子を通る直線が前記開口部のうちの少なくとも1つを通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、複数の端子と
を備えた超小型電子アセンブリ。 - 前記周縁部が第1の周縁部であり、前記周辺領域が第1の周辺領域であり、前記少なくとも1つの端子が第1の端子であり、
前記基板は、前記第1の周縁部の反対側に位置し、前記第1の面と前記第2の面との間において前記第2の方向に広がりを有する第2の周縁部と、該第2の周縁部と前記開口部のうちの1つとの間に広がりを有する、前記第2の面における第2の周辺領域とを有し、
前記端子のうちの少なくとも1つが第2の端子であり、該第2の端子は、前記第1の方向に沿って当該第2の端子を通る直線が前記開口部のうちの少なくとも1つを通るか又はその上方を通るものとなるように、前記第2の周辺領域内に少なくとも部分的に配置されている、請求項1に記載の超小型電子アセンブリ。 - 前記周辺領域が第1の周辺領域であり、前記開口部のうちの1つが前記第1の開口部であり、前記端子のうちの前記少なくとも1つの端子が第1の端子であり、
前記基板は、前記周縁部と前記第2の開口部との間に広がりを有する、前記第2の面における第2の周辺領域を有し、
前記端子のうちの少なくとも1つが第2の端子であり、該第2の端子は、前記第1の方向に沿って当該第2の端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記第2の周縁領域内に少なくとも部分的に配置されている、請求項1に記載の超小型電子アセンブリ。 - 前記周縁部が第1の周縁部であり、前記基板は、前記第1の周縁部の反対側にあり、前記第1の面と前記第2の面との間において前記第2の方向に広がりを有する第2の周縁部と、前記第2の周縁部と前記第1の開口部及び前記第2の開口部の各々との間に広がりを有する、前記第2の面における第3の周辺領域及び第4の周辺領域とを有し、
前記端子のうちの少なくとも1つが第3の端子であり、該第3の端子は、前記第1の方向に沿って当該第3の端子を通る直線が前記第1の開口部を通るか又はその上方を通るものとなるように、前記第3の周辺領域内に少なくとも部分的に配置されており、
前記端子のうちの少なくとも1つが第4の端子であり、該第4の端子は、前記第1の方向に沿って当該第4の端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記第4の周辺領域内に少なくとも部分的に配置されている、請求項3に記載の超小型電子アセンブリ。 - 前記第1の超小型電子素子及び前記第2の超小型電子素子のボンドパッドは、前記基板の導電性要素に電気的に接続されている、請求項1に記載の超小型電子アセンブリ。
- 前記第1の超小型電子素子のボンドパッドは、前記第1の開口部と位置合わせされた部分を有する第1のリード部により前記導電性要素に電気的に接続されており、
前記第2の超小型電子素子のボンドパッドは、前記第2の開口部と位置合わせされた部分を有する第2のリード部により前記導電性要素に電気的に接続されている、請求項5に記載の超小型電子アセンブリ。 - 前記第1のリード部が前記第1の開口部を通って延びていないか、又は前記第2のリード部が前記第2の開口部を通って延びていないかの少なくとも一方である、請求項6に記載の超小型電子アセンブリ。
- 前記第1の超小型電子素子のボンドパッドは、前記第1の開口部を通って延びている第1のワイヤボンド部により前記導電性要素に電気的に接続されており、
前記第2の超小型電子素子のボンドパッドは、前記第2の開口部を通って延びている第2のワイヤボンド部により前記導電性要素に電気的に接続されている、請求項5に記載の超小型電子アセンブリ。 - 前記第1のワイヤボンド部は前記第1の開口部のみを通って延びており、前記第2のワイヤボンド部は前記第2の開口部のみを通って延びている、請求項8に記載の超小型電子アセンブリ。
- 前記第1の超小型電子素子の前記縁部が第1の縁部であり、該第1の超小型電子素子は前記第1の縁部の反対側にある第2の縁部を有しており、
前記第2の超小型電子素子は向かい合った第1の縁部及び第2の縁部を有しており、
各超小型電子素子は、当該超小型電子素子の前面の中央領域において前記第1の方向に沿って延びている5以上のボンドパッドの少なくとも1つの列を有し、各中央領域は各々の第1の縁部と第2の縁部との間の距離の中央3分の1に広がりを有している、請求項1に記載の超小型電子アセンブリ。 - 各超小型電子素子は、メモリ記憶アレイ機能を提供する能動デバイスを他の任意の機能よりも数多く有している、請求項1に記載の超小型電子アセンブリ。
- 前記第1の超小型電子素子は、該第1の超小型電子素子の前面と背面との間に広がりを有する前記縁部とその反対側にある縁部との間の幅を有し、
前記第2の超小型電子素子は、該第2の超小型電子素子の前面と背面との間にそれぞれ広がりを有し、向かい合っている縁部間の幅を有し、
前記第1の超小型電子素子の幅は前記第1の開口部の第2の寸法よりも大きく、前記第2の超小型電子素子の幅は前記第2の開口部の第2の寸法よりも大きい、請求項1に記載の超小型電子アセンブリ。 - 前記第1の開口部及び前記第2の開口部のうちの一方は、前記第1の開口部及び前記第2の開口部のうちの他方よりも、前記周縁部に近い位置へと延びている、請求項1に記載の超小型電子アセンブリ。
- 前記基板は、前記第1の面と前記第2の面との間に広がりを有する第3の開口部及び第4の開口部を有し、該第3の開口部及び該第4の開口部はそれぞれ、前記第2の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第1の方向に沿った第2の寸法とを有し、
前記超小型電子アセンブリは、前記基板の第1の面に面する前面を有する第3の超小型電子素子及び第4の超小型電子素子を更に備えており、該第3の超小型電子素子及び該第4の超小型電子素子は、当該超小型電子素子の前面にあり、前記第3の開口部又は前記第4の開口部と位置合わせされたボンドパッドを有し、
前記第3の超小型電子素子及び前記第4の超小型電子素子のボンドパッドは、前記基板の導電性要素に電気的に接続されている、請求項1に記載の超小型電子アセンブリ。 - 前記基板は、前記周辺領域において前記第1の面と前記第2の面との間に延びているアパーチャを更に有し、該アパーチャは、当該アパーチャを通って流れる封止材又はアンダーフィル材料を受け入れるものである、請求項14に記載の超小型電子アセンブリ。
- 第1の横方向及び第2の横方向にそれぞれ広がりを有する、向かい合った第1の面及び第2の面と、
前記第1の面と前記第2の面との間において前記第2の方向に広がりを有する周縁部と、
前記第1の面と前記第2の面との間に広がりを有する第1の開口部及び第2の開口部であって、前記第1の開口部は、前記第2の開口部と前記周縁部との間にあるとともに、前記第1の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第2の方向に沿った第2の寸法とを有し、前記第2の開口部は、前記第2の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第1の方向に沿った第2の寸法とを有する、第1の開口部及び第2の開口部と、
前記周縁部と前記第1の開口部との間に広がりを有する、前記第2の面における周辺領域と
を有する基板と、
前記第1の面に面する前面と、該前面にあり、前記第1の開口部と位置合わせされたボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第1の超小型電子素子と、
前記第1の超小型電子素子の背面を向き、該第1の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第2の開口部と位置合わせされたボンドパッドとを有する第2の超小型電子素子と、
前記第2の面において露出し、前記第1の超小型電子素子及び前記第2の超小型電子素子のボンドパッドと電気的に接続されている複数の端子であって、該端子は超小型電子アセンブリを該アセンブリの外部にある少なくとも1つの要素に接続させるものであり、該端子のうちの少なくとも1つの端子は、前記第1の方向に沿って当該少なくとも1つの端子を通る直線が前記第1の開口部を通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、複数の端子と
を備えた超小型電子アセンブリ。 - 前記周縁部が第1の周縁部であり、前記周辺領域が第1の周辺領域であり、前記端子のうちの前記少なくとも1つの端子が第1の端子であり、
前記基板は、前記第1の面と前記第2の面との間において前記第1の方向に広がりを有する第2の周縁部と、該第2の周縁部と前記第2の開口部との間に広がりを有する、前記第2の面における第2の周辺領域とを有し、
前記端子のうちの少なくとも1つが第2の端子であり、該第2の端子は、前記第2の方向に沿って当該第2の端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記第2の周辺領域内に少なくとも部分的に配置されている、請求項16に記載の超小型電子アセンブリ。 - 前記基板は、前記第2の周縁部の反対側にあり、前記第1の面と前記第2の面との間において前記第1の方向に広がりを有する第3の周縁部と、該第3の周縁部と前記第2の開口部との間に広がりを有する、前記第2の面における第3の周辺領域とを有し、
前記端子のうちの少なくとも1つが第3の端子であり、該第3の端子は、前記第2の方向に沿って当該第3の端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記第3の周辺領域内に少なくとも部分的に配置されている、請求項17に記載の超小型電子アセンブリ。 - 第1の横方向及び第2の横方向にそれぞれ広がりを有する、向かい合った第1の面及び第2の面と、
前記第1の面と前記第2の面との間において前記第1の方向に広がりを有する周縁部と、
前記第1の面と前記第2の面との間に広がりを有し、前記第1の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第2の方向に沿った第2の寸法とを有する第1の開口部と、
前記第1の面と前記第2の面との間に広がりを有し、前記第2の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第1の方向に沿った第2の寸法とを有する第2の開口部と、
前記周縁部と前記第2の開口部との間に広がりを有する、前記第2の面における周辺領域と
を有する基板と、
前記第1の面に面する前面と、該前面にあり、前記第1の開口部と位置合わせされたボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第1の超小型電子素子と、
前記第1の超小型電子素子の背面を向き、該第1の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第2の開口部と位置合わせされたボンドパッドとを有する第2の超小型電子素子と、
前記第2の面において露出し、前記第1の超小型電子素子及び前記第2の超小型電子素子のボンドパッドと電気的に接続されている複数の端子であって、該端子は超小型電子アセンブリを該アセンブリの外部にある少なくとも1つの要素に接続させるものであり、該端子のうちの少なくとも1つの端子は、前記第2の方向に沿って当該少なくとも1つの端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、複数の端子と
を備えた超小型電子アセンブリ。 - 前記周縁部が第1の周縁部であり、前記周辺領域が第1の周辺領域であり、前記端子のうちの前記少なくとも1つの端子が第1の端子であり、
前記基板は、前記第1の周縁部の反対側にあり、前記第1の面と前記第2の面との間において前記第1の方向に広がりを有する第2の周縁部と、該第2の周縁部と前記第2の開口部との間に広がりを有する、前記第2の面における第2の周辺領域とを有し、
前記端子のうちの少なくとも1つが第2の端子であり、該第2の端子は、前記第2の方向に沿って当該第2の端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記第2の周辺領域内に少なくとも部分的に配置されている、請求項19に記載の超小型電子アセンブリ。 - 前記周辺領域が第1の周辺領域であり、前記端子のうちの前記少なくとも1つの端子が第1の端子であり、前記第1の超小型電子素子の縁部が第1の縁部であり、前記基板は、前記第1の面と前記第2の面との間に広がりを有し、前記第2の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな前記第1の方向に沿った第2の寸法とを有する第3の開口部を有し、
前記基板は、前記周縁部と前記第3の開口部との間に広がりを有する、前記第2の面における第2の周辺領域を有し、
前記端子のうちの少なくとも1つが第2の端子であり、該第2の端子は、前記第2の方向に沿って当該第2の端子を通る直線が前記第3の開口部を通るか又はその上方を通るものとなるように、前記第2の周辺領域内に少なくとも部分的に配置されており、
前記超小型電子アセンブリは第3の超小型電子素子を更に備えており、該第3の超小型電子素子は、前記第1の超小型電子素子の背面に面し、前記第1の超小型電子素子の第1の縁部の反対側に位置する該第1の超小型電子素子の第2の縁部を越えて突出した前面と、該第3の超小型電子素子の前面にあり、前記第3の開口部と位置合わせされたボンドパッドとを有するものである、請求項19に記載の超小型電子アセンブリ。 - 前記第2の超小型電子素子の前面と前記第3の超小型電子素子の前面とが、単一の平面内に位置している、請求項21に記載の超小型電子アセンブリ。
- 前記周縁部が第1の周縁部であり、前記基板は、前記第1の周縁部の反対側にあり、前記第1の面と前記第2の面との間において前記第1の方向に広がりを有する第2の周縁部と、前記第2の周縁部と前記第2の開口部及び前記第3の開口部の各々との間に広がりを有する、前記第2の面における第3の周辺領域及び第4の周辺領域とを有し、
前記端子のうちの少なくとも1つが第3の端子であり、該第3の端子は、前記第2の方向に沿って当該第3の端子を通る直線が前記第1の開口部を通るか又はその上方を通るものとなるように、前記第3の周辺領域内に少なくとも部分的に配置されており、
前記端子のうちの少なくとも1つが第4の端子であり、該第4の端子は、前記第2の方向に沿って当該第4の端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記第4の周辺領域内に少なくとも部分的に配置されている、請求項21に記載の超小型電子アセンブリ。 - 前記基板は、前記第1の面と前記第2の面との間に広がりを有し、前記第1の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな前記第2の方向に沿った第2の寸法とを有する第4の開口部を有し、
前記第4の開口部と位置合わせされたボンドパッドをその前面に有する第4の超小型電子素子を更に備えた請求項21に記載の超小型電子アセンブリ。 - 前記第2の超小型電子素子と前記第3の超小型電子素子と前記第4の超小型電子素子とはそれぞれ、向かい合った第1の縁部及び第2の縁部を有し、
各超小型電子素子は、当該超小型電子素子の前面の中央領域において当該超小型電子素子の第1の縁部及び第2の縁部と平行な方向に延びている5つ以上のボンドパッドの少なくとも1つの列を有し、各中央領域は、各々の第1の縁部と第2の縁部との間の距離の中央3分の1に広がりを有するものである、請求項24に記載の超小型電子アセンブリ。 - 向かい合った上面及び底面を有する第1の誘電性要素及び第2の誘電性要素であって、各面は第1の横方向及び第2の横方向に延びており、両誘電性要素は、前記第1の横方向及び前記第2の横方向の少なくとも一方において互いに間隔を置いて配置され、基板の第1の面は両誘電性要素の上面を含み、前記基板の第2の面は両誘電性要素の底面を含む、第1の誘電性要素及び第2の誘電性要素と、
前記第1の誘電性要素及び前記第2の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第1の開口部であって、前記隣接し向かい合っている縁部の各々が前記第1の方向に沿った第1の寸法を有し、該第1の寸法よりも小さな前記第2の方向に沿った第2の寸法を有する第1の開口部と、
前記第2の誘電性要素に囲まれている第2の開口部と
を有する基板と、
前記第1の面に面する前面と、該前面にあり、前記第1の開口部及び前記第2の開口部の一方と位置合わせされたボンドパッドと、前記前面の反対側に位置する背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第1の超小型電子素子と、
前記第1の超小型電子素子の背面に面し、前記第1の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第1の開口部及び前記第2の開口部の他方と位置合わせされたボンドパッドとを有する第2の超小型電子素子と、
前記第2の面において露出し、前記第1の超小型電子素子及び前記第2の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも1つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。 - 前記第2の開口部は、前記第1の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第2の方向に沿った第2の寸法とを有する、請求項26に記載の超小型電子アセンブリ。
- 前記第2の開口部は、前記第2の方向に沿った長手の第1の寸法と、該第1の寸法よりも小さな、前記第1の方向に沿った第2の寸法とを有する、請求項26に記載の超小型電子アセンブリ。
- 前記基板は、前記第1の誘電性要素及び第2の誘電性要素の、隣接し向かい合っている縁部間において広がりを有する誘電性領域を更に有し、前記基板の第1の面は該誘電性領域の上面を含み、前記第2の面は該誘電性領域の底面を含むものである、請求項26に記載の超小型電子アセンブリ。
- 前記誘電性領域は、前記基板の平面において前記誘電性要素よりも大きなヤング率を有するものである、請求項26に記載の超小型電子アセンブリ。
- 前記第1の超小型電子素子の前面にあるボンドパッドは、前記第1の開口部と位置合わせされており、
前記第2の超小型電子素子の前面にあるボンドパッドは、前記第2の開口部と位置合わせされている、請求項26に記載の超小型電子アセンブリ。 - 前記端子は、前記第1の誘電性要素及び前記第2の誘電性要素の各々の底面において露出した第1の端子及び第2の端子を含み、前記第1の超小型電子素子の少なくとも幾つかのボンドパッドは、前記第1の端子及び前記第2の端子に電気的に接続されている、請求項31に記載の超小型電子アセンブリ。
- 前記第1の超小型電子素子の前面にあるボンドパッドは、前記第2の開口部と位置合わせされており、
前記第2の超小型電子素子の前面にあるボンドパッドは、前記第1の開口部と位置合わせされている、請求項26に記載の超小型電子アセンブリ。 - 第1の横方向及び第2の横方向にそれぞれ広がりを有する、向かい合った第1の面及び第2の面と、前記第1の横方向及び前記第2の横方向の少なくとも一方において互いに間隔を置いて配置された第1の誘電性要素及び第2の誘電性要素とを有する基板と、
前記第1の面に面する前面と、該前面にあるボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第1の超小型電子素子と、
前記第1の超小型電子素子の背面を向き、該第1の超小型電子素子の縁部を越えて突出した前面と、該前面にあるボンドパッドとを有する第2の超小型電子素子と、
前記第2の面において露出し、前記第1の超小型電子素子及び前記第2の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも1つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。 - 前記超小型電子素子のうちの少なくとも1つは、前記第1の誘電性要素及び前記第2の誘電性要素の各々の上面に少なくとも部分的に重なって位置している、請求項34に記載の超小型電子アセンブリ。
- 前記第1の超小型電子素子の縁部が第1の縁部であり、該第1の超小型電子素子は、前記第1の縁部の反対側にある第2の縁部を有し、
前記第2の超小型電子素子は、向かい合っている第1の縁部及び第2の縁部を有し、
各超小型電子素子は、当該超小型電子素子の前面の中央領域において前記第1の方向に広がりを有する5以上のボンドパッドの少なくとも1つの列を有し、各中央領域は、各々の第1の縁部と第2の縁部との間の距離の中央3分の1に広がりを有するものである、請求項34に記載の超小型電子アセンブリ。 - 向かい合った上面及び底面を有する第1の誘電性要素、第2の誘電性要素及び第3の誘電性要素であって、各面は第1の横方向及び第2の横方向に延びており、両誘電性要素は、前記第1の横方向及び前記第2の横方向の少なくとも一方において互いに間隔を置いて配置され、基板の第1の面は、前記第1の誘電性要素、前記第2の誘電性要素及び前記第3の誘電性要素の上面を含み、前記基板の第2の面は、前記第1の誘電性要素、前記第2の誘電性要素及び前記第3の誘電性要素の底面を含む、第1の誘電性要素及び第2の誘電性要素と、
前記第1の誘電性要素及び前記第2の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第1の開口部であって、前記隣接し向かい合っている縁部の各々が前記第1の方向に沿った第1の寸法を有し、該第1の寸法よりも小さな前記第2の方向に沿った第2の寸法を有する第1の開口部と、
前記第2の誘電性要素及び前記第3の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第2の開口部であって、前記隣接し向かい合っている縁部の各々が前記第1の方向に沿った第1の寸法を有し、該第1の寸法よりも小さな前記第2の方向に沿った第2の寸法を有する第1の開口部と
を有する基板と、
前記第1の面に面する前面と、該前面にあり、前記第1の開口部及び前記第2の開口部の一方と位置合わせされたボンドパッドと、前記前面の反対側に位置する背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第1の超小型電子素子と、
前記第1の超小型電子素子の背面に面し、前記第1の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第1の開口部及び前記第2の開口部の他方と位置合わせされたボンドパッドとを有する第2の超小型電子素子と、
前記第2の面において露出し、前記第1の超小型電子素子及び前記第2の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも1つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。 - 前記第1の超小型電子素子の前面にあるボンドパッドは、前記第1の開口部と位置合わせされており、
前記第2の超小型電子素子の前面にあるボンドパッドは、前記第2の開口部と位置合わせされている、請求項37に記載の超小型電子アセンブリ。 - 前記第1の超小型電子素子は、前記第1の誘電性要素及び前記第2の誘電性要素の各々の上面に少なくとも部分的に重なって位置しており、
前記第2の超小型電子素子は、前記第2の誘電性要素及び前記第3の誘電性要素の各々の上面に少なくとも部分的に重なって位置している、請求項38に記載の超小型電子アセンブリ。 - 前記第1の超小型電子素子の前面にあるボンドパッドは、前記第2の開口部と位置合わせされており、
前記第2の超小型電子素子の前面にあるボンドパッドは、前記第1の開口部と位置合わせされている、請求項37に記載の超小型電子アセンブリ。 - 前記端子は、前記第1の誘電性要素、前記第2の誘電性要素及び前記第3の誘電性要素の各々の底面において露出した第1の端子、第2の端子及び第3の端子を含み、
前記超小型電子素子のうちの少なくとも1つの超小型電子素子のボンドパッドの少なくとも幾つかは、前記第1の端子、前記第2の端子及び第3の端子のうちの2以上と電気的に接続されている、請求項37に記載の超小型電子アセンブリ。 - 前記第1の超小型電子素子のボンドパッドのうちの少なくとも幾つかは、前記第1の端子及び前記第2の端子と電気的に接続されている、請求項41に記載の超小型電子アセンブリ。
- 前記第2の超小型電子素子のボンドパッドのうちの少なくとも幾つかは、前記第2の端子及び前記第3の端子と電気的に接続されている、請求項42に記載の超小型電子アセンブリ。
- 前記基板は、前記第1の面と前記第2の面との間において前記第2の方向に広がりを有する周縁部と、該周縁部と前記開口部のうちの1つとの間に広がりを有する、前記第2の面における周辺領域とを有し、
前記端子のうちの少なくとも1つの端子は、前記第1の方向に沿って当該少なくとも1つの端子を通る直線が前記開口部のうちの少なくとも1つを通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、請求項37に記載の超小型電子アセンブリ。 - 前記周辺領域が第1の周辺領域であり、前記開口部のうちの1つが前記第1の開口部であり、前記少なくとも1つの端子が第1の端子であり、
前記基板は、前記周縁部と前記第2の開口部との間に広がりを有する、前記第2の面における第2の周辺領域を有し、
前記端子のうちの少なくとも1つが第2の端子であり、該第2の端子は、前記第1の方向に沿って当該第2の端子を通る直線が前記第2の開口部を通るか又はその上方を通るものとなるように、前記第2の周辺領域内に少なくとも部分的に配置されている、請求項44に記載の超小型電子アセンブリ。 - 前記第2の誘電性要素は、前記第1の周辺領域及び前記第2の周辺領域の両方の一部を含むものである、請求項45に記載の超小型電子アセンブリ。
- 前記第1の誘電性要素は前記第1の周辺領域の一部を含み、
前記第3の誘電性要素は前記第2の周辺領域の一部を含むものである、請求項45に記載の超小型電子アセンブリ。 - 請求項1、16、19、22、26及び37のいずれか一項に記載の超小型電子アセンブリと、
該超小型電子アセンブリに電気的に接続された1以上の別の電子的要素と
を備えたシステム。 - ハウジングを更に備え、該ハウジングに前記超小型電子アセンブリと前記別の電子的要素とが取り付けられている、請求項48に記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201213565613A | 2012-08-02 | 2012-08-02 | |
US13/565,613 | 2012-08-02 | ||
US13/741,890 | 2013-01-15 | ||
US13/741,890 US9013033B2 (en) | 2011-04-21 | 2013-01-15 | Multiple die face-down stacking for two or more die |
PCT/US2013/053240 WO2014022675A1 (en) | 2012-08-02 | 2013-08-01 | Multiple die face-down stacking for two or more die |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015523742A true JP2015523742A (ja) | 2015-08-13 |
JP2015523742A5 JP2015523742A5 (ja) | 2016-09-15 |
Family
ID=50028532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015525599A Pending JP2015523742A (ja) | 2012-08-02 | 2013-08-01 | 2以上のダイにおける複数ダイ・フェースダウン・スタッキング |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2880685A1 (ja) |
JP (1) | JP2015523742A (ja) |
KR (1) | KR20150040998A (ja) |
CN (1) | CN104718619A (ja) |
WO (1) | WO2014022675A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114040579B (zh) * | 2021-11-08 | 2023-12-22 | 艾科微电子(深圳)有限公司 | 电子器件及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063767A (ja) * | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
US20050116358A1 (en) * | 2003-11-12 | 2005-06-02 | Tessera,Inc. | Stacked microelectronic assemblies with central contacts |
JP2008177345A (ja) * | 2007-01-18 | 2008-07-31 | Powertech Technology Inc | Bga型パッケージ |
JP2008277660A (ja) * | 2007-05-02 | 2008-11-13 | Powertech Technology Inc | Lga半導体実装構造 |
US20120092832A1 (en) * | 2010-10-19 | 2012-04-19 | Tessera Research Llc | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02174255A (ja) | 1988-12-27 | 1990-07-05 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5679977A (en) | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5861666A (en) | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
US7462936B2 (en) | 2003-10-06 | 2008-12-09 | Tessera, Inc. | Formation of circuitry with modification of feature height |
KR101479461B1 (ko) * | 2008-10-14 | 2015-01-06 | 삼성전자주식회사 | 적층 패키지 및 이의 제조 방법 |
KR101061531B1 (ko) * | 2010-12-17 | 2011-09-01 | 테세라 리써치 엘엘씨 | 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체 |
-
2013
- 2013-08-01 WO PCT/US2013/053240 patent/WO2014022675A1/en active Application Filing
- 2013-08-01 KR KR1020157005424A patent/KR20150040998A/ko not_active Application Discontinuation
- 2013-08-01 JP JP2015525599A patent/JP2015523742A/ja active Pending
- 2013-08-01 EP EP13750213.4A patent/EP2880685A1/en not_active Withdrawn
- 2013-08-01 CN CN201380051357.6A patent/CN104718619A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063767A (ja) * | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
US20050116358A1 (en) * | 2003-11-12 | 2005-06-02 | Tessera,Inc. | Stacked microelectronic assemblies with central contacts |
JP2008177345A (ja) * | 2007-01-18 | 2008-07-31 | Powertech Technology Inc | Bga型パッケージ |
JP2008277660A (ja) * | 2007-05-02 | 2008-11-13 | Powertech Technology Inc | Lga半導体実装構造 |
US20120092832A1 (en) * | 2010-10-19 | 2012-04-19 | Tessera Research Llc | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
Also Published As
Publication number | Publication date |
---|---|
EP2880685A1 (en) | 2015-06-10 |
KR20150040998A (ko) | 2015-04-15 |
CN104718619A (zh) | 2015-06-17 |
WO2014022675A1 (en) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6033843B2 (ja) | 2つ以上のダイのためのマルチダイフェイスダウン積層 | |
US9281295B2 (en) | Embedded heat spreader for package with multiple microelectronic elements and face-down connection | |
US9437579B2 (en) | Multiple die face-down stacking for two or more die | |
US9640515B2 (en) | Multiple die stacking for two or more die | |
US9875955B2 (en) | Low cost hybrid high density package | |
JP5883456B2 (ja) | 超小型電子アセンブリ及びシステム | |
KR101479440B1 (ko) | 적층형 마이크로전자 패키지 | |
JP2014512691A (ja) | 積層された下向き接続ダイを有するマルチチップモジュール | |
EP2700100A1 (en) | Flip-chip, face-up and face-down centerbond memory wirebond assemblies | |
JP2013546197A (ja) | 中央コンタクトを備える改良された積層型超小型電子アセンブリ | |
JP2002076057A5 (ja) | ||
JP4445511B2 (ja) | マルチチップ半導体装置 | |
TWI582932B (zh) | 晶圓處理及測試方法 | |
TWI652782B (zh) | 多晶片半導體封裝體及其垂直堆疊的半導體晶片、封裝方法 | |
JP2015523742A (ja) | 2以上のダイにおける複数ダイ・フェースダウン・スタッキング | |
JP2002076244A (ja) | マルチチップ半導体装置 | |
JP3804376B2 (ja) | マルチチップパッケージ、半導体装置、および電子機器、並びにそれらの製造方法 | |
TW201428933A (zh) | 適用於二個或多個晶粒之多晶粒面朝下堆疊 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171222 |