JP2015517205A - ＧａＮＨＥＭＴデバイスに関する裏面バイアのダイヤモンドの直接成長 - Google Patents

Abstract

上面および底面を包含している炭化ケイ素基板を有しているＧａＮ ＨＥＭＴデバイスであって、基板は、底面及び基板に形成されるバイアを更に包含する。デバイスは、基板の上面に提供される複数のエピタキシャル層と、エピタキシャル層に提供される複数のデバイス層と、バイア内に提供されるダイヤモンド層を包含する。

Description

[0001] 本発明は、全般的にＧａＮ半導体デバイスに関し、より詳しくは、炭化ケイ素（ＳｉＣ）基板に製造されるＧａＮ ＨＥＭＴデバイスに関し、基板がダイヤモンドを備えるバックサイドバイアを備える。

[0002] 集積回路は、デバイスに関し回路部品を提供するために基板上のさまざまな半導体層を堆積させるかまたは成長させるエピタキシャル製造プロセスにより製造されるのが典型的である。集積回路に関し基板は、さまざまな材料、例えばシリコン、サファイヤ、ＳｉＣ、ＩｎＰ、ＧａＡｓなどの半導体材料、含むことが通常である。

回路部品は、集積回路の製作技術が進み、より複雑になるにつれて、同じ領域の中で基板に製造され、より密接な間隔で一緒に製造されるのが可能である。更に、これらの集積回路の製作技術によって、回路の作用している周波数が極めて高い周波数（ＧＨｚレンジ）まで増加させることができる。

[0003] ＨＥＭＴデバイスは、多くのアプリケーション、特に高周波およびハイパワー・アプリケーション（例えば、パワー・アンプ）を有する人気の半導体デバイスである。ＧａＮ ＨＥＭＴデバイスは、これらのアプリケーションに関し典型的には、適当な基板上にエピタキシャル成長され、基板は、非常に熱伝導性がよく、電気絶縁性であり、ＧａＮと類似の熱熱膨張率を有し、適切なエピタキシャル成長に関しマッチしている格子の間隔を提供することを必要とする。非常に熱伝導性がよく、電気絶縁性である適切な材料は、比較的ユニークである。

[0004] デバイスが有能であるように熱がエピタキシャル層および基板によるデバイス接合から取り除かれるように、高い熱伝導性基板は必要であり、信頼性が高い方法の強力で稼働する。特に、デバイスの温度がいくつかの閾値温度より上に増加するにつれて、デバイスの電気性能は低減させられ、それはその強力な能力を低減させる。更に、また、失敗のその時間が低減させられるので、デバイスの範囲内の温度の高さはその信頼性を低減させる。また、この種の装置は典型的に高周波デバイスであり、周波数が増加するにつれて、それは大きさがより小さくなり、それは熱を引き出すそれらの能力を低減させる。ＨＥＭＴデバイスのデバイス接合層で生成される熱に関し導管通路は、エピタキシャル層および基板で、そして、デバイスパッケージに伝播する熱を生じさせる。従って、デバイスから出る熱の経路を妨げなく、熱がより大きい領域の上に広がることができる高い熱伝導性基板を提供する必要がある。デバイスからパッケージングに低い抵抗熱経路を提供し、デバイスから離れて熱を広げる能力を提供するために、基材の厚さは、最適化される。

[0005] 非常に熱伝導性で、ＧａＮ ＨＥＭＴ装置（基体が現在、電気的に絶縁する所望特性を提供する業界標準である炭化ケイ素（ＳｉＣ）に関して近い格子ＧａＮおよびＧａＮのそれに対する同程度の熱熱膨張率のそれに適合させる。しかしながら、ＳｉＣが良好な熱導体であるにもかかわらず、その熱伝導率はまだ制限され、デバイスの接合温度上昇につれて、熱を取り除くＳｉＣ基板の能力は制限され、上記のように、ＧａＮ ＨＥＭＴデバイスおよびその後それらの信頼性の出力パワーを制限する。

[0006] ＳｉＣより大きな熱伝導率を有するＧａＮ ＨＥＭＴデバイスに関し適当な基材を提供することは、望ましい。ダイヤモンドは、電気絶縁で、いかなるバルク材料でも最も高い熱伝導率を有する。しかしながら、それは、現在可能でない〜エピタキシャル多くの理由に関し広域単一の結晶ダイヤモンド基体上のＧａＮ層（有効性、大きい格子の間隔不適当な組合せおよび異なる熱熱膨張率を包含する）を栽培する。効果は、半導体デバイス（例えばＧａＮ ＨＥＭＴデバイス）のダイヤモンド基板を使用することによって、これらの問題を産業において、解決する。例えば、ＳｉＣ基体または他の基体を除去することは、公知技術である、ＧａＮ層が効果的に成長されることがありえ、結合層を用いた手段にダイヤモンド基体を結合する。しかしながら、適当な熱伝導率を有しなく、ダイヤモンド基板によるデバイスから取り除かれる熱の能力に影響を及ぼすＧａＮデバイス層とダイヤモンド基板の間に、いくつかの厚みの結合層がここにある。更に、バルク・ダイヤモンドが低い熱膨張係数を有するので、デバイス層の熱熱膨張率と基板の違いがウェーハ湾曲およびおそらくエピタキシャル層割れを生じさせる問題がまだある。

[0007] 基板の反対側にデバイスのフロント・サイド上のダイヤモンドを発達させることも、公知技術である。しかしながら、基板による熱フローがまだ非常に重要であるので、この種のデバイスがデバイスから熱伝導率および熱フローの限られた改良を有することが示された。更に、ＧａＮ層は高温ダイヤモンド堆積プロセスを乗り切ることができず、かくして熱的に抵抗層を使用して保護されていることを必要とし、それは熱パフォーマンスを再び制限する。

[0008] 図１は、ウェーハの基板で完全に伸びているダイヤモンド・バイアを各々有しているＧａＮ ＨＥＭＴデバイスを包含しているウェーハの一部の断面側面図である。 [0009] 図２は、デバイスの基板で部分的に伸びているダイヤモンド・バイアを包含しているＧａＮ ＨＥＭＴデバイスの断面側面図である。 [0010] 図３は、基板で、そして、デバイスの一つ以上のエピタキシャル層に伸びているダイヤモンド・バイアを包含しているＧａＮ ＨＥＭＴデバイスの断面側面図である。 [0011] 図４は、デバイスの基板のバイアにおいて、形成されるダイヤモンド層を包含しているＧａＮ ＨＥＭＴデバイスの断面側面図である。

[0012] デバイスの基板の裏面を通って延びているダイヤモンド充填バイアを包含しているＧａＮ ＨＥＭＴデバイスを対象とする本発明の実施例の以下の説明は、単に事実上典型的で、いかなる場合も本発明またはそのアプリケーションまたは用途を制限することを目的とするだけでない。

[0013] 図１は基板１４に組み立てられるＨＥＭＴデバイス１２を包含している半導体ウエハ１０の部分的な断面側面図である。ここで、ＨＥＭＴデバイス１２のさまざまなエピタキシャルおよびデバイス層は周知のエピタキシアル成長技術を用いて堆積するかまたは大きくなる。デバイス１２だけのうちの２つが図２に示されるにもかかわらず、デバイス製造プロセスの間、当業者によって、適切に理解される方法の単一のウェーハに、デバイス１２の多数は同時に組み立てられる。基板１４は、本願明細書において、述べられる目的に適しているいかなる基板（例えばＳｉＣ、サファイヤ、ＧａＮ、ＡｌＮ、シリコンなど）であってもよい。一旦、デバイス層が大きくなり、デバイス１０が更に製造されると、特定のプロセスはウェーハ１０上のデバイス１２を分離するために実行され、デバイス１２は後で包装される。

[0014] 述べられている特定の非限定的なデバイス設計に関して、デバイス・プロフィル層の適当なエピタキシアル成長に関し基層を提供するために、ＡｌＮ核生成層１６は、基板１４に成長される。次に、ＧａＮバッファ層１８は核生成層１６に成長され、ＡｌＧａＮ障壁層２０はバッファ層１８に成長される。他の層は、障壁層２０に堆積できる。ＡｌＧａＮ障壁層２０とＧａＮバッファ層１８間の圧電／スポンテイニアス分極化効果は、２ーＤＥＧ層２２を生成する。層２６は、２ーＤＥＧ層２２、エピタキシャル・コンタクト層、オーム電極、例えばドレインおよびソース・ターミナルを包含することおよびゲート金属などの上に存在してもよい他の全てのデバイス層を表す。他のＨＥＭＴデバイス・デザインが他の層を有することができるという点で、この特定のデバイス・プロフィルがＧａＮ ＨＥＭＴに関し一般的な代表であることに注意されたい。

[0015] 一旦デバイス１２に関しエピタキシャル層が基板１４に成長されると、エピタキシャル層のフロント・サイドは熱的に安定層（図示せず）（例えば窒化ケイ素（ＳｉＮ）または他の耐火性材料）により保護されている。ウェーハ１０はひっくり返され、熱バイア２８およびアライメントマーク（図示せず）を提供するために、基板１４の背側は適切なマスク（図示せず）を用いてパターニングされる。特に、基板１４の背側は、バイアを形成するためにＡｌＮ核生成層１６で止まるように、基板１４を通して選択的にエッチングされている。ダイヤモンド・シード層はウェーハ１０の背側に、そして、バイア２８において、分散し、バイア２８がダイヤモンドを充填されるように、多結晶ダイアモンドはダイヤモンド層３０を形成するためにウェーハ１０の背側に成長される。ウエハ10の裏面には、それがより包装的に良好な熱接触を提供するように、デバイス構造に適合するためにダイヤモンド層30を平滑に研磨できる。

[0016] 一旦ダイヤモンド層３０がウェーハ１０の裏面に成長されて、バイア２８によるＡｌＮ核生成層１６に接触すると、ウェーハ１０のフロント・サイド上の残りのデバイス層（すなわち、層２６）を製造するために、ウェーハ１０は再びひっくり返される。それから、ソース、ドレインおよびゲート・ターミナルを２ーＤＥＧ層２２に置くために、適切なパターニングおよび金属付着ステップが、実行される。適切な金属化ラインなど電気接続を提供するために形成される。そして、ウェーハ１０上のデバイス１２の間に伸びる層を伝導するそれらは適当な技法によって、絶縁性になり、全てが当業者によって、適切に理解される。一旦最終的な加工段階が実行されると、別々の回路またはチップが、おそらくデバイス１２の多数を包含して、使用のために分離されて、パッケージされることがありえるように、ウェハ１０はダイシングされる。かくして、デバイス１２の作動中、より大きな熱伝導率を提供するために、回路またはチップの各デバイス１２は、デバイス層２６の下で直接基板１４のダイヤモンド・エリアを包含する。

[0017] 別の実施形態として、ミスマッチの熱熱膨張率からウェーハ湾曲を低減させるためにバイア２８の内外で選択的にエリアだけをシードすることは、望ましくてもよい。また、ダイヤモンドは、ウェーハ１０の全ての裏面全体に堆積することがありえて、そして、選択的に、バイア２８外にあるそれらの領域から除去されることがありえる。

[0018] 周知のように、不純物の量および成長プロセスの間のダイヤモンドの結晶形成が異なる特性を有することがありえるように、多結晶ダイアモンドはさまざまな方法で成長されることがありえる。ダイヤモンドの多結晶構造がより大きいほど、そして、純度レベルがより高いほど、ダイヤモンドの熱伝導率は、より高い。しかしながら、ダイヤモンドの純度が高ければ高いほど、堆積プロセスはより長くなり、より高コストになる。従って、望ましい基板１４の裏面のダイヤモンド層３０を成長させるとき、成長プロセスが、ＡｌＮ層１６に、それから、最も近いより純粋でより高い熱伝導性のダイヤモンド材を生成し、その後、ＡｌＮ層１６（バイア２８を充填するために蒸着時間を低減させる）からよりはるかに間隔をおいて配置されるより低い品質のダイヤモンド層を成長させる。あるいは、最初により高い熱伝導性の純粋なダイヤモンドを提供し、時間とともに成長プロセスの間、ゆっくりダイヤモンドの質を低減させることでダイヤモンド層が堆積するにつれ、時間とともにダイヤモンド純度をならすことは望ましい。

[0019] あるいは、ダイヤモンドがバイア２８において、堆積したあと基板材料の薄い層がダイヤモンド層３０とＡｌＮ層１６の間にあるバイア２８において、基板材料の全てが取り除かれるというわけではないように、基板１４はエッチングされることがありえる。図２はデバイス１２と類似のＨＥＭＴデバイス４０に関し部分的な構造の断面側面図であり、同様なエレメントは同じ参照番により識別される。本実施形態では、基板14は、AlN核生成層16を完全にエッチングされないが、基板材料の薄層42はバイア28と層16との間に残るように、層16で短く停止される。基体材料の薄い層４２を提供することは、特定のＨＥＭＴデバイスに関し特定の半導体特性を有することができる。また、この実施例は、バイア２８の範囲内でだけダイヤモンド４４を示す。

[0020] 更に、ダイヤモンド充填バイア２８がデバイス・エキタキシャル層に達するように、ＡｌＮ核生成層１６にエッチングすることは、望ましくてもよい。図３はデバイス１２および４０と類似のＨＥＭＴデバイス５０の部分的な構造の断面側面図であり、同様なエレメントは同じ参照番により識別される。本実施例において、バイア２８は、基板１４で、そして、ＡｌＮ核生成層１６に完全に伸びる。

[0021] 代替の実施形態では、バイア２８の一部が空気にさらされたままであるように、バイア２８はダイヤモンド層３０で部分的に満たされることができるだけであり、エピタキシャル層のより近い近くのバックグラウンド平面を提供するために、その残留する部分は、金属で満たされることができる。図４はＨＥＭＴデバイス１０および４０と類似のＨＥＭＴデバイス６０の断面側面図であり、同様なエレメントは同じ参照番により識別される。本実施例において、開放区域６４が残るように、ダイヤモンド層６２はバイア２８を部分的に充填するだけである。

[0022] 本願明細書において、述べられるデバイスがＨＥＭＴデバイスであるにもかかわらず、本願明細書において、述べられる熱伝導ダイヤモンド・バイアにより提供されるより高いパフォーマンスから、基板に堆積したＧａＮデバイス層を使用する他のタイプのデバイスは利益を得ることができる（例えばレーザダイオードまたは発光ダイオード）。更に、本願明細書において、述べられる実施例が具体的には、ＳｉＣ基板に関しているにもかかわらず、他の適当な上述したような基板は同じ目的のためにダイヤモンドを充填される形成されたバイアを含むこともできる。

[0023] 前述の議論は、単に現在の本発明だけの例示的実施形態を開示し、記載する。請求項に規定された本発明の要旨および範囲を逸脱することなく、種々の変更、改変、およびバリエーションを加えることが可能なことは、前述の説明、添付の図面および請求項の記載によって、当業者には容易に理解されるであろう。

Claims (20)

1. 上面および底面を備え、前記底面を通って基板内に形成されるバイアを更に備えていることを特徴とする基板であって、ダイヤモンドが、基板のバイアの内で、少なくとも部分的に提供されることを特徴とする、基板と、
   基板の上面に提供される複数のエピタキシャル層と、前記エピタキシャル層上に提供される複数のデバイス層と
   を有することを特徴とする半導体デバイス。
2. 前記ダイヤモンドが、バイア内だけに提供されることを特徴とする請求項１に記載のデバイス。
3. 前記ダイヤモンドが、基板の底面の上に層として提供されることを特徴とする請求項１に記載のデバイス。
4. 前記ダイヤモンドが、バイアを完全に充填することを特徴とする請求項１に記載のデバイス。
5. 前記ダイヤモンドが、バイアを部分的に充填するだけであることを特徴とする請求項１に記載のデバイス。
6. 前記バイアが基板を完全に貫通することを特徴とする請求項１に記載のデバイス。
7. 前記バイアが基板を介して部分的に伸びるだけであることを特徴とする請求項１に記載のデバイス。
8. 前記バイアが基板を介して完全に貫通し、エピタキシャル層の少なくとも１つの中に伸びることを特徴とする請求項１に記載のデバイス。
9. デバイスが、ＧａＮ ＨＥＭＴ素子であり、基板が炭化ケイ素基板であることを特徴とする請求項１に記載のデバイス。
10. ダイヤモンドは、異なるダイヤモンドの純度の複数のダイヤモンド層であり、最も高い純度のダイヤモンド層が基板の上面に最も近いところにあることを特徴とする請求項１に記載のデバイス。
11. ダイヤモンドは、ダイヤモンド純度によって、ならされる段階的なダイヤモンド層であり、最も高い純度のダイヤモンドが基板の上面に最も近いところにあることを特徴とする請求項１に記載のデバイス。
12. バイアが、デバイス層の幅と同一サイズの幅を有することを特徴とする請求項１に記載のデバイス。
13. ダイヤモンドは多結晶ダイアモンドであることを特徴とする請求項１に記載のデバイス。
14. 上面および底面を備えている炭化ケイ素基板であって、該基板が底面を介して基板内に形成されるバイアを更に包含することを特徴とする炭化ケイ素基板と、
    基板の上面に提供される複数のエピタキシャル層と、
    エピタキシャル層に提供される複数のデバイス層と、バイア内に提供されるダイヤモンド層と
    を有することを特徴とするＧａＮ ＨＥＭＴデバイス。
15. バイアが、デバイス層の幅と同一サイズの幅を有することを特徴とする請求項１４に記載のデバイス。
16. ダイヤモンド層が、多結晶ダイヤモンド層であることを特徴とする請求項１４に記載のデバイス。
17. ダイヤモンド層がバイア内だけに提供されることを特徴とする請求項１４に記載のデバイス。
18. ダイヤモンド層が、基板の底面の上に層として提供されることを特徴とする請求項１４に記載のデバイス。
19. ダイヤモンド層がバイアを完全に充填することを特徴とする請求項１４に記載のデバイス。
20. ダイヤモンド層がバイアを部分的に充填するだけであることを特徴とする請求項１４に記載のデバイス。