JP2015231037A - 半導体装置、及び、半導体装置の製造方法 - Google Patents
半導体装置、及び、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015231037A JP2015231037A JP2014118160A JP2014118160A JP2015231037A JP 2015231037 A JP2015231037 A JP 2015231037A JP 2014118160 A JP2014118160 A JP 2014118160A JP 2014118160 A JP2014118160 A JP 2014118160A JP 2015231037 A JP2015231037 A JP 2015231037A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type impurity
- contact
- concentration
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims abstract description 119
- 238000009826 distribution Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 238000011084 recovery Methods 0.000 abstract description 11
- 210000000746 body region Anatomy 0.000 description 30
- 238000002513 implantation Methods 0.000 description 25
- 239000010410 layer Substances 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 11
- 238000000137 annealing Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 230000004913 activation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 スイッチング素子とダイオードを有し、ダイオードの逆回復特性が良好な半導体装置を提供する。【解決手段】 スイッチング素子とダイオードを有する半導体装置。ダイオードが、第2表面電極と、第2表面電極に接し、2表面電極に接する位置におけるp型不純物濃度が1?1016atoms/cm3以上である第1表面と、第2表面電極に接する位置におけるp型不純物濃度が1?1016atoms/cm3未満である第2表面とを有するp型のアノード領域と、アノード領域に接するn型のカソード領域を有する。第2表面から深さ方向に沿って測定した前記アノード領域のp型不純物濃度分布において、第2表面よりも深い位置にp型不純物濃度のピークが存在する。【選択図】図1
Description
本明細書が開示する技術は、スイッチング素子とダイオードを有する半導体装置に関する。
特許文献1には、単一の半導体基板にIGBTとダイオードが形成された半導体装置が開示されている。IGBTは、上面電極に接するエミッタ層及びボディコンタクト層と、エミッタ領域及びボディコンタクト領域の下側に形成されたIGBTボディ層を有している。IGBTボディ層のp型不純物濃度は、ボディコンタクト層よりも低い。ダイオードは、上面電極に接するアノード層と、アノード層の側方及び下側に形成され、上面電極に接するダイオードボディ層を有している。ダイオードボディ層のp型不純物濃度は、アノード層よりも低い。
特許文献1のような半導体装置の製造工程においては、IGBTボディ層に対するイオン注入とダイオードボディ層に対するイオン注入は同時に実施される。したがって、IGBTボディ層とダイオードボディ層は、略同じp型不純物濃度を有する。IGBTボディ層のp型不純物濃度はIGBTのゲート閾値に大きく影響するため、IGBTボディ層のp型不純物濃度は所望のゲート閾値が得られるように比較的高い濃度に調整される。このため、ダイオードボディ層のp型不純物濃度もIGBTボディ層と同様に比較的高くなる。その結果、ダイオードボディ層と上部電極とが比較的低抵抗で導通することとなり、上部電極からダイオードボディ層にホールが流入しやすくなる。その結果、ダイオードの動作時に、ダイオード内でホールの量が多くなり、ダイオードの逆回復特性が悪化する。
本発明は、スイッチング素子とダイオードを有する半導体装置を提供する。前記スイッチング素子は、半導体基板の表面に形成された第1表面電極と、前記第1表面電極に接するn型の第1領域と、前記第1表面電極に接し、前記第1領域に接するp型の第2領域と、前記第2領域によって前記第1領域から分離されているn型の第3領域と、前記第2領域に対して絶縁膜を介して対向するゲート電極を有する。前記ダイオードは、前記表面に形成された第2表面電極と、前記第2表面電極に接し、前記第2表面電極に接する位置におけるp型不純物濃度が1×1016atoms/cm3以上である第1表面と、前記第2表面電極に接する位置におけるp型不純物濃度が1×1016atoms/cm3未満である第2表面とを有するp型のアノード領域と、前記アノード領域に接するn型のカソード領域を有する。前記第2表面から深さ方向に沿って測定した前記アノード領域のp型不純物濃度分布において、前記第2表面よりも深い位置にp型不純物濃度のピークが存在する。
なお、上記「深い」との用語は、前記半導体基板の前記表面から遠い側を意味する。また、上記「第1表面電極」と上記「第2表面電極」は、互いに分離されていてもよいし、互いに繋がっていてもよい。すなわち、第1表面電極と第2表面電極が、第1領域、第2領域及びアノード領域に接する1つの電極によって構成されていてもよい。
上記の半導体装置によれば、ダイオードへのホールの供給量を抑制することができ、ダイオードの逆回復特性を向上させることができる。
図1〜3に示す半導体装置10は、IGBTとダイオードを有する半導体装置(いわゆる、RC−IGBT)である。半導体装置10は、半導体基板12と、半導体基板12の上面12aに形成された上部電極80と、半導体基板12の下面12bに形成された下部電極90を有している。半導体基板12は、IGBTが形成されているIGBT領域20と、ダイオードが形成されているダイオード領域50を有している。上部電極80は、IGBT領域20からダイオード領域50に跨って形成されている。下部電極90は、半導体基板12の下面12bの略全域に形成されている。
IGBT領域20内には、エミッタ領域22(第1領域の一例)、ボディ領域24(第2領域の一例)、ドリフト領域26(第3領域の一例)、バッファ領域28及びコレクタ領域30が形成されている。
エミッタ領域22は、n型領域である。エミッタ領域22は、半導体基板12の上面12aに露出するように形成されている。図3に示すように、エミッタ領域22は、半導体基板12の上面12aにおいて、後述するトレンチ32と直交する方向に長く伸びている。エミッタ領域22は、上部電極80と接している。エミッタ領域22は、上部電極80に対してオーミック接続されている。
ボディ領域24は、p型領域である。ボディ領域24は、ボディコンタクト領域24aと、低濃度ボディ領域24bを有している。ボディコンタクト領域24aのp型不純物濃度は、低濃度ボディ領域24bのp型不純物濃度よりも高い。より詳細には、ボディコンタクト領域24aのp型不純物濃度は1×1016atoms/cm3以上であり、低濃度ボディ領域24bのp型不純物濃度は1×1016atoms/cm3未満である。図3に示すように、ボディコンタクト領域24aは、2つのエミッタ領域22に挟まれた位置において、半導体基板12の上面12aに露出するように形成されている。ボディコンタクト領域24aは、上部電極80と接している。ボディコンタクト領域24aは、上部電極80に対してオーミック接続されている。低濃度ボディ領域24bは、ボディコンタクト領域24a及びエミッタ領域22の下側に形成されており、ボディコンタクト領域24a及びエミッタ領域22に接している。また、低濃度ボディ領域24bの一部は、ボディコンタクト領域24aの側方に形成されている。
ドリフト領域26は、n型領域である。ドリフト領域26のn型不純物濃度は、エミッタ領域22のn型不純物濃度よりも低い。ドリフト領域26は、低濃度ボディ領域24bの下側に形成されており、低濃度ボディ領域24bに接している。図2に示すように、ドリフト領域26は、低濃度ボディ領域24bによってエミッタ領域22から分離されている。
バッファ領域28は、n型領域である。バッファ領域28のn型不純物濃度は、ドリフト領域26のn型不純物濃度よりも高い。バッファ領域28は、ドリフト領域26の下側に形成されており、ドリフト領域26に接している。
コレクタ領域30は、p型領域である。コレクタ領域30は、バッファ領域28の下側に形成されており、バッファ領域28に接している。コレクタ領域30は、バッファ領域28及びドリフト領域26によってボディ領域24から分離されている。コレクタ領域30は、半導体基板12の下面12bに露出するように形成されている。コレクタ領域30は、下部電極90と接している。コレクタ領域30は、下部電極90に対して接続されている。
IGBT領域20内の半導体基板12の上面12aには、複数のトレンチ32が形成されている。図3に示すように、各トレンチ32は、半導体基板12の上面12aにおいて互いに平行に伸びている。図1、2に示すように、トレンチ32は、上面12aからエミッタ領域22とボディ領域24を貫通しており、ドリフト領域26に達している。トレンチ32の内面は、ゲート絶縁膜34によって覆われている。トレンチ32内には、ゲート電極36が形成されている。ゲート電極36は、エミッタ領域22の深さからドリフト領域26の深さまで伸びている。このため、ゲート電極36は、エミッタ領域22、ドリフト領域26、及び、エミッタ領域22とドリフト領域26の間に位置する低濃度ボディ領域24bに対して、ゲート絶縁膜34を介して対向している。ゲート電極36上には、層間絶縁膜38が形成されている。層間絶縁膜38によって、ゲート電極36が上部電極80から絶縁されている。
ダイオード領域50内には、アノード領域52及びカソード領域54が形成されている。
アノード領域52は、p型領域である。アノード領域52は、アノードコンタクト領域52aと低濃度アノード領域52bを有している。アノードコンタクト領域52aのp型不純物濃度は、低濃度アノード領域52bのp型不純物濃度よりも高い。より詳細には、アノードコンタクト領域52aのp型不純物濃度は1×1016atoms/cm3以上であり、低濃度アノード領域52bのp型不純物濃度は1×1016atoms/cm3未満である。アノードコンタクト領域52aは、半導体基板12の上面12aに露出するように形成されている。アノードコンタクト領域52aは、上部電極80と接している。アノードコンタクト領域52aは、上部電極80に対してオーミック接続されている。低濃度アノード領域52bは、アノードコンタクト領域52aの側方及び下側に形成されており、アノードコンタクト領域52aに接している。低濃度アノード領域52bは、アノードコンタクト領域52aに隣接する位置で半導体基板12の上面12aに露出している。この露出位置において、低濃度アノード領域52bは、上部電極80と接している。
カソード領域54は、n型領域である。カソード領域54は、ドリフト領域54aと、バッファ領域54bと、カソードコンタクト領域54cを有している。
ドリフト領域54aは、低濃度アノード領域52bの下側に形成されており、低濃度アノード領域52bに接している。ドリフト領域54aは、低濃度アノード領域52bによってアノード領域52aから分離されている。ドリフト領域54aは、IGBT領域20内のドリフト領域26と連続する領域である。
バッファ領域54bのn型不純物濃度は、ドリフト領域54aのn型不純物濃度よりも高い。バッファ領域54bは、ドリフト領域54aの下側に形成されており、ドリフト領域54aに接している。バッファ領域54bは、IGBT領域20内のバッファ領域28と連続する領域である。
カソードコンタクト領域54cのn型不純物濃度は、バッファ領域54bのn型不純物濃度よりも高い。カソードコンタクト領域54cは、バッファ領域54bの下側に形成されており、バッファ領域54bに接している。カソードコンタクト領域54cは、半導体基板12の下面12bに露出するように形成されている。カソードコンタクト領域54cは、下部電極90と接している。カソードコンタクト領域54cは、下部電極90に対して接続されている。
IGBT領域20内の半導体基板12の上面12aには、複数のトレンチ62が形成されている。図3に示すように、各トレンチ62は、半導体基板12の上面12aにおいてトレンチ32と平行に伸びている。トレンチ62は、上面12aからアノード領域52を貫通しており、ドリフト領域54aに達している。トレンチ62の内面は、絶縁膜64によって覆われている。トレンチ62内には、制御電極66が形成されている。制御電極66上には、層間絶縁膜68が形成されている。層間絶縁膜68によって、制御電極66が上部電極80から絶縁されている。
図4は、図1のA−A線に示す位置(アノードコンタクト領域52aが形成されている位置)におけるアノード領域52内のp型不純物の濃度分布を示している。すなわち、図4は、p型不純物濃度が1×1016atoms/cm3以上である上面12a(第1表面の一例)から深さ方向に沿って測定したアノード領域52内のp型不純物濃度分布を示している。図4に示すように、A−A線に示す位置では上面12aにおけるp型不純物濃度N1が1×1016atoms/cm3以上であるため、アノードコンタクト領域52aは上部電極80に対してオーミック接続されている。また、A−A線に示す位置では、上面12aにおいてp型不純物濃度が最も高い。A−A線に示す位置では、上面12aから下側に向かうにしたがってp型不純物濃度が低下し、低濃度アノード領域52b内でp型不純物濃度は極小値N2となる。極小値N2の深さの下側では、極小値N2の深さから下側に向かうにしたがってp型不純物濃度が上昇し、低濃度アノード領域52b内でp型不純物濃度が極大値N3となる。極大値N3の深さの下側では、極大値N3の深さから下側に向かうにしたがってp型不純物濃度が低下する。
図5は、図1のB−B線に示す位置(アノードコンタクト領域52aが形成されていない位置)におけるアノード領域52内のp型不純物の濃度分布を示している。すなわち、図5は、p型不純物濃度が1×1016atoms/cm3未満である上面12a(第2表面の一例)から深さ方向に沿って測定したアノード領域52内のp型不純物濃度分布を示している。図5に示すように、B−B線に示す位置では上面12aにおけるp型不純物濃度N4が1×1016atoms/cm3未満であるため、低濃度アノード領域52bと上部電極80との間に高い障壁が形成されている。すなわち、低濃度アノード領域52bと上部電極80の接触抵抗は高い。B−B線に示す位置では、上面12aから下側に向かうにしたがってp型不純物濃度が上昇し、低濃度アノード領域52b内でp型不純物濃度が極大値N5となる。極大値N5の大きさは、図4に示す極大値N3の大きさと略等しい。極大値N5の深さは、図4に示す極大値N3の深さと略等しい。極大値N5の深さの下側では、極大値N5の深さから下側に向かうにしたがってp型不純物濃度が低下する。
また、図1のC−C線に示す位置に置けるボディ領域24内のp型不純物の濃度分布は、図4に示す分布と略等しい。また、図2のD−D線に示す位置におけるボディ領域24内のp型不純物の濃度分布は、図5に示す分布と略等しい。
次に、半導体装置10の動作について説明する。上部電極80と下部電極90の間に下部電極90が高電位となる電圧が印加され、ゲート電極36に閾値以上の電圧が印加されると、IGBT領域20内のIGBTがオンする。すなわち、エミッタ領域22とドリフト領域26の間に位置する低濃度ボディ領域24bのうちのゲート絶縁膜34近傍の領域にチャネルが形成され、チャネルを通って下部電極90から上部電極80に電流が流れる。チャネルを形成するために必要な最小限のゲート電圧(すなわち、上記閾値)は、チャネルが形成される領域(すなわち、エミッタ領域22の下側の低濃度ボディ領域24b)内のp型不純物濃度の最大値の影響によって大きく変動する。本実施形態では、エミッタ領域22の下側の低濃度ボディ領域24b内のp型不純物濃度は、図5に示すように分布している。図5に示す極大値N5は、上記閾値が適切な値となるように調整されているため、IGBTは適切なゲート電圧で動作することができる。
また、上部電極80と下部電極90の間に上部電極80が高電位となる電圧が印加されると、ダイオード領域50内のダイオードがオンする。すなわち、上部電極80から、アノードコンタクト領域52aにホールが流入する。アノードコンタクト領域52aに流入したホールは、低濃度アノード領域52bとカソード領域54を通過して下部電極90に流れる。また、電子が、下部電極90から、カソード領域54とアノード領域52を介して、上部電極80に流れる。なお、低濃度アノード領域52bは上部電極80に接しているが、これらの間の接触抵抗は高い。このため、低濃度アノード領域52bと上部電極80の間の界面を介して上部電極80から低濃度アノード領域52bにホールが流入することが抑制される。このように、半導体装置10では、低濃度アノード領域52bの上面12aにおけるp型不純物濃度が低くなっていることで、ダイオードがオンしているときにカソード領域54に流入するホールの量が制限される。上部電極80と下部電極90の間の印加電圧が逆電圧(すなわち、下部電極90が高電位となる電圧)に切り換わると、ダイオードが逆回復動作を実行する。すなわち、カソード領域54内に存在するホールが、アノード領域52を介して上部電極80に流れる。これによって、ダイオードに瞬間的に逆電流が流れる。しかしながら、半導体装置10では、上記の通り、ダイオードがオンしているときにカソード領域54に流入するホールの量が制限されるため、逆回復動作時にカソード領域54aから上部電極80に向かって流れるホールの量が少ない。このため、半導体装置10では、逆回復動作時にダイオードに流れる逆電流が小さい。これによって、ダイオードの逆回復動作時に生じる損失が低減される。
次に、半導体装置10の製造方法について説明する。まず、ドリフト領域26、54aと略同じn型不純物濃度を有するシリコン製の半導体ウエハ100に対して加工を行うことで、図6に示すように、半導体ウエハ100の上面100a側に、トレンチ32、ゲート絶縁膜34、ゲート電極36、トレンチ62、絶縁膜64及び制御電極66を形成する。なお、半導体ウエハ100は、ダイシング後に半導体基板12となるウエハである。
次に、IGBT領域20内及びダイオード領域50内の半導体ウエハ100の上面100aの全域に、p型不純物を注入する(低濃度p注入工程)。ここでは、注入されたp型不純物の濃度のピーク(深さ方向に沿って測定した濃度分布におけるピーク)が上面100aよりも深い深さに位置するように、p型不純物を注入する。より詳細には、注入したp型不純物の濃度のピークの深さが、図4、5の極大値N3、N5の深さと一致するように、p型不純物を注入する。次に、半導体ウエハ100をアニールすることで、半導体ウエハ100に注入されたp型不純物を拡散させるとともに活性化させる。これによって、図7に示すように、半導体ウエハ100内に、低濃度ボディ領域24b及び低濃度アノード領域52bを形成する。このように低濃度ボディ領域24bと低濃度アノード領域52bを形成すると、低濃度ボディ領域24b内及び低濃度アノード領域52b内で、図5に示すようにp型不純物を分布させることができる。
次に、図8に示すように、半導体ウエハ100の上面100aに、層間絶縁膜38、68を形成する。
次に、半導体ウエハ100の上面100aにマスクを形成する。このマスクは、半導体ウエハ100の上面100aのうち、ボディコンタクト領域24a及びアノードコンタクト領域52aを形成すべき範囲において開口しており、その他の範囲を覆うように形成される。次に、そのマスク越しに、半導体ウエハ100の上面100aにp型不純物を注入する(コンタクトp注入工程)。これによって、開口内の半導体ウエハ100の上面100a(すなわち、ボディ領域24を形成すべき領域の表面の一部と、アノードコンタクト領域52aを形成すべき領域の表面)にp型不純物を注入する。ここでは、マスクの開口内の半導体領域に、低濃度p注入工程よりも高濃度にp型不純物を注入する。また、ここでは、コンタクトp注入工程で半導体ウエハ100に注入されたp型不純物の濃度のピーク(深さ方向に沿って測定した濃度分布におけるピーク)が、極大値N3、N5の深さよりも浅い深さ(すなわち、極大値N3、N5の深さよりも上面100a側)に位置するように、p型不純物を注入する。より詳細には、コンタクトp注入工程で注入されたp型不純物の濃度のピークが、半導体ウエハ100の上面100aに位置するようにp型不純物を注入する。p型不純物を注入した後に、上記マスクを除去する。
次に、半導体ウエハ100の上面100aに別のマスクを形成する。このマスクは、半導体ウエハ100の上面100aのうち、エミッタ領域22を形成すべき範囲において開口しており、その他の範囲を覆うように形成される。次に、そのマスク越しに、半導体ウエハ100の上面100aにn型不純物を注入する(エミッタn注入工程)。ここでは、マスクの開口内の半導体領域に、低濃度p注入工程よりも高濃度にn型不純物を注入する。また、ここでは、低濃度ボディ領域24bの下端よりも浅い範囲にn型不純物を注入する。n型不純物を注入した後に、上記マスクを除去する。
次に、半導体ウエハ100をアニールする。これによって、コンタクトp注入工程で半導体ウエハ100に注入されたp型不純物と、エミッタn注入工程で半導体ウエハ100に注入されたn型不純物を拡散させるとともに活性化させる。これによって、図9、10に示すように、エミッタ領域22、ボディコンタクト領域24a及びアノードコンタクト領域52aを形成する。このようにボディコンタクト領域24a及びアノードコンタクト領域52aを形成することで、図1のA−A線及びC−C線に相当する位置において、図4に示すようにp型不純物が分布するようになる。すなわち、ボディコンタクト領域24a及びアノードコンタクト領域52aは、上面100aにおいて1×1016atoms/cm2以上のp型不純物濃度を有するように形成される。また、ボディコンタクト領域24a及びアノードコンタクト領域52aの下側の低濃度領域24b及び52bでは、コンタクトp注入工程の実施前と同様にp型不純物が分布する。また、ボディコンタクト領域24a及びアノードコンタクト領域52aの形成後においても、図1のB−B線及び図2のD−D線に相当する位置では、コンタクトp注入工程の実施前と同様に、図5に示すようにp型不純物が分布する。
次に、上部電極80を形成する。次に、下面100b側の構造(すなわち、バッファ領域28、54b、コレクタ領域30、カソードコンタクト領域54c及び下部電極90)を形成する。その後、ダイシングにより半導体ウエハ100を分割することで、半導体装置10が得られる。
以上に説明したように、この製造方法によれば、半導体装置10を製造することができる。低濃度p注入工程とその後のアニール工程の条件を調節することで、低濃度ボディ領域24bの極大値N3(図4参照)を適切な値に制御することができる。したがって、この方法によれば、IGBTの閾値を適切な値に制御することができる。また、低濃度p注入工程で深い位置に極大値N3、N5を形成するため、低濃度アノード領域52bの上面12aにおけるp型不純物濃度N4(図5参照)を低い値に制御することができる。したがって、ダイオードがオンする際に、低濃度アノード領域52bと上部電極80の界面を介して上部電極80から低濃度アノード領域52bにホールが流入することを抑制することができる。このため、ダイオードの逆回復動作時の損失低減を図ることができる。
次に、比較例の半導体装置と、その製造方法について説明する。比較例の半導体装置の構造は、図1〜3に示す半導体装置10の構造と等しい。但し、比較例の半導体装置は、図4、5に示すp型不純物濃度分布とは異なるp型不純物濃度分布を有している。図11、12は、比較例の半導体装置におけるp型不純物濃度分布を示している。比較例の半導体装置のA−A線及びC−C線の位置のp型不純物濃度は、実施形態の半導体装置10とは異なり、図11に示すように極小値N2及び極大値N3を有していない。また、比較例の半導体装置のB−B線及びD−D線の位置のp型不純物濃度は、図12に示すように、上面12aで最大となっており、上面12aから下側に向かうに従って低下している。B−B線及びD−D線の位置の上面12aおけるp型不純物濃度は、1×1016atoms/cm3以上となっている。したがって、低濃度アノード領域52bが上部電極80に対してオーミック接続されている。
比較例の半導体装置において上記のようにp型不純物が分布するのは、その製造工程が実施形態の半導体装置10と異なるためである。比較例の半導体装置の製造工程では、低濃度p注入工程において、半導体ウエハ100の上面100a近傍に高濃度にp型不純物を注入し、その後、注入されたp型不純物をアニール工程で拡散させる。このため、図12に示すようにp型不純物が分布する。この方法では、エミッタ領域22の下側の低濃度ボディ領域24bのp型不純物濃度を適切な値にすると、上面12aではp型不純物濃度が高濃度となる。このため、低濃度アノード領域52bが上部電極80とオーミック接続され、ダイオードの逆回復時の損失が高くなる。
これに対し、本実施形態の半導体装置10及びその製造方法では、低濃度アノード領域52bが上部電極80とオーミック接続されることを防止できるため、ダイオードの逆回復時の損失を低減することができる。また、本実施形態の製造方法では、低濃度p注入工程におけるp型不純物の注入深さを深くするだけで、ダイオードの特性を改善できる。すなわち、実施形態の製造方法では、比較例の製造方法に比べて、工程の数を増加させることなくダイオードの特性を改善できる。
なお、上記の実施形態では、極大値N3及びN5が1×1016atoms/cm3未満であったが、極大値N3及びN5は1×1016atoms/cm3以上であってもよい。このような構成でも、低濃度アノード領域52bの上面12aにおけるp型不純物濃度が1×1016atoms/cm3未満であれば、ダイオードへのホールの流入を抑制することができる。
また、上述した実施形態では、低濃度p注入工程、コンタクトp注入工程、エミッタn注入工程の順に注入工程を行ったが、注入工程を実施する順序はどのような順序であってもよい。
また、上述した実施形態では、低濃度ボディ領域24b及び低濃度アノード領域52bに対する活性化アニールと、エミッタ領域22、ボディコンタクト領域24a及びアノードコンタクト領域52aに対する活性化アニールを別工程で行った。しかしながら、これらの領域に対する活性化アニールを同時に行ってもよい。
また、上述した実施形態では、単一の上部電極80がエミッタ領域22及びボディ領域24に接する電極(第1電極の一例)とアノード領域52に接する電極(第2電極の一例)を兼ねていた。しかしながら、第1電極が第2電極から離されていてもよい。
また、上述した実施形態の半導体装置10は、スイッチング素子としてIGBTを有していたが、IGBTに代えてMOSFETを有していてiもよい。
また、上述した実施形態の半導体装置10は、図4、5に示すように、A−A線の位置でも、B−B線の位置でも、低濃度アノード領域52bにp型不純物濃度の極大値N3、N5が形成されていた。しかしながら、図13、14に示すように、A−A線の位置では低濃度アノード領域52bにp型不純物濃度の極大値が形成されておらず、B−B線の位置で低濃度アノード領域52bにp型不純物濃度の極大値N5が形成されていてもよい。このような濃度分布を有する半導体装置は、上述した実施形態の製造方法を以下のように変更することで製造することができる。まず、低濃度p注入工程とその後のアニール工程を、これらの工程を実施した後に図14の分布が得られるように実施する。また、コンタクトp注入工程とその後のアニール工程を、図14の極大値N5の深さまで分布するように(すなわち、上述した実施形態よりも深い深さまで分布するように)実施する。このようにコンタクトp注入工程で注入されたp型不純物が分布すると、図13に示すように、コンタクトp注入工程の注入範囲で極大値N5が消滅する。したがって、この製造方法によれば、図13、14に示すようにp型不純物が分布する半導体装置を提供することができる。図13、14に示す構成でも、B−B線の位置における低濃度アノード領域52bの表面12aにおけるp型不純物濃度N4を低濃度とすることができる。したがって、上述した実施形態と同様に、ダイオードの逆回復時の損失を低減することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
12a:上面
12b:下面
20:IGBT領域
22:エミッタ領域
24:ボディ領域
24a:ボディコンタクト領域
24b:低濃度ボディ領域
26:ドリフト領域
28:バッファ領域
30:コレクタ領域
32:トレンチ
34:ゲート絶縁膜
36:ゲート電極
38:層間絶縁膜
50:ダイオード領域
52:アノード領域
52a:アノードコンタクト領域
52b:低濃度アノード領域
54:カソード領域
54a:ドリフト領域
54b:バッファ領域
54c:カソードコンタクト領域
62:トレンチ
64:絶縁膜
66:制御電極
68:層間絶縁膜
80:上部電極
90:下部電極
100:半導体ウエハ
100a:上面
100b:下面
12:半導体基板
12a:上面
12b:下面
20:IGBT領域
22:エミッタ領域
24:ボディ領域
24a:ボディコンタクト領域
24b:低濃度ボディ領域
26:ドリフト領域
28:バッファ領域
30:コレクタ領域
32:トレンチ
34:ゲート絶縁膜
36:ゲート電極
38:層間絶縁膜
50:ダイオード領域
52:アノード領域
52a:アノードコンタクト領域
52b:低濃度アノード領域
54:カソード領域
54a:ドリフト領域
54b:バッファ領域
54c:カソードコンタクト領域
62:トレンチ
64:絶縁膜
66:制御電極
68:層間絶縁膜
80:上部電極
90:下部電極
100:半導体ウエハ
100a:上面
100b:下面
Claims (3)
- スイッチング素子とダイオードを有する半導体装置であって、
前記スイッチング素子が、
半導体基板の表面に形成された第1表面電極と、
前記第1表面電極に接するn型の第1領域と、
前記第1表面電極に接し、前記第1領域に接するp型の第2領域と、
前記第2領域によって前記第1領域から分離されているn型の第3領域と、
前記第2領域に対して絶縁膜を介して対向するゲート電極、
を有し、
前記ダイオードが、
前記表面に形成された第2表面電極と、
前記第2表面電極に接し、前記第2表面電極に接する位置におけるp型不純物濃度が1×1016atoms/cm3以上である第1表面と、前記第2表面電極に接する位置におけるp型不純物濃度が1×1016atoms/cm3未満である第2表面とを有するp型のアノード領域と、
前記アノード領域に接するn型のカソード領域、
を有し、
前記第2表面から深さ方向に沿って測定した前記アノード領域のp型不純物濃度分布において、前記第2表面よりも深い位置にp型不純物濃度のピークが存在する半導体装置。 - 前記第1表面から深さ方向に沿って測定した前記アノード領域のp型不純物濃度分布において、前記第1表面よりも深い位置にp型不純物濃度の極小値が存在し、前記極小値の位置よりも深い位置にp型不純物濃度の極大値が存在する請求項1の半導体装置。
- 請求項1または2の半導体装置を製造する方法であって、
半導体ウエハの表面にp型不純物を注入することによって、前記半導体ウエハ内に前記第2領域と前記アノード領域を形成する工程を有し、
前記工程が、
注入されたp型不純物の濃度のピークが前記半導体ウエハの前記表面よりも深い位置に形成されるようにp型不純物を注入する第1工程と、
注入されたp型不純物の濃度のピークが前記第1工程で形成されるp型不純物の濃度のピークよりも浅い位置に形成されるように、前記第2領域に対応する領域の表面の少なくとも一部と前記アノード領域の前記第1表面に対応する表面にp型不純物を注入する第2工程、
を有する方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014118160A JP2015231037A (ja) | 2014-06-06 | 2014-06-06 | 半導体装置、及び、半導体装置の製造方法 |
PCT/JP2015/061002 WO2015186428A1 (ja) | 2014-06-06 | 2015-04-08 | 半導体装置、及び、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014118160A JP2015231037A (ja) | 2014-06-06 | 2014-06-06 | 半導体装置、及び、半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015231037A true JP2015231037A (ja) | 2015-12-21 |
Family
ID=54766509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014118160A Pending JP2015231037A (ja) | 2014-06-06 | 2014-06-06 | 半導体装置、及び、半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015231037A (ja) |
WO (1) | WO2015186428A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018046249A (ja) * | 2016-09-16 | 2018-03-22 | トヨタ自動車株式会社 | 半導体装置 |
JP2022067730A (ja) * | 2020-10-21 | 2022-05-09 | 三菱電機株式会社 | 逆導通型半導体装置および逆導通型半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2023112547A1 (ja) * | 2021-12-17 | 2023-06-22 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004005084B4 (de) * | 2004-02-02 | 2013-03-14 | Infineon Technologies Ag | Halbleiterbauelement |
JP5787853B2 (ja) * | 2012-09-12 | 2015-09-30 | 株式会社東芝 | 電力用半導体装置 |
JP6082314B2 (ja) * | 2012-11-06 | 2017-02-15 | 株式会社東芝 | 半導体装置 |
-
2014
- 2014-06-06 JP JP2014118160A patent/JP2015231037A/ja active Pending
-
2015
- 2015-04-08 WO PCT/JP2015/061002 patent/WO2015186428A1/ja active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018046249A (ja) * | 2016-09-16 | 2018-03-22 | トヨタ自動車株式会社 | 半導体装置 |
JP2022067730A (ja) * | 2020-10-21 | 2022-05-09 | 三菱電機株式会社 | 逆導通型半導体装置および逆導通型半導体装置の製造方法 |
JP7370309B2 (ja) | 2020-10-21 | 2023-10-27 | 三菱電機株式会社 | 逆導通型半導体装置および逆導通型半導体装置の製造方法 |
US12002806B2 (en) | 2020-10-21 | 2024-06-04 | Mitsubishi Electric Corporation | Reverse conducting semiconductor device and method for manufacturing reverse conducting semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2015186428A1 (ja) | 2015-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6266166B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6181597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9786746B2 (en) | Semiconductor device with improved reverse recovery characteristics | |
JP6281548B2 (ja) | 半導体装置 | |
TW201703262A (zh) | 絕緣閘切換裝置及其製造方法 | |
JP2013258327A (ja) | 半導体装置及びその製造方法 | |
JP2015165541A (ja) | 半導体装置 | |
JP6214680B2 (ja) | 炭化珪素半導体装置 | |
JP6606007B2 (ja) | スイッチング素子 | |
JP6563639B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6571467B2 (ja) | 絶縁ゲート型スイッチング素子とその製造方法 | |
WO2016009736A1 (ja) | スイッチング素子 | |
JP2011204808A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019079833A (ja) | スイッチング素子とその製造方法 | |
JP2016225560A (ja) | 半導体装置 | |
JP2016100466A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4889645B2 (ja) | 半導体装置の製造方法 | |
JP2015141935A (ja) | 半導体装置 | |
WO2015186428A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2015037188A (ja) | 電力半導体素子及びその製造方法 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP6211933B2 (ja) | 半導体装置 | |
JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
JP2006351713A (ja) | 絶縁ゲート型半導体装置 |