JP2015231037A - 半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP2015231037A
JP2015231037A JP2014118160A JP2014118160A JP2015231037A JP 2015231037 A JP2015231037 A JP 2015231037A JP 2014118160 A JP2014118160 A JP 2014118160A JP 2014118160 A JP2014118160 A JP 2014118160A JP 2015231037 A JP2015231037 A JP 2015231037A
Authority
JP
Japan
Prior art keywords
region
type impurity
contact
concentration
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014118160A
Other languages
English (en)
Inventor
亀山　悟
Satoru Kameyama
悟 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014118160A priority Critical patent/JP2015231037A/ja
Priority to PCT/JP2015/061002 priority patent/WO2015186428A1/ja
Publication of JP2015231037A publication Critical patent/JP2015231037A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 スイッチング素子とダイオードを有し、ダイオードの逆回復特性が良好な半導体装置を提供する。【解決手段】 スイッチング素子とダイオードを有する半導体装置。ダイオードが、第２表面電極と、第２表面電極に接し、２表面電極に接する位置におけるｐ型不純物濃度が１?１０１６ａｔｏｍｓ／ｃｍ３以上である第１表面と、第２表面電極に接する位置におけるｐ型不純物濃度が１?１０１６ａｔｏｍｓ／ｃｍ３未満である第２表面とを有するｐ型のアノード領域と、アノード領域に接するｎ型のカソード領域を有する。第２表面から深さ方向に沿って測定した前記アノード領域のｐ型不純物濃度分布において、第２表面よりも深い位置にｐ型不純物濃度のピークが存在する。【選択図】図１

Description

本明細書が開示する技術は、スイッチング素子とダイオードを有する半導体装置に関する。
特許文献１には、単一の半導体基板にＩＧＢＴとダイオードが形成された半導体装置が開示されている。ＩＧＢＴは、上面電極に接するエミッタ層及びボディコンタクト層と、エミッタ領域及びボディコンタクト領域の下側に形成されたＩＧＢＴボディ層を有している。ＩＧＢＴボディ層のｐ型不純物濃度は、ボディコンタクト層よりも低い。ダイオードは、上面電極に接するアノード層と、アノード層の側方及び下側に形成され、上面電極に接するダイオードボディ層を有している。ダイオードボディ層のｐ型不純物濃度は、アノード層よりも低い。
国際公開ＷＯ２０１３／０３０９４３号公報
特許文献１のような半導体装置の製造工程においては、ＩＧＢＴボディ層に対するイオン注入とダイオードボディ層に対するイオン注入は同時に実施される。したがって、ＩＧＢＴボディ層とダイオードボディ層は、略同じｐ型不純物濃度を有する。ＩＧＢＴボディ層のｐ型不純物濃度はＩＧＢＴのゲート閾値に大きく影響するため、ＩＧＢＴボディ層のｐ型不純物濃度は所望のゲート閾値が得られるように比較的高い濃度に調整される。このため、ダイオードボディ層のｐ型不純物濃度もＩＧＢＴボディ層と同様に比較的高くなる。その結果、ダイオードボディ層と上部電極とが比較的低抵抗で導通することとなり、上部電極からダイオードボディ層にホールが流入しやすくなる。その結果、ダイオードの動作時に、ダイオード内でホールの量が多くなり、ダイオードの逆回復特性が悪化する。
本発明は、スイッチング素子とダイオードを有する半導体装置を提供する。前記スイッチング素子は、半導体基板の表面に形成された第１表面電極と、前記第１表面電極に接するｎ型の第１領域と、前記第１表面電極に接し、前記第１領域に接するｐ型の第２領域と、前記第２領域によって前記第１領域から分離されているｎ型の第３領域と、前記第２領域に対して絶縁膜を介して対向するゲート電極を有する。前記ダイオードは、前記表面に形成された第２表面電極と、前記第２表面電極に接し、前記第２表面電極に接する位置におけるｐ型不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上である第１表面と、前記第２表面電極に接する位置におけるｐ型不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３未満である第２表面とを有するｐ型のアノード領域と、前記アノード領域に接するｎ型のカソード領域を有する。前記第２表面から深さ方向に沿って測定した前記アノード領域のｐ型不純物濃度分布において、前記第２表面よりも深い位置にｐ型不純物濃度のピークが存在する。
なお、上記「深い」との用語は、前記半導体基板の前記表面から遠い側を意味する。また、上記「第１表面電極」と上記「第２表面電極」は、互いに分離されていてもよいし、互いに繋がっていてもよい。すなわち、第１表面電極と第２表面電極が、第１領域、第２領域及びアノード領域に接する１つの電極によって構成されていてもよい。
上記の半導体装置によれば、ダイオードへのホールの供給量を抑制することができ、ダイオードの逆回復特性を向上させることができる。
半導体装置１０の縦断面図（図３のＩ−Ｉ線における縦断面を示す図）。 半導体装置１０の縦断面図（図３のＩＩ−ＩＩ線における縦断面を示す図）。 半導体装置１０の平面図（上部電極８０と層間絶縁膜３８、６８の図示を省略した図）。 図１のＡ−Ａ線及びＣ−Ｃ線の位置におけるｐ型不純物濃度分布を示す図。 図１のＢ−Ｂ線及び図２のＤ−Ｄ線の位置におけるｐ型不純物濃度分布を示す図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 比較例の半導体装置の図４に対応する位置におけるｐ型不純物濃度分布を示す図。 比較例の半導体装置の図５に対応する位置におけるｐ型不純物濃度分布を示す図。 他の実施形態の図１のＡ−Ａ線の位置におけるｐ型不純物濃度分布を示す図。 他の実施形態の図１のＢ−Ｂ線の位置におけるｐ型不純物濃度分布を示す図。
図１〜３に示す半導体装置１０は、ＩＧＢＴとダイオードを有する半導体装置（いわゆる、ＲＣ−ＩＧＢＴ）である。半導体装置１０は、半導体基板１２と、半導体基板１２の上面１２ａに形成された上部電極８０と、半導体基板１２の下面１２ｂに形成された下部電極９０を有している。半導体基板１２は、ＩＧＢＴが形成されているＩＧＢＴ領域２０と、ダイオードが形成されているダイオード領域５０を有している。上部電極８０は、ＩＧＢＴ領域２０からダイオード領域５０に跨って形成されている。下部電極９０は、半導体基板１２の下面１２ｂの略全域に形成されている。
ＩＧＢＴ領域２０内には、エミッタ領域２２（第１領域の一例）、ボディ領域２４（第２領域の一例）、ドリフト領域２６（第３領域の一例）、バッファ領域２８及びコレクタ領域３０が形成されている。
エミッタ領域２２は、ｎ型領域である。エミッタ領域２２は、半導体基板１２の上面１２ａに露出するように形成されている。図３に示すように、エミッタ領域２２は、半導体基板１２の上面１２ａにおいて、後述するトレンチ３２と直交する方向に長く伸びている。エミッタ領域２２は、上部電極８０と接している。エミッタ領域２２は、上部電極８０に対してオーミック接続されている。
ボディ領域２４は、ｐ型領域である。ボディ領域２４は、ボディコンタクト領域２４ａと、低濃度ボディ領域２４ｂを有している。ボディコンタクト領域２４ａのｐ型不純物濃度は、低濃度ボディ領域２４ｂのｐ型不純物濃度よりも高い。より詳細には、ボディコンタクト領域２４ａのｐ型不純物濃度は１×１０１６ａｔｏｍｓ／ｃｍ３以上であり、低濃度ボディ領域２４ｂのｐ型不純物濃度は１×１０１６ａｔｏｍｓ／ｃｍ３未満である。図３に示すように、ボディコンタクト領域２４ａは、２つのエミッタ領域２２に挟まれた位置において、半導体基板１２の上面１２ａに露出するように形成されている。ボディコンタクト領域２４ａは、上部電極８０と接している。ボディコンタクト領域２４ａは、上部電極８０に対してオーミック接続されている。低濃度ボディ領域２４ｂは、ボディコンタクト領域２４ａ及びエミッタ領域２２の下側に形成されており、ボディコンタクト領域２４ａ及びエミッタ領域２２に接している。また、低濃度ボディ領域２４ｂの一部は、ボディコンタクト領域２４ａの側方に形成されている。
ドリフト領域２６は、ｎ型領域である。ドリフト領域２６のｎ型不純物濃度は、エミッタ領域２２のｎ型不純物濃度よりも低い。ドリフト領域２６は、低濃度ボディ領域２４ｂの下側に形成されており、低濃度ボディ領域２４ｂに接している。図２に示すように、ドリフト領域２６は、低濃度ボディ領域２４ｂによってエミッタ領域２２から分離されている。
バッファ領域２８は、ｎ型領域である。バッファ領域２８のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。バッファ領域２８は、ドリフト領域２６の下側に形成されており、ドリフト領域２６に接している。
コレクタ領域３０は、ｐ型領域である。コレクタ領域３０は、バッファ領域２８の下側に形成されており、バッファ領域２８に接している。コレクタ領域３０は、バッファ領域２８及びドリフト領域２６によってボディ領域２４から分離されている。コレクタ領域３０は、半導体基板１２の下面１２ｂに露出するように形成されている。コレクタ領域３０は、下部電極９０と接している。コレクタ領域３０は、下部電極９０に対して接続されている。
ＩＧＢＴ領域２０内の半導体基板１２の上面１２ａには、複数のトレンチ３２が形成されている。図３に示すように、各トレンチ３２は、半導体基板１２の上面１２ａにおいて互いに平行に伸びている。図１、２に示すように、トレンチ３２は、上面１２ａからエミッタ領域２２とボディ領域２４を貫通しており、ドリフト領域２６に達している。トレンチ３２の内面は、ゲート絶縁膜３４によって覆われている。トレンチ３２内には、ゲート電極３６が形成されている。ゲート電極３６は、エミッタ領域２２の深さからドリフト領域２６の深さまで伸びている。このため、ゲート電極３６は、エミッタ領域２２、ドリフト領域２６、及び、エミッタ領域２２とドリフト領域２６の間に位置する低濃度ボディ領域２４ｂに対して、ゲート絶縁膜３４を介して対向している。ゲート電極３６上には、層間絶縁膜３８が形成されている。層間絶縁膜３８によって、ゲート電極３６が上部電極８０から絶縁されている。
ダイオード領域５０内には、アノード領域５２及びカソード領域５４が形成されている。
アノード領域５２は、ｐ型領域である。アノード領域５２は、アノードコンタクト領域５２ａと低濃度アノード領域５２ｂを有している。アノードコンタクト領域５２ａのｐ型不純物濃度は、低濃度アノード領域５２ｂのｐ型不純物濃度よりも高い。より詳細には、アノードコンタクト領域５２ａのｐ型不純物濃度は１×１０１６ａｔｏｍｓ／ｃｍ３以上であり、低濃度アノード領域５２ｂのｐ型不純物濃度は１×１０１６ａｔｏｍｓ／ｃｍ３未満である。アノードコンタクト領域５２ａは、半導体基板１２の上面１２ａに露出するように形成されている。アノードコンタクト領域５２ａは、上部電極８０と接している。アノードコンタクト領域５２ａは、上部電極８０に対してオーミック接続されている。低濃度アノード領域５２ｂは、アノードコンタクト領域５２ａの側方及び下側に形成されており、アノードコンタクト領域５２ａに接している。低濃度アノード領域５２ｂは、アノードコンタクト領域５２ａに隣接する位置で半導体基板１２の上面１２ａに露出している。この露出位置において、低濃度アノード領域５２ｂは、上部電極８０と接している。
カソード領域５４は、ｎ型領域である。カソード領域５４は、ドリフト領域５４ａと、バッファ領域５４ｂと、カソードコンタクト領域５４ｃを有している。
ドリフト領域５４ａは、低濃度アノード領域５２ｂの下側に形成されており、低濃度アノード領域５２ｂに接している。ドリフト領域５４ａは、低濃度アノード領域５２ｂによってアノード領域５２ａから分離されている。ドリフト領域５４ａは、ＩＧＢＴ領域２０内のドリフト領域２６と連続する領域である。
バッファ領域５４ｂのｎ型不純物濃度は、ドリフト領域５４ａのｎ型不純物濃度よりも高い。バッファ領域５４ｂは、ドリフト領域５４ａの下側に形成されており、ドリフト領域５４ａに接している。バッファ領域５４ｂは、ＩＧＢＴ領域２０内のバッファ領域２８と連続する領域である。
カソードコンタクト領域５４ｃのｎ型不純物濃度は、バッファ領域５４ｂのｎ型不純物濃度よりも高い。カソードコンタクト領域５４ｃは、バッファ領域５４ｂの下側に形成されており、バッファ領域５４ｂに接している。カソードコンタクト領域５４ｃは、半導体基板１２の下面１２ｂに露出するように形成されている。カソードコンタクト領域５４ｃは、下部電極９０と接している。カソードコンタクト領域５４ｃは、下部電極９０に対して接続されている。
ＩＧＢＴ領域２０内の半導体基板１２の上面１２ａには、複数のトレンチ６２が形成されている。図３に示すように、各トレンチ６２は、半導体基板１２の上面１２ａにおいてトレンチ３２と平行に伸びている。トレンチ６２は、上面１２ａからアノード領域５２を貫通しており、ドリフト領域５４ａに達している。トレンチ６２の内面は、絶縁膜６４によって覆われている。トレンチ６２内には、制御電極６６が形成されている。制御電極６６上には、層間絶縁膜６８が形成されている。層間絶縁膜６８によって、制御電極６６が上部電極８０から絶縁されている。
図４は、図１のＡ−Ａ線に示す位置（アノードコンタクト領域５２ａが形成されている位置）におけるアノード領域５２内のｐ型不純物の濃度分布を示している。すなわち、図４は、ｐ型不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上である上面１２ａ（第１表面の一例）から深さ方向に沿って測定したアノード領域５２内のｐ型不純物濃度分布を示している。図４に示すように、Ａ−Ａ線に示す位置では上面１２ａにおけるｐ型不純物濃度Ｎ１が１×１０１６ａｔｏｍｓ／ｃｍ３以上であるため、アノードコンタクト領域５２ａは上部電極８０に対してオーミック接続されている。また、Ａ−Ａ線に示す位置では、上面１２ａにおいてｐ型不純物濃度が最も高い。Ａ−Ａ線に示す位置では、上面１２ａから下側に向かうにしたがってｐ型不純物濃度が低下し、低濃度アノード領域５２ｂ内でｐ型不純物濃度は極小値Ｎ２となる。極小値Ｎ２の深さの下側では、極小値Ｎ２の深さから下側に向かうにしたがってｐ型不純物濃度が上昇し、低濃度アノード領域５２ｂ内でｐ型不純物濃度が極大値Ｎ３となる。極大値Ｎ３の深さの下側では、極大値Ｎ３の深さから下側に向かうにしたがってｐ型不純物濃度が低下する。
図５は、図１のＢ−Ｂ線に示す位置（アノードコンタクト領域５２ａが形成されていない位置）におけるアノード領域５２内のｐ型不純物の濃度分布を示している。すなわち、図５は、ｐ型不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３未満である上面１２ａ（第２表面の一例）から深さ方向に沿って測定したアノード領域５２内のｐ型不純物濃度分布を示している。図５に示すように、Ｂ−Ｂ線に示す位置では上面１２ａにおけるｐ型不純物濃度Ｎ４が１×１０１６ａｔｏｍｓ／ｃｍ３未満であるため、低濃度アノード領域５２ｂと上部電極８０との間に高い障壁が形成されている。すなわち、低濃度アノード領域５２ｂと上部電極８０の接触抵抗は高い。Ｂ−Ｂ線に示す位置では、上面１２ａから下側に向かうにしたがってｐ型不純物濃度が上昇し、低濃度アノード領域５２ｂ内でｐ型不純物濃度が極大値Ｎ５となる。極大値Ｎ５の大きさは、図４に示す極大値Ｎ３の大きさと略等しい。極大値Ｎ５の深さは、図４に示す極大値Ｎ３の深さと略等しい。極大値Ｎ５の深さの下側では、極大値Ｎ５の深さから下側に向かうにしたがってｐ型不純物濃度が低下する。
また、図１のＣ−Ｃ線に示す位置に置けるボディ領域２４内のｐ型不純物の濃度分布は、図４に示す分布と略等しい。また、図２のＤ−Ｄ線に示す位置におけるボディ領域２４内のｐ型不純物の濃度分布は、図５に示す分布と略等しい。
次に、半導体装置１０の動作について説明する。上部電極８０と下部電極９０の間に下部電極９０が高電位となる電圧が印加され、ゲート電極３６に閾値以上の電圧が印加されると、ＩＧＢＴ領域２０内のＩＧＢＴがオンする。すなわち、エミッタ領域２２とドリフト領域２６の間に位置する低濃度ボディ領域２４ｂのうちのゲート絶縁膜３４近傍の領域にチャネルが形成され、チャネルを通って下部電極９０から上部電極８０に電流が流れる。チャネルを形成するために必要な最小限のゲート電圧（すなわち、上記閾値）は、チャネルが形成される領域（すなわち、エミッタ領域２２の下側の低濃度ボディ領域２４ｂ）内のｐ型不純物濃度の最大値の影響によって大きく変動する。本実施形態では、エミッタ領域２２の下側の低濃度ボディ領域２４ｂ内のｐ型不純物濃度は、図５に示すように分布している。図５に示す極大値Ｎ５は、上記閾値が適切な値となるように調整されているため、ＩＧＢＴは適切なゲート電圧で動作することができる。
また、上部電極８０と下部電極９０の間に上部電極８０が高電位となる電圧が印加されると、ダイオード領域５０内のダイオードがオンする。すなわち、上部電極８０から、アノードコンタクト領域５２ａにホールが流入する。アノードコンタクト領域５２ａに流入したホールは、低濃度アノード領域５２ｂとカソード領域５４を通過して下部電極９０に流れる。また、電子が、下部電極９０から、カソード領域５４とアノード領域５２を介して、上部電極８０に流れる。なお、低濃度アノード領域５２ｂは上部電極８０に接しているが、これらの間の接触抵抗は高い。このため、低濃度アノード領域５２ｂと上部電極８０の間の界面を介して上部電極８０から低濃度アノード領域５２ｂにホールが流入することが抑制される。このように、半導体装置１０では、低濃度アノード領域５２ｂの上面１２ａにおけるｐ型不純物濃度が低くなっていることで、ダイオードがオンしているときにカソード領域５４に流入するホールの量が制限される。上部電極８０と下部電極９０の間の印加電圧が逆電圧（すなわち、下部電極９０が高電位となる電圧）に切り換わると、ダイオードが逆回復動作を実行する。すなわち、カソード領域５４内に存在するホールが、アノード領域５２を介して上部電極８０に流れる。これによって、ダイオードに瞬間的に逆電流が流れる。しかしながら、半導体装置１０では、上記の通り、ダイオードがオンしているときにカソード領域５４に流入するホールの量が制限されるため、逆回復動作時にカソード領域５４ａから上部電極８０に向かって流れるホールの量が少ない。このため、半導体装置１０では、逆回復動作時にダイオードに流れる逆電流が小さい。これによって、ダイオードの逆回復動作時に生じる損失が低減される。
次に、半導体装置１０の製造方法について説明する。まず、ドリフト領域２６、５４ａと略同じｎ型不純物濃度を有するシリコン製の半導体ウエハ１００に対して加工を行うことで、図６に示すように、半導体ウエハ１００の上面１００ａ側に、トレンチ３２、ゲート絶縁膜３４、ゲート電極３６、トレンチ６２、絶縁膜６４及び制御電極６６を形成する。なお、半導体ウエハ１００は、ダイシング後に半導体基板１２となるウエハである。
次に、ＩＧＢＴ領域２０内及びダイオード領域５０内の半導体ウエハ１００の上面１００ａの全域に、ｐ型不純物を注入する（低濃度ｐ注入工程）。ここでは、注入されたｐ型不純物の濃度のピーク（深さ方向に沿って測定した濃度分布におけるピーク）が上面１００ａよりも深い深さに位置するように、ｐ型不純物を注入する。より詳細には、注入したｐ型不純物の濃度のピークの深さが、図４、５の極大値Ｎ３、Ｎ５の深さと一致するように、ｐ型不純物を注入する。次に、半導体ウエハ１００をアニールすることで、半導体ウエハ１００に注入されたｐ型不純物を拡散させるとともに活性化させる。これによって、図７に示すように、半導体ウエハ１００内に、低濃度ボディ領域２４ｂ及び低濃度アノード領域５２ｂを形成する。このように低濃度ボディ領域２４ｂと低濃度アノード領域５２ｂを形成すると、低濃度ボディ領域２４ｂ内及び低濃度アノード領域５２ｂ内で、図５に示すようにｐ型不純物を分布させることができる。
次に、図８に示すように、半導体ウエハ１００の上面１００ａに、層間絶縁膜３８、６８を形成する。
次に、半導体ウエハ１００の上面１００ａにマスクを形成する。このマスクは、半導体ウエハ１００の上面１００ａのうち、ボディコンタクト領域２４ａ及びアノードコンタクト領域５２ａを形成すべき範囲において開口しており、その他の範囲を覆うように形成される。次に、そのマスク越しに、半導体ウエハ１００の上面１００ａにｐ型不純物を注入する（コンタクトｐ注入工程）。これによって、開口内の半導体ウエハ１００の上面１００ａ（すなわち、ボディ領域２４を形成すべき領域の表面の一部と、アノードコンタクト領域５２ａを形成すべき領域の表面）にｐ型不純物を注入する。ここでは、マスクの開口内の半導体領域に、低濃度ｐ注入工程よりも高濃度にｐ型不純物を注入する。また、ここでは、コンタクトｐ注入工程で半導体ウエハ１００に注入されたｐ型不純物の濃度のピーク（深さ方向に沿って測定した濃度分布におけるピーク）が、極大値Ｎ３、Ｎ５の深さよりも浅い深さ（すなわち、極大値Ｎ３、Ｎ５の深さよりも上面１００ａ側）に位置するように、ｐ型不純物を注入する。より詳細には、コンタクトｐ注入工程で注入されたｐ型不純物の濃度のピークが、半導体ウエハ１００の上面１００ａに位置するようにｐ型不純物を注入する。ｐ型不純物を注入した後に、上記マスクを除去する。
次に、半導体ウエハ１００の上面１００ａに別のマスクを形成する。このマスクは、半導体ウエハ１００の上面１００ａのうち、エミッタ領域２２を形成すべき範囲において開口しており、その他の範囲を覆うように形成される。次に、そのマスク越しに、半導体ウエハ１００の上面１００ａにｎ型不純物を注入する（エミッタｎ注入工程）。ここでは、マスクの開口内の半導体領域に、低濃度ｐ注入工程よりも高濃度にｎ型不純物を注入する。また、ここでは、低濃度ボディ領域２４ｂの下端よりも浅い範囲にｎ型不純物を注入する。ｎ型不純物を注入した後に、上記マスクを除去する。
次に、半導体ウエハ１００をアニールする。これによって、コンタクトｐ注入工程で半導体ウエハ１００に注入されたｐ型不純物と、エミッタｎ注入工程で半導体ウエハ１００に注入されたｎ型不純物を拡散させるとともに活性化させる。これによって、図９、１０に示すように、エミッタ領域２２、ボディコンタクト領域２４ａ及びアノードコンタクト領域５２ａを形成する。このようにボディコンタクト領域２４ａ及びアノードコンタクト領域５２ａを形成することで、図１のＡ−Ａ線及びＣ−Ｃ線に相当する位置において、図４に示すようにｐ型不純物が分布するようになる。すなわち、ボディコンタクト領域２４ａ及びアノードコンタクト領域５２ａは、上面１００ａにおいて１×１０１６ａｔｏｍｓ／ｃｍ２以上のｐ型不純物濃度を有するように形成される。また、ボディコンタクト領域２４ａ及びアノードコンタクト領域５２ａの下側の低濃度領域２４ｂ及び５２ｂでは、コンタクトｐ注入工程の実施前と同様にｐ型不純物が分布する。また、ボディコンタクト領域２４ａ及びアノードコンタクト領域５２ａの形成後においても、図１のＢ−Ｂ線及び図２のＤ−Ｄ線に相当する位置では、コンタクトｐ注入工程の実施前と同様に、図５に示すようにｐ型不純物が分布する。
次に、上部電極８０を形成する。次に、下面１００ｂ側の構造（すなわち、バッファ領域２８、５４ｂ、コレクタ領域３０、カソードコンタクト領域５４ｃ及び下部電極９０）を形成する。その後、ダイシングにより半導体ウエハ１００を分割することで、半導体装置１０が得られる。
以上に説明したように、この製造方法によれば、半導体装置１０を製造することができる。低濃度ｐ注入工程とその後のアニール工程の条件を調節することで、低濃度ボディ領域２４ｂの極大値Ｎ３（図４参照）を適切な値に制御することができる。したがって、この方法によれば、ＩＧＢＴの閾値を適切な値に制御することができる。また、低濃度ｐ注入工程で深い位置に極大値Ｎ３、Ｎ５を形成するため、低濃度アノード領域５２ｂの上面１２ａにおけるｐ型不純物濃度Ｎ４（図５参照）を低い値に制御することができる。したがって、ダイオードがオンする際に、低濃度アノード領域５２ｂと上部電極８０の界面を介して上部電極８０から低濃度アノード領域５２ｂにホールが流入することを抑制することができる。このため、ダイオードの逆回復動作時の損失低減を図ることができる。
次に、比較例の半導体装置と、その製造方法について説明する。比較例の半導体装置の構造は、図１〜３に示す半導体装置１０の構造と等しい。但し、比較例の半導体装置は、図４、５に示すｐ型不純物濃度分布とは異なるｐ型不純物濃度分布を有している。図１１、１２は、比較例の半導体装置におけるｐ型不純物濃度分布を示している。比較例の半導体装置のＡ−Ａ線及びＣ−Ｃ線の位置のｐ型不純物濃度は、実施形態の半導体装置１０とは異なり、図１１に示すように極小値Ｎ２及び極大値Ｎ３を有していない。また、比較例の半導体装置のＢ−Ｂ線及びＤ−Ｄ線の位置のｐ型不純物濃度は、図１２に示すように、上面１２ａで最大となっており、上面１２ａから下側に向かうに従って低下している。Ｂ−Ｂ線及びＤ−Ｄ線の位置の上面１２ａおけるｐ型不純物濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上となっている。したがって、低濃度アノード領域５２ｂが上部電極８０に対してオーミック接続されている。
比較例の半導体装置において上記のようにｐ型不純物が分布するのは、その製造工程が実施形態の半導体装置１０と異なるためである。比較例の半導体装置の製造工程では、低濃度ｐ注入工程において、半導体ウエハ１００の上面１００ａ近傍に高濃度にｐ型不純物を注入し、その後、注入されたｐ型不純物をアニール工程で拡散させる。このため、図１２に示すようにｐ型不純物が分布する。この方法では、エミッタ領域２２の下側の低濃度ボディ領域２４ｂのｐ型不純物濃度を適切な値にすると、上面１２ａではｐ型不純物濃度が高濃度となる。このため、低濃度アノード領域５２ｂが上部電極８０とオーミック接続され、ダイオードの逆回復時の損失が高くなる。
これに対し、本実施形態の半導体装置１０及びその製造方法では、低濃度アノード領域５２ｂが上部電極８０とオーミック接続されることを防止できるため、ダイオードの逆回復時の損失を低減することができる。また、本実施形態の製造方法では、低濃度ｐ注入工程におけるｐ型不純物の注入深さを深くするだけで、ダイオードの特性を改善できる。すなわち、実施形態の製造方法では、比較例の製造方法に比べて、工程の数を増加させることなくダイオードの特性を改善できる。
なお、上記の実施形態では、極大値Ｎ３及びＮ５が１×１０１６ａｔｏｍｓ／ｃｍ３未満であったが、極大値Ｎ３及びＮ５は１×１０１６ａｔｏｍｓ／ｃｍ３以上であってもよい。このような構成でも、低濃度アノード領域５２ｂの上面１２ａにおけるｐ型不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３未満であれば、ダイオードへのホールの流入を抑制することができる。
また、上述した実施形態では、低濃度ｐ注入工程、コンタクトｐ注入工程、エミッタｎ注入工程の順に注入工程を行ったが、注入工程を実施する順序はどのような順序であってもよい。
また、上述した実施形態では、低濃度ボディ領域２４ｂ及び低濃度アノード領域５２ｂに対する活性化アニールと、エミッタ領域２２、ボディコンタクト領域２４ａ及びアノードコンタクト領域５２ａに対する活性化アニールを別工程で行った。しかしながら、これらの領域に対する活性化アニールを同時に行ってもよい。
また、上述した実施形態では、単一の上部電極８０がエミッタ領域２２及びボディ領域２４に接する電極（第１電極の一例）とアノード領域５２に接する電極（第２電極の一例）を兼ねていた。しかしながら、第１電極が第２電極から離されていてもよい。
また、上述した実施形態の半導体装置１０は、スイッチング素子としてＩＧＢＴを有していたが、ＩＧＢＴに代えてＭＯＳＦＥＴを有していてｉもよい。
また、上述した実施形態の半導体装置１０は、図４、５に示すように、Ａ−Ａ線の位置でも、Ｂ−Ｂ線の位置でも、低濃度アノード領域５２ｂにｐ型不純物濃度の極大値Ｎ３、Ｎ５が形成されていた。しかしながら、図１３、１４に示すように、Ａ−Ａ線の位置では低濃度アノード領域５２ｂにｐ型不純物濃度の極大値が形成されておらず、Ｂ−Ｂ線の位置で低濃度アノード領域５２ｂにｐ型不純物濃度の極大値Ｎ５が形成されていてもよい。このような濃度分布を有する半導体装置は、上述した実施形態の製造方法を以下のように変更することで製造することができる。まず、低濃度ｐ注入工程とその後のアニール工程を、これらの工程を実施した後に図１４の分布が得られるように実施する。また、コンタクトｐ注入工程とその後のアニール工程を、図１４の極大値Ｎ５の深さまで分布するように（すなわち、上述した実施形態よりも深い深さまで分布するように）実施する。このようにコンタクトｐ注入工程で注入されたｐ型不純物が分布すると、図１３に示すように、コンタクトｐ注入工程の注入範囲で極大値Ｎ５が消滅する。したがって、この製造方法によれば、図１３、１４に示すようにｐ型不純物が分布する半導体装置を提供することができる。図１３、１４に示す構成でも、Ｂ−Ｂ線の位置における低濃度アノード領域５２ｂの表面１２ａにおけるｐ型不純物濃度Ｎ４を低濃度とすることができる。したがって、上述した実施形態と同様に、ダイオードの逆回復時の損失を低減することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１２ａ：上面
１２ｂ：下面
２０：ＩＧＢＴ領域
２２：エミッタ領域
２４：ボディ領域
２４ａ：ボディコンタクト領域
２４ｂ：低濃度ボディ領域
２６：ドリフト領域
２８：バッファ領域
３０：コレクタ領域
３２：トレンチ
３４：ゲート絶縁膜
３６：ゲート電極
３８：層間絶縁膜
５０：ダイオード領域
５２：アノード領域
５２ａ：アノードコンタクト領域
５２ｂ：低濃度アノード領域
５４：カソード領域
５４ａ：ドリフト領域
５４ｂ：バッファ領域
５４ｃ：カソードコンタクト領域
６２：トレンチ
６４：絶縁膜
６６：制御電極
６８：層間絶縁膜
８０：上部電極
９０：下部電極
１００：半導体ウエハ
１００ａ：上面
１００ｂ：下面

Claims (3)

  1. スイッチング素子とダイオードを有する半導体装置であって、
    前記スイッチング素子が、
    半導体基板の表面に形成された第１表面電極と、
    前記第１表面電極に接するｎ型の第１領域と、
    前記第１表面電極に接し、前記第１領域に接するｐ型の第２領域と、
    前記第２領域によって前記第１領域から分離されているｎ型の第３領域と、
    前記第２領域に対して絶縁膜を介して対向するゲート電極、
    を有し、
    前記ダイオードが、
    前記表面に形成された第２表面電極と、
    前記第２表面電極に接し、前記第２表面電極に接する位置におけるｐ型不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上である第１表面と、前記第２表面電極に接する位置におけるｐ型不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３未満である第２表面とを有するｐ型のアノード領域と、
    前記アノード領域に接するｎ型のカソード領域、
    を有し、
    前記第２表面から深さ方向に沿って測定した前記アノード領域のｐ型不純物濃度分布において、前記第２表面よりも深い位置にｐ型不純物濃度のピークが存在する半導体装置。
  2. 前記第１表面から深さ方向に沿って測定した前記アノード領域のｐ型不純物濃度分布において、前記第１表面よりも深い位置にｐ型不純物濃度の極小値が存在し、前記極小値の位置よりも深い位置にｐ型不純物濃度の極大値が存在する請求項１の半導体装置。
  3. 請求項１または２の半導体装置を製造する方法であって、
    半導体ウエハの表面にｐ型不純物を注入することによって、前記半導体ウエハ内に前記第２領域と前記アノード領域を形成する工程を有し、
    前記工程が、
    注入されたｐ型不純物の濃度のピークが前記半導体ウエハの前記表面よりも深い位置に形成されるようにｐ型不純物を注入する第１工程と、
    注入されたｐ型不純物の濃度のピークが前記第１工程で形成されるｐ型不純物の濃度のピークよりも浅い位置に形成されるように、前記第２領域に対応する領域の表面の少なくとも一部と前記アノード領域の前記第１表面に対応する表面にｐ型不純物を注入する第２工程、
    を有する方法。
JP2014118160A 2014-06-06 2014-06-06 半導体装置、及び、半導体装置の製造方法 Pending JP2015231037A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014118160A JP2015231037A (ja) 2014-06-06 2014-06-06 半導体装置、及び、半導体装置の製造方法
PCT/JP2015/061002 WO2015186428A1 (ja) 2014-06-06 2015-04-08 半導体装置、及び、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014118160A JP2015231037A (ja) 2014-06-06 2014-06-06 半導体装置、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015231037A true JP2015231037A (ja) 2015-12-21

Family

ID=54766509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014118160A Pending JP2015231037A (ja) 2014-06-06 2014-06-06 半導体装置、及び、半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2015231037A (ja)
WO (1) WO2015186428A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046249A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 半導体装置
JP2022067730A (ja) * 2020-10-21 2022-05-09 三菱電機株式会社 逆導通型半導体装置および逆導通型半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023112547A1 (ja) * 2021-12-17 2023-06-22

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005084B4 (de) * 2004-02-02 2013-03-14 Infineon Technologies Ag Halbleiterbauelement
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP6082314B2 (ja) * 2012-11-06 2017-02-15 株式会社東芝 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046249A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 半導体装置
JP2022067730A (ja) * 2020-10-21 2022-05-09 三菱電機株式会社 逆導通型半導体装置および逆導通型半導体装置の製造方法
JP7370309B2 (ja) 2020-10-21 2023-10-27 三菱電機株式会社 逆導通型半導体装置および逆導通型半導体装置の製造方法
US12002806B2 (en) 2020-10-21 2024-06-04 Mitsubishi Electric Corporation Reverse conducting semiconductor device and method for manufacturing reverse conducting semiconductor device

Also Published As

Publication number Publication date
WO2015186428A1 (ja) 2015-12-10

Similar Documents

Publication Publication Date Title
JP6266166B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
US9786746B2 (en) Semiconductor device with improved reverse recovery characteristics
JP6281548B2 (ja) 半導体装置
TW201703262A (zh) 絕緣閘切換裝置及其製造方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP2015165541A (ja) 半導体装置
JP6214680B2 (ja) 炭化珪素半導体装置
JP6606007B2 (ja) スイッチング素子
JP6563639B2 (ja) 半導体装置及び半導体装置の製造方法
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
WO2016009736A1 (ja) スイッチング素子
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
JP2019079833A (ja) スイッチング素子とその製造方法
JP2016225560A (ja) 半導体装置
JP2016100466A (ja) 半導体装置及び半導体装置の製造方法
JP4889645B2 (ja) 半導体装置の製造方法
JP2015141935A (ja) 半導体装置
WO2015186428A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP2015037188A (ja) 電力半導体素子及びその製造方法
JP2017191817A (ja) スイッチング素子の製造方法
JP6211933B2 (ja) 半導体装置
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
JP2006351713A (ja) 絶縁ゲート型半導体装置