JP2015228588A - 映像処理装置、その制御方法、およびプログラム - Google Patents

Abstract

【課題】不要なメモリ容量やメモリ帯域の増加を防ぐ、映像処理装置および映像処理方法を提供する。【解決手段】映像処理装置１０は、入力された映像信号に対して入力部１１が、第一映像処理部１２へ出力する選択機能、複数分割された入力映像信号を結合する機能、入力映像信号をシリアライズする機能などの複数の映像処理機能を選択的に実施し、所望の映像処理機能に応じてアクセスを行う映像処理を選択し、選択された映像処理にもとづき、第一映像処理部１２、レイアウト部１３、第二映像処理部１４がメモリ１６を介した映像処理を実施する。【選択図】図１

Description

本発明は、映像処理時に中間フレームをメモリに書き込む映像処理装置に関し、特に実施する映像処理に応じて同期タイミングの載せ替えを行う箇所を変更する制御技術に関する。

近年、映像処理装置において、映像処理ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の開発コスト上昇に伴い、同一の映像処理プロセッサを用いて複数の異なる処理を行うケースがある。例えば、一つの映像処理装置が、液晶モニタとプロジェクタなどの異なる出力機器に対して映像を提供するために、同一の映像処理ＬＳＩを用いて映像処理を行うケースがある。この場合、該映像処理装置は、各出力機器で共通の映像処理と出力機器の特性に応じて別個の映像処理とを切り替えて実施することにより、同一のＬＳＩを用いて各出力機器に適した映像処理を実施することが可能となる。例えば、出力機器がプロジェクタである場合、映像処理装置は出力映像を投影対象の形状に合わせて変形する幾何変形処理を実施するが、出力機器が液晶モニタである場合、このような処理を必要としない。逆に、出力機器が液晶モニタである場合、映像処理装置は領域毎の表示特性に応じたバックライト制御処理を実施するが、出力機器がプロジェクタである場合、このような処理を必要としない。このように、映像処理装置は対象とする出力機器毎に処理を切替えることで、ＬＳＩの共通化を実現している。

また、出力機器の表示パネルの高解像度化に伴い、一つの映像処理装置において映像処理に要するメモリ帯域が増加している。例えば、表示解像度がＦｕｌｌ−ＨＤ（Ｆｕｌｌ−Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ：１９２０×１０８０画素）から４Ｋ２Ｋ（４０９６×２１６０画素）へと拡大する場合を考える。この場合、映像処理装置が同一ＬＳＩを用いた処理を実施する場合、４倍強のメモリ帯域が必要とされる。このように、映像処理装置において映像処理に要するメモリ帯域は増加している。

また、出力機器の表示パネルの解像度の向上や、映像処理装置の映像処理の高機能化に伴い、一つの映像処理装置に、入力された複数の映像信号を１画面上にレイアウトする機能なども搭載されることが多い。例えば、特許文献１においては、複数のフレームデータ（入力信号）を一旦メモリに格納し、タイミング生成部から出力されるタイミングに合わせて１画面に合成する装置が提案されている。特許文献１によれば、互いに同期していない複数のフレームデータの合成に際し、フレームスキップ（フレーム落ち）の発生頻度を低減した画像合成が実現される。しかしながら、特許文献１では、複数の信号が１画面に合成される際、フレームメモリを用いた合成処理が行われるため、メモリ帯域が増加する。このように、映像処理の高度化により、必要となるメモリ帯域は増加の一途を辿っている。

特開２００９−２６５３１９号公報

入力映像を処理して出力機器の表示パネルに映像を出力する映像処理装置は、映像を出力する際、入力同期タイミングを内部同期タイミングへ、内部同期タイミングを出力同期タイミングへ載せ替える、載せ替え処理を実施することが多い。ここで、出力同期タイミングは、映像を出力する出力機器のパネルの特性によって決定されるため、映像処理装置から出力される出力信号の解像度やフレームレートは出力機器により異なる。また、内部同期タイミングは、入出力同期タイミングや実施する機能により異なる。一般に、映像処理装置は、入力同期タイミングから内部同期タイミングへの載せ替えを最初のメモリアクセスを行う映像処理部にて実施し、内部同期タイミングから出力同期タイミングへの載せ替えを最後のメモリアクセスを行う映像処理部で実施する。

一方で、出力機器やパネル種別、実施する機能等により、映像処理装置においてメモリアクセスが実施される箇所は変動する。これに対し、映像処理装置は、上記の載せ替え処理を常に同一箇所で実施する場合、実施する機能によっては、直接の映像処理目的ではなく、タイミング載せ替え目的のみのメモリアクセスが実施されてしまう。これにより、不要なメモリ容量やメモリ帯域の増加を招いてしまうという問題がある。

本発明は、上記課題に鑑みて為されたものであり、メモリ容量やメモリ帯域の増加を防ぐことを目的とする。

上記目的を達成するための一手段として、本発明の映像処理装置は以下の構成を有する。すなわち、入力された映像信号に対して映像処理を行う複数の映像処理手段と、所望の映像処理機能に応じて前記複数の映像処理手段のうちメモリへのアクセスを行う映像処理手段を選択する選択手段、とを有し、前記選択手段により選択された映像処理手段は前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする。

メモリ容量やメモリ帯域の増加を防ぐことが可能となる。

第一実施形態による映像処理回路の概略構成を示すブロック図。 分割映像入力時の入力部の動作を示す図。 第一実施形態における投影機で１画面表示の動作を示すブロック図。 第一実施形態におけるモニタで１画面表示の動作を示すブロック図。 第一実施形態におけるモニタでレイアウト表示の動作を示すブロック図。 第一実施形態におけるモニタでレイアウト表示の画像処理概要を示す図。 従来の映像処理回路の概略構成を示すブロック図。 第二実施形態によつ映像処理回路の概略構成を示すブロック図。 第二実施形態における１画面表示の動作を示すブロック図。 第二実施形態におけるレイアウト表示の動作を示すブロック図。 第三実施形態による映像処理システムの概略構成を示す図。

以下、本発明に係る実施形態について、添付の図面を参照して説明する。なお、以下の実施の形態は特許請求の範囲に関る本発明を限定するものではなく、また、本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。

＜第一実施形態＞
●映像処理回路の構成
以下、第一実施形態における映像処理装置を構成する映像処理回路の構成に関して説明する。図１は、本実施形態における映像処理回路１０の概略の構成を示すブロック図である。本実施形態においては、映像処理回路１０は４系統の映像信号を入力可能なインターフェイスを具備するとして説明するが、それに限るものではない。映像処理回路１０は、入力のために、例えばＨＤＭＩ（登録商標）（Ｈｉｇｈ-Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）やＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）、ＤｉｓｐｌａｙＰｏｒｔなどの入力インターフェイスを備える。もしくは、映像処理回路１０は、不図示のデコーダによりデコードされたＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）等のエンコードストリーム信号を入力可能な構成としても良い。

映像処理回路１０に入力された映像信号は、まず入力部１１に入力される。入力部１１は、不図示のフレームメモリアクセス部を持ち、以下の三つの機能を具備する。第一の機能として、入力部１１は、入力された４系統の映像信号のうちいずれかを選択し、第一映像処理部１２へ出力する選択機能を具備する。第二の機能として、入力部１１は、複数分割された入力映像信号を結合する機能を具備する。図２は、入力映像信号の結合動作を示す図である。図２に示すように、例えば、入力された４つの映像信号が１つの映像信号が分割された映像信号である場合、入力部１１は、４つの映像信号をバス１５を介してメモリ１６へ格納する。その際、入力部１１は、メモリ１６上にて４つの映像を１つの映像へ結合する。その後、入力部１１は、同期信号生成部１７により生成されて供給された同期信号ＳｙｎｃＡに同期して、１つの映像信号としてメモリ１６より読み出し、第一映像処理部１２へ出力する。

第三の機能として、入力部１１は、入力映像信号をシリアライズする機能を具備する。入力された４つの映像信号が独立した別個の映像信号であり、これらの映像信号に対応した４画面のレイアウト表示を実現する場合、入力部１１は、各映像信号をバス１５を介してメモリ１６へ格納する。その後、入力部１１は、同期信号生成部１７から供給された同期信号ＳｙｎｃＡに同期して、４つの入力映像を１フレーム毎交互に（シリアライズに）メモリ１６より読み出し、それぞれ別個の識別符号を付加してから、第一映像処理部１２へ出力する。入力部１１は、これらの第一乃至第三の機能を選択的に実施する。

第一映像処理部１２は、メモリ１６を介した映像処理を実施する。本実施形態においては、第一映像処理部１２は、ＩＰ変換（インターレース・プログレッシブ変換）と解像度変換処理を行うことが可能である。第一映像処理部１２に入力された映像信号は、不図示のフレームメモリアクセス部を介し、メモリ１６に書き込まれる。その後、映像信号がインターレース信号である場合、第一映像処理部１２は、同期信号生成部１７により生成されて供給された同期信号ＳｙｎｃＢに従い、メモリ１６に格納されている複数フレームの映像信号を読み出し、ＩＰ変換処理を実施する。４つの映像信号が映像処理回路１０に入力されている場合、第一映像処理部１２は、入力部１１の第三の機能により付加された識別符号に応じて、別個の処理を実施することが出来る。第一映像処理部１２は、プログレッシブ信号に変換後、解像度変換処理を実施することによって、映像信号を所望の解像度へと成形する。第一映像処理部１２は、解像度変換処理を実施する際に入力映像の有効領域を縮小する場合、入力レートより低いレートの有効領域を出力する。

第一映像処理部１２から出力された映像信号は、第一経路選択部１８へと入力される。第一経路選択部１８は、後述するレイアウト部１３を迂回する経路Ａと、レイアウト部１３を経由する経路Ｂを選択する選択回路によって構成され、不図示の制御部の指示によりこれらの経路を切替える。

レイアウト部１３は、入力された複数の映像信号を、１つの画面上にレイアウトする機能を有する。例えば４つの映像信号が映像処理回路１０に入力された場合、レイアウト部１３は、これらの映像信号を１画面にレイアウトすることができる。この場合、入力された４つの映像は、それぞれ不図示のフレームメモリアクセス部とバス１５を介し、メモリ１６に格納される。その後、レイアウト部１３は、不図示の制御部より合成座標の指定を受け、同期信号生成部１７により生成されて供給された同期信号ＳｙｎｃＣに同期し、出力画面の所定の座標に４つの映像信号をレイアウトして出力する。なお、第一経路選択部１８が経路Ａを選択している場合、レイアウト部１３は、処理を停止する。

第二経路選択部１９は、後述する第二映像処理部１４を迂回する経路Ｃと、第二映像処理部１４を経由する経路Ｄを選択する選択回路により構成され、不図示の制御部の指示によりこれらの経路を切替える。第二経路選択部１９から出力された映像信号は、映像処理回路１０より出力され、不図示の外部の出力機器へと接続され、該出力機器の表示パネルに表示される。ここで表示パネルとして、液晶やプラズマ、有機ＥＬ（Ｅｌｅｃｔｒｏ-Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の直視型パネルや、ＬＣＯＳ（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｏｎ ｓｉｌｉｃｏｎ）やＤＬＰ（Ｄｉｇｉｔａｌ Ｌｉｇｈｔ Ｐｒｏｃｅｓｓｉｎｇ）等の投影機用反射パネル等を用いることが出来る。

第二映像処理部１４は、入力された映像信号に対しメモリ１６を介した映像処理を実施する。本実施形態においては、第二映像処理部１４は、幾何変形処理を行うことが可能である。第二映像処理部１４は、入力された映像信号に対し、不図示の制御部により指定された形状への幾何変形処理を実施し、処理後の映像信号を不図示のフレームメモリアクセス部とバス１５を介してメモリ１６に書き込む。その後、第二映像処理部１４は、同期信号生成部１７により生成されて供給された同期信号ＳｙｎｃＤに同期してメモリ１６より映像信号を読み出し、出力する。なお、第二経路選択部１９が経路Ｃを選択している場合、第二映像処理部１４は、処理を停止する。

同期信号生成部１７は、前述の入力部１１、第一映像処理部１２、レイアウト部１３、第二映像処理部１４に対し、メモリ１６へのアクセスタイミングを制御する同期信号ＳｙｎｃＡ乃至Ｄを生成し、送信する。同期信号生成部１７は、機能に応じて夫々別個の同期信号ＳｙｎｃＡ乃至Ｄを生成することが可能である。同期信号生成部１７は、１系統の入力信号に対して同期信号を生成する場合、入力部１１に入力される映像信号から同期信号を取得し、入力信号に対し表示パネルに出力するための同期信号がロックするように、該取得した同期信号の位相を調整する。

次に、本実施形態による映像処理回路１０の動作を、前述した入力部１１の第一乃至第三の機能と関連させて説明する。なお、本実施形態による映像処理回路１０は、所望の映像処理機能に応じて必要な映像処理が不図示の選択制御部により選択され、該選択に応じた動作を行うものとする。

●投影機にて１画面表示を実施（第一の機能の実施形態）
入力部１１が第一の機能を実施する場合の例として、出力対象が投影機（プロジェクタ）である場合の映像処理回路１０の構成を説明する。図３は、投影機の表示パネルにて１画面表示を実施する際の映像処理回路１０の構成を示すブロック図である。映像処理回路１０に入力された第一映像信号は、入力部１１に入力される。入力部１１は、第一の機能である入力信号のセレクタとして動作し、第一映像信号を第一映像処理部１２に出力する。また同時に、入力部１１は、第一映像信号に含まれる同期信号を同期信号生成部１７へ出力する。同期信号生成部１７は、入力された映像信号の同期信号の同期タイミングが、不図示の表示パネルの同期タイミングの制約を満たすか否かを判断する。

例えば、入力信号が１９２０×１０８０画素、６０ｉ（６０は垂直周波数、ｉはインターレース）の信号であり、表示パネルが１９２０×１０８０画素で、動作周波数が９５Ｈｚ乃至１２５Ｈｚである場合を考える。この場合、同期信号生成部１７は、ＳｙｎｃＢに対し１９２０×１０８０画素で周波数６０Ｈｚの同期信号、ＳｙｎｃＤに対し１９２０×１０８０画素で周波数１２０Ｈｚの同期信号を生成し、出力する。ここで、メモリ１６へのアクセス処理を実施しない入力部１１とレイアウト部１３はそれぞれ同期信号ＳｙｎｃＡとＳｙｎｃＣを使用しないため、同期信号生成部１７は、同期信号ＳｙｎｃＡとＳｙｎｃＣを必ずしも出力する必要はない。

第一映像処理部１２は、入力部１１より入力された映像信号をメモリ１６へ格納する。その後、第一映像処理部１２は、同期信号生成部１７より入力される同期信号ＳｙｎｃＢに同期し、メモリ１６に格納された複数フレームの映像信号を読み出し、ＩＰ変換処理を実施する。ＩＰ変換処理後、第一映像処理部１２は、映像信号を第一経路選択部１８へ出力する。

第一経路選択部１８は、第一映像処理部１２より入力された映像信号を、レイアウト部１３へ入力させるか迂回させるかの選択を行う。本機能の実施形態において、入力は１系統であるためレイアウト処理は不要である。そのため、不図示の制御部は第一経路選択部１８に対し、経路Ａを設定する。これに応じて、第一経路選択部１８は、第一映像処理部１２より入力された映像信号を、レイアウト部１３を迂回して、第二経路選択部１９へ出力する。第二経路選択部１９は、第一経路選択部１８より入力された映像信号を、第二映像処理部１４に入力させるか迂回させるかを選択する。ここで本機能の実施形態では投影機への出力が想定されているため、幾何変形処理が可能である第二映像処理部１４を用いる必要がある。よって、不図示の制御部は第二経路選択部１９の経路を経路Ｄに設定する。これに応じて、第二経路選択部１９は、第一経路選択部１８より入力された映像信号を第二映像処理部１４へ出力する。

第二映像処理部１４は、入力された映像信号に対して幾何変形を施し、メモリ１６に処理結果を格納する。その後、第二映像処理部１４は、同期信号生成部１７が生成した、不図示の表示パネルへの出力タイミングであるＳｙｎｃＤのタイミングにて映像信号をメモリ１６より読み出し、投影機への出力を行う。以上より、第一の機能の実施形態においては、図３の斜線で示す第二映像処理部１４が出力同期タイミングへの載せ替えを実施している。

●モニタにて４入力を１画面表示（第二の機能の実施形態）
次に、入力部１１が第二の機能を実施する場合の例として、出力対象がモニタである場合の映像処理回路１０の構成を説明する。図４は、モニタの表示パネルにて４入力の１画面表示を実施する際の映像処理回路１０の構成を示すブロック図である。図４において示される第一乃至第四映像信号は、図２に示されように、１つの映像信号から異なる信号線に分割されたものである。入力部１１は、第二の機能を用いて、入力された第一乃至第四映像信号をメモリ１６上で結合する。それと同時に、入力部１１は、第一乃至第四映像信号に含まれる同期信号を、同期信号生成部１７へ転送する。

同期信号生成部１７は、入力された複数の同期信号より基準となる同期信号を選択し、それを基に同期信号ＳｙｎｃＡ乃至Ｄを生成する。ここで、入力信号がそれぞれ２０４８×１０８０画素、６０ｉであり、表示パネルが３８４０×２１６０画素で動作周波数４７乃至６５Ｈｚである場合を考える。この場合、同期信号生成部１７は、ＳｙｎｃＡ、Ｂに対し、４０９６×２１６０画素で周波数６０Ｈｚの同期信号、ＳｙｎｃＤに対し３８４０×２１６０画素で周波数６０Ｈｚの同期信号を生成し、出力する。第二の機能の実施形態において、レイアウト部１３はメモリアクセスを行わず同期信号を使用しないため、同期信号生成部１７は、ＳｙｎｃＣを必ずしも出力する必要はない。

入力部１１は、同期信号生成部１７より入力されるＳｙｎｃＡに同期し、結合した入力映像をメモリ１６より読み出し、第一映像処理部１２へ入力する。第一映像処理部１２は、入力された映像信号をメモリ１６へ格納する。その後、第一映像処理部１２は、同期信号生成部１７より入力される同期信号ＳｙｎｃＢに同期し、メモリ１６より格納されている複数フレーム分の映像信号を用いてＩＰ変換を実施する。また、入力された映像信号の解像度が表示パネルの解像度よりも大きいため、第一映像処理部１２は、表示パネルの解像度に合わせ縮小処理を施す。ここで、第一映像処理部１２は、アスペクトを維持して縮小する場合、出力解像度は３８４０×２０２５画素に縮小する。処理後、第一映像処理部１２は、第一経路選択部１８へ映像信号を出力する。

第一経路選択部１８は、本機能の実施形態では入力は１系統であるため、レイアウト処理は不要である。そのため、不図示の制御部は第一経路選択部１８に対し、経路Ａを設定する。これに応じて、第一経路選択部１８は、第一映像処理部１２より入力された映像信号を、レイアウト部１３を迂回して、第二経路選択部１９へ出力する。第二経路選択部１９へ入力された映像信号は、第一映像処理部１２の縮小処理により、垂直方向に１３５ライン（２１６０画素（表示パネルの解像度）−２０２５画素（第一映像処理部１２の出力解像度））のライン抜けのある映像信号として第二経路選択部１９へ到達している。このような信号に対し、第二映像処理部１４は、出力する表示パネルに適した出力同期タイミングへの載せ替え処理を実施する。

第二映像処理部１４は、入力信号に対し、垂直方向に不足する１３５ラインの領域に対して、例えば上下に黒領域を付加することにより画像拡張処理し、メモリ１６へ格納する。本機能の実施形態においては、出力機器が投影機ではないため、第二映像処理部１４は、前述の幾何変形処理を実施しない。その後、第二映像処理部１４は、同期信号生成部１７により生成された同期信号ＳｙｎｃＤに同期してメモリ１６より読み出しを行い、不図示のパネルへ出力する。以上より、第二の機能の実施形態においては、図４の斜線で示す第二映像処理部１４が出力同期タイミングへの載せ替えを実施している。

●モニタに複数映像をレイアウト表示（第三の機能の実施形態）
次に、入力部１１が第三の機能を実施する場合の例として、出力対象がモニタであり、複数の異なる入力信号として入力された映像信号をレイアウトして該モニタの表示パネルに表示する場合の映像処理回路１０の構成を説明する。図５は、モニタの表示パネルにてレイアウト表示を実施する際の映像処理回路１０の構成を示すブロック図である。図６は、モニタの表示パネルにてレイアウト表示を実施する際の映像処理回路１０の画像処理の概要を示す図である。図６に示されるように、第一乃至第四映像信号は、解像度並びにフレーム周波数などの異なる別個の映像信号であり、入力部１１へそれぞれ入力される。入力部１１は、第三の機能を用い、入力された各映像信号を順次メモリ１６に書き込む。

本機能の実施形態において、同期信号生成部１７は、入力された映像信号に含まれる同期信号を用いず、表示パネルの動作周波数に同期した同期信号を生成する。ここで、表示パネルは３８４０×２１６０画素で、動作周波数は６０Ｈｚである。本機能の実施形態においては、映像処理回路１０は、入力部１１乃至レイアウト部１３までの間、異なる４つの映像信号を１系統の映像処理パスにて処理する必要がある。そのため同期信号生成部１７は、入力部１１乃至レイアウト部１３までの間においては、表示パネルの動作周波数６０Ｈｚの４倍の２４０Ｈｚのフレームレートで、第一乃至第四映像信号を時分割で交互に処理する。よって、同期信号生成部１７は、ＳｙｎｃＡ、Ｂに対し周波数２４０Ｈｚの同期信号を生成し、ＳｙｎｃＣに対しては表示パネルの同期信号と同じ６０Ｈｚの同期信号を生成し、出力する。本機能の実施形態では、第二映像処理部１４はＳｙｎｃＤを使用しないため、同期信号生成部１７は必ずしもＳｙｎｃＤを出力する必要はない。

入力部１１は、同期信号生成部１７より入力されるＳｙｎｃＡに同期し、第一乃至第四映像信号を、フレーム交互にメモリ１６より読み出し、第一映像処理部１２へ出力する。入力された映像信号の同期信号が表示パネルの同期信号より周期が短い場合、入力部１１は、フレームスキップして読み出すことにより同期させる。一方、入力された映像信号の同期信号が表示パネルの同期信号より周期が長い場合、入力部１１は、複数回同一フレームを読み出すことにより同期させる。入力部１１は、メモリ１６より読み出した映像信号を、第一映像処理部１２へ出力する。

第一映像処理部１２は、入力された第一乃至第四映像信号に対し、別個にＩＰ変換処理並びに解像度変換処理を実施する。このとき第一映像処理部１２は、入力された映像信号をメモリ１６へ格納し、同期信号生成部１７により生成された同期信号ＳｙｎｃＢに同期してフレーム交互にメモリ１６より読み出し、ＩＰ変換処理や解像度変換処理を行う。第一映像処理部１２は、処理後、映像信号を第一経路選択部１８へ出力する。

第一経路選択部１８は、本機能の実施形態においては、入力された４画面を１画面上にレイアウトする。そのため、不図示の制御部は第一経路選択部１８に対し、経路Ｂを設定する。これに応じて、第一経路選択部１８は、第一映像処理部１２より入力された映像信号を、レイアウト部１３へ出力する。レイアウト部１３は、入力された第一乃至第四映像信号を、それぞれメモリ１６に格納する。その後、レイアウト部１３は、同期信号生成部１７によって生成された同期信号ＳｙｎｃＣに同期して、各映像信号をメモリ１６より読み出す。そして、レイアウト部１３は、不図示の制御部によって指定された座標上に各映像をレイアウトし、１画面の映像信号として第二経路選択部１９へ出力する。

第二経路選択部１９は、レイアウト部１３より入力された映像信号を、第二映像処理部１４に入力させるか迂回させるかを選択する。ここで、レイアウト部１３において用いられた同期信号ＳｙｎｃＣは、表示パネルの同期信号であり、かつ第二映像処理部１４は、幾何変形ならびに出力同期タイミングへの載せ替えを行う必要がない。よって、不図示の制御部は第二経路選択部１９の経路を経路Ｃに設定する。これに応じて、第二経路選択部１９は、レイアウト部１３より入力された映像信号を、不図示の出力機器であるモニタへと出力する。

●本実施形態の効果
ここで、従来の映像処理回路に対する、本実施形態の効果を示す。図７に、従来の映像処理回路７０の構成を示す。従来の映像処理回路では、出力機器への出力同期タイミングの載せ替え処理は、最後段の第二映像処理部７４にて固定的に実施されていた。このような従来の映像処理回路７０では、前述のレイアウト処理を実施する場合、レイアウト部７３はレイアウトを実施した後、第二映像処理部７４は出力同期タイミングへの載せ替えを実施する必要があった。その結果、上述したレイアウト処理時の実施形態と比較し、第二映像処理部７４によるメモリアクセスが発生してしまう。このため、従来の映像処理回路７０では、より多くのメモリ容量並びにメモリ帯域をもつメモリにて回路を構成する必要がある。それに対し、本実施形態においては、複数のメモリアクセス箇所にて出力同期タイミングへの載せ替え並びに同期タイミング生成を可能としているため、従来手法と比較しより少ないメモリアクセスにて機能を実現可能である。よって、従来技術に対する本実施形態の優位性は明確である。

＜第二実施形態＞
●映像処理回路の構成
以下、第二実施形態における映像処理装置を構成する映像処理回路の構成に関して説明する。なお、第一実施形態と同様の箇所に関しては説明を省略する。図８は、本実施形態における映像処理回路８０の概略の構成を示すブロック図である。映像処理回路８０において、第一乃至第四映像信号は、入力部８１へ入力される。入力部８１は、以下の二つの機能を具備する。第一の機能として、入力部１１は、入力される第一乃至第四映像信号をそのまま第一映像処理部８２へ出力する機能を具備する。また、第二の機能として、入力部１１は、入力された信号をメモリ８６を介して１つに結合し、同期信号生成部８７により生成されるＳｙｎｃＡに同期して第一映像処理部８２へ出力する機能を有する。入力部１１は、これらの第一乃至第二の機能を選択的に実施する。

第一映像処理部８２は、入力される４系統の映像信号に対し、４系統のメモリ書き込み経路を具備し、入力映像をそれぞれメモリ８６へ格納する。その後同期信号ＳｙｎｃＢに同期してメモリ８６より読み出し、ＩＰ変換処理並びに解像度変換処理を実施し、第一経路選択部８８へ出力する。以降の処理に関しては、第一実施形態と同様である。

●４入力を１画面表示（第二の機能の実施形態）
入力部１１が第二の機能を実施する場合の映像処理回路８０の構成を説明する。図９は、１画面表示を実施する際の映像処理回路８０の構成を示すブロック図である。１つの映像信号から異なる信号線に分割された第一乃至第四の映像信号を１画面に表示する場合、入力部８１は第二の機能を用い、入力された各映像信号を１つの画面に結合する。入力部８１は、入力された第一乃至第四映像信号は、バス８５を介し、メモリ８６上で結合するよう配置して格納する。

同期信号生成部８７は、第一実施形態と同様に、入力信号に同期した同期信号ＳｙｎｃＡ乃至Ｄを生成し、メモリ８６からの読み出しタイミング並びに出力同期タイミングの載せ替えを制御する。入力部８１は、同期信号生成部８７より入力される同期信号ＳｙｎｃＡに同期し、結合された映像信号をメモリ８６より読み出し、第一映像処理部８２へ出力する。以後、第一の実施形態と同様に、図９に斜線で示す第二映像処理部８４が出力同期タイミングへの載せ替えを実施し、不図示の出力機器の表示パネルへ映像信号を出力する。

●複数映像をレイアウト表示（第一の機能の実施形態）
次に、入力部１１が第一の機能を実施する場合の映像処理回路８０の構成を説明する。図１０は、複数映像がレイアウト表示を実施する際の映像処理回路８０の構成を示すブロック図である。入力部８１は、異なる独立した映像信号である第一乃至第四映像信号を１画面上に結合して表示する場合、１画面表示時と異なり、画面結合を実施しない。また、図８の例では、映像処理回路８０は、第一映像処理部８２のメモリ８６への書き込みまでは、独立した４系統の処理が可能なため、入力部８１は第一実施形態の様に時分割交互処理へと処理順序を変更する必要がない。そのため、図１０に示す通り、入力部８１は、第一の機能を用いて入力される４つの映像を夫々第一映像処理部８２へ入力する。第一映像処理部８２は、入力された４つの映像信号に対し、別個にメモリ８６への書き込みを行う。

同期信号生成部８７は、本機能の実施形態では、入力信号に同期せず出力パネルタイミングに同期してフリーランで動作する。本機能の実施形態では、入力部８１並びに第二映像処理部８４はメモリ８６へのアクセスを実施しないため、同期信号生成部８７は、同期信号ＳｙｎｃＡ、Ｄを生成しなくても良い。パネルへの同期信号載せ替えを実施するレイアウト部８３に対し、同期信号生成部８７は出力パネルへの同期信号をＳｙｎｃＣとして生成する。また、第一映像処理部８２からレイアウト部８３間は１系統の画像処理回路しか持たず、４つの入力に対し映像処理を行うためにはＳｙｎｃＣの４倍の垂直同期周波数にて画像処理を実施する必要がある。ゆえに、第一映像処理部８２へ出力する同期信号ＳｙｎｃＢは、出力同期タイミングＳｙｎｃＣの４倍の垂直同期周波数にて生成される。

第一映像処理部８２は、同期信号生成部８７より入力される同期信号ＳｙｎｃＢに同期し、メモリ８６より第一乃至第四映像信号をフレーム交互に読み出して処理し、レイアウト部８３へ出力する。レイアウト部８３は入力される４つの映像信号をメモリ８６に格納する。その後、出力同期タイミングＳｙｎｃＣのタイミングにて読み出し、不図示の制御部のレイアウト指示に従い４画面を合成し、映像処理回路より出力する。

●本実施形態の効果
図７に示す従来の映像処理回路では、内部動作タイミングの載せ替え処理は、最前段の入力部７１にて固定的に実施されていた。本実施形態では、実施する機能に応じて入力信号をメモリへ格納する箇所を可変とし、内部動作タイミングへの載せ替え箇所を複数設けることにより、第一実施形態より第一映像処理部までの画像処理回路は増加する。しかしながら、本実施形態では、より少ないメモリアクセスにてレイアウト機能の実現が可能となる。よって、映像処理回路の回路規模が問題である場合には第一実施形態の回路構成を用い、メモリ帯域が問題である場合には第二実施形態を用いることにより、目的に即した構成にてレイアウト機能を実現可能となる。

＜第三実施形態＞
本実施形態では第一乃至第二実施形態において述べた映像処理回路を含むシステムの構成について説明する。図１１は、本実施形態による映像処理システムを示す図である。図１１において、映像処理回路９０は、第一乃至第二実施形態において述べた映像処理回路に相当する。カメラ９１は撮影処理によって得られた映像信号を映像処理回路９０に送信する。なお、図１１ではカメラ９１は一台としたが、複数台としてもよい。選択制御部９４は、映像処理回路９０に入力される映像信号の数や種類、及び、出力対象がプロジェクタ９２かモニタ９３により、必要な映像処理を選択し、第一乃至第二実施形態において述べたように異なる映像処理を行う。なお、映像処理回路９０が選択制御部９４を含むように構成してもよい。

このように、以上に述べた実施形態によれば、実施する映像処理に応じて入力信号のタイミング載せ替えを実施する箇所を好適に制御することが可能となる。これにより、メモリコストの上昇を抑制し所望の機能を実現することが可能となる。

＜その他の実施形態＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

１０ 映像処理回路、１１ 入力部、１２ 第一映像処理部、１３ レイアウト部、１４ 第二映像処理部、１５ バス、１６ メモリ、１７ 同期信号生成部、１８ 第一経路選択部、１９ 第二経路選択部

Claims (14)

1. 映像処理装置であって、
   入力された映像信号に対して映像処理を行う複数の映像処理手段と、
   所望の映像処理機能に応じて前記複数の映像処理手段のうちメモリへのアクセスを行う映像処理手段を選択する選択手段、とを有し、
   前記選択手段により選択された映像処理手段は前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする映像処理装置。
2. 前記複数の映像処理手段のうち、前記選択手段により選択されなかった映像処理手段による映像処理を迂回させる迂回手段を更に有することを特徴とする請求項１に記載の映像処理装置。
3. 外部への出力タイミングを示す第一の同期信号を生成し、前記選択手段により選択された映像処理手段のうちの最後段の映像処理手段に対して前記第一の同期信号を供給する第一の同期信号生成手段を更に有し、
   前記最後段の映像処理手段は該外部への出力タイミングに従って前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする請求項１または２に記載の映像処理装置。
4. 前記最後段の映像処理手段は、前記入力された映像信号に対して幾何変形処理を行った結果を前記メモリへ書き込み、前記外部への出力タイミングに従って、前記結果を前記メモリから読み出して外部へ出力することを特徴とする請求項３に記載の映像処理装置。
5. 前記最後段の映像処理手段は、前記入力された映像信号に対して画像拡張処理をおこなった結果を前記メモリへ書き込み、前記外部への出力タイミングに従って、前記結果を前記メモリから読み出して外部へ出力することを特徴とする請求項３に記載の映像処理装置。
6. 前記最後段の映像処理手段は、複数の前記入力された映像信号を前記メモリに書き込み、前記外部への出力タイミングに従って、前記書き込んだ映像信号を前記メモリから読み出してレイアウトして外部へ出力することを特徴とする請求項３に記載の映像処理装置。
7. 内部の動作タイミングを示す第二の同期信号を生成し、前記選択手段により選択された映像処理手段のうちの最前段の映像処理手段に対して前記第二の同期信号を供給する第二の同期信号生成手段を更に有し、
   前記最前段の映像処理手段は該内部の動作タイミングに従って前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする請求項１乃至６のいずれか１項に記載の映像処理装置。
8. 前記最前段の映像処理手段は、前記入力された映像信号を前記メモリに書き込み、前記内部の動作タイミングに従って前記メモリから読み出して、前記選択手段により選択されている次の映像処理手段に出力することを特徴とする請求項７に記載の映像処理装置。
9. 前記入力された映像信号が１つの信号から分割された複数の信号であることを特徴とする請求項８に記載の映像処理装置。
10. 前記入力された映像信号が別個の複数の信号である場合、前記最前段の映像処理手段は、該複数の映像信号を前記メモリに書き込み、前記内部の動作タイミングに従ってシリアライズに前記メモリから読み出すことを特徴とする請求項８に記載の映像処理装置。
11. 前記最前段の映像処理手段は、前記入力された映像信号に対してＩＰ変換（インターレース・プログレッシブ変換）した結果を前記メモリに書き込み、前記内部の動作タイミングに従って前記メモリから読み出して、前記選択手段により選択されている次の映像処理手段に出力することを特徴とする請求項７に記載の映像処理装置。
12. 前記最前段の映像処理手段は、前記入力された映像信号に対して解像度変換した結果を前記メモリに書き込み、前記内部の動作タイミングに従って前記メモリから読み出して、前記選択手段により選択されている次の映像処理手段に出力することを特徴とする請求項７に記載の映像処理装置。
13. 映像処理装置の制御方法であって、
    入力された映像信号に対して映像処理を行う複数の映像処理工程と、
    所望の映像処理機能に応じて前記複数の映像処理工程のうちメモリへのアクセスを行う映像処理工程を選択する選択工程、とを有し、
    前記選択工程において選択された映像処理工程では前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする映像処理装置の制御方法。
14. 請求項１乃至請求項１２のいずれか１項に記載の映像処理装置の各手段としてコンピュータを機能させるためのプログラム。

Images