JP2015228588A - 映像処理装置、その制御方法、およびプログラム - Google Patents
映像処理装置、その制御方法、およびプログラム Download PDFInfo
- Publication number
- JP2015228588A JP2015228588A JP2014113343A JP2014113343A JP2015228588A JP 2015228588 A JP2015228588 A JP 2015228588A JP 2014113343 A JP2014113343 A JP 2014113343A JP 2014113343 A JP2014113343 A JP 2014113343A JP 2015228588 A JP2015228588 A JP 2015228588A
- Authority
- JP
- Japan
- Prior art keywords
- video processing
- video
- memory
- input
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 274
- 238000000034 method Methods 0.000 title claims description 27
- 230000006870 function Effects 0.000 claims abstract description 65
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000000750 progressive effect Effects 0.000 claims description 3
- 238000003672 processing method Methods 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 36
- 230000008569 process Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
●映像処理回路の構成
以下、第一実施形態における映像処理装置を構成する映像処理回路の構成に関して説明する。図1は、本実施形態における映像処理回路10の概略の構成を示すブロック図である。本実施形態においては、映像処理回路10は4系統の映像信号を入力可能なインターフェイスを具備するとして説明するが、それに限るものではない。映像処理回路10は、入力のために、例えばHDMI(登録商標)(High-Definition Multimedia Interface)やDVI(Digital Visual Interface)、DisplayPortなどの入力インターフェイスを備える。もしくは、映像処理回路10は、不図示のデコーダによりデコードされたMPEG(Moving Picture Experts Group)等のエンコードストリーム信号を入力可能な構成としても良い。
入力部11が第一の機能を実施する場合の例として、出力対象が投影機(プロジェクタ)である場合の映像処理回路10の構成を説明する。図3は、投影機の表示パネルにて1画面表示を実施する際の映像処理回路10の構成を示すブロック図である。映像処理回路10に入力された第一映像信号は、入力部11に入力される。入力部11は、第一の機能である入力信号のセレクタとして動作し、第一映像信号を第一映像処理部12に出力する。また同時に、入力部11は、第一映像信号に含まれる同期信号を同期信号生成部17へ出力する。同期信号生成部17は、入力された映像信号の同期信号の同期タイミングが、不図示の表示パネルの同期タイミングの制約を満たすか否かを判断する。
次に、入力部11が第二の機能を実施する場合の例として、出力対象がモニタである場合の映像処理回路10の構成を説明する。図4は、モニタの表示パネルにて4入力の1画面表示を実施する際の映像処理回路10の構成を示すブロック図である。図4において示される第一乃至第四映像信号は、図2に示されように、1つの映像信号から異なる信号線に分割されたものである。入力部11は、第二の機能を用いて、入力された第一乃至第四映像信号をメモリ16上で結合する。それと同時に、入力部11は、第一乃至第四映像信号に含まれる同期信号を、同期信号生成部17へ転送する。
次に、入力部11が第三の機能を実施する場合の例として、出力対象がモニタであり、複数の異なる入力信号として入力された映像信号をレイアウトして該モニタの表示パネルに表示する場合の映像処理回路10の構成を説明する。図5は、モニタの表示パネルにてレイアウト表示を実施する際の映像処理回路10の構成を示すブロック図である。図6は、モニタの表示パネルにてレイアウト表示を実施する際の映像処理回路10の画像処理の概要を示す図である。図6に示されるように、第一乃至第四映像信号は、解像度並びにフレーム周波数などの異なる別個の映像信号であり、入力部11へそれぞれ入力される。入力部11は、第三の機能を用い、入力された各映像信号を順次メモリ16に書き込む。
ここで、従来の映像処理回路に対する、本実施形態の効果を示す。図7に、従来の映像処理回路70の構成を示す。従来の映像処理回路では、出力機器への出力同期タイミングの載せ替え処理は、最後段の第二映像処理部74にて固定的に実施されていた。このような従来の映像処理回路70では、前述のレイアウト処理を実施する場合、レイアウト部73はレイアウトを実施した後、第二映像処理部74は出力同期タイミングへの載せ替えを実施する必要があった。その結果、上述したレイアウト処理時の実施形態と比較し、第二映像処理部74によるメモリアクセスが発生してしまう。このため、従来の映像処理回路70では、より多くのメモリ容量並びにメモリ帯域をもつメモリにて回路を構成する必要がある。それに対し、本実施形態においては、複数のメモリアクセス箇所にて出力同期タイミングへの載せ替え並びに同期タイミング生成を可能としているため、従来手法と比較しより少ないメモリアクセスにて機能を実現可能である。よって、従来技術に対する本実施形態の優位性は明確である。
●映像処理回路の構成
以下、第二実施形態における映像処理装置を構成する映像処理回路の構成に関して説明する。なお、第一実施形態と同様の箇所に関しては説明を省略する。図8は、本実施形態における映像処理回路80の概略の構成を示すブロック図である。映像処理回路80において、第一乃至第四映像信号は、入力部81へ入力される。入力部81は、以下の二つの機能を具備する。第一の機能として、入力部11は、入力される第一乃至第四映像信号をそのまま第一映像処理部82へ出力する機能を具備する。また、第二の機能として、入力部11は、入力された信号をメモリ86を介して1つに結合し、同期信号生成部87により生成されるSyncAに同期して第一映像処理部82へ出力する機能を有する。入力部11は、これらの第一乃至第二の機能を選択的に実施する。
入力部11が第二の機能を実施する場合の映像処理回路80の構成を説明する。図9は、1画面表示を実施する際の映像処理回路80の構成を示すブロック図である。1つの映像信号から異なる信号線に分割された第一乃至第四の映像信号を1画面に表示する場合、入力部81は第二の機能を用い、入力された各映像信号を1つの画面に結合する。入力部81は、入力された第一乃至第四映像信号は、バス85を介し、メモリ86上で結合するよう配置して格納する。
次に、入力部11が第一の機能を実施する場合の映像処理回路80の構成を説明する。図10は、複数映像がレイアウト表示を実施する際の映像処理回路80の構成を示すブロック図である。入力部81は、異なる独立した映像信号である第一乃至第四映像信号を1画面上に結合して表示する場合、1画面表示時と異なり、画面結合を実施しない。また、図8の例では、映像処理回路80は、第一映像処理部82のメモリ86への書き込みまでは、独立した4系統の処理が可能なため、入力部81は第一実施形態の様に時分割交互処理へと処理順序を変更する必要がない。そのため、図10に示す通り、入力部81は、第一の機能を用いて入力される4つの映像を夫々第一映像処理部82へ入力する。第一映像処理部82は、入力された4つの映像信号に対し、別個にメモリ86への書き込みを行う。
図7に示す従来の映像処理回路では、内部動作タイミングの載せ替え処理は、最前段の入力部71にて固定的に実施されていた。本実施形態では、実施する機能に応じて入力信号をメモリへ格納する箇所を可変とし、内部動作タイミングへの載せ替え箇所を複数設けることにより、第一実施形態より第一映像処理部までの画像処理回路は増加する。しかしながら、本実施形態では、より少ないメモリアクセスにてレイアウト機能の実現が可能となる。よって、映像処理回路の回路規模が問題である場合には第一実施形態の回路構成を用い、メモリ帯域が問題である場合には第二実施形態を用いることにより、目的に即した構成にてレイアウト機能を実現可能となる。
本実施形態では第一乃至第二実施形態において述べた映像処理回路を含むシステムの構成について説明する。図11は、本実施形態による映像処理システムを示す図である。図11において、映像処理回路90は、第一乃至第二実施形態において述べた映像処理回路に相当する。カメラ91は撮影処理によって得られた映像信号を映像処理回路90に送信する。なお、図11ではカメラ91は一台としたが、複数台としてもよい。選択制御部94は、映像処理回路90に入力される映像信号の数や種類、及び、出力対象がプロジェクタ92かモニタ93により、必要な映像処理を選択し、第一乃至第二実施形態において述べたように異なる映像処理を行う。なお、映像処理回路90が選択制御部94を含むように構成してもよい。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (14)
- 映像処理装置であって、
入力された映像信号に対して映像処理を行う複数の映像処理手段と、
所望の映像処理機能に応じて前記複数の映像処理手段のうちメモリへのアクセスを行う映像処理手段を選択する選択手段、とを有し、
前記選択手段により選択された映像処理手段は前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする映像処理装置。 - 前記複数の映像処理手段のうち、前記選択手段により選択されなかった映像処理手段による映像処理を迂回させる迂回手段を更に有することを特徴とする請求項1に記載の映像処理装置。
- 外部への出力タイミングを示す第一の同期信号を生成し、前記選択手段により選択された映像処理手段のうちの最後段の映像処理手段に対して前記第一の同期信号を供給する第一の同期信号生成手段を更に有し、
前記最後段の映像処理手段は該外部への出力タイミングに従って前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする請求項1または2に記載の映像処理装置。 - 前記最後段の映像処理手段は、前記入力された映像信号に対して幾何変形処理を行った結果を前記メモリへ書き込み、前記外部への出力タイミングに従って、前記結果を前記メモリから読み出して外部へ出力することを特徴とする請求項3に記載の映像処理装置。
- 前記最後段の映像処理手段は、前記入力された映像信号に対して画像拡張処理をおこなった結果を前記メモリへ書き込み、前記外部への出力タイミングに従って、前記結果を前記メモリから読み出して外部へ出力することを特徴とする請求項3に記載の映像処理装置。
- 前記最後段の映像処理手段は、複数の前記入力された映像信号を前記メモリに書き込み、前記外部への出力タイミングに従って、前記書き込んだ映像信号を前記メモリから読み出してレイアウトして外部へ出力することを特徴とする請求項3に記載の映像処理装置。
- 内部の動作タイミングを示す第二の同期信号を生成し、前記選択手段により選択された映像処理手段のうちの最前段の映像処理手段に対して前記第二の同期信号を供給する第二の同期信号生成手段を更に有し、
前記最前段の映像処理手段は該内部の動作タイミングに従って前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする請求項1乃至6のいずれか1項に記載の映像処理装置。 - 前記最前段の映像処理手段は、前記入力された映像信号を前記メモリに書き込み、前記内部の動作タイミングに従って前記メモリから読み出して、前記選択手段により選択されている次の映像処理手段に出力することを特徴とする請求項7に記載の映像処理装置。
- 前記入力された映像信号が1つの信号から分割された複数の信号であることを特徴とする請求項8に記載の映像処理装置。
- 前記入力された映像信号が別個の複数の信号である場合、前記最前段の映像処理手段は、該複数の映像信号を前記メモリに書き込み、前記内部の動作タイミングに従ってシリアライズに前記メモリから読み出すことを特徴とする請求項8に記載の映像処理装置。
- 前記最前段の映像処理手段は、前記入力された映像信号に対してIP変換(インターレース・プログレッシブ変換)した結果を前記メモリに書き込み、前記内部の動作タイミングに従って前記メモリから読み出して、前記選択手段により選択されている次の映像処理手段に出力することを特徴とする請求項7に記載の映像処理装置。
- 前記最前段の映像処理手段は、前記入力された映像信号に対して解像度変換した結果を前記メモリに書き込み、前記内部の動作タイミングに従って前記メモリから読み出して、前記選択手段により選択されている次の映像処理手段に出力することを特徴とする請求項7に記載の映像処理装置。
- 映像処理装置の制御方法であって、
入力された映像信号に対して映像処理を行う複数の映像処理工程と、
所望の映像処理機能に応じて前記複数の映像処理工程のうちメモリへのアクセスを行う映像処理工程を選択する選択工程、とを有し、
前記選択工程において選択された映像処理工程では前記メモリへのアクセスを介した前記映像処理を行うことを特徴とする映像処理装置の制御方法。 - 請求項1乃至請求項12のいずれか1項に記載の映像処理装置の各手段としてコンピュータを機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014113343A JP6351382B2 (ja) | 2014-05-30 | 2014-05-30 | 映像処理装置、その制御方法、およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014113343A JP6351382B2 (ja) | 2014-05-30 | 2014-05-30 | 映像処理装置、その制御方法、およびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015228588A true JP2015228588A (ja) | 2015-12-17 |
JP2015228588A5 JP2015228588A5 (ja) | 2017-07-06 |
JP6351382B2 JP6351382B2 (ja) | 2018-07-04 |
Family
ID=54885829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014113343A Expired - Fee Related JP6351382B2 (ja) | 2014-05-30 | 2014-05-30 | 映像処理装置、その制御方法、およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6351382B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020012643A1 (ja) * | 2018-07-13 | 2020-01-16 | Necディスプレイソリューションズ株式会社 | 多画面表示調整システムおよび多画面表示調整方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11250228A (ja) * | 1998-03-05 | 1999-09-17 | Hitachi Ltd | 画像処理装置及び画像処理システム |
JP2005124167A (ja) * | 2003-09-25 | 2005-05-12 | Canon Inc | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
JP2007281741A (ja) * | 2006-04-05 | 2007-10-25 | Seiko Epson Corp | パイプライン処理を利用した画像処理 |
JP2009258416A (ja) * | 2008-04-17 | 2009-11-05 | Canon Inc | メモリ制御装置及びメモリの制御方法 |
JP2009265319A (ja) * | 2008-04-24 | 2009-11-12 | Mitsubishi Electric Corp | ビデオ合成装置 |
JP2010245682A (ja) * | 2009-04-02 | 2010-10-28 | Seiko Epson Corp | 画像処理装置、画像処理方法およびコンピュータープログラム |
JP2011077729A (ja) * | 2009-09-29 | 2011-04-14 | Panasonic Corp | 三次元画像処理装置及びその制御方法 |
JP2011107558A (ja) * | 2009-11-20 | 2011-06-02 | Seiko Epson Corp | 映像処理装置、映像処理方法、コンピュータープログラム |
-
2014
- 2014-05-30 JP JP2014113343A patent/JP6351382B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11250228A (ja) * | 1998-03-05 | 1999-09-17 | Hitachi Ltd | 画像処理装置及び画像処理システム |
JP2005124167A (ja) * | 2003-09-25 | 2005-05-12 | Canon Inc | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
JP2007281741A (ja) * | 2006-04-05 | 2007-10-25 | Seiko Epson Corp | パイプライン処理を利用した画像処理 |
JP2009258416A (ja) * | 2008-04-17 | 2009-11-05 | Canon Inc | メモリ制御装置及びメモリの制御方法 |
JP2009265319A (ja) * | 2008-04-24 | 2009-11-12 | Mitsubishi Electric Corp | ビデオ合成装置 |
JP2010245682A (ja) * | 2009-04-02 | 2010-10-28 | Seiko Epson Corp | 画像処理装置、画像処理方法およびコンピュータープログラム |
JP2011077729A (ja) * | 2009-09-29 | 2011-04-14 | Panasonic Corp | 三次元画像処理装置及びその制御方法 |
JP2011107558A (ja) * | 2009-11-20 | 2011-06-02 | Seiko Epson Corp | 映像処理装置、映像処理方法、コンピュータープログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020012643A1 (ja) * | 2018-07-13 | 2020-01-16 | Necディスプレイソリューションズ株式会社 | 多画面表示調整システムおよび多画面表示調整方法 |
US11106419B2 (en) | 2018-07-13 | 2021-08-31 | Sharp Nec Display Solutions, Ltd. | Multi-screen display adjusting system and multi-screen display adjusting method |
Also Published As
Publication number | Publication date |
---|---|
JP6351382B2 (ja) | 2018-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107027000B (zh) | 视频处理器、显示***以及视频图像处理方法 | |
US20080074350A1 (en) | High-definition image display device and method of converting frame rate thereof | |
US9661262B2 (en) | Content processing device and content processing method | |
JP2007334071A (ja) | 映像信号処理装置および表示装置 | |
US6844879B2 (en) | Drawing apparatus | |
JP2011180336A (ja) | 画像処理装置、投写型表示装置、映像表示システム、画像処理方法、コンピュータープログラム | |
JP2008244981A (ja) | 映像合成装置および映像出力装置 | |
JP2001255862A (ja) | オーバレイ画像処理装置およびオーバレイ画像表示装置 | |
JP6358847B2 (ja) | 表示処理装置および撮像装置 | |
JP5669614B2 (ja) | 画像表示装置及びその制御方法 | |
JP6325886B2 (ja) | 表示処理装置および撮像装置 | |
JP4788381B2 (ja) | 映像出力装置およびこれを備えるデジタルカメラ | |
JP6351382B2 (ja) | 映像処理装置、その制御方法、およびプログラム | |
JPWO2016199735A1 (ja) | 画像処理システム | |
US9479682B2 (en) | Video signal processing device and display apparatus | |
JP2006235233A (ja) | 大画面の映像表示方法、映像表示装置及び大画面映像表示装置 | |
JP2018037765A (ja) | 映像信号処理装置 | |
JP2009267612A (ja) | 画像処理装置、及び画像処理方法 | |
JP3685668B2 (ja) | マルチスクリーン用画面合成装置 | |
KR101506030B1 (ko) | 멀티비전 시스템 및 그 화면 구현 방법 | |
JP2009296410A (ja) | 高解像度の映像再生装置 | |
JP6478621B2 (ja) | 画像処理装置 | |
JP6534243B2 (ja) | 映像処理装置 | |
JP2009290710A (ja) | 画像処理装置および表示装置 | |
WO2023013072A1 (ja) | 映像信号を合成する装置、方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6351382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |