JP2015215780A - 表示装置 - Google Patents

Abstract

【課題】入力装置を備えた表示装置において、駆動電極と検出電極とを含む電気回路の時定数を小さくし、当該時定数の温度変動率を小さくする。【解決手段】表示装置１は、平面視においてＸ軸方向に沿うように設けられた駆動電極ＣＯＭＬと、駆動電極ＣＯＭＬと直列に接続されたバッファＴＦＴ素子Ｔｒｂと、平面視において、駆動電極ＣＯＭＬとそれぞれ交差するように設けられ、かつ、Ｘ軸方向に配列された複数の検出電極ＴＤＬと、を有する。バッファＴＦＴ素子Ｔｒｂのオン抵抗と、駆動電極ＣＯＭＬの抵抗との和の抵抗温度係数は負であり、複数の検出電極ＴＤＬの各々の比抵抗は、４０μΩｃｍ以下であり、複数の検出電極ＴＤＬの各々の抵抗温度係数は、１?１０−３〜５?１０−３Ｋ−１である。【選択図】図１１

Description

本発明は表示装置に関し、特に、静電容量方式の入力装置を備えた表示装置に関する。

近年、表示装置の表示面側に、タッチパネルあるいはタッチセンサと呼ばれる入力装置を取り付け、タッチパネルに指やタッチペンなどの入力具などを接触させて入力動作を行ったときに、入力位置を検出して出力する技術がある。このようなタッチパネルを有する表示装置は、キーボード、マウス、またはキーパッドなどの入力装置を必要としないため、コンピュータのほか、携帯電話などの携帯情報端末などで、広く使用されている。

タッチパネルに指などが接触した接触位置を検出する検出方式の一つとして、静電容量方式がある。静電容量方式を用いたタッチパネルでは、タッチパネルの面内に、誘電層を挟んで対向配置された一対の電極、すなわち駆動電極および検出電極からなる複数の容量素子が設けられている。そして、指やタッチペンなどの入力具を容量素子に接触させて入力動作を行ったときに、容量素子の静電容量が変化することを利用して、入力位置を検出する。

例えば、特開２０１１−２５３２６３号公報（特許文献１）には、第１方向に接続された複数の第１格子電極を有する第１導電部と、第２方向に接続された複数の第２格子電極とを有する第２導電部と、を有するタッチパネルが記載されている。特許文献１には、金属材料（銀）を形成して第１導電部および第２導電部を形成することが記載されている。また、特開２０１０−１９７５７６号公報（特許文献２）には、駆動電極と対向する面状に配置され、画素電極配列の一方向において画素の自然数倍のピッチで分離配置された検出電極を有する表示装置が記載されている。

特開２０１１−２５３２６３号公報 特開２０１０−１９７５７６号公報

駆動電極と検出電極との間の静電容量を検出することにより入力位置を検出する場合には、駆動電極に例えば矩形波からなる信号を入力し、検出電極から出力される信号を検出することにより、駆動電極と検出電極との間の静電容量を検出する。この場合、一定の時間内に駆動電極に入力される信号の波形の数が多いほど、静電容量を検出する検出性能を向上させることができる。つまり、駆動電極に入力される信号の周期が短いほど、入力装置の検出性能を向上させることができる。また、入力装置の検出性能を向上させるためには、駆動電極と検出電極とを含む電気回路の時定数を小さくすることが重要である。

ところが、駆動電極と検出電極とを含む電気回路の時定数は、駆動電極およびその引き回し配線などの抵抗成分、検出電極およびその引き回し配線の抵抗成分、ならびに、駆動電極と検出電極との間の静電容量成分など、複数の抵抗成分および静電容量成分により決定される。したがって、これらの複数の抵抗成分および静電容量成分のいずれかが大きい場合には、駆動電極と検出電極とを含む電気回路の時定数を小さくすることは困難である。そして、時定数を小さくすることができない場合、駆動電極に入力された信号に伴って検出電極に出力される信号に遅延が発生するため、一定の時間内に駆動電極に入力される信号の波形の数を増加させ難く、入力装置の検出性能を向上させることが困難となる。

また、複数の抵抗成分および静電容量成分のいずれかの温度変動率が大きな場合には、表示装置の使用される想定温度範囲の全範囲に亘って時定数を一定に維持し難く、表示装置の信頼性の確保が困難となる。

本発明は、上述のような従来技術の問題点を解決すべくなされたものであって、駆動電極と検出電極とを有する入力装置を備えた表示装置において、駆動電極と検出電極とを含む電気回路の時定数を小さくし、当該時定数の温度変動率を小さくすることができる表示装置を提供することを目的とする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一態様としての表示装置は、第１基板と、第１基板と対向するように設けられた第２基板と、第１基板に設けられた複数の画素と、を有する。また、当該表示装置は、第１基板に、平面視において第１方向に沿うように設けられた第１電極と、第１基板に設けられ、第１電極と直列に接続されたトランジスタと、第２基板に、平面視において、第１電極とそれぞれ交差するように設けられ、かつ、第１方向に配列された複数の第２電極と、を有する。第１電極と複数の第２電極の各々との間の静電容量に基づいて入力位置が検出される。トランジスタのオン抵抗と、第１電極の抵抗との和である第１抵抗の抵抗温度係数は負であり、複数の第２電極の各々の比抵抗は、４０μΩｃｍ以下であり、複数の第２電極の各々の抵抗温度係数は、１×１０^−３〜５×１０^−３Ｋ^−１である。

実施の形態１の表示装置の一構成例を示すブロック図である。 タッチ検出デバイスに指が接触または近接した状態を表す説明図である。 タッチ検出デバイスに指が接触または近接した状態の等価回路の例を示す説明図である。 駆動信号および検出信号の波形の一例を示す図である。 実施の形態１の表示装置を実装したモジュールの一例を示す平面図である。 実施の形態１の表示装置におけるタッチ検出機能付き表示デバイスを示す断面図である。 実施の形態１の表示装置におけるタッチ検出機能付き表示デバイスを示す回路図である。 実施の形態１の表示装置の駆動電極および検出電極の一構成例を示す斜視図である。 実施の形態１の表示装置における検出電極の位置と画素の位置との関係の一例を模式的に示す平面図である。 実施の形態１の表示装置における検出電極の位置と画素の位置との関係の一例を模式的に示す平面図である。 時定数を決定する抵抗成分および静電容量成分を説明するための図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 実施の形態１の表示装置における検出電極の各種の例を示す断面図である。 各種の金属材料からなり、メッシュ形状を有する検出電極について、時定数を示すグラフである。 対角長さが７インチの場合であって、各種の金属材料からなり、メッシュ形状を有する検出電極について、時定数を示すグラフである。 比較例４における時定数の温度依存性を示すグラフである。 比較例６における時定数の温度依存性を示すグラフである。 実施例９における時定数の温度依存性を示すグラフである。 バッファＴＦＴ素子のオン抵抗および検出電極の抵抗の温度依存性を模式的に示すグラフである。 実施の形態２の表示装置の一例の構成を示す断面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っても適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。

また、以下の実施の形態において、Ａ〜Ｂとして範囲を示す場合には、特に明示した場合を除き、Ａ以上Ｂ以下を示すものとする。

（実施の形態１）
初めに、実施の形態１として、入力装置としてのタッチパネルを備えた表示装置を、インセルタイプのタッチ検出機能付き液晶表示装置に適用した例について説明する。なお、本願明細書では、入力装置とは、少なくとも電極に対して近接または接触する物体の容量に応じて変化する静電容量を検出する入力装置である。また、タッチ検出機能付き液晶表示装置とは、表示装置を形成するアレイ基板２および対向基板３のいずれか一方にタッチ検出用の検出電極が設けられた液晶表示装置である。また、本実施の形態１においては、駆動電極が、表示装置の駆動電極として動作し、かつ、入力装置の駆動電極として動作するように設けられている、という特徴を持つインセルタイプのタッチ検出機能付き表示装置について述べる。

＜全体構成＞
初めに、図１を参照し、実施の形態１の表示装置の全体構成について説明する。図１は、実施の形態１の表示装置の一構成例を示すブロック図である。

表示装置１は、タッチ検出機能付き表示デバイス１０と、制御部１１と、ゲートドライバ１２と、ソースドライバ１３と、駆動電極ドライバ１４と、タッチ検出部４０とを備えている。

タッチ検出機能付き表示デバイス１０は、表示デバイス２０と、タッチ検出デバイス３０とを有する。表示デバイス２０は、本実施の形態１では、表示素子として液晶表示素子を用いた表示デバイスとする。したがって、以下では、表示デバイス２０を、液晶表示デバイス２０と称する場合がある。タッチ検出デバイス３０は、静電容量方式のタッチ検出デバイス、すなわち静電容量型のタッチ検出デバイスである。そのため、表示装置１は、タッチ検出機能を有する入力装置を備えた表示装置である。また、タッチ検出機能付き表示デバイス１０は、液晶表示デバイス２０と、タッチ検出デバイス３０とを一体化した表示デバイスであり、タッチ検出機能を内蔵した表示デバイス、すなわちインセルタイプのタッチ検出機能付き表示デバイスである。

なお、タッチ検出機能付き表示デバイス１０は、表示デバイス２０の上に、タッチ検出デバイス３０を装着した表示デバイスであってもよい。また、表示デバイス２０は、液晶表示素子を用いた表示デバイスに代え、例えば、有機ＥＬ（Electroluminescence）表示デバイスであってもよい。

表示デバイス２０は、ゲートドライバ１２から供給される走査信号Ｖｓｃａｎに従って、表示領域において、１水平ラインずつ順次走査を行うことにより表示を行う。タッチ検出デバイス３０は、後述するように、静電容量型タッチ検出の原理に基づいて動作し、検出信号Ｖｄｅｔを出力する。

制御部１１は、外部より供給された映像信号Ｖｄｉｓｐに基づいて、ゲートドライバ１２、ソースドライバ１３、駆動電極ドライバ１４およびタッチ検出部４０に対してそれぞれ制御信号を供給し、これらが互いに同期して動作するように制御する回路である。

ゲートドライバ１２は、制御部１１から供給される制御信号に基づいて、タッチ検出機能付き表示デバイス１０の表示駆動の対象となる１水平ラインを順次選択する機能を有している。

ソースドライバ１３は、制御部１１から供給される画像信号Ｖｓｉｇの制御信号に基づいて、タッチ検出機能付き表示デバイス１０に含まれた副画素ＳＰｉｘ（後述する図７参照）に、画素信号Ｖｐｉｘを供給する回路である。

駆動電極ドライバ１４は、制御部１１から供給される制御信号に基づいて、タッチ検出機能付き表示デバイス１０に含まれた駆動電極ＣＯＭＬ（後述する図５または図６参照）に、駆動信号Ｖｃｏｍを供給する回路である。

タッチ検出部４０は、制御部１１から供給される制御信号と、タッチ検出機能付き表示デバイス１０のタッチ検出デバイス３０から供給された検出信号Ｖｄｅｔに基づいて、タッチ検出デバイス３０に対する指やタッチペンなどの入力具のタッチ、すなわち後述する接触または近接の状態、の有無を検出する回路である。そして、タッチ検出部４０は、タッチがある場合においてタッチ検出領域におけるその座標、すなわち入力位置などを求める回路である。タッチ検出部４０は、タッチ検出信号増幅部４２と、Ａ／Ｄ（Analog/Digital）変換部４３と、信号処理部４４と、座標抽出部４５と、検出タイミング制御部４６とを備えている。

タッチ検出信号増幅部４２は、タッチ検出デバイス３０から供給される検出信号Ｖｄｅｔを増幅する。タッチ検出信号増幅部４２は、検出信号Ｖｄｅｔに含まれる高い周波数成分、すなわちノイズ成分を除去し、タッチ成分を取り出してそれぞれ出力する低域通過アナログフィルタを備えていてもよい。

＜静電容量型タッチ検出の原理＞
次に、図１〜図４を参照し、本実施の形態１の表示装置１におけるタッチ検出の原理について説明する。図２は、タッチ検出デバイスに指が接触または近接した状態を表す説明図である。図３は、タッチ検出デバイスに指が接触または近接した状態の等価回路の例を示す説明図である。図４は、駆動信号および検出信号の波形の一例を示す図である。

図２に示すように、静電容量型タッチ検出においては、タッチパネルあるいはタッチセンサと呼ばれる入力装置は、誘電体Ｄを挟んで互いに対向配置された駆動電極Ｅ１および検出電極Ｅ２を有する。これらの駆動電極Ｅ１および検出電極Ｅ２により容量素子Ｃ１が形成されている。図３に示すように、容量素子Ｃ１の一端は、駆動信号源である交流信号源Ｓに接続され、容量素子Ｃ１の他端は、タッチ検出部である電圧検出器ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば図１に示すタッチ検出信号増幅部４２に含まれる積分回路からなる。

交流信号源Ｓから容量素子Ｃ１の一端、すなわち駆動電極Ｅ１に、例えば数ｋＨｚ〜数百ｋＨｚ程度の周波数を有する交流矩形波Ｓｇが印加されると、容量素子Ｃ１の他端、すなわち検出電極Ｅ２側に接続された電圧検出器ＤＥＴを介して、出力波形である検出信号Ｖｄｅｔが発生する。なお、この交流矩形波Ｓｇは、例えば図４に示す駆動信号Ｖｃｏｍに相当するものである。

指が接触および近接していない状態、すなわち非接触状態では、図３に示すように、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流Ｉ_１が流れる。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ_１の変動を、電圧の変動に変換する。この電圧の変動は、図４において、実線の波形Ｖ_０で示されている。

一方、指が接触または近接した状態、すなわち接触状態では、指によって形成される静電容量Ｃ２の影響を受け、駆動電極Ｅ１および検出電極Ｅ２により形成される容量素子Ｃ１の容量値が小さくなる。そのため、図３に示す容量素子Ｃ１に流れる電流Ｉ_１が変動する。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ_１の変動を電圧の変動に変換する。この電圧の変動は、図４において、破線の波形Ｖ_１で示されている。この場合、波形Ｖ_１は、上述した波形Ｖ_０と比べて振幅が小さくなる。これにより、波形Ｖ_０と波形Ｖ_１との電圧差分の絶対値｜ΔＶ｜は、指などの外部から近接する物体の影響に応じて変化することになる。なお、電圧検出器ＤＥＴは、波形Ｖ_０と波形Ｖ_１との電圧差分の絶対値｜ΔＶ｜を精度よく検出するため、回路内のスイッチングにより、交流矩形波Ｓｇの周波数に合わせて、コンデンサの充放電をリセットする期間Ｒｅｓｅｔを設けた動作とすることが好ましい。

図４に示すように、交流矩形波Ｓｇの波形は急峻であるが、電圧検出器ＤＥＴにより変換された検出信号Ｖｄｅｔの波形は急峻ではなく、検出信号Ｖｄｅｔの立ち上がり時間には、交流矩形波Ｓｇの変化に比べ、遅延が生ずる。この遅延の程度は、後述する図１１を用いて説明する時定数τの大きさに依存する。時定数τが大きいほど、検出信号Ｖｄｅｔの立ち上がり時間の遅延が大きくなる。

図１に示す例では、タッチ検出デバイス３０は、駆動電極ドライバ１４から供給される駆動信号Ｖｃｏｍに従って、１つまたは複数の駆動電極ＣＯＭＬ（後述する図５または図６参照）に対応した１つの検出ブロックごとにタッチ検出を行う。すなわち、タッチ検出デバイス３０は、１つまたは複数の駆動電極ＣＯＭＬの各々に対応した１つの検出ブロックごとに、図３に示す電圧検出器ＤＥＴを介して、検出信号Ｖｄｅｔを出力し、出力した検出信号Ｖｄｅｔを、タッチ検出部４０のタッチ検出信号増幅部４２に供給する。

Ａ／Ｄ変換部４３は、駆動信号Ｖｃｏｍに同期したタイミングで、タッチ検出信号増幅部４２から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する回路である。

信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に含まれる、駆動信号Ｖｃｏｍをサンプリングした周波数以外の周波数成分、すなわちノイズ成分を低減するデジタルフィルタを備えている。信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、タッチ検出デバイス３０に対するタッチの有無を検出する論理回路である。信号処理部４４は、指による差分の電圧のみを取り出す処理を行う。この指による差分の電圧は、上述した波形Ｖ_０と波形Ｖ_１との差分の絶対値｜ΔＶ｜である。信号処理部４４は、１つの検出ブロック当たりの絶対値｜ΔＶ｜を平均化する演算を行い、絶対値｜ΔＶ｜の平均値を求めてもよい。これにより、信号処理部４４は、ノイズによる影響を低減できる。信号処理部４４は、検出した指による差分の電圧を所定のしきい値電圧と比較し、このしきい値電圧以上であれば、外部から近接する外部近接物体の接触状態と判断し、しきい値電圧未満であれば、外部近接物体の非接触状態と判断する。このようにして、タッチ検出部４０によるタッチ検出が行われる。

座標抽出部４５は、信号処理部４４においてタッチが検出されたときに、タッチが検出された位置の座標、すなわちタッチパネルにおける入力位置を求める論理回路である。検出タイミング制御部４６は、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５とが同期して動作するように制御する。座標抽出部４５は、タッチパネル座標を信号出力Ｖｏｕｔとして出力する。

＜モジュール＞
図５は、実施の形態１の表示装置を実装したモジュールの一例を示す平面図である。図５に示す例では、透明基板２１上に、前述した駆動電極ドライバ１４が形成されている。

図５に示すように、表示装置１は、タッチ検出機能付き表示デバイス１０と、ＣＯＧ（Chip On Glass）１９と、透明基板２１とを有する。

なお、本願明細書では、透明基板における「透明」とは、可視光に対する透過率が例えば８０％以上であることを意味する。

タッチ検出機能付き表示デバイス１０は、複数の駆動電極ＣＯＭＬと、複数の検出電極ＴＤＬとを有する。ここで、透明基板２１の主面としての上面内で、互いに交差、好適には直交する２つの方向を、Ｘ軸方向およびＹ軸方向とする。このとき、複数の駆動電極ＣＯＭＬは、平面視において、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。したがって、複数の駆動電極ＣＯＭＬの各々は、平面視において、Ｘ軸方向に沿うように設けられている。また、複数の検出電極ＴＤＬは、平面視において、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。言い換えれば、複数の検出電極ＴＤＬは、平面視において、複数の駆動電極ＣＯＭＬとそれぞれ交差し、かつ、Ｘ軸方向に配列されている。したがって、複数の検出電極ＴＤＬは、平面視において、複数の駆動電極ＣＯＭＬとそれぞれ交差するように、設けられている。

図７を用いて後述するように、複数の駆動電極ＣＯＭＬの各々は、平面視において、Ｘ軸方向に配列された複数の副画素ＳＰｉｘと重なるように設けられている。すなわち、１つの駆動電極ＣＯＭＬは、複数の副画素ＳＰｉｘに対して共通な電極として設けられている。

なお、本願明細書では、「平面視において」とは、透明基板２１または後述する対向基板３に含まれる透明基板３１の主面としての上面に垂直な方向から視た場合を意味する。

図５に示す例では、タッチ検出機能付き表示デバイス１０は、平面視において、Ｘ軸方向にそれぞれ延在し、かつ、互いに対向する２つの辺と、Ｙ軸方向にそれぞれ延在し、かつ、互いに対向する２つの辺とを備え、矩形形状を有する。Ｙ軸方向におけるタッチ検出機能付き表示デバイス１０の一方の側には、端子部Ｔが設けられている。検出電極ＴＤＬは、端子部Ｔを介して、このモジュールの外部に実装されたタッチ検出部４０と接続されている。

ＣＯＧ１９は、透明基板２１に実装されたチップであり、図１に示した制御部１１、ゲートドライバ１２、ソースドライバ１３など、表示動作に必要な各回路を内蔵したものである。また、ＣＯＧ１９は、駆動電極ドライバ１４を内蔵してもよい。ＣＯＧ１９と複数の駆動電極ＣＯＭＬの各々との間は、それぞれ引き回し配線ＷＲ１により電気的に接続されている。なお、後述する図１１を用いて説明するように、複数の駆動電極ＣＯＭＬの各々と、複数の引き回し配線ＷＲ１のそれぞれとは、バッファＴＦＴ素子Ｔｒｂを介して電気的に接続されている。

なお、透明基板２１として、例えば透明性のあるガラス基板、または、例えば樹脂からなるフィルムなど、各種の基板を用いることができる。

＜タッチ検出機能付き表示デバイス＞
次に、タッチ検出機能付き表示デバイス１０の構成例を詳細に説明する。図６は、実施の形態１の表示装置におけるタッチ検出機能付き表示デバイスを示す断面図である。図７は、実施の形態１の表示装置におけるタッチ検出機能付き表示デバイスを示す回路図である。

タッチ検出機能付き表示デバイス１０は、アレイ基板２と、対向基板３と、液晶層６とを有する。対向基板３は、アレイ基板２の主面としての上面と、対向基板３の主面としての下面とが対向するように、配置されている。液晶層６は、アレイ基板２と対向基板３との間に設けられている。

アレイ基板２は、透明基板２１を有する。図７に示すように、表示領域Ａｄで、透明基板２１には、複数の走査線ＧＣＬ、複数の信号線ＳＧＬ、および、複数の薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）であるＴＦＴ素子Ｔｒが形成されている。なお、図６では、走査線ＧＣＬ、信号線ＳＧＬおよびＴＦＴ素子Ｔｒの図示は、省略する。

図７に示すように、複数の走査線ＧＣＬは、表示領域Ａｄで、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。複数の信号線ＳＧＬは、表示領域Ａｄで、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。したがって、複数の信号線ＳＧＬの各々は、平面視において、複数の走査線ＧＣＬと交差する。このように、平面視において、互いに交差する複数の走査線ＧＣＬと複数の信号線ＳＧＬの交点に、副画素ＳＰｉｘが配置され、複数の異なる色の副画素ＳＰｉｘにより１つの画素Ｐｉｘが形成される。すなわち、透明基板２１上で、表示領域Ａｄにおいて、副画素ＳＰｉｘは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。言い換えれば、副画素ＳＰｉｘは、透明基板２１の表面側の表示領域Ａｄで、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。

平面視において、複数の走査線ＧＣＬの各々と複数の信号線ＳＧＬの各々とが交差する交差部には、ＴＦＴ素子Ｔｒが形成されている。したがって、表示領域Ａｄで、透明基板２１上には、複数のＴＦＴ素子Ｔｒが形成されており、これらの複数のＴＦＴ素子Ｔｒは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。すなわち、複数の副画素ＳＰｉｘの各々には、ＴＦＴ素子Ｔｒが設けられている。また、複数の副画素ＳＰｉｘの各々には、ＴＦＴ素子Ｔｒに加え、液晶素子ＬＣが設けられている。

ＴＦＴ素子Ｔｒは、例えばｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）としての薄膜トランジスタからなる。ＴＦＴ素子Ｔｒのゲート電極は、走査線ＧＣＬに接続されている。ＴＦＴ素子Ｔｒのソース電極またはドレイン電極の一方は、信号線ＳＧＬに接続されている。ＴＦＴ素子Ｔｒのソース電極またはドレイン電極の他方は、液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、例えば、一端がＴＦＴ素子Ｔｒのソース電極またはドレイン電極に接続され、他端が駆動電極ＣＯＭＬに接続されている。

図６に示すように、アレイ基板２は、複数の駆動電極ＣＯＭＬと、絶縁膜２４と、複数の画素電極２２とを有する。複数の駆動電極ＣＯＭＬは、透明基板２１の表面側の表示領域Ａｄ（図５参照）で、透明基板２１上に設けられている。複数の駆動電極ＣＯＭＬの各々の表面を含めて透明基板２１上には、絶縁膜２４が形成されている。表示領域Ａｄで、絶縁膜２４上には、複数の画素電極２２が形成されている。したがって、絶縁膜２４は、駆動電極ＣＯＭＬと画素電極２２とを、電気的に絶縁する。

図７に示すように、複数の画素電極２２は、透明基板２１の表面側の表示領域Ａｄで、Ｘ軸方向およびＹ軸方向にマトリクス状に配列された複数の副画素ＳＰｉｘの各々の内部にそれぞれ形成されている。したがって、複数の画素電極２２は、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。

図６に示す例では、複数の駆動電極ＣＯＭＬの各々は、透明基板２１と画素電極２２との間に形成されている。また、図７で模式的に示すように、複数の駆動電極ＣＯＭＬの各々は、平面視において、複数の画素電極２２と重なるように設けられている。そして、複数の画素電極２２の各々と複数の駆動電極ＣＯＭＬの各々との間に電圧が印加され、複数の副画素ＳＰｉｘの各々に設けられた液晶素子ＬＣに電界が形成されることにより、表示領域Ａｄに画像が表示される。この際に駆動電極ＣＯＭＬと画素電極２２との間には容量Ｃａｐが形成され、容量Ｃａｐは保持容量として機能する。

このように、タッチ検出機能付き表示デバイス１０が液晶表示デバイス２０を含む場合には、液晶素子ＬＣと、複数の画素電極２２と、駆動電極ＣＯＭＬと、複数の走査線ＧＣＬと、複数の信号線ＳＧＬとにより、画像の表示を制御する表示制御部が形成される。表示制御部は、アレイ基板２と対向基板３との間に設けられている。なお、タッチ検出機能付き表示デバイス１０は、液晶表示装置としての液晶表示デバイス２０に代え、有機ＥＬ表示装置など各種の表示装置としての表示デバイスを含んでもよい。

なお、複数の駆動電極ＣＯＭＬの各々は、画素電極２２を挟んで透明基板２１と反対側に形成されていてもよい。また、図６に示す例では、駆動電極ＣＯＭＬと画素電極２２との配置が、横電界モードとしてのＦＦＳ（Fringe Field Switching）モードにおける配置となっている。しかし、駆動電極ＣＯＭＬと画素電極２２との配置は、駆動電極ＣＯＭＬと画素電極２２とが平面視で重ならない、横電界モードとしてのＩＰＳ（In Plane Switching）モードにおける配置でもよい。

液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、前述のＦＦＳモード、または、ＩＰＳモード等の横電界モードに対応した液晶層が用いられる。すなわち、液晶表示デバイス２０として、ＦＦＳモードまたはＩＰＳモード等の横電界モードによる液晶表示デバイスが用いられる。なお、図６に示す液晶層６とアレイ基板２との間、および、液晶層６と対向基板３との間には、それぞれ配向膜が設けられていてもよい。

図７に示すように、Ｘ軸方向に配列された複数の副画素ＳＰｉｘ、すなわち液晶表示デバイス２０の同一の行に属する複数の副画素ＳＰｉｘは、走査線ＧＣＬにより互いに接続されている。走査線ＧＣＬは、ゲートドライバ１２（図１参照）と接続され、ゲートドライバ１２により走査信号Ｖｓｃａｎ（図１参照）が供給される。また、Ｙ軸方向に配列された複数の副画素ＳＰｉｘ、すなわち液晶表示デバイス２０の同一の列に属する複数の副画素ＳＰｉｘは、信号線ＳＧＬにより互いに接続されている。信号線ＳＧＬは、ソースドライバ１３（図１参照）と接続され、ソースドライバ１３により画素信号Ｖｐｉｘ（図１参照）が供給される。

駆動電極ＣＯＭＬは、駆動電極ドライバ１４（図１参照）と接続され、駆動電極ドライバ１４により駆動信号Ｖｃｏｍ（図１参照）が供給される。つまり、図７に示す例では、同一の行に属する複数の副画素ＳＰｉｘが１つの駆動電極ＣＯＭＬを共有するようになっている。複数の駆動電極ＣＯＭＬは、表示領域Ａｄで、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。前述したように、複数の走査線ＧＣＬは、表示領域Ａｄで、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されているため、複数の駆動電極ＣＯＭＬの各々が延在する方向は、複数の走査線ＧＣＬの各々が延在する方向と平行である。ただし、複数の駆動電極ＣＯＭＬの各々が延在する方向は限定されず、例えば、複数の駆動電極ＣＯＭＬの各々が延在する方向は、複数の信号線ＳＧＬの各々が延在する方向と平行な方向であってもよい。

図１に示すゲートドライバ１２は、走査信号Ｖｓｃａｎを、図７に示す走査線ＧＣＬを介して、各副画素ＳＰｉｘのＴＦＴ素子Ｔｒのゲート電極に印加することにより、液晶表示デバイス２０においてマトリクス状に形成された副画素ＳＰｉｘのうちの１行、すなわち１水平ラインを表示駆動の対象として順次選択する。図１に示すソースドライバ１３は、画素信号Ｖｐｉｘを、図７に示す信号線ＳＧＬを介して、ゲートドライバ１２により順次選択される１水平ラインを構成する複数の副画素ＳＰｉｘにそれぞれ供給する。そして、１水平ラインを構成する複数の副画素ＳＰｉｘにおいて、供給される画素信号Ｖｐｉｘに応じた表示が行われる。

図１に示す駆動電極ドライバ１４は、駆動信号Ｖｃｏｍを印加し、１つまたは複数の駆動電極ＣＯＭＬに対応した１つの検出ブロックごとに駆動電極ＣＯＭＬを駆動する。

液晶表示デバイス２０においては、ゲートドライバ１２が走査線ＧＣＬを時分割的に順次走査するように駆動することにより、副画素ＳＰｉｘが、１水平ラインずつ順次選択される。また、液晶表示デバイス２０においては、１水平ラインに属する副画素ＳＰｉｘに対して、ソースドライバ１３が画素信号Ｖｐｉｘを供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバ１４は、その１水平ラインに対応した駆動電極ＣＯＭＬを含む検出ブロックに対して、駆動信号Ｖｃｏｍを印加する。

本実施の形態１の表示装置１における駆動電極ＣＯＭＬは、液晶表示デバイス２０の駆動電極として動作し、かつ、タッチ検出デバイス３０の駆動電極として動作する。図８は、実施の形態１の表示装置の駆動電極および検出電極の一構成例を示す斜視図である。

タッチ検出デバイス３０は、アレイ基板２に設けられた複数の駆動電極ＣＯＭＬと、対向基板３に設けられた複数の検出電極ＴＤＬとを有する。複数の検出電極ＴＤＬは、平面視において、複数の駆動電極ＣＯＭＬの各々が延在する方向と交差する方向にそれぞれ延在する。言い換えれば、複数の検出電極ＴＤＬは、平面視において複数の駆動電極ＣＯＭＬとそれぞれ交差するように、互いに間隔を空けて配列されている。そして、複数の検出電極ＴＤＬの各々は、アレイ基板２に含まれる透明基板２１の表面に垂直な方向において、駆動電極ＣＯＭＬと対向している。複数の検出電極ＴＤＬの各々は、タッチ検出部４０のタッチ検出信号増幅部４２（図１参照）にそれぞれ接続されている。複数の駆動電極ＣＯＭＬの各々と複数の検出電極ＴＤＬの各々との平面視における交差部には、静電容量が発生する。そして、複数の駆動電極ＣＯＭＬの各々と複数の検出電極ＴＤＬの各々との間の静電容量に基づいて、入力位置が検出される。すなわち、検出電極ＴＤＬが形成された透明基板３１（図６参照）のような電極基板と、駆動電極ＣＯＭＬとにより、入力位置を検出する検出部、すなわち入力装置が形成される。

このような構成により、タッチ検出デバイス３０では、タッチ検出動作を行う際、駆動電極ドライバ１４により、スキャン方向Ｓｃａｎに１つまたは複数の駆動電極ＣＯＭＬに対応した１つの検出ブロックが順次選択される。そして、選択された検出ブロックにおいて、駆動電極ＣＯＭＬには、駆動電極ＣＯＭＬと検出電極ＴＤＬとの間の静電容量を測定するための駆動信号Ｖｃｏｍが入力され、検出電極ＴＤＬから、入力位置を検出するための検出信号Ｖｄｅｔが出力される。このようにタッチ検出デバイス３０では、１検出ブロックごとにタッチ検出が行われるようになっている。つまり、１つの検出ブロックは、前述したタッチ検出の原理における駆動電極Ｅ１に対応し、検出電極ＴＤＬは、検出電極Ｅ２に対応している。

なお、表示動作の際の検出ブロックの範囲と、タッチ検出動作の際の検出ブロックの範囲とは、共通であってもよく、異なっていてもよい。

図８に示すように、平面視において、互いに交差した複数の駆動電極ＣＯＭＬと複数の検出電極ＴＤＬは、マトリクス状に配列された静電容量式タッチセンサを形成する。よって、タッチ検出デバイス３０のタッチ検出面全体を走査することにより、指などが接触または近接した位置を検出することが可能である。

図６に示すように、対向基板３は、透明基板３１と、カラーフィルタ３２と、検出電極ＴＤＬと、保護膜３３とを有する。透明基板３１は、主面としての上面と、上面と反対側の主面としての下面とを有している。カラーフィルタ３２は、透明基板３１の一方の主面としての下面に形成されている。検出電極ＴＤＬは、タッチ検出デバイス３０の検出電極であり、透明基板３１の他方の主面としての上面上に形成されている。保護膜３３は、透明基板３１の上面上に、検出電極ＴＤＬを覆うように形成されている。

カラーフィルタ３２として、例えば赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３色に着色されたカラーフィルタがＸ軸方向に配列される。これにより、図７に示すように、Ｒ、ＧおよびＢの３色の色領域３２Ｒ、３２Ｇおよび３２Ｂの各々にそれぞれ対応した複数の副画素ＳＰｉｘが形成され、１組の色領域３２Ｒ、３２Ｇおよび３２Ｂの各々にそれぞれ対応した複数の副画素ＳＰｉｘにより１つの画素Ｐｉｘが形成される。画素Ｐｉｘは、走査線ＧＣＬが延在する方向（Ｘ軸方向）、および、信号線ＳＧＬが延在する方向（Ｙ軸方向）に沿って、マトリクス状に配列されている。また、画素Ｐｉｘがマトリクス状に配列された領域が、例えば前述した表示領域Ａｄである。なお、表示領域Ａｄの周辺に、ダミー画素が設けられたダミー領域が設けられていてもよい。

カラーフィルタ３２の色の組み合わせとして、Ｒ、ＧおよびＢ以外の他の色を含む複数の色の組み合わせでもよい。また、カラーフィルタ３２は、設けられていなくてもよい。あるいは、１つの画素Ｐｉｘが、カラーフィルタ３２が設けられていない副画素ＳＰｉｘ、すなわち白色の副画素ＳＰｉｘを含んでもよい。また、ＣＯＡ（Color filter On Array）技術により、カラーフィルタがアレイ基板２に設けられていてもよい。

なお、図６に示すように、アレイ基板２を挟んで対向基板３と反対側には、偏光板２５が設けられていてもよい。また、対向基板３を挟んでアレイ基板２と反対側には、偏光板３４が設けられていてもよい。

＜検出電極の形状および配置＞
次に、図９および図１０を参照し、検出電極の形状および配置について説明する。図９および図１０は、実施の形態１の表示装置における検出電極の位置と画素の位置との関係の一例を模式的に示す平面図である。

図９および図１０に示すように、表示領域Ａｄ内では、複数の画素ＰｉｘがＸ軸方向およびＹ軸方向にマトリクス状に配列されている。複数の画素Ｐｉｘの各々は、Ｘ軸方向に配列された複数の副画素ＳＰｉｘを含む。したがって、複数の副画素ＳＰｉｘは、表示領域Ａｄ内で、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。図９および図１０に示す例では、画素Ｐｉｘは、Ｒ（赤）、Ｇ（緑）およびＢ（青）の３色の各々の色を表示する３種の副画素ＳＰｉｘを含む。したがって、画素Ｐｉｘは、Ｒ、ＧおよびＢの３色の色領域３２Ｒ、３２Ｇおよび３２Ｂの各々にそれぞれ対応した複数の副画素ＳＰｉｘを含む。なお、副画素ＳＰｉｘが表示する色の種類は３種類に限られない。例えば、画素Ｐｉｘは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）およびＷ（白）の４色の各々の色を表示する４種の副画素ＳＰｉｘを含んでもよい。

図９に示すように、Ｘ軸方向に配列された複数の検出電極ＴＤＬの各々は、平面視において、複数の導電線により形成されたメッシュ形状を有していてもよい。図９に示す例では、複数の検出電極ＴＤＬの各々は、１つの導電線ＭＬ１と１つの導電線ＭＬ２とを有する。導電線ＭＬ１および導電線ＭＬ２の各々は、平面視において、交互に逆方向に屈曲しながら全体としてＹ軸方向に延在するジグザグ形状を有する。そして、Ｘ軸方向において隣り合う導電線ＭＬ１および導電線ＭＬ２の互いに逆方向に屈曲する部分同士が結合されている。なお、複数の検出電極ＴＤＬの各々が、複数の導電線ＭＬ１と複数の導電線ＭＬ２とを有していてもよい。

図１０に示すように、Ｘ軸方向に配列された複数の検出電極ＴＤＬの各々は、平面視において、交互に逆方向に屈曲しながら全体としてＹ軸方向に延在するジグザグ形状を有していてもよい。図１０に示す例では、複数の検出電極ＴＤＬの各々は、１つの導電線ＭＬ３を有する。なお、複数の検出電極ＴＤＬの各々が、複数の導電線ＭＬ３を有していてもよく、１つの検出電極ＴＤＬに含まれる複数の導電線ＭＬ３の各々のＹ軸方向における一方の側の端部同士、または、他方の側の端部同士が電気的に接続されていてもよい。

＜時定数＞
次に、図４および図１１を参照し、駆動電極と検出電極とを含む電気回路の時定数について説明する。図１１は、時定数を決定する抵抗成分および静電容量成分を説明するための図である。図１１では、理解を簡単にするために、本来は、平面視においてアレイ基板２と重なるように配置されている対向基板３が、平面視においてアレイ基板２とずれているように図示している。

駆動電極ＣＯＭＬと検出電極ＴＤＬとを含み、静電容量を検出するための電気回路が、抵抗と静電容量とからなる回路、すなわちいわゆるＲＣ回路である場合、この電気回路全体の時定数τは、下記式（１）
τ＝ＲＣ （１）
により表される。ここで、Ｒは、この電気回路全体の抵抗であり、Ｃは、この電気回路全体の静電容量である。

このような時定数τにより、例えば図４に示すように、検出信号Ｖｄｅｔの立ち上がり時間には、交流矩形波Ｓｇの変化に比べ、遅延が生ずる。そして、時間ｔ＝０に波形の立ち上がりが開始された場合、時定数τに等しい時間ｔ＝τにおいて、検出信号Ｖｄｅｔは、時間が十分経過した後の立ち上がり高さの０．６３倍の高さまで立ち上がる。また、時定数τの３倍の時間ｔ＝３τにおいて、検出信号Ｖｄｅｔは、時間が十分経過した後の立ち上がり高さの０．９５倍の高さまで立ち上がる。

駆動電極ＣＯＭＬと検出電極ＴＤＬとを含む電気回路を、上記式（１）に基づいて決定する抵抗成分および静電容量成分としては、以下の成分が挙げられる。

まず、抵抗成分としては、駆動電極ＣＯＭＬに駆動信号Ｖｃｏｍとしての交流矩形波Ｓｇを入力するための配線であって、アレイ基板２の周辺部に配置された引き回し配線ＷＲ１の抵抗Ｒ１が挙げられる。また、駆動電極ＣＯＭＬの抵抗Ｒ２が挙げられる。また、図１１に示すように、駆動電極ＣＯＭＬと引き回し配線ＷＲ１との間には、バッファとしてのバッファＴＦＴ素子Ｔｒｂが設けられているが、そのバッファＴＦＴ素子Ｔｒｂのオン状態の抵抗であるオン抵抗としての抵抗Ｒ３が挙げられる。また、検出電極ＴＤＬからの検出信号Ｖｄｅｔを出力するための配線であって、対向基板３の周辺部に設けられた引き回し配線ＷＲ２の抵抗Ｒ４が挙げられる。さらに、検出電極ＴＤＬの抵抗Ｒ５が挙げられる。

一方、静電容量成分としては、駆動電極ＣＯＭＬと信号線ＳＧＬとの間の静電容量Ｃ１１が挙げられる。また、駆動電極ＣＯＭＬと接地線ＧＬ１との間の静電容量Ｃ１２が挙げられる。なお、静電容量Ｃ１２は、駆動電極ＣＯＭＬと走査線ＧＣＬ（図７参照）との間の静電容量、引き回し配線ＷＲ１と接地線ＧＬ１との間の静電容量、および、その他各種の静電容量を含むものとする。また、複数の副画素ＳＰｉｘに対応して設けられた複数のＴＦＴ素子Ｔｒ（図７参照）のうち、オン状態のＴＦＴ素子Ｔｒに起因する静電容量Ｃ１３（図示は省略）が挙げられる。あるいは、複数のＴＦＴ素子Ｔｒのうち、オフ状態のＴＦＴ素子Ｔｒに起因する静電容量Ｃ１４（図示は省略）が挙げられる。そして、駆動電極ＣＯＭＬと検出電極ＴＤＬとの間の静電容量Ｃ１５が挙げられる。

＜検出電極の断面構造＞
次に、図１２〜図２２を参照し、検出電極の断面構造について説明する。図１２〜図２２は、実施の形態１の表示装置における検出電極の各種の例を示す断面図である。

図１２に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に設けられた導電層ＣＬ１を含む。導電層ＣＬ１は、金属材料からなる。このような導電層ＣＬ１の金属材料として、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）合金、クロム（Ｃｒ）、モリブデン（Ｍｏ）またはアルミニウム合金（例えばＡｌＮｄ、ＡｌＣｕ、ＡｌＳｉ、ＡｌＳｉＣｕ等）などを用いることができる。

図１３および図１４に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に、導電層ＣＬ１と導電層ＣＬ２とがいずれかの順で積層された積層膜ＳＬ１を含む。導電層ＣＬ１として、図１２に示す例における導電層ＣＬ１を用いることができる。また、導電層ＣＬ２として、導電層ＣＬ１の金属材料の融点より高い融点を有する金属材料からなる導電層ＣＬ２を用いることができる。このような導電層ＣＬ２の金属材料として、モリブデン（Ｍｏ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）合金などを用いることができる。

図１３に示す例では、導電層ＣＬ１上に導電層ＣＬ２が積層されている。導電層ＣＬ１の金属材料の融点よりも高い融点を有する金属材料からなる導電層ＣＬ２は、導電層ＣＬ１のヤング率よりも高いヤング率を有する。そのため、高いヤング率を有する導電層ＣＬ２により、導電層ＣＬ１の表面を保護することができる。

一方、図１４に示す例では、導電層ＣＬ２上に導電層ＣＬ１が積層されている。導電層ＣＬ２が導電層ＣＬ１の金属材料の融点よりも高い融点を有する金属材料からなるため、導電層ＣＬ２が直接透明基板３１の主面上に形成された場合の導電層ＣＬ２と透明基板３１との間の密着力は、導電層ＣＬ１が直接透明基板３１の主面上に形成された場合の導電層ＣＬ１と透明基板３１との間の密着力よりも大きい。そのため、透明基板３１と導電層ＣＬ１との間に導電層ＣＬ２を介在させることにより、透明基板３１に対する検出電極ＴＤＬの密着性を向上させることができる。

図１５に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に、導電層ＣＬ１と導電層ＣＬ３とがいずれかの順で積層された積層膜ＳＬ２を含む。導電層ＣＬ１として、図１２に示す例における導電層ＣＬ１を用いることができる。また、導電層ＣＬ３として、透明導電膜からなる導電層ＣＬ３を用いることができる。このような導電層ＣＬ３の透明導電膜として、無機透明導電材料であるＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）などからなる透明導電膜を用いることができる。

なお、本願明細書では、透明導電膜および透明導電材料における「透明」とは、可視光に対する透過率が例えば８０％以上であることを意味する。また、導電層、透明導電膜および透明導電材料などにおける「導電」とは、比抵抗が例えば２×１０^−３Ωｃｍ以下であることを意味する。

図１５に示す例では、導電層ＣＬ１上に導電層ＣＬ３が積層されている。これにより、金属材料からなる導電層ＣＬ１による光の反射またはぎらつきを抑え、表示領域Ａｄ（図５参照）に表示される画像の視認性を向上させることができる。また、例えばＩＴＯ膜またはＩＺＯ膜などの透明導電膜からなる導電層ＣＬ３が、導電層ＣＬ１のヤング率よりも高いヤング率を有する場合には、高いヤング率を有する導電層ＣＬ３により、導電層ＣＬ１の表面を保護することができる。

なお、導電層ＣＬ３上に導電層ＣＬ１が積層されていてもよい。導電層ＣＬ３と透明基板３１との間の密着力が、導電層ＣＬ１と透明基板３１との間の密着力よりも大きい場合には、透明基板３１と導電層ＣＬ１との間に導電層ＣＬ３を介在させることにより、透明基板３１に対する検出電極ＴＤＬの密着性を向上させることができる。

図１６に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に設けられた導電層ＣＬ１と、導電層ＣＬ１を覆うように設けられた導電膜ＣＦ１とを含む。導電層ＣＬ１として、図１２に示す例における導電層ＣＬ１を用いることができる。また、導電膜ＣＦ１として、透明導電膜からなる導電膜ＣＦ１を用いることができる。このような導電膜ＣＦ１の透明導電膜として、無機透明導電材料であるＩＴＯおよびＩＺＯなどからなる透明導電膜を用いることができる。

これにより、金属材料からなる導電層ＣＬ１による光の反射またはぎらつきを抑え、表示領域Ａｄ（図５参照）に表示される画像の視認性を向上させることができる。また、例えばＩＴＯ膜またはＩＺＯ膜などの透明導電膜からなる導電膜ＣＦ１が、導電層ＣＬ１のヤング率よりも高い硬度を有する場合には、高いヤング率を有する導電膜ＣＦ１により、導電層ＣＬ１の表面を保護することができる。

図１７および図１８に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に、導電層ＣＬ１と導電層ＣＬ２と導電層ＣＬ３とがいずれかの順で積層された積層膜ＳＬ３を含む。また、図１９に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に設けられた導電層ＣＬ４と、導電層ＣＬ４上に、導電層ＣＬ１と導電層ＣＬ２と導電層ＣＬ３とがいずれかの順で積層された積層膜ＳＬ３とを含む。導電層ＣＬ１として、図１２に示す例における導電層ＣＬ１を用いることができる。導電層ＣＬ２として、図１３および図１４に示す例における導電層ＣＬ２を用いることができる。導電層ＣＬ３として、図１５に示す例における導電層ＣＬ３を用いることができる。導電層ＣＬ４として、図１３および図１４に示す例における導電層ＣＬ２の金属材料と同一の金属材料からなる導電層ＣＬ４を用いることができる。

図１７および図１９に示す例では、積層膜ＳＬ３は、導電層ＣＬ１と導電層ＣＬ２と導電層ＣＬ３とが、下から上にこの順で積層されたものである。図１８に示す例では、積層膜ＳＬ３は、導電層ＣＬ２と導電層ＣＬ１と導電層ＣＬ３とが、下から上にこの順で積層されたものである。

図１７〜図１９に示す例では、導電層ＣＬ３が積層膜ＳＬ３の最上層として設けられることにより、金属材料からなる導電層ＣＬ１または導電層ＣＬ２による光の反射またはぎらつきを抑え、表示領域Ａｄ（図５参照）に表示される画像の視認性を向上させることができる。また、図１８に示す例では、例えばＩＴＯ膜またはＩＺＯ膜などの透明導電膜からなる導電層ＣＬ３が、導電層ＣＬ１のヤング率よりも高いヤング率を有する場合には、高いヤング率を有する導電層ＣＬ３により、導電層ＣＬ１の表面を保護することができる。

図１７および図１９に示す例では、導電層ＣＬ１の表面を導電層ＣＬ１のヤング率よりも高いヤング率を有する導電層ＣＬ２により保護することができる。また、図１８および図１９に示す例では、透明基板３１と導電層ＣＬ１との間に導電層ＣＬ２または導電層ＣＬ４を介在させることにより、透明基板３１に対する検出電極ＴＤＬの密着性を向上させることができる。

図２０および図２１に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に、導電層ＣＬ１と導電層ＣＬ２とがいずれかの順で積層された積層膜ＳＬ１と、積層膜ＳＬ１を覆うように設けられた導電膜ＣＦ１とを含む。図２２に示す例では、複数の検出電極ＴＤＬの各々は、透明基板３１の主面上に設けられた導電層ＣＬ４と、導電層ＣＬ４上に、導電層ＣＬ１と導電層ＣＬ２とがいずれかの順で積層された積層膜ＳＬ１と、積層膜ＳＬ１および導電層ＣＬ４を覆うように設けられた導電膜ＣＦ１とを含む。導電層ＣＬ１として、図１２に示す例における導電層ＣＬ１を用いることができる。導電層ＣＬ２として、図１３および図１４に示す例における導電層ＣＬ２を用いることができる。導電膜ＣＦ１として、図１６に示す例における導電膜ＣＦ１を用いることができる。また、導電層ＣＬ４として、図１９に示す例における導電層ＣＬ４を用いることができる。

図２０および図２２に示す例では、積層膜ＳＬ１は、導電層ＣＬ１と導電層ＣＬ２とが、下から上にこの順で積層されたものである。また、図２１に示す例では、積層膜ＳＬ１は、導電層ＣＬ２と導電層ＣＬ１とが、下から上にこの順で積層されたものである。

図２０〜図２２に示す例では、積層膜ＳＬ１が透明導電膜からなる導電膜ＣＦ１により覆われることにより、金属材料からなる導電層ＣＬ１または導電層ＣＬ２による光の反射またはぎらつきを抑え、表示領域Ａｄ（図５参照）に表示される画像の視認性を向上させることができる。また、図２１に示す例では、例えばＩＴＯ膜またはＩＺＯ膜などの透明導電膜からなる導電膜ＣＦ１が、導電層ＣＬ１のヤング率よりも高い硬度を有する場合には、高いヤング率を有する導電膜ＣＦ１により、導電層ＣＬ１の表面を保護することができる。

図２０および図２２に示す例では、導電層ＣＬ１の表面を導電層ＣＬ１のヤング率よりも高いヤング率を有する導電層ＣＬ２により保護することができる。また、図２１および図２２に示す例では、透明基板３１と導電層ＣＬ１との間に導電層ＣＬ２または導電層ＣＬ４を介在させることにより、透明基板３１に対する検出電極ＴＤＬの密着性を向上させることができる。

なお、図１２〜図２２のいずれに示す例においても、例えば後述する表３および図２３を用いて説明するように、検出電極ＴＤＬの比抵抗ρは４０μΩｃｍ以下であり、かつ、検出電極ＴＤＬの抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である。

＜検出電極の材料の比抵抗および抵抗温度係数＞
次に、検出電極の比抵抗および抵抗温度係数について説明する。後述する各実施例および各比較例において検出電極ＴＤＬの材料として用いられる各種の材料の比抵抗ρと抵抗温度係数αを、表１に示す。

表１では、比抵抗ρとして、室温における比抵抗を示す。また、表１では、抵抗温度係数αとして、２４３〜３４３Ｋの温度範囲における抵抗温度係数を示す。なお、本願明細書では、温度を明示せずに比抵抗というときは、室温における比抵抗を意味する。また、温度範囲を明示せずに抵抗温度係数というときは、２４３Ｋ〜２９３Ｋ（室温）〜３４３Ｋの温度範囲（以下、当該温度範囲を２４３〜３４３Ｋとして示す）における抵抗温度係数を意味する。

また、表１では、後述する比較例１〜比較例６および比較例８〜比較例１３で用いられる材料として、有機透明導電材料であるＰＥＤＯＴ（Poly(3,4-ethylenedioxythiophene）、ならびに、無機透明導電材料であるＩＴＯおよびＩＺＯの各種の材料の比抵抗ρおよび抵抗温度係数αが示されている。また、表１では、実施例１〜実施例２０、比較例７および比較例１４で用いられる材料として、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）合金、アルミニウムネオジウム（ＡｌＮｄ）合金および積層合金の各種の金属材料の比抵抗ρおよび抵抗温度係数αが示されている。

表１に示すように、上記各種の金属材料の比抵抗ρは、有機透明導電材料であるＰＥＤＯＴ、ならびに、無機透明導電材料であるＩＴＯおよびＩＺＯのいずれの材料の比抵抗ρに比べても、１０００分の１〜１００分の１程度の範囲にあり、極めて低い。すなわち、各金属材料の比抵抗ρは、ＰＥＤＯＴ、ＩＴＯおよびＩＺＯのいずれの材料の比抵抗ρに比べても、２桁〜３桁程度低い。

また、表１に示すように、上記各種の金属材料、および、無機透明導電材料であるＩＴＯおよびＩＺＯのいずれも、正の抵抗温度係数αを有する。すなわち、上記各種の金属材料、および、無機透明導電材料であるＩＴＯおよびＩＺＯのいずれの抵抗温度依存性も、温度上昇に伴って、比抵抗ρが増加する、いわゆる金属的な抵抗温度依存性である。また、表１に示すように、有機透明導電材料であるＰＥＤＯＴは、負の抵抗温度係数αを有する。すなわち、ＰＥＤＯＴの抵抗温度依存性は、温度上昇に伴って、比抵抗ρが減少する、いわゆる半導体的な抵抗温度依存性である。

一方、前述した図１１を用いて説明した抵抗Ｒ１〜Ｒ４のうち、最も大きな抵抗成分は、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３である。また、バッファＴＦＴ素子Ｔｒｂのうち、抵抗Ｒ３を生じさせる部分は、多結晶シリコン膜からなる半導体層であるため、抵抗Ｒ３は、負の抵抗温度係数αを有する。したがって、検出電極ＴＤＬが上記各種の金属材料、および、無機透明導電材料であるＩＴＯおよびＩＺＯのいずれかからなる場合には、検出電極ＴＤＬの抵抗Ｒ５は、抵抗Ｒ３の抵抗温度係数αの極性と反対の極性の抵抗温度係数αを有する。また、検出電極ＴＤＬが有機透明導電材料であるＰＥＤＯＴからなる場合には、検出電極ＴＤＬの抵抗Ｒ５は、抵抗Ｒ３の抵抗温度係数αの極性と同一の極性の抵抗温度係数αを有する。

なお、抵抗Ｒ３の抵抗温度係数αは、例えば−１．５×１０^−３（Ｋ^−１）である。したがって、上記各種の金属材料の抵抗温度係数αの絶対値は、上記各種の金属材料の抵抗温度係数αの極性と逆の極性の抵抗温度係数αを有する抵抗Ｒ３の抵抗温度係数の絶対値と同じオーダーである。

＜メッシュ形状を有する検出電極の抵抗＞
次に、図９に示したメッシュ形状を有し、表１における各種の材料からなる検出電極ＴＤＬの抵抗Ｒ５の見積もりを行った。

検出電極ＴＤＬの抵抗Ｒ５を、複数の検出電極ＴＤＬの全ての抵抗の総和であるとした。また、表示領域Ａｄ全体の面積に対する、複数の検出電極ＴＤＬの各々の面積の総和の比である、面積比率を、面積比率ｒｓとした。また、表示領域Ａｄ全面に検出電極ＴＤＬが設けられた場合の検出電極ＴＤＬのシート抵抗を、シート抵抗Ｒｓｈとした。ここで、検出電極ＴＤＬの膜厚を、膜厚ｄとすると、シート抵抗Ｒｓｈは、検出電極ＴＤＬの材料の比抵抗ρを用いて、下記式（２）
Ｒｓｈ＝ρ／ｄ （２）
により示される。また、検出電極ＴＤＬの抵抗Ｒ５は、下記式（３）
Ｒ５＝Ｒｓｈ／ｒｓ （３）
により示される。そして、上記式（２）および式（３）を用いて検出電極ＴＤＬの抵抗Ｒ５の見積もりを行った。その結果を、表２に示す。

表２に示すように、検出電極ＴＤＬの材料として、有機透明導電材料であるＰＥＤＯＴ、ならびに、無機透明導電材料であるＩＴＯおよびＩＺＯの各種の材料が用いられる場合を、比較例１〜比較例３とする。また、検出電極ＴＤＬの材料として、Ａｌ、Ｃｕ、Ａｇ合金、ＡｌＮｄ合金および積層合金の各種の金属材料を用いて、図９に示したメッシュ形状を有する検出電極ＴＤＬが設けられる場合を、実施例１〜実施例５とする。このとき、実施例１〜実施例５における面積比率ｒｓを５％とした。また、実施例５における積層合金からなる検出電極ＴＤＬは、例えば図１３および図１４などを用いて説明した構造の検出電極ＴＤＬに相当する。

また、実施例１〜実施例５における膜厚ｄを、比較例１〜比較例３における膜厚ｄと、略等しいものとした。

表２に示すように、実施例１〜実施例５における検出電極ＴＤＬの抵抗Ｒ５を、比較例１〜比較例３における検出電極ＴＤＬの抵抗Ｒ５に比べ、小さくすることができる。

なお、比較例１〜比較例３では、検出電極ＴＤＬは、透明導電膜からなり、平面視において各副画素ＳＰｉｘと重なるように配置することが可能であるため、比較例１〜比較例３における面積比率ｒｓは、実施例１〜実施例５における面積比率ｒｓに比べ、大きい値とされている。しかし、比較例１〜比較例３における面積比率ｒｓが実施例１〜実施例５における面積比率ｒｓと等しい値とされた場合には、比較例１〜比較例３における抵抗Ｒ５は、表２に示す比較例１〜比較例３における抵抗Ｒ５よりもさらに大きくなる。したがって、比較例１〜比較例３における面積比率ｒｓが、実施例１〜実施例５における面積比率ｒｓに比べ、大きい値とされていることは、実施例１〜実施例５と、比較例１〜比較例３との間における抵抗Ｒ５の大小関係には、影響を及ぼさない。

＜メッシュ形状を有する検出電極の時定数＞
次に、表３および図２３〜図２８を参照し、検出電極ＴＤＬが図９に示したメッシュ形状を有する場合について、時定数の見積もりを行った結果を説明する。

ここでは、上記式（１）、抵抗Ｒ１〜Ｒ５および静電容量Ｃ１１〜Ｃ１５に基づいて、駆動電極ＣＯＭＬおよび検出電極ＴＤＬを含む電気回路の時定数、および、時定数の温度変動率の見積もりを行った。その際、抵抗Ｒ１〜Ｒ５および静電容量Ｃ１１〜Ｃ１５のうち、抵抗Ｒ１〜Ｒ４および静電容量Ｃ１１〜Ｃ１４を一定とした。そして、検出電極ＴＤＬの材料を変更することにより抵抗Ｒ５の抵抗値および温度変動率のみを変更したときの、時定数の見積もりを行った。その結果を、表３に示す。表３では、時定数τの３倍の時間３τを、時定数として示している。図４および図１１を用いて説明したように、時間３τにおいて、検出信号Ｖｄｅｔは、時間が十分経過した後の波形の全立ち上がり高さの０．９５倍の高さまで立ち上がる。なお、表３は、時定数３τを、ある一定の値で規格化した任意の単位で示す。また、表３は、時定数３τの温度変動率として、２４３〜３４３Ｋの温度範囲における変動率を示す。

表３に示すように、検出電極ＴＤＬの材料として、有機透明導電材料であるＰＥＤＯＴ、ならびに、無機透明導電材料であるＩＴＯおよびＩＺＯの各種の材料が用いられる場合を、比較例４〜比較例６とする。また、検出電極ＴＤＬの材料として、Ａｌ、ＣｕおよびＡｌＮｄ合金各種の金属材料を用いて、図９に示したメッシュ形状を有する検出電極ＴＤＬが設けられる場合を、実施例６〜実施例８とする。さらに、比抵抗ρが４０μΩｃｍである積層合金のうち、抵抗温度係数αが１×１０^−３Ｋ^−１である積層合金が用いられるものを実施例９とし、抵抗温度係数αが５×１０^−３Ｋ^−１である積層合金が用いられるものを実施例１０とし、抵抗温度係数αが１×１０^−２Ｋ^−１である積層合金が用いられるものを比較例７とする。

図２３は、各種の金属材料からなり、メッシュ形状を有する検出電極について、時定数を示すグラフである。図２３では、表３に示す比較例４〜比較例７および実施例６〜実施例１０のうち、比較例４〜比較例６および実施例６〜実施例９を示している。また、図２３では、比抵抗ρが２０μΩｃｍである積層合金が用いられるものを、実施例１０Ａとして示している。

なお、比較例４〜比較例６、実施例６〜実施例１０および実施例１０Ａでは、対角長さが５インチの縦型の表示領域Ａｄであって、縦方向（図５のＹ軸方向）に配列された画素数が１９２０個で、横方向（図５のＸ軸方向）に配列された画素数が１０８０個である、ＦＨＤの解像度を有する表示領域Ａｄを備えた表示装置を想定した見積もりを行っている。

図２３および表３に示すように、比較例４〜比較例６における時定数３τのうち比較例６における時定数３τが最も小さく３．３５であるが、実施例６〜実施例１０および実施例１０Ａにおける時定数３τは２．５８以下であり、時定数３τが３．３５である比較例６に比べ、２０％以上低減されている。

実施例６〜実施例１０では、表１に示したように、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下である。また、実施例１０Ａでは、前述したように、検出電極ＴＤＬの比抵抗ρが２０μΩｃｍであり、４０μΩｃｍ以下である。したがって、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下である場合、検出電極ＴＤＬが透明導電膜からなる場合に比べ、時定数３τを２０％以上低減することができる。このように、時定数３τを２０％以上低減することにより、一定の時間内に駆動電極ＣＯＭＬに入力される駆動信号Ｖｃｏｍとしての交流矩形波Ｓｇの波形の数を多くすることができるので、入力装置の検出性能を容易に向上させることができる。一方、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍを超える場合、検出電極ＴＤＬが透明導電膜からなる場合に比べ、時定数３τを２０％以上低減することができない。

表３および図２３に示すように、実施例９および実施例１０における時定数３τの温度変動率の絶対値は、５％以下である。一方、比較例７における時定数３τの温度変動率は１０．５％であり、時定数３τの温度変動率の絶対値は、５％を超える。

表１および表３に示すように、実施例６〜実施例１０においては、検出電極ＴＤＬの比抵抗ρは４０μΩｃｍ以下であり、かつ、抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である。したがって、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下であり、かつ、抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である場合、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることができる。このように、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることにより、広い温度範囲において時定数を略一定に維持することができるので、入力装置の検出性能を容易に向上させることができる。一方、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍを超えるか、または、抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１の範囲内にない場合、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることができない。

なお、比較例４〜比較例６、実施例６〜実施例９および実施例１０Ａの各種の材料からなる検出電極ＴＤＬを備えた場合の時定数３τについて、対角長さが７インチの縦型の表示領域Ａｄを備えた表示装置を想定した見積もりを行った。具体的には、対角長さが７インチの縦型の表示領域Ａｄであって、縦方向（図５のＹ軸方向）に配列された画素数が２０４８個で、横方向（図５のＸ軸方向）に配列された画素数が１１５２個である、ＷＱＸＧＡの解像度を有する表示領域Ａｄを備えた表示装置を想定した見積もりを行った。その結果を、図２４に示す。図２４は、対角長さが７インチの場合であって、各種の金属材料からなり、メッシュ形状を有する検出電極について、時定数を示すグラフである。

図２４に示すように、対角長さが７インチの場合でも、対角長さが５インチの場合と同様に、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下である場合、検出電極ＴＤＬが透明導電膜からなる場合に比べ、時定数３τを２０％以上低減することができる。また、図２４に示すように、対角長さが７インチの場合でも、対角長さが５インチの場合と同様に、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下であり、かつ、抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である場合、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることができる。

図２５は、比較例４における時定数の温度依存性を示すグラフである。図２６は、比較例６における時定数の温度依存性を示すグラフである。図２７は、実施例９における時定数の温度依存性を示すグラフである。図２５〜図２７は、２４３Ｋ、２９３Ｋおよび３４３Ｋの温度における時定数を、駆動電極ＣＯＭＬに起因する成分３τ１と、検出電極ＴＤＬに起因する成分３τ２とに分けて示している。

表３および図２５に示すように、比較例４における２９３Ｋ（室温）での時定数３τは、４．１１であり、２４３〜３４３Ｋの温度範囲における時定数３τの温度変動率は、−５．２３％である。また、表３および図２６に示すように、比較例６における２９３Ｋ（室温）での時定数３τは、３．３５であり、２４３〜３４３Ｋの温度範囲における時定数３τの温度変動率は、−０．２７％である。

図２５に示すように、比較例４では、時定数３τのうち駆動電極ＣＯＭＬに起因する成分３τ１は、負の温度変動率を有し、時定数３τのうち検出電極ＴＤＬに起因する成分３τ２は、負の温度変動率を有するため、全体の時定数３τも、負の温度変動率を有する。また、図２６に示すように、比較例６では、時定数３τのうち駆動電極ＣＯＭＬに起因する成分３τ１は、負の温度変動率を有し、全体の時定数３τに占める成分３τ１の割合が大きいため、全体の時定数３τも、負の温度変動率を有する。

一方、表３および図２７に示すように、実施例９における２９３Ｋ（室温）での時定数３τは、２．５８であり、２４３〜３４３Ｋの温度範囲における時定数３τの温度変動率は、０．０４％である。実施例９では、時定数３τのうち駆動電極ＣＯＭＬに起因する成分３τ１は、負の温度変動率を有するが、時定数３τのうち検出電極ＴＤＬに起因する成分３τ２は、正の温度変動率を有するため、全体の時定数３τの絶対値が小さくなる。

駆動電極ＣＯＭＬと検出電極ＴＤＬとの間の静電容量を検出することにより入力位置を検出する相互容量方式では、一定の時間内に駆動電極ＣＯＭＬに入力される駆動信号Ｖｃｏｍとしての交流矩形波Ｓｇ（図４参照）の波形の数が多いほど、静電容量を検出する検出性能を向上させることができる。つまり、駆動電極ＣＯＭＬに入力される駆動信号Ｖｃｏｍとしての交流矩形波Ｓｇの周期が短いほど、入力装置の検出性能を向上させることができる。また、図４を用いて前述したように、入力装置の検出性能を向上させるためには、駆動電極と検出電極とを含む電気回路の時定数τを小さくすることが重要である。

一方、前述した図１１を用いて説明した、時定数τに影響を及ぼす成分である抵抗Ｒ１〜Ｒ５および静電容量Ｃ１１〜Ｃ１５のうち、静電容量Ｃ１１〜Ｃ１５は、例えば２４３〜３４３Ｋの温度範囲内で略一定である。また、抵抗Ｒ１〜Ｒ５のうち、抵抗Ｒ１、Ｒ２およびＲ４は、抵抗Ｒ３およびＲ５に比べ、小さい。したがって、時定数３τのうち駆動電極ＣＯＭＬに起因する成分３τ１の温度変動率は、主としてバッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３の温度変動率に依存する。また、時定数３τのうち検出電極ＴＤＬに起因する成分３τ２は、主として検出電極ＴＤＬの抵抗Ｒ５の温度変動率に依存する。

図２８は、バッファＴＦＴ素子のオン抵抗および検出電極の抵抗の温度依存性を模式的に示すグラフである。

図２８に示すように、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３は、負の抵抗温度係数を有し、温度上昇に伴って、抵抗Ｒ３は減少する。また、表１に示した有機透明導電材料であるＰＥＤＯＴは、負の抵抗温度係数を有する。そのため、検出電極ＴＤＬがＰＥＤＯＴからなる場合、検出電極ＴＤＬの抵抗Ｒ５の温度変動率と、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３の温度変動率とが相殺せず、時定数３τの抵抗温度係数の絶対値を、抵抗Ｒ３の抵抗温度係数の絶対値よりも小さくすることができない。

一方、表１に示した無機透明導電材料であるＩＴＯおよびＩＺＯ、ならびに、表１に示した各種の金属材料は、正の抵抗温度係数を有する。そのため、検出電極ＴＤＬが表１に示した無機透明導電材料であるＩＴＯおよびＩＺＯ、ならびに、表１に示した各種の金属材料からなる場合、検出電極ＴＤＬの抵抗Ｒ５の温度変動率と、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３の温度変動率とが相殺する。

ただし、無機透明導電材料であるＩＴＯおよびＩＺＯの抵抗温度係数は、表１に示した各種の金属材料の抵抗温度係数よりも１桁程度小さい。そのため、検出電極ＴＤＬの材料として表１に示した各種の金属材料を用いた場合、検出電極ＴＤＬの材料として無機透明導電材料であるＩＴＯおよびＩＺＯを用いた場合に比べ、抵抗Ｒ５の温度変動率と、抵抗Ｒ３の温度変動率とが相殺することにより、全体の時定数３τの抵抗温度係数の絶対値を小さくすることができる。すなわち、検出電極ＴＤＬの材料として表１に示した各種の金属材料を用いた場合、検出電極ＴＤＬの材料として表１に示した各種の透明導電材料を用いた場合に比べ、全体の時定数３τの抵抗温度係数の絶対値を小さくすることができる。

バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３と、駆動電極ＣＯＭＬの抵抗Ｒ２との和を抵抗Ｒ６とする。このとき、駆動電極ＣＯＭＬの抵抗Ｒ２は、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３に比べて小さいため、抵抗Ｒ６の抵抗温度係数も、抵抗Ｒ３の抵抗温度係数と同様に、負である。つまり、抵抗Ｒ６の抵抗温度係数が負であれば、検出電極ＴＤＬの材料として表１に示した各種の金属材料を用いた場合、検出電極ＴＤＬの材料として表１に示した各種の透明導電材料を用いた場合に比べ、全体の時定数３τの抵抗温度係数の絶対値を小さくすることができる。

なお、駆動電極ＣＯＭＬの抵抗Ｒ２が、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３に比べて大きい場合でも、抵抗Ｒ６の抵抗温度係数が負であれば、検出電極ＴＤＬの材料として表１に示した各種の金属材料を用いた場合、全体の時定数３τの抵抗温度係数の絶対値を小さくすることができる。

また、上記した、検出電極ＴＤＬがメッシュ形状を有する場合の時定数の見積もりは、複数の検出電極ＴＤＬの全てを考慮して行っている。したがって、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下である、とは、複数の検出電極ＴＤＬの全体としての比抵抗ρが４０μΩｃｍ以下であることを意味し、検出電極ＴＤＬの抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である、とは、複数の検出電極ＴＤＬの全体としての抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１であることを意味する。しかし、複数の検出電極ＴＤＬの各々の比抵抗ρが４０μΩｃｍ以下であれば、複数の検出電極ＴＤＬの全体としての比抵抗ρも４０μΩｃｍ以下になり、複数の検出電極ＴＤＬの各々の抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１であれば、複数の検出電極ＴＤＬの全体としての抵抗温度係数も１×１０^−３〜５×１０^−３Ｋ^−１になる。したがって、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下である、とは、複数の検出電極ＴＤＬの各々の比抵抗ρが４０μΩｃｍ以下である場合を含み、検出電極ＴＤＬの抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である、とは、複数の検出電極ＴＤＬの各々の抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である場合を含む（後述するジグザグ形状の場合も同様）。

＜ジグザグ形状を有する検出電極の抵抗＞
次に、図１０に示したジグザグ形状を有し、表１における各種の材料からなる検出電極ＴＤＬの抵抗Ｒ５の見積もりを行った。この場合も、図９に示したメッシュ形状を有する場合と同様に、上記式（２）および式（３）を用いて検出電極ＴＤＬの抵抗Ｒ５の見積もりを行った。その結果を、表４に示す。

表４に示すように、検出電極ＴＤＬの材料として、有機透明導電材料であるＰＥＤＯＴ、ならびに、無機透明導電材料であるＩＴＯおよびＩＺＯの各種の材料が用いられる場合を、比較例８〜比較例１０とする。また、検出電極ＴＤＬの材料として、Ａｌ、Ｃｕ、Ａｇ合金、ＡｌＮｄ合金および積層合金の各種の金属材料を用いて、図１０に示したジグザグ形状を有する検出電極ＴＤＬが設けられる場合を、実施例１１〜実施例１５とする。このとき、実施例１１〜実施例１５における面積比率ｒｓを５％とした。また、実施例１５における積層合金からなる検出電極ＴＤＬは、例えば図１３および図１４などを用いて説明した構造の検出電極ＴＤＬに相当する。

検出電極ＴＤＬがジグザグ形状を有する場合、検出電極ＴＤＬがメッシュ形状を有する場合に比べ、検出電極ＴＤＬの本数は少なくなる。しかし、検出電極ＴＤＬがジグザグ形状を有する場合、検出電極ＴＤＬがメッシュ形状を有する場合に比べ、検出電極ＴＤＬの幅を広げることができる。したがって、検出電極ＴＤＬがジグザグ形状を有する場合の面積比率も、検出電極ＴＤＬがメッシュ形状を有する場合の面積比率と同様の面積比率とすることができる。

また、実施例１１〜実施例１５における膜厚ｄは、比較例８〜比較例１０における膜厚ｄと、略等しいものとした。

表４に示すように、実施例１１〜実施例１５における検出電極ＴＤＬの抵抗Ｒ５は、比較例８〜比較例１０における検出電極ＴＤＬの抵抗Ｒ５に比べ、小さくすることができる。

なお、比較例８〜比較例１０で用いられる材料からなる検出電極は、透明導電膜からなり、平面視において各副画素ＳＰｉｘと重なるように配置することが可能であるため、比較例８〜比較例１０における面積比率ｒｓは、実施例１１〜実施例１５における面積比率ｒｓに比べ、大きい値とされている。しかし、表２を用いて説明したのと同様に、実施例１１〜実施例１５と、比較例８〜比較例１０との間における抵抗Ｒ５の大小関係には、影響を及ぼさない。

＜ジグザグ形状を有する検出電極の時定数＞
次に、表５を参照し、検出電極ＴＤＬが図１０に示したジグザグ形状を有する場合について、時定数の見積もりを行った結果を説明する。

ここでは、上記式（１）、抵抗Ｒ１〜Ｒ５および静電容量Ｃ１１〜Ｃ１５に基づいて、駆動電極ＣＯＭＬおよび検出電極ＴＤＬを含む電気回路の時定数、および、時定数の温度変動率の見積もりを行った。その際、抵抗Ｒ１〜Ｒ５および静電容量Ｃ１１〜Ｃ１５のうち、抵抗Ｒ１〜Ｒ４および静電容量Ｃ１１〜Ｃ１４を一定とした。そして、検出電極ＴＤＬの材料を変更することにより抵抗Ｒ５の抵抗値および温度変動率のみを変更したときの、時定数の見積もりを行った。その結果を、表５に示す。表５では、表３と同様に、時定数τの３倍の時間３τを、時定数として示している。なお、表５は、時定数３τを、ある一定の値で規格化した任意の単位で示す。また、表５は、時定数３τの温度変動率として、２４３〜３４３Ｋの温度範囲における変動率を示す。

表５に示すように、検出電極ＴＤＬの材料として、有機透明導電材料であるＰＥＤＯＴ、ならびに、無機透明導電材料であるＩＴＯおよびＩＺＯの各種の材料が用いられる場合を、比較例１１〜比較例１３とする。また、検出電極ＴＤＬの材料として、Ａｌ、ＣｕおよびＡｌＮｄ合金の各種の金属材料を用いて、図１０に示したジグザグ形状を有する検出電極ＴＤＬが設けられる場合を、実施例１６〜実施例１８とする。さらに、比抵抗ρが４０μΩｃｍである積層合金のうち、抵抗温度係数αが１×１０^−３Ｋ^−１である積層合金が用いられるものを実施例１９とし、抵抗温度係数αが５×１０^−３Ｋ^−１である積層合金が用いられるものを実施例２０とし、抵抗温度係数が１×１０^−２Ｋ^−１である積層合金が用いられるものを比較例１４とする。

表５に示すように、実施例１６〜実施例１８における時定数３τは、時定数３τが３．３５である比較例１３に比べ、２０％以上低減されている。したがって、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下である場合、検出電極ＴＤＬが透明導電膜からなる場合に比べ、時定数３τを２０％以上低減することができる。

また、表５に示すように、比較例１４における時定数３τの温度変動率の絶対値は、５％を超えるが、実施例１９および実施例２０における時定数３τの温度変動率の絶対値は、５％以下である。したがって、検出電極ＴＤＬの比抵抗ρが４０μΩｃｍ以下であり、かつ、抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１である場合、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることができる。

＜本実施の形態の主要な特徴と効果＞
本実施の形態１の表示装置では、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３と、駆動電極ＣＯＭＬの抵抗Ｒ２との和である抵抗Ｒ６の抵抗温度係数は負である。また、複数の検出電極ＴＤＬの各々の比抵抗は、４０μΩｃｍ以下であり、複数の検出電極ＴＤＬの各々の抵抗温度係数は、１×１０^−３〜５×１０^−３Ｋ^−１である。これにより、検出電極ＴＤＬが透明導電膜からなる場合に比べ、駆動電極ＣＯＭＬと検出電極ＴＤＬとを含む電気回路の時定数３τを２０％以上低減することができ、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることができる。

時定数３τを２０％以上小さくすることにより、一定の時間内に駆動電極ＣＯＭＬに入力される駆動信号Ｖｃｏｍとしての交流矩形波Ｓｇの波形の数を多くすることができる。したがって、駆動電極に入力された信号に伴って検出電極に出力される信号に遅延が発生しにくくなり、一定の時間内に駆動電極に入力される信号の波形の数を増加させることができるので、入力装置の検出性能を向上させることができる。

また、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることにより、室温における時定数のみならず、室温から離れた温度における時定数も小さくすることができる。したがって、表示装置が使用される温度範囲のうち全範囲に亘って時定数を一定に維持することができ、入力装置の信頼性の向上が図られる。

なお、駆動電極ＣＯＭＬの抵抗Ｒ２が、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３よりも大きく、駆動電極ＣＯＭＬの材料の種類により、駆動電極ＣＯＭＬの抵抗Ｒ２の抵抗温度係数が負である場合がある。このような場合でも、複数の検出電極ＴＤＬの各々の比抵抗が４０μΩｃｍ以下であり、複数の検出電極ＴＤＬの各々の抵抗温度係数が１×１０^−３〜５×１０^−３Ｋ^−１であることにより、駆動電極ＣＯＭＬの抵抗Ｒ２の負の温度依存性を、検出電極ＴＤＬの抵抗Ｒ５の正の温度依存性により相殺することができる。したがって、検出電極ＴＤＬが透明導電膜からなる場合に比べ、駆動電極ＣＯＭＬと検出電極ＴＤＬとを含む電気回路の時定数３τを２０％以上低減することができ、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることができる。

（実施の形態２）
実施の形態１では、駆動電極がアレイ基板に設けられ、検出電極が対向基板に設けられていた。それに対して、実施の形態２では、駆動電極は、実施の形態１と同様に、アレイ基板に設けられているものの、検出電極は、実施の形態１とは異なり、対向基板を挟んでアレイ基板と反対側に設けられたタッチパネル基板に設けられている。

図２９は、実施の形態２の表示装置の一例の構成を示す断面図である。

タッチ検出機能付き表示デバイス１０は、アレイ基板２と、対向基板３と、液晶層６とを有する。対向基板３は、アレイ基板２の表面に垂直な方向に対向して配置されている。液晶層６は、アレイ基板２と対向基板３との間に設けられている。

本実施の形態２の表示装置におけるアレイ基板２および液晶層６については、実施の形態１の表示装置におけるアレイ基板２および液晶層６の各部分と同様であり、それらの説明を省略する。

本実施の形態２では、対向基板３は、透明基板３１と、カラーフィルタ３２とを含む。カラーフィルタ３２は、透明基板３１の一方の主面としての下面に形成されている。なお、図２９に示すように、アレイ基板２を挟んで対向基板３と反対側には、偏光板２５が設けられていてもよい。また、対向基板３を挟んでアレイ基板２と反対側には、偏光板３４が設けられていてもよい。

本実施の形態２では、実施の形態１と異なり、対向基板３を挟んでアレイ基板２と反対側に、タッチパネル基板７が設けられている。したがって、タッチパネル基板７は、平面視において、アレイ基板２と重なるように設けられており、対向基板３を介してアレイ基板２と対向するように設けられている。なお、偏光板３４は、対向基板３と、タッチパネル基板７との間に設けられている。

タッチパネル基板７は、透明基板７１と、検出電極ＴＤＬと、保護膜７２とを有する。検出電極ＴＤＬは、タッチ検出デバイス３０の検出電極であり、透明基板７１の一方の主面としての下面に形成されている。保護膜７２は、透明基板７１の下面に、検出電極ＴＤＬを覆うように形成されている。平面視における検出電極ＴＤＬの形状および配置については、平面視における実施の形態１の検出電極ＴＤＬの形状および配置と同様にすることができる。

タッチパネル基板７は、タッチパネル基板７の下面と、対向基板３の上面とが対向するように、対向基板３と対向配置されている。また、タッチパネル基板７の下面に形成された保護膜７２と、偏光板３４との間には、接着材７３が配置されており、タッチパネル基板７と、対向基板３とは、接着材７３を介して接着されている。

＜本実施の形態の主要な特徴と効果＞
本実施の形態２の表示装置でも、実施の形態１の表示装置と同様に、バッファＴＦＴ素子Ｔｒｂのオン抵抗としての抵抗Ｒ３と、駆動電極ＣＯＭＬの抵抗Ｒ２との和である抵抗Ｒ６の抵抗温度係数は負である。また、複数の検出電極ＴＤＬの各々の比抵抗は、４０μΩｃｍ以下であり、複数の検出電極の各々の抵抗温度係数は、１×１０^−３〜５×１０^−３Ｋ^−１である。これにより、検出電極ＴＤＬが透明導電膜からなる場合に比べ、駆動電極ＣＯＭＬと検出電極ＴＤＬとを含む電気回路の時定数３τを２０％以上低減することができ、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率の絶対値を５％以下に小さくすることができる。すなわち、時定数３τと、時定数３τの２４３〜３４３Ｋの温度範囲における温度変動率については、実施の形態１と同様の効果が得られる。

また、本実施の形態２では、実施の形態１と異なり、検出電極ＴＤＬが、対向基板３を挟んでアレイ基板２と反対側に配置されたタッチパネル基板７に設けられている。これにより、検出電極ＴＤＬを形成する工程における各種の製造条件が、対向基板３に形成されるカラーフィルタ３２などの耐熱温度により制約されない。そのため、検出電極ＴＤＬに含まれる各種の金属材料として用いることができる金属材料の種類が増す、といった効果を有する。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

また、前記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることはいうまでもない。

本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。

例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本発明は、表示装置に適用して有効である。

１ 表示装置
２ アレイ基板
３ 対向基板
６ 液晶層
７ タッチパネル基板
１０ タッチ検出機能付き表示デバイス
１１ 制御部
１２ ゲートドライバ
１３ ソースドライバ
１４ 駆動電極ドライバ
１９ ＣＯＧ
２０ 液晶表示デバイス（表示デバイス）
２１ 透明基板
２２ 画素電極
２４ 絶縁膜
２５ 偏光板
３０ タッチ検出デバイス
３１ 透明基板
３２ カラーフィルタ
３２Ｂ、３２Ｇ、３２Ｒ 色領域
３３ 保護膜
３４ 偏光板
４０ タッチ検出部
４２ タッチ検出信号増幅部
４３ Ａ／Ｄ変換部
４４ 信号処理部
４５ 座標抽出部
４６ 検出タイミング制御部
７１ 透明基板
７２ 保護膜
７３ 接着材
Ａｄ 表示領域
Ｃ１ 容量素子
Ｃ１１、Ｃ１２、Ｃ１５、Ｃ２ 静電容量
Ｃａｐ 容量
ＣＦ１ 導電膜
ＣＬ１〜ＣＬ４ 導電層
ＣＯＭＬ 駆動電極
Ｄ 誘電体
ＤＥＴ 電圧検出器
Ｅ１ 駆動電極
Ｅ２ 検出電極
ＧＣＬ 走査線
ＧＬ１ 接地線
ＬＣ 液晶素子
ＭＬ１〜ＭＬ３ 導電線
Ｐｉｘ 画素
Ｒ１〜Ｒ５ 抵抗
Ｒｅｓｅｔ 期間
Ｓ 交流信号源
Ｓｃａｎ スキャン方向
Ｓｇ 交流矩形波
ＳＧＬ 信号線
ＳＬ１〜ＳＬ３ 積層膜
ＳＰｉｘ 副画素
Ｔ 端子部
ＴＤＬ 検出電極
Ｔｒ ＴＦＴ素子
Ｔｒｂ バッファＴＦＴ素子
Ｖｃｏｍ 駆動信号
Ｖｄｄ 電源
Ｖｄｅｔ 検出信号
Ｖｄｉｓｐ 映像信号
Ｖｏｕｔ 信号出力
Ｖｐｉｘ 画素信号
Ｖｓｃａｎ 走査信号
Ｖｓｉｇ 画像信号
ＷＲ１、ＷＲ２ 引き回し配線

Claims (9)

1. 第１基板と、
   前記第１基板と対向するように設けられた第２基板と、
   前記第１基板に設けられた複数の画素と、
   前記第１基板に、平面視において第１方向に沿うように設けられた第１電極と、
   前記第１基板に設けられ、前記第１電極と直列に接続されたトランジスタと、
   前記第２基板に、平面視において、前記第１電極とそれぞれ交差するように設けられ、かつ、前記第１方向に配列された複数の第２電極と、
   を有し、
   前記第１電極と前記複数の第２電極の各々との間の静電容量に基づいて入力位置が検出され、
   前記トランジスタのオン抵抗と、前記第１電極の抵抗との和である第１抵抗の抵抗温度係数は負であり、
   前記複数の第２電極の各々の比抵抗は、４０μΩｃｍ以下であり、
   前記複数の第２電極の各々の抵抗温度係数は、１×１０^−３〜５×１０^−３Ｋ^−１である、表示装置。
2. 請求項１記載の表示装置において、
   前記複数の第２電極の各々は、第１金属材料からなる第１導電層を含む、表示装置。
3. 請求項２記載の表示装置において、
   前記複数の第２電極の各々は、前記第２基板の主面上に、前記第１導電層と第２導電層とがいずれかの順で積層された積層膜を含み、
   前記第２導電層は、前記第１金属材料の融点よりも高い融点を有する第２金属材料からなる、表示装置。
4. 請求項２記載の表示装置において、
   前記複数の第２電極の各々は、前記第２基板の主面上に、前記第１導電層と第２導電層とがいずれかの順で積層された積層膜を含み、
   前記第２導電層は、透明導電膜からなる、表示装置。
5. 請求項２記載の表示装置において、
   前記複数の第２電極の各々は、前記第１導電層を覆うように設けられた透明導電膜を含む、表示装置。
6. 請求項２記載の表示装置において、
   前記複数の第２電極の各々は、前記第２基板の主面上に、前記第１導電層と第２導電層と第３導電層とがいずれかの順で積層された積層膜を含み、
   前記第２導電層は、前記第１金属材料の融点よりも高い融点を有する第２金属材料からなり、
   前記第３導電層は、透明導電膜からなる、表示装置。
7. 請求項３記載の表示装置において、
   前記複数の第２電極の各々は、前記積層膜を覆うように設けられた透明導電膜を含む、表示装置。
8. 請求項１記載の表示装置において、
   前記トランジスタのオン抵抗は、前記第１電極の抵抗よりも大きく、
   前記オン抵抗の抵抗温度係数は負である、表示装置。
9. 請求項１記載の表示装置において、
   前記複数の画素のうち、前記第１方向に配列された複数の画素の各々の内部にそれぞれ設けられた複数の第３電極を有し、
   前記複数の第３電極の各々と、前記第１電極との間に電界が形成されることにより、画像が表示される、表示装置。

Images