JP2015211068A - 半導体装置 - Google Patents

Abstract

【課題】モジュールの端子を増やさずにパッケージング後の半導体装置へのメモリアクセスを実現する。
【解決手段】半導体装置１０を内部にパッケージングしたセンサモジュール１００は、モジュール電源端子Ｔ１０１とモジュール出力端子Ｔ１０２及びＴ１０３を有しているが、データ通信専用端子は有していない。半導体装置１０は、モジュール出力端子Ｔ１０２が非通常状態であるか否かをＭＯＮ端子Ｔ１５から検出し、モジュール出力端子Ｔ１０２が非通常状態であるときに通常モードからデータ通信モードに移行し、モジュール出力端子Ｔ１０３ないしはモジュール電源端子Ｔ１０１を流用してセンサモジュール１００外部とのデータ通信を行う。
【選択図】図５

Description

本発明は、モジュール内にパッケージングされる半導体装置に関する。

従来より、センサ素子と、当該センサ素子からの入力信号に応じた出力信号を生成する半導体装置（いわゆる信号処理用ＬＳＩ）とをパッケージングしたセンサモジュールが実用化されている。また、近年では、回路特性調整用のトリミングデータを格納する不揮発性メモリと、メモリアクセス用の通信端子とを備えた半導体装置が実用化されており、これをセンサモジュール内にパッケージングすることも検討されている。

なお、端子共用の関連技術としては、特許文献１などを挙げることができる。また、故障診断の関連技術としては、特許文献２などを挙げることができる。

特開２００３−１８８６４６号公報 特開２００５−１１４４４０号公報

不揮発性メモリと通信端子を備えた半導体装置であれば、装置外部からトリミングデータを書き換えることにより、その回路特性を任意に調整することができるので、これをパッケージングしたセンサモジュールの精度向上に寄与し得る。ただし、一般的なセンサモジュールは、端子数の制限上、必要最小限の外部端子（電源端子、接地端子、出力端子）しか有していないので、半導体装置に設けられた通信端子をメモリモジュールの外部端子に割り当てることができない。そのため、半導体装置の不揮発性メモリには、センサモジュールへのパッケージング前しかアクセスすることができないので、パッケージングに起因する半導体装置の回路特性ずれをパッケージング後に解消することはできなかった。

また、従来では、センサモジュールの出力信号が通常範囲に収まっているか否かをモニタして故障判定が行われていた。しかしながら、センサモジュールの出力信号をモニタするだけでは、センサ素子と半導体装置のいずれに不具合があるのかを判別することができなかった。

なお、上記の課題は、センサモジュールに限らず、他のモジュールでも起こり得る。

本明細書中に開示された発明は、本願の発明者によって見出された上記の課題に鑑み、モジュールの外部端子を増やさずにパッケージング後のメモリアクセスを実現することのできる半導体装置を提供することを目的とする。

また、本明細書中に開示された発明は、本願の発明者によって見出された上記の課題に鑑み、モジュールの出力信号をモニタするだけでモジュールの故障原因を切り分けることのできる半導体装置を提供することを目的とする。

本明細書中に開示されている半導体装置は、モジュール内にパッケージングされるものであって、前記モジュールは、モジュール電源端子と少なくとも一つのモジュール出力端子とを有しているが、データ通信専用端子は有しておらず、前記半導体装置は、装置外部とのデータ通信を行うインタフェイス部と、前記モジュール出力端子の一つが非通常状態であるか否かを検出する検出部と、を有しており、前記インタフェイス部は、前記モジュール出力端子の一つが非通常状態であるときに、前記モジュール出力端子ないしは前記モジュール電源端子を流用して前記モジュール外部とのデータ通信を行うデータ通信モードに移行する構成（第１の構成）とされている。

なお、上記第１の構成から成る半導体装置は、前記モジュール電源端子に印加される電源電圧からこれに重畳されたクロック信号を抽出して前記インタフェイス部に与えるレベルシフタ部をさらに有し、前記インタフェイス部は、前記クロック信号に同期してデータ通信を行う構成（第２の構成）にするとよい。

また、上記第２の構成から成る半導体装置は、前記電源電圧から内部電源電圧を生成して装置各部に供給する電源部をさらに有する構成（第３の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成る半導体装置において、前記検出部の監視対象とされるモジュール出力端子は、通常時に所定周波数範囲内の周波数信号を出力するものであり、前記検出部は、前記モジュール出力端子の論理レベルが所定期間に亘って固定されたときに当該モジュール出力端子が非通常状態であることを検出する構成（第４の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成る半導体装置において、前記検出部の監視対象とされるモジュール出力端子は、通常時に所定周波数範囲内のアナログ信号を出力するものであり、前記検出部は、前記モジュール出力端子に前記所定周波数範囲外の高周波信号が印加されたときに、当該モジュール出力端子が非通常状態であることを検出する構成（第５の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成る半導体装置において、前記検出部の監視対象とされるモジュール出力端子は、通常時に所定電圧値を上回らない電圧信号を出力するものであり、前記検出部は、前記モジュール出力端子に前記所定電圧値を上回る高電圧が印加されたときに当該モジュール出力端子が非通常状態であることを検出する構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る半導体装置は、データを不揮発的に格納する記憶部をさらに有し、前記インタフェイス部は、前記モジュール外部と前記記憶部の間で前記データの読み書きを行う構成（第７の構成）にするとよい。

また、上記第１〜第７いずれかの構成から成る半導体装置は、入力信号に応じた出力信号を生成して前記モジュール出力端子に出力する信号処理部をさらに有している構成（第８の構成）にするとよい。

また、本明細書中に開示されているモジュールは、入力信号を生成する信号源と、前記入力信号に応じた出力信号を生成する上記第８の構成から成る半導体装置とをパッケージングして成る構成（第９の構成）とされている。

なお、上記第９の構成から成るモジュールにおいて、前記信号源はセンサ素子である構成（第１０の構成）にするとよい。

また、本明細書中に開示されている半導体装置は、モジュール内にパッケージングされるものであって、信号源からの入力信号が所定範囲内に収まっているときには、前記入力信号に応じた出力信号を生成してモジュール出力端子に出力する一方、前記入力信号が前記所定範囲内に収まっていないときには、前記出力信号を所定の異常検出値に固定する信号処理部を有する構成（第１１の構成）とされている。

なお、上記第１１の構成から成る半導体装置において、前記異常検出値は、前記出力信号が異常であるか否かを検出するための第１異常検出値よりも低い値に設定されている構成（第１２の構成）にするとよい。

また、上記第１２の構成から成る半導体装置において、前記信号処理部は、前記入力信号が所定の下側閾値を下回っているときに前記出力信号を第２異常検出値に固定し、前記入力信号が所定の上側閾値を上回っているときに前記出力信号を前記第２異常検出値とは異なる第３異常検出値に固定する構成（第１３の構成）にするとよい。

また、上記第１３の構成から成る半導体装置において、前記入力信号は、アナログ入力信号であり、前記出力信号は、前記入力信号に応じた周波数を持つ周波数信号、または、前記入力信号に応じたエンコード値を持つデジタル信号である構成（第１４の構成）にするとよい。

また、上記第１４の構成から成る半導体装置において、前記信号処理部は、前記アナログ入力信号をデジタル入力信号に変換するアナログ／デジタル変換部と、前記デジタル入力信号をデジタル処理してデジタル出力信号を生成するデジタル処理部と、前記デジタル入力信号と前記上側閾値及び前記下側閾値との比較結果に応じて前記デジタル出力信号の信号値を固定する異常検出部と、前記デジタル出力信号の信号値に応じたパルス信号を生成するパルス生成部と、を含む構成（第１５の構成）にするとよい。

また、上記第１５の構成から成る半導体装置において、前記デジタル処理部、前記異常検出部、及び、前記パルス生成部は、いずれもデジタル信号プロセッサとして実装される構成（第１６の構成）にするとよい。

また、上記第１６の構成から成る半導体装置は、トリミングデータを格納する記憶部をさらに有し、前記信号処理部は、前記記憶部から読み出されたトリミングデータに応じて前記アナログ／デジタル変換部ないしは前記デジタル信号プロセッサのトリミング処理を行うトリミング処理部をさらに含む構成（第１７の構成）にするとよい。

また、上記第１４の構成から成る半導体装置において、前記信号処理部は、前記アナログ入力信号を増幅してアナログ電圧信号を生成するアナログ増幅部と、前記アナログ入力信号と前記上側閾値及び前記下側閾値との比較結果に応じて前記アナログ電圧信号の電圧値を固定する異常検出部と、前記アナログ電圧信号の電圧値に応じた発振周波数のパルス信号を生成する電圧制御発振部と、を含む構成（第１８の構成）にするとよい。

また、本明細書中に開示されているモジュールは、入力信号を生成する信号源と、前記入力信号に応じた出力信号を生成する上記第１１〜第１８いずれかの構成から成る半導体装置とをパッケージングして成る構成（第１９の構成）とされている。

なお、上記第１９の構成から成るモジュールにおいて、前記信号源はセンサ素子である構成（第２０の構成）にするとよい。

本明細書中に開示された半導体装置によれば、モジュールの外部端子を増やさずにパッケージング後のメモリアクセスを実現することが可能となる。

また、本明細書中に開示された半導体装置によれば、モジュールの出力信号をモニタするだけでモジュールの故障原因を切り分けることが可能となる。

半導体装置１０の一構成例を示すブロック図 半導体装置１０単体のテスト形態を示すアプリケーション図 単体テスト動作の一例を示すタイミングチャート センサモジュール１００の通常使用形態を示すアプリケーション図 センサモジュール１００の第１テスト形態を示すアプリケーション図 第１テスト動作の一例を示すタイミングチャート センサモジュール１００の第２テスト形態を示すアプリケーション図 第２テスト動作の一例を示すタイミングチャート センサモジュール１００の第３テスト形態を示すアプリケーション図 第３テスト動作の一例を示すタイミングチャート センサモジュール１００の第４テスト形態を示すアプリケーション図 第４テスト動作の一例を示すタイミングチャート 信号処理部１３の第１構成例を示すブロック図 入力信号Ｓｉと出力信号Ｓｏとの相関図 信号処理部１３の第２構成例を示すブロック図

＜半導体装置＞
図１は、半導体装置１０の一構成例を示すブロック図である。本構成例の半導体装置１０は、センサモジュール１００（後出の図４、図５、図７、図９、及び、図１１を参照）の内部にパッケージングされる信号処理用ＬＳＩであり、電源部１１と、駆動部１２と、信号処理部１３と、インタフェイス部１４と、記憶部１５と、レベルシフタ部１６と、セレクタ部１７と、検出部１８と、を有する。

また、半導体装置１０は、装置外部との電気的な接続を確立する手段として、外部端子Ｔ１１〜Ｔ１９（ＶＣＣピンＴ１１、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、ＥＮピンＴ１４、ＭＯＮピンＴ１５、ＯＵＴピンＴ１６、ＤＲＶピンＴ１７、ＩＮピンＴ１８、及びＧＮＤピンＴ１９）を有する。

電源部１１は、ＶＣＣピンＴ１１に印加される電源電圧Ｖｃｃ（例えば１２Ｖ）から内部電源電圧Ｖｒｅｇ（例えば５Ｖや１．５Ｖ）を生成して装置各部に供給する。電源部１１としては、スイッチングＤＣ／ＤＣコンバータなどを好適に用いることが可能である。なお、センサモジュール１００の内部に半導体装置１０をパッケージングした後で、センサモジュール１００の外部から半導体装置１０の記憶部１５にアクセスする場合には、電源電圧Ｖｃｃにクロック信号ＣＬＫ２が重畳される（詳細は後述）。従って、電源部１１には、電源電圧Ｖｃｃにクロック信号ＣＬＫ２が重畳されていても、所望の内部電源電圧Ｖｒｅｇを安定的に生成することのできる電源能力が要求される。

駆動部１２は、センサ駆動電圧Ｖｄｒｖを生成してＤＲＶピンＴ１７から出力する。

信号処理部１３は、ＩＮピンＴ１８から入力される入力信号Ｓｉに応じた出力信号Ｓｏ（例えば入力信号Ｓｉに応じて発振周波数が変化する周波数信号）を生成し、これをＯＵＴピンＴ１６に出力するセンス回路である。なお、信号処理部１３は、記憶部１５から読み出されるトリミングデータＤｔｒｉｍに基づいて、その回路特性を任意に微調整する機能を備えている。信号処理部１３の構成及び動作については、後ほど詳細に説明する。

インタフェイス部１４は、セレクタ部１７から入力されるクロック信号ＣＬＫに同期して半導体装置１０の外部とシリアルデータ通信を行い、記憶部１５に対してデータの読み書きを行う。なお、インタフェイス部１４の動作モードは、検出部１８から入力されるモード切替信号ＭＯＤＥに応じて通常モードとデータ通信モード（メモリアクセスモード）のいずれか一方に切り替わる。インタフェイス部１４が通常モード（ＭＯＤＥ＝Ｌ）である場合には、シリアルデータ通信に際して、従前と同じく、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４が用いられる。一方、インタフェイス部１４がデータ通信モード（ＭＯＤＥ＝Ｈ）である場合には、シリアルデータ通信に際して、ＶＣＣピンＴ１１とＤＡＴピンＴ１３が用いられる。各動作モード時におけるシリアルデータ通信の詳細については後述する。

記憶部１５は、回路特性調整用のトリミングデータＤｔｒｉｍや製品識別コードＤｉｄを不揮発的に格納する半導体記憶装置である。なお、記憶部１５としては、ＯＴＰＲＯＭ［one time programmable read-only memory］、ＥＥＰＲＯＭ［electrically erasable programmable ROM］、ないしは、フラッシュメモリなどを好適に用いることができる。、一般的な不揮発メモリ（ＥＥＰＲＯＭやフラッシュメモリ）は、フローティングゲートに電子を貯めることでデータ（０／１）を記憶するが、ＯＴＰＲＯＭはサイドウォールに電子を貯めてデータ（０／１）を記憶する。サイドウォールは絶縁体なので、一旦電子が格納されると抜けにくく、フローティングゲートタイプと比較して保持特性に優れている。

レベルシフタ部１６は、ＶＣＣピンＴ１１に印加される電源電圧Ｖｃｃからこれに重畳されたクロック信号ＣＬＫ２を抽出する。その際、レベルシフタ部１６は、クロック信号ＣＬＫ２のパルスレベル（波高値）をインタフェイス部１４の入力ダイナミックレンジに適合させる。例えば、レベルシフタ部１６は、８Ｖ−１２Ｖでパルス駆動される電源電圧Ｖｃｃから０Ｖ−１．５Ｖでパルス駆動されるクロック信号ＣＬＫ２を生成する。

セレクタ部１７は、インタフェイス部１４から入力されるセレクタ制御信号ＳＬに応じて、ＣＬＫピンＴ１２から入力されるクロック信号ＣＬＫ１とレベルシフタ部１６から入力されるクロック信号ＣＬＫ２のいずれか一方を選択し、これをクロック信号ＣＬＫとしてインタフェイス部１４に出力する。より具体的に述べると、インタフェイス部１４が通常モード（ＭＯＤＥ＝Ｌ）であるときには、セレクタ制御信号ＳＬが通常モード時の論理レベル（例えばローレベル）となり、セレクタ部１７がクロック信号ＣＬＫ１を選択出力する状態となる。一方、インタフェイス部１４がデータ通信モード（ＭＯＤＥ＝Ｈ）であるときには、セレクタ制御信号ＳＬがデータ通信モード時の論理レベル（例えばハイレベル）となり、セレクタ部１７がクロック信号ＣＬＫ２を選択出力する状態となる。

検出部１８は、ＭＯＮピンＴ１５を監視してモード切替信号ＭＯＤＥを生成し、これをインタフェイス部１４に出力する。なお、センサモジュール１００の内部に半導体装置１０をパッケージングする際には、ＭＯＮピンＴ１５が監視対象のモジュール出力端子に接続される。すなわち、検出部１８では、ＭＯＮピンＴ１５に接続されたモジュール出力端子を監視対象としてモード切替信号ＭＯＤＥが生成される。より具体的に述べると、検出部１９は、監視対象のモジュール出力端子が通常状態であるときにモード切替信号ＭＯＤＥを通常モード時の論理レベル（例えばローレベル）とし、監視対象のモジュール出力端子が非通常状態であるときにモード切替信号ＭＯＤＥをデータ通信モード時の論理レベル（例えばハイレベル）とする。なお、非通常状態の検出基準は、監視対象となるモジュール出力端子毎に異なる。この点については、後ほど具体例を挙げて詳細に説明する。

図２は、半導体装置１０単体のテスト形態を示すアプリケーション図である。本テスト形態において、半導体装置１０のＶＣＣピンＴ１１は、電源電圧Ｖｃｃ（例えば１２Ｖ）の印加端に接続されている。ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、ＥＮピンＴ１４、及び、ＯＵＴピンＴ１６は、いずれも試験装置３００に接続されている。ＭＯＮピンＴ１５は、スイッチＳＷを介してＯＵＴピンＴ１６とショートされている。ＩＮピンＴ１８は、テスト電圧Ｖｔｅｓｔの印加端に接続されている。ＧＮＤピンＴ１９は、接地端に接続されている。

上記の接続を行うことにより、ＯＵＴピンＴ１６には、入力信号Ｓｉ（テスト電圧Ｖｔｅｓｔ）に応じた出力信号Ｓｏ（例えば周波数信号）が現れる。このとき、ＭＯＮピンＴ１５を監視する検出部１８は、ＯＵＴピンＴ１６から出力信号Ｓｏが出力されていることを受けて、モード切替信号ＭＯＤＥを通常モード時の論理レベル（例えばローレベル）とする。このとき、インタフェイス部１４は、シリアルデータ通信に際して、従前と同様、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４を用いる状態となる。

図３は、単体テスト動作（通常モード時におけるシリアルデータ通信動作）の一例を示すタイミングチャートであり、上から順番に、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４の各挙動が描写されている。なお、本図の動作例では、試験装置３００から半導体装置１０のＣＬＫピンＴ１２に対して、所定周波数のクロック信号ＣＬＫ１が常時入力されているものとする。

時刻ｔ１以前には、試験装置３００によってＥＮピンＴ１４がローレベル（ディセーブル時の論理レベル）とされており、インタフェイス部１４が通信禁止状態とされている。従って、たとえＤＡＴピンＴ１３に何らかの信号が入力されたとしても、意図しないシリアルデータ通信が生じることはない。

時刻ｔ１〜ｔ２では、試験装置３００によってＥＮピンＴ１４がローレベルからハイレベル（イネーブル時の論理レベル）に立ち上げられる。その結果、インタフェイス部１４が通信許可状態となり、半導体装置１０と試験装置３０との間でＤＡＴピンＴ１３を介したデータ信号の送受信が行われる。

より具体的には、インタフェイス部１４がクロック信号ＣＬＫ１に同期してデータ信号の送受信を行い、記憶部１５と試験装置３００との間でデータの読み書き（例えば、トリミングデータＤｔｒｉｍの書き込み、ないしは、製品識別コードＤｉｄの読み出し）を行う。このように、通常モードでは、ＣＬＫピンＴ１２を介してクロック信号ＣＬＫ１が伝達され、ＤＡＴピンＴ１３を介してデータ信号が入出力される。

時刻ｔ２では、試験装置３００によってＥＮピンＴ１４が再びハイレベルからローレベル（ディセーブル時の論理レベル）に立ち下げられる。その結果、時刻ｔ２以降では、インタフェイス部１４が再び通信禁止状態となり、ＤＡＴピンＴ１３を介したデータ信号の送受信が禁止される。

このように、本構成例の半導体装置１０は、インタフェイス部１４の通常モード時において、従前と同様のメモリアクセスを行うことができる。従って、試験装置３００は、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４を用いたシリアルデータ通信により、パッケージング前における半導体装置１０の記憶部１６に任意のトリミングデータＤｔｒｉｍを書き込むことができる。その結果、出力信号Ｓｏが規格範囲内に収まるように、信号処理部１３の回路特性を微調整することが可能となる。

なお、３線式のシリアル通信では、上記のクロック、データ、イネーブルを使うのが一般的であるが、シリアル通信方式としては、２線式のシリアル通信（例えばＩ^２Ｃ）を採用することも可能である。この場合にはデータとクロックしか用いないので、ＥＮピンＴ１４が不要となる。

＜センサモジュール＞
図４は、センサモジュール１００の通常使用形態を示すアプリケーション図である。センサモジュール１００は、先出の半導体装置１０と、センサ素子２０と、サーミスタ素子３０とをパッケージングして成る。

また、センサモジュール１００は、モジュール外部との電気的な接続を確立する手段として、モジュール電源端子Ｔ１０１（ＶＣＣ端子）と、モジュール出力端子Ｔ１０２及びＴ１０３（ＯＵＴ１端子及びＯＵＴ２端子）と、モジュール接地端子Ｔ１０４（ＧＮＤ端子）と、を有する。ただし、センサモジュール１００は、端子数の制限上、半導体装置１０のＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４に各々割り当てられるデータ通信専用端子を有していない。

半導体装置１０は、センサ素子２０からの入力信号Ｓｉに応じた出力信号Ｓｏを生成する信号処理ＬＳＩであり、その内部構成は先述した通りである。センサモジュール１００の内部において、半導体装置１０のＶＣＣピンＴ１１は、モジュール電源端子Ｔ１０１に接続されている。なお、インタフェイス部１４（図１を参照）がデータ通信モード（ＭＯＤＥ＝Ｈ）であるときには、モジュール電源端子Ｔ１０１がクロック入力端子として流用される。不使用のＣＬＫピンＴ１２は、接地端に接続されている。ＤＡＴピンＴ１３は、モジュール出力端子Ｔ１０３に接続されている。このような接続を行うことにより、インタフェイス部１４（図１を参照）がデータ通信モード（ＭＯＤＥ＝Ｈ）であるときには、モジュール出力端子Ｔ１０３がデータ信号ＤＡＴの入出力端子として流用される。不使用のＥＮピンＴ１４は、接地端に接続されている。ＭＯＮピンＴ１５及びＯＵＴピンＴ１６は、いずれもモジュール出力端子Ｔ１０２に接続されている。このような接続を行うことにより、検出部１８（図１を参照）では、ＭＯＮ端子Ｔ１５に接続されたモジュール出力端子Ｔ１０２を監視対象としてモード切替信号ＭＯＤＥが生成される。ＤＲＶピンＴ１７は、センサ素子２０の駆動電圧印加端に接続されている。ＩＮピンＴ１８は、センサ素子２０の信号出力端に接続されている。ＧＮＤピンＴ１９は、モジュール接地端子Ｔ１０４に接続されている。

なお、センサモジュール１００の通常使用形態では、ＭＯＮピンＴ１５の監視結果に応じて半導体装置１０のインタフェイス部１４が通常モード（ＭＯＤＥ＝Ｌ）となるので、インタフェイス部１４は、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４を用いてシリアルデータ通信を行うことが可能な状態となる。ただし、不使用のＣＬＫピンＴ１２及びＥＮピンＴ１４は、いずれもローレベルに固定されているので、モジュール出力端子Ｔ１０３の出力信号ＯＵＴ２（温度に応じたアナログ電圧信号）がＤＡＴピンＴ１３に入力されたとしても、意図しないシリアルデータ通信が生じることはない。

センサ素子２０は、半導体装置１０の入力信号Ｓｉを生成する信号源に相当する。センサ素子２０の一例としては、エアフローセンサ、圧力センサ、及び、電流センサなどを挙げることができる。

サーミスタ３０は、温度変化に対して抵抗値が大きく変化する抵抗体（セラミック体またはポリマー体）であり、センサモジュール１００の温度センサとして利用されている。サーミスタ３０は、センサモジュール１００の内部において、モジュール出力端子Ｔ１０３とモジュール接地端子Ｔ１０４との間に接続されている。サーミスタ３０としては、ＮＴＣ［negative temperature coefficient］サーミスタ、ＰＴＣ［positive temperature coefficient］サーミスタ、及び、ＣＴＲ［critical temperature resistor］サーミスタのいずれを用いても構わない。

センサモジュール１００の外部において、モジュール電源端子Ｔ１０１は、電源電圧Ｖｃｃ（例えば１２Ｖ）の印加端に接続されている。モジュール出力端子Ｔ１０２及びＴ１０３は、それぞれプルアップ抵抗Ｒ１及びＲ２を介して定電圧Ｖ１（例えば５Ｖ）の印加端にプルアップされている。モジュール接地端子Ｔ１０４は、接地端に接続されている。

マイコン２００は、モジュール出力端子Ｔ１０２の出力信号ＯＵＴ１（入力信号Ｓｉに応じて発振周波数が変化する周波数信号）を監視して、センサ素子２０の測定結果（空気流量、圧力、または、電流量など）を取得することができる。また、マイコン２００は、モジュール出力端子Ｔ１０３の出力信号ＯＵＴ２（温度に応じて電圧値が変化する電圧信号）を監視して、サーミスタ３０の測定結果（温度）を取得することができる。

図５は、センサモジュール１００の第１テスト形態を示すアプリケーション図である。センサモジュール１００の内部における接続関係は、先出の図４と全く同一であることから、重複した説明を割愛する。本図の第１テスト形態では、センサモジュール１００の外部に試験装置３００が接続される。試験装置３００は、クロック生成部３１０と、ローレベル固定部３２０と、通信部３３０と、を含む。

センサモジュール１００の外部において、モジュール電源端子Ｔ１０１は、クロック生成部３１０に接続されている。モジュール出力端子Ｔ１０２は、ローレベル固定部３２０に接続されている。モジュール出力端子Ｔ１０３は、通信部３３０に接続されている。モジュール接地端子Ｔ１０４は、接地端に接続されている。

クロック生成部３１０は、センサモジュール１００と試験装置３００との間でシリアルデータ通信を行う際、電源電圧Ｖｃｃにクロック信号ＣＬＫ２を重畳する。より具体的に述べると、クロック生成部３１０は、センサモジュール１００と試験装置３００との間でシリアルデータ通信を行う際、電源電圧Ｖｃｃを電圧値Ｖｃｃ２と電圧値Ｖｃｃ１との間（例えば８Ｖ−１２Ｖ）でパルス駆動する。

ローレベル固定部３２０は、センサモジュール１００と試験装置３００との間でシリアルデータ通信を行う際、モジュール出力端子Ｔ１０２をローレベル（０Ｖ）に固定する。

通信部３３０は、センサモジュール１００と試験装置３００との間でシリアルデータ通信を行う際、モジュール出力端子Ｔ１０３を介してデータ信号ＤＡＴの送受信を行う。なお、モジュール出力端子Ｔ１０３には、プルアップ抵抗Ｒ１とサーミスタ３０が接続されているので、データ信号ＤＡＴが鈍ったり歪んだりしないように、通信部３３０のパルス駆動能力を十分に高めておくことが望ましい。これは、半導体装置１０のインタフェイス部１４にも言えることである。

図６は、第１テスト動作の一例を示すタイミングチャートであり、上から順に、モジュール電源端子Ｔ１０１、モジュール出力端子Ｔ１０２、モジュール出力端子Ｔ１０３、及び、モード切替信号ＭＯＤＥの各挙動が描写されている。

時刻ｔ１１以前には、モジュール出力端子Ｔ１０２がローレベルに固定されておらず、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力されている。このとき、モード切替信号ＭＯＤＥは、ローレベル（通常モード時の論理レベル）となっている。なお、時刻ｔ１１以前には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えば１２Ｖ）とされている。また、時刻ｔ１１以前には、出力信号ＯＵＴ２として温度に応じたアナログ電圧信号が出力されている。

時刻ｔ１１では、センサモジュール１００と試験装置３００との間でシリアルデータ通信を開始すべく、ローレベル固定部３２０によってモジュール出力端子Ｔ１０２がローレベルに固定される。ただし、モジュール出力端子Ｔ１０２のローレベル固定が所定期間Ｔｄに亘って継続するまで、モード切替信号ＭＯＤＥはローレベルに維持される。また、電源電圧Ｖｃｃは電圧値Ｖｃｃ１に維持されたままとなり、出力信号ＯＵＴ２としては温度に応じたアナログ電圧信号の出力が継続される。

例えば、出力信号ＯＵＴ１が１ｋＨｚ〜１００ｋＨｚの周波数信号である場合、モジュール出力端子Ｔ１０２には、先のパルスが生成されてから必ず１ｍｓ以内に次のパルスが生成されることになる。このことを鑑みると、上記の所定期間Ｔｄは、１ｍｓよりも長い値（例えばＴｄ＝２ｍｓ）に設定すればよいことが分かる。

時刻ｔ１２において、モジュール出力端子Ｔ１０２のローレベル期間が所定期間Ｔｄに達すると、半導体装置１０の検出部１８は、モジュール出力端子Ｔ１０２が非通常状態であることを検出し、モード切替信号ＭＯＤＥをハイレベル（データ通信モード時の論理レベル）とする。

このように、検出部１８の監視対象とされるモジュール出力端子Ｔ１０２が通常時に所定周波数範囲内の周波数信号を出力するものである場合、検出部１８は、モジュール出力端子Ｔ１０２の論理レベルが所定期間Ｔｄに亘って固定されたときに、モジュール出力端子Ｔ１０２が非通常状態であることを検出する構成とすればよい。

モード切替信号ＭＯＤＥがハイレベルになると、インタフェイス部１４は、モジュール電源端子Ｔ１０１とモジュール出力端子Ｔ１０３を流用してセンサモジュール１００外部とのデータ通信を行うデータ通信モードに移行する。このとき、インタフェイス部１４は通信許可状態となる。つまり、モード切替信号ＭＯＤＥは、インタフェイス部１４の通信動作を許可／禁止するイネーブル信号としての側面も有している。一方、半導体装置１０を制御する試験装置３００では、通信部３３０がデータ信号ＤＡＴの送受信待機状態とされるので、モジュール出力端子Ｔ１０３はローレベルとなる。ただし、時刻ｔ１２では、実際のシリアルデータ通信が開始されておらず、電源電圧Ｖｃｃは電圧値Ｖｃｃ１に維持されている。

時刻ｔ１３〜ｔ１４では、センサモジュール１００と試験装置３００との間で、実際にシリアルデータ通信が行われる。より具体的に述べると、時刻ｔ１３〜ｔ１４において、クロック生成部３１０は、電源電圧Ｖｃｃにクロック信号ＣＬＫ２を重畳すべく、電源電圧Ｖｃｃを電圧値Ｖｃｃ２と電圧値Ｖｃｃ１との間（例えば８Ｖ−１２Ｖ）でパルス駆動し、インタフェイス部１４は、レベルシフタ部１６で抽出したクロック信号ＣＬＫ２の入力を受け付ける。また、インタフェイス部１４と通信部３３０は、それぞれ、クロック信号ＣＬＫ２に同期してデータ信号ＤＡＴ（出力信号ＯＵＴ２）の送受信を行い、記憶部１５と試験装置３００との間でデータの読み書き（例えば、トリミングデータＤｔｒｉｍの書き込み、ないしは、製品識別コードＤｉｄの読み出し）を行う。このように、データ通信モードでは、モジュール電源端子Ｔ１０１を介してクロック信号ＣＬＫ２が伝達され、モジュール出力端子Ｔ１０３を介してデータ信号ＤＡＴが入出力される。

時刻ｔ１５において、ローレベル固定部３２０によるモジュール出力端子Ｔ１０２のローレベル固定が解除されると、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力される状態となる。このとき、モード切替信号ＭＯＤＥは、再びローレベル（通常モード時の論理レベル）に切り替わるので、インタフェイス部１４は、シリアルデータ通信に際して、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４を用いる通常モードに復帰する。なお、時刻ｔ１５以降には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えばＶｃｃ１＝１２Ｖ）とされる。また、時刻ｔ１５以降には、出力信号ＯＵＴ２として温度に応じたアナログ電圧信号が出力される状態となる。

上記したように、本構成例のセンサモジュール１００であれば、既存の外部端子をデータ通信端子として流用することができるので、半導体装置１０のパッケージング後であっても、記憶部１５に対するデータの読み書きを行うことが可能となる。

例えば、半導体装置１０のパッケージング後にトリミングデータＤｔｒｉｍの書き込みを行うことにより、パッケージングに起因する半導体装置１０の回路特性ずれをパッケージング後に解消することができるので、センサモジュール１００の精度向上に寄与することが可能となる。また、記憶部１５に格納されている製品識別コードＤｉｄを半導体装置１０のパッケージング後に読み出すこともできるので、製品のトレースアビリティ向上を見込むことも可能となる。

図７は、センサモジュール１００の第２テスト形態を示すアプリケーション図である。第１テスト形態（図５）と第２テスト形態（図７）との主な相違点は、モジュール出力端子Ｔ１０２及びＴ１０３の役割が逆転されていること、及び、試験装置３００のローレベル固定部３２０が高周波印加部３４０に置き換えられていることの２点である。

より具体的に述べると、本図の第２テスト形態では、センサモジュール１００の内部において、半導体装置１０のＤＡＴピンＴ１３がモジュール出力端子Ｔ１０２に接続されている。このような接続を行うことにより、インタフェイス部１４（図１を参照）がデータ通信モード（ＭＯＤＥ＝Ｈ）であるときには、モジュール出力端子Ｔ１０２がデータ信号ＤＡＴの入出力端子として流用される。また、半導体装置１０のＭＯＮピンＴ１５は、モジュール出力端子Ｔ１０３に接続されている。このような接続を行うことにより、検出部１８（図１を参照）では、ＭＯＮピンＴ１５に接続されたモジュール出力端子Ｔ１０３を監視対象としてモード切替信号ＭＯＤＥが生成される。一方、センサモジュール１００の外部において、モジュール出力端子Ｔ１０２は、通信部３３０に接続されている。モジュール出力端子Ｔ１０３は、高周波印加部３４０に接続されている。なお、上記以外の接続関係については、第１テスト形態（図５）と同様であるので、重複した説明を割愛する。

高周波印加部３４０は、センサモジュール１００と試験装置３００との間でシリアルデータ通信を行う際、モジュール出力端子Ｔ１０３に高周波信号を印加する。なお、高周波印加部３４０は、クロック生成部３１０を一部（または全部）流用して実装してもよい。

図８は、第２テスト動作の一例を示すタイミングチャートであり、上から順に、モジュール電源端子Ｔ１０１、モジュール出力端子Ｔ１０２、モジュール出力端子Ｔ１０３、及び、モード切替信号ＭＯＤＥの各挙動が描写されている。

時刻ｔ２１以前には、モジュール出力端子Ｔ１０３に高周波信号が印加されておらず、出力信号ＯＵＴ２として温度に応じたアナログ電圧信号が出力されている。このとき、モード切替信号ＭＯＤＥはローレベル（通常モード時の論理レベル）となっている。なお、時刻ｔ２１以前には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えば１２Ｖ）とされている。また、時刻ｔ２１以前には、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力されている。

時刻ｔ２１では、センサモジュール１００と試験装置３００との間でシリアルデータ通信を開始すべく、高周波印加部３４０によってモジュール出力端子Ｔ１０３に高周波信号が印加される。その結果、半導体装置１０の検出部１８は、モジュール出力端子Ｔ１０３が非通常状態であることを検出し、モード切替信号ＭＯＤＥをハイレベル（データ通信モード時の論理レベル）とする。

このように、検出部１８の監視対象とされるモジュール出力端子Ｔ１０３が通常時に所定周波数範囲内のアナログ電圧信号を出力するものである場合、検出部１８は、モジュール出力端子Ｔ１０３に所定周波数範囲外の高周波信号が印加されたときに、モジュール出力端子Ｔ１０３が非通常状態であることを検出する構成とすればよい。

例えば、出力信号ＯＵＴ２は、温度に応じたアナログ電圧信号であることから、その周波数は１ｋＨｚ程度であると考えられる。このことを鑑みると、上記の高周波信号の発振周波数は、数十ｋＨｚ〜数百ｋＨｚに設定すればよいことが分かる。

モード切替信号ＭＯＤＥがハイレベルになると、インタフェイス部１４は、モジュール電源端子Ｔ１０１とモジュール出力端子Ｔ１０２を流用してセンサモジュール１００外部とのデータ通信を行うデータ通信モードに移行する。このとき、インタフェイス部１４は通信許可状態となる。つまり、モード切替信号ＭＯＤＥは、インタフェイス部１４の通信動作を許可／禁止するイネーブル信号としての側面も有している。一方、半導体装置１０を制御する試験装置３００では、通信部３３０がデータ信号ＤＡＴの送受信待機状態とされるので、モジュール出力端子Ｔ１０２はローレベルとなる。なお、データ通信モード時（ＭＯＤＥ＝Ｈ）には、信号処理部１３の出力動作を禁止しておくことが望ましい。このような出力禁止処理により、データ信号ＤＡＴと出力信号Ｓｏとの混在による通信エラーを防止することが可能となる。ただし、時刻ｔ２１では、実際のシリアルデータ通信が開始されておらず、電源電圧Ｖｃｃは電圧値Ｖｃｃ１に維持されている。

時刻ｔ２２〜ｔ２３では、センサモジュール１００と試験装置３００との間で、実際にシリアルデータ通信が行われる。より具体的に述べると、時刻ｔ２２〜ｔ２３において、クロック生成部３１０は、電源電圧Ｖｃｃにクロック信号ＣＬＫ２を重畳すべく、電源電圧Ｖｃｃを電圧値Ｖｃｃ２と電圧値Ｖｃｃ１との間（例えば８Ｖ−１２Ｖ）でパルス駆動し、インタフェイス部１４は、レベルシフタ部１６で抽出したクロック信号ＣＬＫ２の入力を受け付ける。また、インタフェイス部１４と通信部３３０は、それぞれ、クロック信号ＣＬＫ２に同期してデータ信号ＤＡＴ（出力信号ＯＵＴ１）の送受信を行い、記憶部１５と試験装置３００との間でデータの読み書き（例えば、トリミングデータＤｔｒｉｍの書き込み、ないしは、製品識別コードＤｉｄの読み出し）を行う。このように、データ通信モードでは、モジュール電源端子Ｔ１０１を介してクロック信号ＣＬＫ２が伝達され、モジュール出力端子Ｔ１０２を介してデータ信号ＤＡＴが入出力される。

時刻ｔ２４において、高周波印加部３４０によるモジュール出力端子Ｔ１０３への高周波印加が停止されると、出力信号ＯＵＴ２として温度に応じたアナログ電圧信号が出力される状態となる。このとき、モード切替信号ＭＯＤＥは、再びローレベル（通常モード時の論理レベル）に切り替わるので、インタフェイス部１４は、シリアルデータ通信に際して、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４を用いる通常モードに復帰する。なお、時刻ｔ２４以降には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えばＶｃｃ１＝１２Ｖ）とされる。また、時刻ｔ２４以降には、信号処理部１３の出力禁止処理が解除され、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力される状態となる。

図９は、センサモジュール１００の第３テスト形態を示すアプリケーション図である。第３テスト形態（図９）は、先の第２テスト形態（図７）とほぼ同様であり、試験装置３００の高周波印加部３４０が高電圧印加部３５０に置き換えられている点に特徴がある。

高電圧印加部３５０は、センサモジュール１００と試験装置３００との間でシリアルデータ通信を行う際、モジュール出力端子Ｔ１０３に高電圧Ｖ２（＞Ｖ１）を印加する。

図１０は、第３テスト動作の一例を示すタイミングチャートであり、上から順に、モジュール電源端子Ｔ１０１、モジュール出力端子Ｔ１０２、モジュール出力端子Ｔ１０３、及び、モード切替信号ＭＯＤＥの各挙動が描写されている。

時刻ｔ３１以前には、モジュール出力端子Ｔ１０３に高電圧Ｖ２が印加されておらず、出力信号ＯＵＴ２として温度に応じたアナログ電圧信号が出力されている。このとき、モード切替信号ＭＯＤＥはローレベル（通常モード時の論理レベル）となっている。なお、時刻ｔ３１以前には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えば１２Ｖ）とされている。また、時刻ｔ３１以前には、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力されている。

時刻ｔ３１では、センサモジュール１００と試験装置３００との間でシリアルデータ通信を開始すべく、高電圧印加部３５０によってモジュール出力端子Ｔ１０３に高電圧Ｖ２が印加される。その結果、半導体装置１０の検出部１８は、モジュール出力端子Ｔ１０３が非通常状態であることを検出し、モード切替信号ＭＯＤＥをハイレベル（データ通信モード時の論理レベル）とする。

このように、検出部１８の監視対象とされるモジュール出力端子Ｔ１０３が通常時に定圧Ｖ１を上回らないアナログ電圧信号を出力するものである場合、検出部１８は、モジュール出力端子Ｔ１０３に定電圧Ｖ１を上回る高電圧Ｖ２が印加されたときに、モジュール出力端子Ｔ１０３が非通常状態であることを検出する構成とすればよい。

例えば、出力信号ＯＵＴ２は、定電圧Ｖ１（例えば５Ｖ）を分圧することにより得られるアナログ電圧信号であることから、その電圧値が定電圧Ｖ１を上回ることはない。このことを鑑みると、上記の高電圧Ｖ２としては、例えば、クロック生成部３１０で用意されている電圧値Ｖｃｃ１（１２Ｖ）及び電圧値Ｖｃｃ２（８Ｖ）のいずれかを印加すればよいことが分かる。

モード切替信号ＭＯＤＥがハイレベルになると、インタフェイス部１４は、モジュール電源端子Ｔ１０１とモジュール出力端子Ｔ１０２を流用してセンサモジュール１００外部とのデータ通信を行うデータ通信モードに移行する。このとき、インタフェイス部１４は通信許可状態となる。つまり、モード切替信号ＭＯＤＥは、インタフェイス部１４の通信動作を許可／禁止するイネーブル信号としての側面も有している。一方、半導体装置１０を制御する試験装置３００では、通信部３３０がデータ信号ＤＡＴの送受信待機状態とされるので、モジュール出力端子Ｔ１０２はローレベルとなる。なお、データ通信モード時（ＭＯＤＥ＝Ｈ）には、信号処理部１３の出力動作を禁止しておくことが望ましい。このような出力禁止処理により、データ信号ＤＡＴと出力信号Ｓｏとの混在による通信エラーを防止することが可能となる。ただし、時刻ｔ３１では、実際のシリアルデータ通信が開始されておらず、電源電圧Ｖｃｃは電圧値Ｖｃｃ１に維持されている。

時刻ｔ３２〜ｔ３３では、センサモジュール１００と試験装置３００との間で、実際にシリアルデータ通信が行われる。より具体的に述べると、時刻ｔ３２〜ｔ３３において、クロック生成部３１０は、電源電圧Ｖｃｃにクロック信号ＣＬＫ２を重畳すべく、電源電圧Ｖｃｃを電圧値Ｖｃｃ２と電圧値Ｖｃｃ１との間（例えば８Ｖ−１２Ｖ）でパルス駆動し、インタフェイス部１４は、レベルシフタ部１６で抽出したクロック信号ＣＬＫ２の入力を受け付ける。また、インタフェイス部１４と通信部３３０は、それぞれ、クロック信号ＣＬＫ２に同期してデータ信号ＤＡＴ（出力信号ＯＵＴ１）の送受信を行い、記憶部１５と試験装置３００との間でデータの読み書き（例えば、トリミングデータＤｔｒｉｍの書き込み、ないしは、製品識別コードＤｉｄの読み出し）を行う。このように、データ通信モードでは、モジュール電源端子Ｔ１０１を介してクロック信号ＣＬＫ２が伝達され、モジュール出力端子Ｔ１０２を介してデータ信号ＤＡＴが入出力される。

時刻ｔ３４において、高電圧印加部３５０によるモジュール出力端子Ｔ１０３への高電圧印加が停止されると、出力信号ＯＵＴ２として温度に応じたアナログ電圧信号が出力される状態となる。このとき、モード切替信号ＭＯＤＥは、再びローレベル（通常モード時の論理レベル）に切り替わるので、インタフェイス部１４は、シリアルデータ通信に際して、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４を用いる通常モードに復帰する。なお、時刻ｔ３４以降には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えばＶｃｃ１＝１２Ｖ）とされる。また、時刻ｔ３４以降には、信号処理部１３の出力禁止処理が解除され、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力される状態となる。

図１１はセンサモジュール１００の第４テスト形態を示すアプリケーション図である。先の第１テスト形態（図５）を基礎とするが、センサモジュール１００からモジュール出力端子Ｔ１０３が削除されており、これに伴う端子接続の変更が加えられている。

より具体的に述べると、本図の第４テスト形態では、センサモジュール１００の内部において、モジュール出力端子Ｔ１０２には、ＭＯＮピンＴ１５及びＯＵＴピンＴ１６だけでなくＤＡＴピンＴ１３も接続されている。このような接続を行うことにより、インタフェイス部１４（図１を参照）がデータ通信モード（ＭＯＤＥ＝Ｈ）であるときには、モジュール出力端子Ｔ１０２がデータ信号ＤＡＴの入出力端子として流用される。一方、センサモジュール１００の外部において、モジュール出力端子Ｔ１０２は、ローレベル固定部３２０と通信部３３０の双方に接続されている。なお、上記以外の接続関係については、第１テスト形態（図５）と同様であるので、重複した説明を割愛する。

図１２は、第４テスト動作の一例を示すタイミングチャートであり、上から順に、モジュール電源端子Ｔ１０１、モジュール出力端子Ｔ１０２、及び、モード切替信号ＭＯＤＥの各挙動が描写されている。

時刻ｔ４１以前には、モジュール出力端子Ｔ１０２がローレベルに固定されておらず、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力されている。このとき、モード切替信号ＭＯＤＥは、ローレベル（通常モード時の論理レベル）となっている。なお、時刻ｔ４１以前には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えば１２Ｖ）とされている。

時刻ｔ４１では、センサモジュール１００と試験装置３００との間でシリアルデータ通信を開始すべく、ローレベル固定部３２０によってモジュール出力端子Ｔ１０２がローレベルに固定される。ただし、モジュール出力端子Ｔ１０２のローレベル固定が所定期間Ｔｄに亘って継続するまで、モード切替信号ＭＯＤＥはローレベルに維持される。また、電源電圧Ｖｃｃは電圧値Ｖｃｃ１に維持されたままとなる。

例えば、出力信号ＯＵＴ１が１ｋＨｚ〜１００ｋＨｚの周波数信号である場合、モジュール出力端子Ｔ１０２には、先のパルスが生成されてから必ず１ｍｓ以内に次のパルスが生成されることになる。このことを鑑みると、上記の所定期間Ｔｄは、１ｍｓよりも長い値（例えばＴｄ＝２ｍｓ）に設定すればよいことが分かる。

時刻ｔ４２において、モジュール出力端子Ｔ１０２のローレベル期間が所定期間Ｔｄに達すると、半導体装置１０の検出部１８は、モジュール出力端子Ｔ１０２が非通常状態であることを検出し、モード切替信号ＭＯＤＥをハイレベル（データ通信モード時の論理レベル）にラッチする。以降、モード切替信号ＭＯＤＥは、所定のリセット条件が満たされない限り、ハイレベルに維持されたままとなる。

なお、上記のリセット条件としては、データ通信終了（クロック停止）やリセットコマンド受信などを挙げることができる。ただし、モード切替信号ＭＯＤＥのリセット（ラッチ解除）は必須ではなく、電源遮断までハイレベルを維持しても構わない。

モード切替信号ＭＯＤＥがハイレベルになると、インタフェイス部１４は、モジュール電源端子Ｔ１０１とモジュール出力端子Ｔ１０２を流用してセンサモジュール１００外部とのデータ通信を行うデータ通信モードに移行する。このとき、インタフェイス部１４は通信許可状態となる。つまり、モード切替信号ＭＯＤＥは、インタフェイス部１４の通信動作を許可／禁止するイネーブル信号としての側面も有している。このとき、通信部３３０は、データ信号ＤＡＴの送受信待機状態となるので、モジュール出力端子Ｔ１０２はローレベルとなる。この時点で、ローレベル固定部３２０はその役割を終える。一方、時刻ｔ４２では、実際のシリアルデータ通信が開始されておらず、電源電圧Ｖｃｃは電圧値Ｖｃｃ１に維持されている。

時刻ｔ４３〜ｔ４４では、センサモジュール１００と試験装置３００との間で、実際にシリアルデータ通信が行われる。より具体的に述べると、時刻ｔ４３〜ｔ４４において、クロック生成部３１０は、電源電圧Ｖｃｃにクロック信号ＣＬＫ２を重畳すべく、電源電圧Ｖｃｃを電圧値Ｖｃｃ２と電圧値Ｖｃｃ１との間（例えば８Ｖ−１２Ｖ）でパルス駆動し、インタフェイス部１４は、レベルシフタ部１６で抽出したクロック信号ＣＬＫ２の入力を受け付ける。また、インタフェイス部１４と通信部３３０は、それぞれ、クロック信号ＣＬＫ２に同期してデータ信号ＤＡＴ（出力信号ＯＵＴ１）の送受信を行い、記憶部１５と試験装置３００との間でデータの読み書き（例えば、トリミングデータＤｔｒｉｍの書き込み、ないしは、製品識別コードＤｉｄの読み出し）を行う。このように、データ通信モードでは、モジュール電源端子Ｔ１０１を介してクロック信号ＣＬＫ２が伝達され、モジュール出力端子Ｔ１０２を介してデータ信号ＤＡＴが入出力される。

時刻ｔ４５において、モード切替信号ＭＯＤＥのリセット条件が満たされると、モード切替信号ＭＯＤＥは、再びローレベル（通常モード時の論理レベル）に切り替わるので、インタフェイス部１４は、シリアルデータ通信に際して、ＣＬＫピンＴ１２、ＤＡＴピンＴ１３、及び、ＥＮピンＴ１４を用いる通常モードに復帰する。このとき、モジュール出力端子Ｔ１０２は、出力信号ＯＵＴ１として入力信号Ｓｉに応じた周波数信号が出力される状態となる。なお、時刻ｔ４５以降には、電源電圧Ｖｃｃがパルス駆動されることなく一定の電圧値Ｖｃｃ１（例えばＶｃｃ１＝１２Ｖ）とされる。

このように、第４テスト形態を採用すれば、３端子のセンサモジュール１００についても、半導体装置１０のパッケージング後に記憶部１５へのデータの読み書きを行うことが可能となる。

＜信号処理部＞
図１３は、信号処理部１３の第１構成例を示すブロック図である。本構成例の信号処理部１３は、アナログ／デジタル変換部１３１と、デジタル信号プロセッサ１３２と、オープンドレイン出力部１３３と、トリミング処理部１３４と、を含む。

アナログ／デジタル変換部１３１は、センサ素子２０から入力されるアナログ入力信号Ｓｉ（アナログ電圧信号）をデジタル入力信号Ｓｄに変換する。なお、アナログ／デジタル変換部１３１の入力ダイナミックレンジは、アナログ入力信号Ｓｉとして入力が想定されている電圧レンジ（ＳｉＬ≦Ｓｉ≦ＳｉＨ）よりも広く設計されている。従って、アナログ／デジタル変換部１３１は、アナログ入力信号Ｓｉの入力下限値ＳｉＬよりも低いアナログ電圧値や、アナログ入力信号Ｓｉの入力上限値ＳｉＨよりも高いアナログ電圧値についても、正しくデジタル変換することが可能である。

デジタル信号プロセッサ１３２は、デジタル入力信号Ｓｄにデジタル信号処理を施してパルス信号Ｓｐを生成するための手段であり、デジタル処理部１３２ａと、異常検出部１３２ｂと、パルス生成部１３２ｃを実装する。

デジタル処理部１３２ａは、デジタル入力信号Ｓｄをデジタル処理してデジタル出力信号Ｓａを生成する。

異常検出部１３２ｂは、デジタル入力信号Ｓｄと所定の上側閾値（ＶｔｈＨ相当）及び下側閾値（ＶｔｈＬ相当）との比較結果に応じてデジタル出力信号Ｓａの信号値を固定する。異常検出部１３２ｂの動作については後述する。

パルス生成部１３２ｃは、デジタル出力信号Ｓａの信号値に応じたパルス信号Ｓｐを生成する。パルス信号Ｓｐ（延いては出力信号Ｓｏ）は、アナログ入力信号Ｓｉに応じた周波数を持つ周波数信号であってもよいし、アナログ入力信号Ｓｉに応じたエンコード値を持つデジタル信号であってもよい。

オープンドレイン出力部１３３は、パルス信号Ｓｐに応じた出力信号Ｓｏを出力する。なお、オープンドレイン出力部１３３としては、ゲートがパルス信号Ｓｐの印加端に接続されて、ドレインがＯＵＴピンＴ１６に接続されて、ソースが接地端に接続されたＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］を用いることができる。ＮＭＯＳＦＥＴは、パルス信号Ｓｐがハイレベルであるときにオンとなり、パルス信号Ｓｐがローレベルであるときにオフとなる。なお、先出の図３などで示したように、ＯＵＴピンＴ１６にはプルアップ抵抗が接続される。従って、出力信号Ｓｏは、パルス信号Ｓｐがハイレベルであるときにローレベルとなり、パルス信号Ｓｐがローレベルであるときにハイレベルとなる。

トリミング処理部１３４は、記憶部１５から読み出されたトリミングデータＤｔｒｉｍに応じてアナログ／デジタル変換部１３１ないしはデジタル信号プロセッサ１３２のトリミング処理（オフセット調整やゲイン調整など）を行う。

図１４は、入力信号Ｓｉと出力信号Ｓｏとの相関図である。センサ素子２０からの入力信号Ｓｉが所定範囲内（ＶｔｈＬ≦Ｓｉ≦ＶｔｈＨ）に収まっている場合、信号処理部１３は、入力信号Ｓｉに応じた出力信号Ｓｏを生成してＯＵＴピンＴ１６（延いてはこれに接続されるモジュール出力端子Ｔ１０２）に出力する。すなわち、入力信号Ｓｉが所定範囲内（ＶｔｈＬ≦Ｓｉ≦ＶｔｈＨ）に収まっている限り、異常検出部１３２ｂによってデジタル出力信号Ｓａの信号値が固定されることはない。ただし、出力信号Ｓｏには下限周波数ｆ０が設けられており、入力信号Ｓｉが所定値よりも低い範囲では、出力信号Ｓｏが下限周波数ｆ０に固定される。

なお、上記の下側閾値ＶｔｈＬは、入力信号Ｓｉの入力下限値ＳｉＬよりも低い値に設定されている。また、上記の上側閾値ＶｔｈＨは、入力信号Ｓｉの入力上限値ＳｉＨよりも高い値に設定されている。

ここで、半導体装置１０とセンサ素子２０の両方が正常であれば、出力信号Ｓｏは、入力信号Ｓｉに応じた周波数信号となるので、出力信号Ｓｏ（出力周波数ｆ）が下限周波数ｆ０（入力下限値ＳｉＬに対応する出力周波数ｆ、例えばｆ０＝５００Ｈｚ）を下回ることはない。一方、半導体装置１０及びセンサ素子２０のいずれかが故障すると、出力周波数ｆが下限周波数ｆ０を下回る状態となる。以下では、故障発生時の動作について、詳細に説明する。

入力信号Ｓｉが所定範囲内（ＶｔｈＬ≦Ｓｉ≦ＶｔｈＨ）に収まっていない場合、信号処理部１３は、出力周波数ｆを所定の異常検出値（ｆ２またはｆ３）に固定する。すなわち、入力信号Ｓｉが所定範囲内（ＶｔｈＬ≦Ｓｉ≦ＶｔｈＨ）に収まっていなければ、異常検出部１３２ｂによってデジタル出力信号Ｓａの信号値が固定される。

より具体的に説明すると、信号処理部１３は、入力信号Ｓｉが下側閾値ＶｔｈＬを下回っているときに出力周波数ｆを異常検出値ｆ２（例えばｆ２＝２００Ｈｚ）に固定し、入力信号Ｓｉが上側閾値ＶｔｈＨを上回っているときに出力周波数ｆを異常検出値ｆ３（例えばｆ３＝２２０Ｈｚ≠ｆ２）に固定する。

なお、異常検出値ｆ２及びｆ３は、いずれも、出力信号Ｓｏが異常であるか否かを検出するための異常検出値ｆ１（例えばｆ１＝２５０Ｈｚ）よりも低い値に設定されている。

以上の出力動作をまとめると次のようになる。

半導体装置１０及びセンサ素子２０の双方が正常状態である場合には、入力信号Ｓｉが所定範囲内（ＶｔｈＬ≦Ｓｉ≦ＶｔｈＨ）に収まるので、出力周波数ｆが入力信号Ｓｉに応じた値（ｆ≧ｆ０）となる。従って、ｆ≧ｆ０であるときには、半導体装置１０及びセンサ素子２０の双方が正常状態であると判定することができる。

半導体装置１０が正常状態であって、センサ素子２０が異常状態（低出力状態）である場合には、入力信号Ｓｉが下側閾値ＶｔｈＬを下回るので、出力周波数ｆが異常検出値ｆ２に固定される。従って、ｆ＝ｆ２であるときには、半導体装置１０が正常状態であってセンサ素子２０が異常状態（低出力状態）であると判定することができる。

半導体装置１０が正常状態であって、センサ素子２０が異常状態（高出力状態）である場合には、入力信号Ｓｉが上側閾値ＶｔｈＨを上回るので、出力周波数ｆが異常検出値ｆ３に固定される。従って、ｆ＝ｆ３であるときには、半導体装置１０が正常状態であってセンサ素子２０が異常状態（高出力状態）であると判定することができる。

半導体装置１０が異常状態である場合には、出力信号Ｓｏの生成動作自体が正しく行われなくなるので、出力周波数ｆが異常検出値ｆ１を下回る（基本的には０Ｈｚとなる）。また、当然のことながら、上記で説明した出力周波数ｆの固定機能も働かないので、出力周波数ｆが異常検出値ｆ２またはｆ３に固定されることもない。従って、ｆ＜ｆ１であって、かつ、ｆ≠ｆ２及びｆ≠ｆ３であるときには、少なくとも半導体装置１０が異常状態である（センサ素子２０については不問）と判定することができる。

上記したように、本構成例の信号処理部１３によれば、故障モードに応じた出力信号Ｓｏを生成することができる。従って、センサ素子２０の出力状態を直接検査することができなくても、センサモジュール１００の出力信号Ｓｏをモニタするだけで、センサモジュール１００の故障原因を切り分けることができるので、故障時の解析時間を短縮することが可能となる。

図１５は、信号処理部１３の第２構成例を示すブロック図である。本構成例の信号処理部１３は、先の第１構成例（図１３）をアナログ回路で実現するものであり、アナログ増幅部１３５と、異常検出部１３６と、電圧制御発振部１３７と、を含む。

アナログ増幅部１３５は、アナログ入力信号Ｓｉをアナログ増幅してアナログ電圧信号Ｖａを生成する。

異常検出部１３６は、アナログ入力信号Ｓｉと上側閾値ＶｔｈＨ及び下側閾値ＶｔｈＬとの比較結果に応じてアナログ電圧信号Ｖａの電圧値を固定する。異常検出部１３６の動作については、アナログ処理であるかデジタル処理であるかの違いを除いて、第１構成例における異常検出部１３２ｂの動作（図１４）と基本的に同一である。

電圧制御発振部１３７は、アナログ電圧信号Ｖａの電圧値に応じた発振周波数のパルス信号（周波数信号）Ｓｐを生成する。

本構成例の信号処理部１３によれば、先の第１構成例と同じく、故障モードに応じた出力信号Ｓｏを生成することができる。従って、センサ素子２０の出力状態を直接検査することができなくても、センサモジュール１００の出力信号Ｓｏをモニタするだけでセンサモジュール１００の故障原因を切り分けることができるので、故障時の解析時間を短縮することが可能となる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば、センサモジュール内にパッケージングされる信号処理用ＬＳＩに利用することが可能である。

１０ 半導体装置（信号処理用ＬＳＩ）
１１ 電源部（ＤＣ／ＤＣコンバータ）
１２ 駆動部
１３ 信号処理部（センス回路）
１３１ アナログ／デジタル変換部
１３２ デジタル信号プロセッサ
１３２ａ デジタル処理部
１３２ｂ 異常検出部
１３２ｃ パルス生成部
１３３ オープンドレイン出力部（ＮＭＯＳＦＥＴ）
１３４ トリミング処理部
１３５ アナログ増幅部
１３６ 異常検出部
１３７ 電圧制御発振部
１４ インタフェイス部
１５ 記憶部
１６ レベルシフタ部
１７ セレクタ部
１８ 検出部
２０ センサ素子（信号源）
３０ サーミスタ素子
１００ センサモジュール
２００ マイコン
３００ 試験装置
３１０ クロック生成部
３２０ ローレベル固定部
３３０ 通信部
３４０ 高周波印加部
３５０ 高電圧印加部
Ｔ１１〜Ｔ１９ 外部端子
Ｔ１０１ モジュール電源端子
Ｔ１０２、Ｔ１０３ モジュール出力端子
Ｔ１０４ モジュール接地端子
Ｒ１、Ｒ２ プルアップ抵抗

Claims (10)

1. モジュール内にパッケージングされる半導体装置であって、
   前記モジュールは、モジュール電源端子と少なくとも一つのモジュール出力端子とを有しているが、データ通信専用端子は有しておらず、
   前記半導体装置は、装置外部とのデータ通信を行うインタフェイス部と、前記モジュール出力端子の一つが非通常状態であるか否かを検出する検出部と、を有しており、
   前記インタフェイス部は、前記モジュール出力端子の一つが非通常状態であるときに、前記モジュール出力端子ないしは前記モジュール電源端子を流用して前記モジュール外部とのデータ通信を行うデータ通信モードに移行することを特徴とする半導体装置。
2. 前記半導体装置は、前記モジュール電源端子に印加される電源電圧からこれに重畳されたクロック信号を抽出して前記インタフェイス部に与えるレベルシフタ部をさらに有し、
   前記インタフェイス部は、前記クロック信号に同期してデータ通信を行う、
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記半導体装置は、前記電源電圧から内部電源電圧を生成して装置各部に供給する電源部をさらに有することを特徴とする請求項２に記載の半導体装置。
4. 前記検出部の監視対象とされるモジュール出力端子は、通常時に所定周波数範囲内の周波数信号を出力するものであり、
   前記検出部は、前記モジュール出力端子の論理レベルが所定期間に亘って固定されたときに当該モジュール出力端子が非通常状態であることを検出する、
   ことを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体装置。
5. 前記検出部の監視対象とされるモジュール出力端子は、通常時に所定周波数範囲内のアナログ信号を出力するものであり、
   前記検出部は、前記モジュール出力端子に前記所定周波数範囲外の高周波信号が印加されたときに当該モジュール出力端子が非通常状態であることを検出する、
   ことを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体装置。
6. 前記検出部の監視対象とされるモジュール出力端子は、通常時に所定電圧値を上回らない電圧信号を出力するものであり、
   前記検出部は、前記モジュール出力端子に前記所定電圧値を上回る高電圧が印加されたときに当該モジュール出力端子が非通常状態であることを検出する、
   ことを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体装置。
7. 前記半導体装置は、データを不揮発的に格納する記憶部をさらに有し、
   前記インタフェイス部は、前記モジュール外部と前記記憶部との間で前記データの読み書きを行う、
   ことを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体装置。
8. 前記半導体装置は、入力信号に応じた出力信号を生成して前記モジュール出力端子に出力する信号処理部をさらに有することを特徴とする請求項１〜請求項７のいずれか一項に記載の半導体装置。
9. 入力信号を生成する信号源と、前記入力信号に応じた出力信号を生成する請求項８に記載の半導体装置とをパッケージングして成ることを特徴とするモジュール。
10. 前記信号源は、センサ素子であることを特徴とする請求項９に記載のモジュール。

Images