JP2015200690A - マイクロレンズ基板、及び電気光学装置 - Google Patents
マイクロレンズ基板、及び電気光学装置 Download PDFInfo
- Publication number
- JP2015200690A JP2015200690A JP2014077580A JP2014077580A JP2015200690A JP 2015200690 A JP2015200690 A JP 2015200690A JP 2014077580 A JP2014077580 A JP 2014077580A JP 2014077580 A JP2014077580 A JP 2014077580A JP 2015200690 A JP2015200690 A JP 2015200690A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- microlens
- liquid crystal
- light
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】集光効率を高めることが可能なマイクロレンズ基板、及び電気光学装置を提供する。【解決手段】マイクロレンズの曲面に沿って形成された第1透光性層51aと、第1透光性層51aを覆い、第1透光性層51aとは異なる屈折率を有する第2透光性層51bと、を備える。【選択図】図7
Description
本発明は、マイクロレンズ基板、及び電気光学装置に関する。
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられる。
このような液晶装置は、例えば、特許文献1に記載のように、光の利用効率を高めるため、液晶装置の各画素に対応する位置に微小なマイクロレンズを設けたマイクロレンズ基板を有する。
マイクロレンズ基板の製造方法は、例えば、基材上にレジスト材料(樹脂材料)を塗布し、樹脂材料をパターニングした後、高温ベークによるリフローを行うことにより凸状の曲面を有したレジストパターンを形成する。その後、このレジストパターンをマスクとして基板及びレジストパターンをエッチングすることにより、マイクロレンズの形状を基材に転写したマイクロレンズ基板を形成することができる。
しかしながら、マイクロレンズの製造過程で、隣り合うマイクロレンズ間にマイクロレンズとして機能しない隙間が生じる場合がある。これにより、マイクロレンズによる集光効率が低下するという課題がある。
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例に係るマイクロレンズ基板は、レンズの曲面に沿って形成された第1透光性層と、前記第1透光性層を覆い、前記第1透光性層とは異なる屈折率を有する第2透光性層と、を備えたことを特徴とする。
本適用例によれば、第1透光性層を覆うように屈折率の異なる第2透光性層を配置してレンズの曲面を構成するので、第1透光性層では未完成のレンズの形状を、第2透光性層で補うことが可能となる。よって、正規のレンズの曲面に近いマイクロレンズを提供することができる。更に、第1透光性層と第2透光性層との屈折率を異ならせるので、マイクロレンズによる集光効率を高めることができる。
[適用例2]上記適用例に係るマイクロレンズ基板において、前記第1透光性層の上に配置された前記第2透光性層を含むマイクロレンズは、凸型のマイクロレンズであることが好ましい。
本適用例によれば、第1透光性層を覆うように第2透光性層を配置するので、隣り合う凸型のマイクロレンズの間の隙間をなくし、正規のレンズの曲面に近いマイクロレンズを提供することができる。
[適用例3]上記適用例に係るマイクロレンズ基板において、前記第1透光性層の屈折率は、前記第2透光性層の屈折率より大きいことが好ましい。
本適用例によれば、第1透光性層を覆う第2透光性層の屈折率の方が小さいので、凸型のマイクロレンズにおいて、光を集光させることができる。
[適用例4]上記適用例に係るマイクロレンズ基板において、前記第1透光性層及び前記第2透光性層を含む前記凸型のマイクロレンズと、凹型のマイクロレンズとが対向するように配置されていることが好ましい。
本適用例によれば、凸型のマイクロレンズと凹型のマイクロレンズとが一対になるように配置されたダブルマイクロレンズ構造になっているので、より光を集光させやすくすることができる。
[適用例5]本適用例に係る電気光学装置は、上記に記載のマイクロレンズ基板を備えることを特徴とする。
本適用例によれば、上記マイクロレンズ基板を備えるので、集光効率を高めることが可能な電気光学装置を提供することができる。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
本実施形態では、電気光学装置の一例として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
<電気光学装置としての液晶装置、及びマイクロレンズ基板の構成>
図1は、液晶装置の構成を示す概略斜視図である。図2は、液晶装置のうちマイクロレンズ基板の構成を示す概略斜視図である。以下、液晶装置、及びマイクロレンズ基板の構成を、図1及び図2を参照しながら説明する。
図1は、液晶装置の構成を示す概略斜視図である。図2は、液晶装置のうちマイクロレンズ基板の構成を示す概略斜視図である。以下、液晶装置、及びマイクロレンズ基板の構成を、図1及び図2を参照しながら説明する。
図1に示すように、本実施形態の液晶装置1は、液晶パネル100と、マイクロレンズ基板50と、を備えている。液晶パネル100は、素子基板10と、素子基板10の光入射側に配置された、マイクロレンズ基板50の一部を含む対向基板20を備えている。
図2に示すように、マイクロレンズ基板50は、光の入射側に配置される入射側レンズ層41と、光の出射側に配置される出射側レンズ層42と、入射側レンズ層41と出射側レンズ層42との間に配置されたパス層43と、入射側レンズ層41とパス層43との間に配置された第1マイクロレンズ44と、パス層43と出射側レンズ層42との間に配置された第2マイクロレンズ51と、を備えている。
第2マイクロレンズ51は、第1透光性層51aと、第1透光性層51aと出射側レンズ層42との間に配置された第2透光性層51bと、によって構成されている。
<液晶装置を構成する液晶パネルの構成>
図3は、液晶パネルの構成を示す模式平面図である。図4は、図3に示す液晶パネルのH−H’線に沿う模式断面図である。図5は、液晶パネルの電気的な構成を示す等価回路図である。以下、液晶パネルの構成を、図3〜図5を参照しながら説明する。
図3は、液晶パネルの構成を示す模式平面図である。図4は、図3に示す液晶パネルのH−H’線に沿う模式断面図である。図5は、液晶パネルの電気的な構成を示す等価回路図である。以下、液晶パネルの構成を、図3〜図5を参照しながら説明する。
図3及び図4に示すように、本実施形態の液晶パネル100は、対向するように配置された素子基板10および対向基板20と、これら一対の基板10,20によって挟持された液晶層15とを有する。素子基板10を構成する基板としての第1基材10aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
素子基板10は対向基板20よりも大きく、両基板10,20は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。平面視で環状に設けられたシール材14の内側で、素子基板10は対向基板20の間に正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
シール材14の内縁より内側には、複数の画素Pが配列した表示領域Eが設けられている。表示領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図3及び図4では図示を省略したが、表示領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光層(ブラックマトリックス:BM)が対向基板20に設けられている。
素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と表示領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と表示領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20における環状に配置されたシール材14と表示領域Eとの間には、遮光部材としての遮光層18(見切り部)が設けられている。遮光層18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光層18の内側が複数の画素Pを有する表示領域Eとなっている。なお、図3では図示を省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光層が設けられている。
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子35に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
図4に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)と、信号配線と、これらを覆う配向膜28とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板10は、少なくとも画素電極27、TFT30、配向膜28を含むものである。
対向基板20の液晶層15側の表面には、遮光層18と、これを覆うように成膜された絶縁層33と、絶縁層33を覆うように設けられた対向電極31と、対向電極31を覆う配向膜32とが設けられている。本発明における対向基板20は、少なくとも絶縁層33、対向電極31、配向膜32を含むものである。
遮光層18は、図3に示すように、表示領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている(図示簡略)。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。
絶縁層33は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光層18を覆うように設けられている。このような絶縁層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
対向電極31は、例えばITOなどの透明導電膜からなり、絶縁層33を覆うと共に、図3に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。
画素電極27を覆う配向膜28、および対向電極31を覆う配向膜32は、液晶装置1の光学設計に基づいて選定される。例えば、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
このような液晶装置1は透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
図5に示すように、液晶パネル100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、共通電位配線としての容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されている。
データ線6aは、データ線駆動回路22(図3参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図3参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングで供給する。
液晶パネル100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。
<液晶パネルを構成する画素の構成>
図6は、液晶パネルのうち主に画素の構造を示す模式断面図である。以下、液晶パネルのうち画素の構造を、図6を参照しながら説明する。なお、図6は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図6は、液晶パネルのうち主に画素の構造を示す模式断面図である。以下、液晶パネルのうち画素の構造を、図6を参照しながら説明する。なお、図6は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図6に示すように、液晶パネル100は、素子基板10と、これに対向配置される対向基板20とを備えている。素子基板10を構成する第1基材10aは、上記したように、例えば、石英基板等によって構成されている。
図6に示すように、第1基材10a上には、例えば、Al(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)等の材料を含む下側遮光層3cが形成されている。下側遮光層3cは、平面的に格子状にパターニングされており、各画素Pの開口領域を規定している。なお、下側遮光層3cは、導電性を有し、走査線3aの一部として機能するようにしてもよい。第1基材10a及び下側遮光層3c上には、酸化シリコン等からなる下地絶縁層11aが形成されている。
下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン(高純度の多結晶シリコン)等からなる半導体層30aと、半導体層30a上に形成されたゲート絶縁層11gと、ゲート絶縁層11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。走査線3aは、ゲート電極30gとしても機能する。
半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTとして形成されている。
ゲート電極30g及びゲート絶縁層11g上には、酸化シリコン等からなる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、容量素子16が設けられている。具体的には、TFT30の画素電極側ソースドレイン領域30d及び画素電極27に電気的に接続された画素電位側容量電極としての第1容量電極16aと、固定電位側容量電極としての容量線3b(第2容量電極16b)の一部とが、誘電体膜16cを介して対向配置されることにより、容量素子16が形成されている。
誘電体膜16cは、例えば、シリコン窒化膜である。第2容量電極16b(容量線3b)は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。
第1容量電極16aは、例えば、導電性のポリシリコン膜からなり容量素子16の画素電位側容量電極として機能する。ただし、第1容量電極16aは、容量線3bと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第1容量電極16aは、画素電位側容量電極としての機能のほか、コンタクトホールCNT1,CNT3,CNT4を介して、画素電極27とTFT30の画素電極側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。
容量素子16上には、第2層間絶縁層11cを介してデータ線6aが形成されている。データ線6aは、ゲート絶縁層11g、第1層間絶縁層11b、誘電体膜16c、及び第2層間絶縁層11cに開孔されたコンタクトホールCNT2を介して、半導体層30aのデータ線側ソースドレイン領域30s(ソース領域)に電気的に接続されている。
データ線6aの上層には、第3層間絶縁層11dを介して画素電極27が形成されている。第3層間絶縁層11dは、例えば、シリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生じる表面の凸部を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)やスピンコート処理などが挙げられる。第3層間絶縁層11dには、コンタクトホールCNT4が形成されている。
画素電極27は、コンタクトホールCNT4,CNT3を介して第1容量電極16aに接続されることにより、半導体層30aの画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお、画素電極27は、例えば、ITO膜等の透明導電性膜から形成されている。
画素電極27及び隣り合う画素電極27間の第3層間絶縁層11d上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜28が設けられている。配向膜28上には、シール材14(図3及び図4参照)により囲まれた空間に液晶等が封入された液晶層15が設けられている。
一方、第2基材(出射側レンズ層42)上(液晶層15側)には、例えば、PSG膜(リンをドーピングした酸化シリコン)などからなる絶縁層33が設けられている。絶縁層33上には、その全面に渡って対向電極31が設けられている。対向電極31上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜32が設けられている。対向電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。
液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態で配向膜28,32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20を貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、素子基板10と対向基板20の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
<電気光学装置としての液晶装置の構成>
図7は、マイクロレンズ基板を備える液晶装置の構造を示す模式断面図である。以下、マイクロレンズ基板を備える液晶装置の構造を、図7を参照しながら説明する。なお、図7に示す液晶装置は、図4などに示した液晶パネルの詳細な部材を適宜省略して図示している。
図7は、マイクロレンズ基板を備える液晶装置の構造を示す模式断面図である。以下、マイクロレンズ基板を備える液晶装置の構造を、図7を参照しながら説明する。なお、図7に示す液晶装置は、図4などに示した液晶パネルの詳細な部材を適宜省略して図示している。
図7に示すように、液晶装置1は、液晶パネル100とマイクロレンズ基板50とを備えている。本実施形態では、液晶パネル100のうち対向基板20の一部は、マイクロレンズ基板50の出射側レンズ層42の一部と重複して構成されている。
入射側レンズ層41には、パス層43との界面に凹状の第1マイクロレンズ44が形成されている。複数の第1マイクロレンズ44は、入射側レンズ層41においてマトリックス状に配置されている。入射側レンズ層41は、例えば、石英で構成されている。石英の屈折率(n)は、例えば、1.46である。
入射側レンズ層41の凹部44aには、透光性層が形成されており、酸窒化シリコン(SiON)が充填されている。酸窒化シリコン(SiON)の屈折率(n1)は、1.55〜1.70程度である。
入射側レンズ層41及び第1マイクロレンズ44上(液晶層15側)には、パス層43が配置されている。パス層43は、入射側レンズ層41と出射側レンズ層42との距離を調整するために配置されている。パス層43の材質は、酸化シリコン(SiO2)である。酸化シリコンの屈折率(n2)は、1.46〜1.52程度である。
パス層43の上(液晶層15側)には、第2マイクロレンズ51を構成する第1透光性層51aが配置されている。隣り合う第1透光性層51a間には、レンズ形状とならない隙間が存在する場合がある。隙間が存在すると、光の利用効率が低下する。第1透光性層51aの材質は、酸窒化シリコン(SiON)である。酸窒化シリコンの屈折率(n3)は、1.55〜1.70程度である。
第1透光性層51a及びパス層43を覆うように、第2マイクロレンズ51を構成する第2透光性層51bが配置されている。第2透光性層51bは、レンズ形状とならない未完成な第1透光性層51a間の形状を、正規のレンズ形状に形成するために、第1透光性層51aを覆うように配置されている。第2透光性層51bの材質は、酸窒化シリコン(SiON)である。酸窒化シリコン(n4)の屈折率は、1.55〜1.70程度である。
第2透光性層51b上(液晶層15側)には、対向基板20の一部としても構成される出射側レンズ層42が配置されている。出射側レンズ層42の材質は、酸化シリコン(SiO2)である。酸化シリコンの屈折率(n5)は、1.46〜1.52程度である。なお、第1透光性層51aの屈折率n3と第2透光性層51bの屈折率n4との関係は、多少添加する成分等を調整して、n4<n3となることが好ましい。
なお、屈折率n、n1、n2、n3、n4、n5の関係は、以下の通りである。
n5<n4<n3
n1≠n3
n1>n2
n5<n4<n3
n1≠n3
n1>n2
マイクロレンズ基板50の光出射側には、上記した液晶パネル100が配置される。光は、マイクロレンズ基板50を通過して、液晶パネル100の対向基板20側から入射し、素子基板10側から出射する。
マイクロレンズ基板50は、その使用時には、2つのマイクロレンズ(第1マイクロレンズ44及び第2マイクロレンズ51を含むダブルマイクロレンズ)が、例えば、素子基板10の各画素Pに対応するように配置される。従って、マイクロレンズに入射する入射光は、マイクロレンズの屈折作用により、素子基板10における各画素Pに向けて集光される。
<液晶装置(マイクロレンズ基板)の製造方法>
図8は、液晶装置の製造方法を工程順に示すフローチャートである。図9〜図11は、液晶装置のうちマイクロレンズ基板の製造方法を工程順に示す模式断面図である。以下、液晶装置の製造方法を、図8〜図11を参照しながら説明する。
図8は、液晶装置の製造方法を工程順に示すフローチャートである。図9〜図11は、液晶装置のうちマイクロレンズ基板の製造方法を工程順に示す模式断面図である。以下、液晶装置の製造方法を、図8〜図11を参照しながら説明する。
最初に、素子基板10側の製造方法を説明する。まず、ステップS11では、石英基板などからなる第1基材10a上にTFT30などを形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて形成する。以降、これらが形成された層を回路層(図示せず)と称して簡略化して説明する。
ステップS12では、画素電極27を形成する。具体的には、TFT30などを含む回路層(図示せず)の上に、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、ITOなどからなる画素電極27を形成する。
ステップS13では、画素電極27を覆うように配向膜28を形成する。配向膜28の製造方法としては、例えば、酸化シリコン(SiO2)などの無機材料を斜方蒸着する斜方蒸着法が用いられる。
次に、対向基板20側の製造方法を説明する。まず、ステップS21では、マイクロレンズ基板50を形成する。具体的には、図9〜図11を参照しながら説明する。
図9(a)に示す工程では、第2基材20a上(液晶層15側)に酸化膜53(高温酸化膜、HTO:High Temperature Oxide(例えば、700℃〜1100℃程度のアニール処理を施した酸化膜))を形成し、酸化膜53上にポリシリコン膜54を形成する。酸化膜53は、例えば、第2基材20aよりエッチングレートが早い、CVD(Chemical Vapor Deposition)法によって形成された酸化シリコンが用いられる。ポリシリコン膜54は、後にマスクとして用いられる。
図9(b)に示す工程では、ポリシリコン膜54に開口孔54aを形成する。具体的には、図示しないレジストパターンをマスクとして、画素Pに対応する位置のポリシリコン膜54をエッチングして、複数の開口孔54aを形成する。開口孔54aの大きさは、後のエッチング工程で凹部44aを広げることから、画素Pの開口領域より小さく形成する。これにより、開口孔54aを有するマスク54bが完成する。
ポリシリコン膜からなるマスク54bはエッチングされない条件を用いる。エッチング液は、例えば、フッ酸である。
図9(c)に示す工程では、マスク54bの開口孔54aを介して、酸化膜53及び第2基材20aに第1のエッチング処理を施し、酸化膜53を開孔し、第2基材20aに凹部44aを形成する。エッチング処理は、ドライエッチング処理(異方性エッチング)である。酸化膜53の役割として、エッチングレートを調整することにより、第2基材20aに形成される凹部44aの横幅や深さを変えることができる。
次に、マスク54bを介して、酸化膜53及び第2基材20aに第2のエッチング処理を施す。第2のエッチング処理は、ウエットエッチング処理(等方性エッチング)である。これにより、酸化膜53の開口孔が広がると共に、第2基材20aの凹部44aが等方的に広がる。その結果、第2基材20aにレンズ形状の凹部44aが形成される。
図9(d)に示す工程では、ポリシリコン膜54からなるマスク54b及び酸化膜53を除去する。
図10(e)に示す工程では、凹部44aに透光性層の一例であるレンズ層44bを充填する。レンズ層44bは、酸窒化シリコン(SiON)である。レンズ層44bの製造方法としては、CVD法及びCMP(Chemical Mechanical Polishing)研磨などを用いて形成する。これにより、第1マイクロレンズ44が完成する。
図10(f)に示す工程では、第2基材20a及び第1マイクロレンズ44を覆うようにパス層43を形成する。パス層43は、第1マイクロレンズ44と第2マイクロレンズ51との距離を確保するために用いられる。言い換えれば、光の集光が可能な距離に調整する。パス層43は、酸化シリコン(SiO2)である。パス層43の製造方法としては、CVD法などが挙げられる。
図10(g)に示す工程では、パス層43の上に、凸型の第2マイクロレンズ51を形成するべく前駆体層51cを成膜する。その後、前駆体層51c上にレジスト膜51eを成膜する。前駆体層51cの材質は、酸窒化シリコン(SiON)である。レジスト膜51eは、例えば、熱変形性のレジストである。
図10(h)に示す工程では、第2マイクロレンズ51を形成するためのレジストパターン51e1を形成する。レジストパターン51e1を形成する方法は、フォトリソグラフィ技術を用いる。これにより、第1マイクロレンズ44の平面的な位置に対応して、方形状のレジストパターン51e1が形成される。
図11(i)に示す工程では、方形状のレジストパターン51e1から曲面形状のレジストパターン51e2に形成する。具体的には、レジストパターン51e1が熱変形性のレジストから構成されているので、加熱(ベーク)することにより溶融し、表面張力によって略半球状のレジストパターン51e2にリフローすることができる。加熱温度は、例えば、100℃〜250℃程度である。
図11(j)に示す工程では、曲面形状のレジストパターン51e2をマスクとして、酸窒化シリコンにドライエッチング又はウエットエッチング処理を施して、第1透光性層51aを形成する。具体的には、図11(i)に示すように、前駆体層51c(SiON)にエッチング処理を施すと、前駆体層51cが食刻され、その厚みが減少する。このとき、一緒にレジストパターン51e2も食刻される。
このとき、前駆体層51cとレジストパターン51e2とのエッチングレートが同じになるようにする。これにより、レジストパターン51e2の形状を、前駆体層51cに転写することが可能となり、第1透光性層51a(マイクロレンズ)を形成することができる。この際、隣り合うマイクロレンズ(第1透光性層51a)間に隙間が生じる場合がある。これにより、光の利用効率が低下する恐れがある。
図11(k)に示す工程では、第2マイクロレンズ51の形状が所望の形状になるように形成する。具体的には、第1透光性層51a及びパス層43を覆うように第2透光性層51bを成膜する。第2透光性層51bの材質は、酸窒化シリコン(SiON)である。なお、第1透光性層51aの屈折率n3と第2透光性層51bの屈折率n4との屈折率は異なる。本実施形態の場合、n4<n3であることが好ましい。
第2透光性層51bの製造方法としては、例えば、CVD法を用いることができる。このように、第1透光性層51aを覆うように第2透光性層51bを形成して所望のレンズ形状にすることにより、隣り合う第2マイクロレンズ51間に隙間がなくなる。これにより、光の利用効率を高めることができる。
図11(l)に示す工程では、第2マイクロレンズ51を覆うように出射側レンズ層42を成膜して、マイクロレンズ基板50を完成させる。出射側レンズ層42の材質は、酸化シリコン(SiO2)である。
ステップS22では、マイクロレンズ基板50の上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、対向電極31を形成する。具体的には、ITOなどの透明導電性膜をスパッタし、これをエッチングすることによって形成することができる。
ステップS23では、対向電極31上に配向膜32を形成する。配向膜32の製造方法は、配向膜28と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板20側が完成する。次に、素子基板10と対向基板20とを貼り合わせる方法を説明する。
ステップS31では、素子基板10上にシール材14を塗布する。具体的には、素子基板10と、例えばディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させて、素子基板10における表示領域Eの周縁部に(表示領域Eを囲むように)シール材14を塗布する。
シール材14としては、例えば、紫外線硬化型エポキシ樹脂が挙げられる。なお、紫外線などの光硬化型樹脂に限定されず、熱硬化型樹脂などを用いるようにしてもよい。また、シール材14には、例えば、素子基板10と対向基板20との間隔(ギャップ或いはセルギャップ)を所定値とするためのスペーサー等のギャップ材が含まれている。
ステップS32では、シール材14で囲まれた中に液晶を滴下する。詳しくは、シール材14で囲まれた領域に液晶を滴下する(ODF(One Drop Fill)方式)。滴下する方法としては、例えば、インクジェットヘッドなどを用いることができる。また、液晶は、シール材14によって囲まれた領域(表示領域E)の中央部に滴下することが望ましい。
ステップS33では、素子基板10と対向基板20とを貼り合わせる。具体的には、素子基板10に塗布されたシール材14を介して素子基板10と対向基板20とを貼り合わせる。より具体的には、互いの基板10,20の平面的な縦方向や横方向の位置精度を確保しながら行う。以上により、液晶装置1が完成する。
<電子機器の構成>
次に、上記液晶装置を備えた投射型表示装置について、図12を参照しながら説明する。図12は、投射型表示装置の構成を示す概略図である。
次に、上記液晶装置を備えた投射型表示装置について、図12を参照しながら説明する。図12は、投射型表示装置の構成を示す概略図である。
図12に示すように、本実施形態の投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置1が適用されたものである。液晶装置1は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投射型表示装置1000には、液晶ライトバルブ1210,1220,1230を用いているので、高い信頼性を得ることができる。
なお、液晶装置1が搭載される電子機器としては、投射型表示装置1000の他、CCD(Charge Coupled Device)などの受光素子、ヘッドアップディスプレイ(HUD)、ヘッドマウントディスプレイ(HMD)、スマートフォン、EVF(Electrical View Finder)、モバイルミニプロジェクター、電子ブック、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
以上詳述したように、本実施形態のマイクロレンズ基板50及び液晶装置1によれば、以下に示す効果が得られる。
(1)本実施形態のマイクロレンズ基板50によれば、第1透光性層51aを覆うように屈折率の異なる第2透光性層51bを配置してマイクロレンズの曲面を構成するので、第1透光性層51aでは未完成なマイクロレンズの形状を、第2透光性層51bで補うことが可能となる。言い換えれば、隣り合う第2マイクロレンズ51間の隙間をなくすことができる。よって、正規のマイクロレンズの曲面に近い第2マイクロレンズ51を提供することができる。更に、第1透光性層51aと第2透光性層51bとの屈折率を異ならせるので、第2マイクロレンズ51による集光効率を高めることができる。加えて、狭画素ピッチになった場合、レンズ形状を作りこむことが可能となるので、高精細化を実現することができる。
(2)本実施形態のマイクロレンズ基板50によれば、第1透光性層51aを覆う第2透光性層51bの屈折率の方が小さいので、凸型の第2マイクロレンズ51において、光を集光させることができる。また、凸型の第2マイクロレンズ51と凹型の第1マイクロレンズ44とが一対になるように対向配置されたダブルマイクロレンズ構造になっているので、更なる光利用効率を高めることができる。
(3)本実施形態の液晶装置1によれば、上記マイクロレンズ基板50を備えるので、集光効率を高めることが可能な液晶装置1を提供することができる。
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
(変形例1)
上記したように、マイクロレンズ基板は、対向配置された2つのマイクロレンズ(第1マイクロレンズ44、第2マイクロレンズ51)を備えた形態に限定されず、第2マイクロレンズ51のみを備えた液晶装置であってもよい。図13は、変形例のマイクロレンズ基板150を備えた液晶装置101の構成を示す模式断面図である。
上記したように、マイクロレンズ基板は、対向配置された2つのマイクロレンズ(第1マイクロレンズ44、第2マイクロレンズ51)を備えた形態に限定されず、第2マイクロレンズ51のみを備えた液晶装置であってもよい。図13は、変形例のマイクロレンズ基板150を備えた液晶装置101の構成を示す模式断面図である。
変形例のマイクロレンズ基板150は、パス層43上(液晶層15側)に、第1透光性層51aと第2透光性層51bとを有する第2マイクロレンズ51が配置されている。
これによれば、第1マイクロレンズ44を有しないものの、第2マイクロレンズ51の形状が正規の形状に近づけて形成されているので、集光効率が高められる液晶装置101を提供することができる。
(変形例2)
上記したように、凸型の第2マイクロレンズ51を2層にして正規のマイクロレンズの形状に造り込むことに限定されず、例えば、凹型のマイクロレンズを2層にして正規のマイクロレンズの形状に造り込むようにしてもよい。
上記したように、凸型の第2マイクロレンズ51を2層にして正規のマイクロレンズの形状に造り込むことに限定されず、例えば、凹型のマイクロレンズを2層にして正規のマイクロレンズの形状に造り込むようにしてもよい。
3a…走査線、3b…容量線、3c…下側遮光層、CNT1〜CNT4…コンタクトホール、6a…データ線、10…素子基板、10a…第1基材、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶縁層、11d…第3層間絶縁層、11g…ゲート絶縁層、14…シール材、15…液晶層、16…容量素子、16a…第1容量電極、16b…第2容量電極、16c…誘電体膜、18…遮光層、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28,32…配向膜、29…配線、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…対向電極、33…絶縁層、35…外部接続用端子、41…入射側レンズ層、42…出射側レンズ層、43…パス層、44…第1マイクロレンズ、44a…凹部、44b…レンズ層、50…マイクロレンズ基板、51…第2マイクロレンズ、51a…第1透光性層、51b…第2透光性層、51c…前駆体層、51e…レジスト膜、51e1…レジストパターン、51e2…レジストパターン、53…酸化膜、54…ポリシリコン膜、54a…開口孔、54b…マスク、100…液晶パネル、101…液晶装置、150…マイクロレンズ基板、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。
Claims (5)
- 第1透光性層と、
前記第1透光性層のレンズ曲面に沿って形成され、前記第1透光性層とは異なる屈折率を有する第2透光性層と、
を備えたことを特徴とするマイクロレンズ基板。 - 請求項1に記載のマイクロレンズ基板であって、
前記第1透光性層の上に配置された前記第2透光性層を含むマイクロレンズは、凸型のマイクロレンズであることを特徴とするマイクロレンズ基板。 - 請求項1又は請求項2に記載のマイクロレンズ基板であって、
前記第1透光性層の屈折率は、前記第2透光性層の屈折率より大きいことを特徴とするマイクロレンズ基板。 - 請求項2又は請求項3に記載のマイクロレンズ基板であって、
前記第1透光性層及び前記第2透光性層を含む前記凸型のマイクロレンズと、凹型のマイクロレンズとが対向するように配置されていることを特徴とするマイクロレンズ基板。 - 請求項1乃至請求項4のいずれか一項に記載のマイクロレンズ基板を備えることを特徴とする電気光学装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014077580A JP2015200690A (ja) | 2014-04-04 | 2014-04-04 | マイクロレンズ基板、及び電気光学装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014077580A JP2015200690A (ja) | 2014-04-04 | 2014-04-04 | マイクロレンズ基板、及び電気光学装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015200690A true JP2015200690A (ja) | 2015-11-12 |
Family
ID=54552003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014077580A Pending JP2015200690A (ja) | 2014-04-04 | 2014-04-04 | マイクロレンズ基板、及び電気光学装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015200690A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018146878A (ja) * | 2017-03-08 | 2018-09-20 | カンタツ株式会社 | レンズ素子および撮像レンズユニット |
JP2021033110A (ja) * | 2019-08-27 | 2021-03-01 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置および電子機器 |
JP2021060516A (ja) * | 2019-10-08 | 2021-04-15 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置および電子機器 |
-
2014
- 2014-04-04 JP JP2014077580A patent/JP2015200690A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018146878A (ja) * | 2017-03-08 | 2018-09-20 | カンタツ株式会社 | レンズ素子および撮像レンズユニット |
CN108572424A (zh) * | 2017-03-08 | 2018-09-25 | 康达智株式会社 | 镜头元件及摄像镜头单元 |
US10545350B2 (en) | 2017-03-08 | 2020-01-28 | Kantatsu Co., Ltd. | Lens element and imaging lens unit |
JP2021033110A (ja) * | 2019-08-27 | 2021-03-01 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置および電子機器 |
JP2021060516A (ja) * | 2019-10-08 | 2021-04-15 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9331099B2 (en) | Substrate for electro-optical apparatus, electro-optical apparatus, and electronic equipment with improved light efficiency and contrast | |
JP2014212191A (ja) | 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器 | |
JP6251955B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
US20140036373A1 (en) | Lens substrate and electrooptic device including lens substrate | |
JP2016029431A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2015200690A (ja) | マイクロレンズ基板、及び電気光学装置 | |
JP2015049468A (ja) | マイクロレンズアレイ基板の製造方法、電気光学装置の製造方法 | |
JP2013182144A (ja) | 電気光学装置、及び電子機器 | |
JP2014228673A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP6136707B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器、及び電気光学装置用基板の製造方法 | |
JP2014142390A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2017219700A (ja) | 大型基板、液晶装置、大型基板の製造方法、液晶装置の製造方法、及び電子機器 | |
JP2015055816A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器 | |
JP6303283B2 (ja) | 半導体装置、電気光学装置、半導体装置の製造方法、及び電子機器 | |
JP6205836B2 (ja) | 液晶装置、及び電子機器 | |
JP7028281B2 (ja) | 電気光学装置、及び電子機器 | |
JP2017181709A (ja) | 大型基板、及び大型基板の製造方法 | |
JP2015040984A (ja) | マイクロレンズ基板の製造方法、マイクロレンズ基板、電気光学装置、及び電子機器 | |
JP2017040847A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP6277640B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び電子機器 | |
JP6236827B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2018050069A (ja) | 半導体装置、電気光学装置、及び電子機器 | |
JP2015040983A (ja) | マイクロレンズ基板の製造方法、マイクロレンズ基板、電気光学装置、及び電子機器 | |
JP2015138167A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP2015222343A (ja) | 電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160610 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |