JP2007335802A - 投影露光の位置精度検査方法及びこれに用いるマスク - Google Patents

投影露光の位置精度検査方法及びこれに用いるマスク Download PDF

Info

Publication number
JP2007335802A
JP2007335802A JP2006168740A JP2006168740A JP2007335802A JP 2007335802 A JP2007335802 A JP 2007335802A JP 2006168740 A JP2006168740 A JP 2006168740A JP 2006168740 A JP2006168740 A JP 2006168740A JP 2007335802 A JP2007335802 A JP 2007335802A
Authority
JP
Japan
Prior art keywords
reference mark
mark
pattern
transfer
transfer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006168740A
Other languages
English (en)
Inventor
Takashi Ono
隆志 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006168740A priority Critical patent/JP2007335802A/ja
Publication of JP2007335802A publication Critical patent/JP2007335802A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体ウェハに形成された転写パターンからステップ精度を検査する。
【解決手段】マスクパターン14は、集積回路を形成する領域となる4つの回路形成領域20と、回路形成領域20を取り囲む外周領域21と、回路形成領域20を区画する区画領域22を有する。外周領域21には、四角形の枠状の基準マーク23a〜23cと照合マーク24a〜24cが設けられている。マスクパターン14を投影し、半導体ウェハに複数の転写パターンを形成する際に、外周領域21が重なるように露光を行う。半導体ウェハをステップ移動させ、投影位置が正確に変更されていれば、二重に露光された外周領域21では互いに隣接する転写パターンの基準マークと照合マークの中心が合致する。
【選択図】図2

Description

本発明は、半導体ウェハにマスクパターンを投影露光して形成された複数の転写パターンの位置精度を検査する方法及びこれに用いるマスクに関するものである。
ステッパーとして知られる縮小投影露光装置は、半導体集積回路を構築するために酸化皮膜を形成する領域やエッチングを行う領域等がマスクパターンとして形成されたマスクが使用される。半導体ウェハの表面には感光性のレジスト膜が設けられ、マスクパターンを半導体ウェハに投影するとマスクパターンが転写される。ステッパーは、1枚の半導体ウェハから数十〜数百個分の半導体チップを製造できるだけの転写パターンを形成するために、半導体ウェハをステップ移動させながら複数回の投影露光を行う。
半導体集積回路を構築するためには、複数の工程でそれぞれ異なるマスクが使用され、前の工程の転写パターンと同じ位置に次の工程の転写パターンを重ね合わせるように形成する。半導体集積回路の集積度が高まるにつれて回路構造は微細化し、転写パターンを重ね合わせる際に要求される精度が高くなる。そこで、従来ではマスクパターンに検査マークを設け、前の工程の検査マークと次の工程の検査マークとの位置を比較することで、転写パターンの重なり合いの精度を検査し、ずれの発生を防止している(特許文献1及び2参照)。
特開平7−99148号公報 特開2003−224049号公報
しかしながら、上記従来技術のように、異なるマスクを用いる前後の工程で転写パターンの重なり合いを検査するだけでは、投影位置を切り替えるために半導体ウェハを移動する際のステップ精度が適切であるか否かを検査することができない問題がある。
本発明は、上記問題点を考慮してなされたものであり、複数の転写パターンを投影露光によって形成する際のステップ精度を容易に検査することができる投影露光の位置精度検査方法及びこれに用いるマスクを提供することを目的とする。
上記目的を達成するために、本発明は、マスクパターンを基板に投影し、1ショットごとにマスクパターンが投影される位置を変更することで前記基板の表面に設けられた感光体に複数の転写パターンを順次に露光形成した際に、前記基板に露光形成された転写パターンの位置精度を検査するための検査方法において、前記マスクパターンの外周領域には、基準マークと、前記基準マークに対応する照合マークとが互いに対称な位置に設けられ、前記外周領域が重なるように前記転写パターンを順次に形成し、所定の転写パターンの基準マークと該転写パターンに隣接した転写パターンの照合マークの互いの位置を比較して各転写パターンの位置を検査することを特徴とする。
前記基準マークと前記照合マークは、前記基板に転写された際にいずれか一方のマークが他方のマークを包含する形状の図形要素からなり、前記基準マークと前記照合マークの互いの中心が一致するか否かに応じて転写パターンの位置が正しいか否かを検査することを特徴とする。
転写パターンとして基板に投影露光されるマスクパターンが形成され、前記マスクパターンの外周領域に、基準マークと、前記基準マークに対応する照合マークとが互いに対称な位置に設けられ、前記外周領域が重なるように前記転写パターンを順次に形成した際に、所定の転写パターンの基準マークと該転写パターンに隣接した転写パターンの照合マークの互いの位置を比較して前記転写パターンの位置を検査するために用いることを特徴とする。
本発明によれば、マスクパターンの投影位置を変化させて複数の転写パターンを基板上に形成する際に、マスクパターンの外側の外周領域を重ねて転写パターンを形成し、互いに隣り合う転写パターンの基準マークと照合マークとの位置関係から転写パターンが正確な位置に形成されているか否か、すなわち適切なステップ精度が得られているか否かを精密に検査することができる。
図1において、縮小投影露光装置であるステッパー10は、光源11と、光源11の光から均一な照明光を得るための照明光学系12と、マスク13に形成されたマスクパターン14を半導体ウェハ15に投影する投影レンズ16と、半導体ウェハ15を支持するウェハステージ17とを備えている。マスク13は無色透明なガラス板等の透明基板からなり、マスクパターン14は光が遮断される領域と光を透過する領域とを有している。半導体ウェハ15の表面には感光性のレジスト膜が形成され、半導体ウェハ15に投影されたマスクパターン14の投影像がレジスト膜に転写パターンとして形成される。
ウェハステージ17は、半導体ウェハ15を互いに垂直なX方向とY方向に移動することができる可動ステージである。ステッパー10は、ウェハステージ17をマスク13の投影像の幅に応じてステップ移動させ、マスクパターン14を縮小投影し、半導体ウェハ15の全体に複数の転写パターンを敷き詰めるように配列して形成する。
図2において、マスクパターン14は、4チップ分の回路形成領域20が2行2列に配列され、1回の露光、すなわち1ショットで4チップ分の転写パターンを形成することができる。回路形成領域20の外側の領域は、1チップごとに半導体ウェハ15を切断するための領域であり、4つの回路形成領域20を取り囲む四角形状の外周領域21と、4つの回路形成領域20を区画する十字状の区画領域22とからなる。なお、外周領域21と区画領域22の実際の面積は回路形成領域20の面積に比べて十分に小さいが、図中ではマスクパターン14の構造を説明するために幅を広くして示している。
外周領域21には、複数の転写パターンが半導体ウェハ15に形成された際、各転写パターンが形成された位置が正しいか否かを検査するための検査マークとして、基準マーク23a〜23cと照合マーク24a〜24cとが設けられている。基準マーク23a〜23cと照合マーク24a〜24cは、4本のバーを四角形の枠状に配置したものである。照合マーク24a〜24cは短いバーを用いて基準マーク23a〜23cよりも小さい四角形状にしたものである。
マスクパターン14の左方中央部に設けられた基準マーク23aは、マスクパターン14の右方中央部に設けられた照合マーク24aと対になる。マスクパターン14の左上方のコーナー部に設けられた基準マーク23bは、マスクパターン14の右下方のコーナー部に設けられた照合マーク24bと対になる。また、マスクパターン14の上方中央部に設けられた基準マーク23cは、マスクパターン14の下方中央部に設けられた照合マーク24cと対になる。
図3において、ウェハステージ17が半導体ウェハ15をステップ移動させるごとにマスクパターン14が半導体ウェハ15に投影され、半導体ウェハ15に複数の転写パターン25が形成される。このとき、互いに隣接する転写パターン25は、マスクパターン14の周縁の外周領域21は重ねられて二重に露光され、回路形成領域20は重ならないように半導体ウェハ15が位置決めされる。ウェハステージ17が半導体ウェハ15のステップ移動を正確に行えば、二重露光された外周領域21において、特定の転写パターン25の基準マーク23a〜23cは、これと隣接する転写パターン25の照合マーク24a〜24cと合成され、合成された各マークの中心が互いに一致する。
基準マーク23aと照合マーク24aは、マスク13の中心を通るY方向と平行な直線を対称軸として互いに線対称な位置に設けられ、X方向に並んでいる転写パターン25の位置精度を検査することができる。基準マーク23bと照合マーク24bは、マスク13の中心を基準に点対称な位置に設けられ、マスク13の対角線方向に並んだ転写パターン25の位置精度を検査することができる。基準マーク23cと照合マーク24cは、マスク13の中心を通るX方向と平行な直線を対称軸として互いに線対称な位置に設けられ、Y方向に並んでいる転写パターン25の位置精度を検査することができる。
図4において、第2の形態の検査マークは、4本のバーによって四角形の枠状に形成された基準マーク30と、基準マーク30よりも1辺の長さが短い四角形の照合マーク31とによって成り立っている。基準マーク30と照合マーク31は、上記第1実施形態のマスク13と同様に、互いに対称な位置にそれぞれ複数個ずつ設けられる。照合マーク31は内部が塗りつぶされた四角形である。
基準マーク30と照合マーク31は、半導体ウェハ15に複数の転写パターンが正確な位置に形成された際、特定の転写パターン25の基準マーク30と、これに隣接する転写マークの照合マーク31の中心が一致し、適切なステップ精度が得られていることを確認することができる。
図5において、第3の形態の検査マークは、4本のバーからなる四角形の枠状の第1基準マーク35と、第1基準マーク35よりも小さい第2基準マーク36と、第1基準マーク35に対応する第1照合マーク37と、第2基準マーク36に対応する第2照合マーク38とからなる。第1基準マーク35と第2照合マーク38は同一の形状であり、第2基準マーク36と第1照合マーク37は同一の形状である。
半導体ウェハ15に複数の転写パターンが正確な位置にそれぞれ形成されていれば、第1基準マーク35の中心と第1照合マーク37の中心が一致し、第2基準マーク36の中心と第2照合マーク38の中心が一致する。これにより、転写パターンが形成された位置の正確さを検査することができる。
なお、本発明においては、検査マークとして枠状の四角形を用いることに限らず、その他の多角形や円形のマークを用いることもできる。検査マークとしては、基準マークと照合マークを重ねた時に一方のマークが他方のマークによって完全に塗りつぶされないようにする必要がある。ステップ精度を検査するための検査マークの他に、前後工程の転写パターンの重なり精度を検査する検査マークを設ける場合には、それぞれの検査マークを異なる位置に設ければよい。上記実施形態では、マスクパターン14に4つの回路形成領域20が設けられているが、1つ又は複数のいずれでもよい。また、本発明は、1つのマスクの最大露光領域を超える大きなサイズの半導体デバイスを製造する時、つまり、複数のマスクを用いて形成される転写パターンを接続して1つの転写パターンとする繋ぎ露光を行う場合に、複数の転写パターンの繋ぎ精度を検査するために用いることもできる。
ステッパーの斜視図である。 マスクの正面図である。 半導体ウェハに形成された複数の転写パターンを示す平面図である。 第2の実施形態としての検査マークを示す説明図である。 第3の実施形態としての検査マークを示す説明図である。
符号の説明
10 ステッパー
13 マスク
14 マスクパターン
15 半導体ウェハ
20 回路形成領域
21 外周領域
22 区画領域
23a,23b,23c 基準マーク
24a,24b,24c 照合マーク
30 基準マーク
31 照合マーク
35 第1基準マーク
36 第2基準マーク
37 第1照合マーク
38 第2照合マーク

Claims (3)

  1. マスクパターンを基板に投影し、1ショットごとにマスクパターンが投影される位置を変更することで前記基板の表面に設けられた感光体に複数の転写パターンを順次に露光形成した際に、前記基板に露光形成された転写パターンの位置精度を検査するための検査方法において、
    前記マスクパターンの外周領域には、基準マークと、前記基準マークに対応する照合マークとが互いに対称な位置に設けられ、
    前記外周領域が重なるように前記転写パターンを順次に形成し、所定の転写パターンの基準マークと該転写パターンに隣接した転写パターンの照合マークの互いの位置を比較して各転写パターンの位置を検査することを特徴とする検査方法。
  2. 前記基準マークと前記照合マークは、前記基板に転写された際にいずれか一方のマークが他方のマークを包含する形状の図形要素からなり、前記基準マークと前記照合マークの互いの中心が一致するか否かに応じて転写パターンの位置が正しいか否かを検査することを特徴とする請求項1記載の検査方法。
  3. 転写パターンとして基板に投影露光されるマスクパターンが形成され、
    前記マスクパターンの外周領域に、基準マークと、前記基準マークに対応する照合マークとが互いに対称な位置に設けられており、
    前記外周領域が重なるように前記転写パターンを順次に形成した際に、所定の転写パターンの基準マークと該転写パターンに隣接した転写パターンの照合マークの互いの位置を比較して前記転写パターンの位置が検査されることを特徴とするマスク。
JP2006168740A 2006-06-19 2006-06-19 投影露光の位置精度検査方法及びこれに用いるマスク Pending JP2007335802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006168740A JP2007335802A (ja) 2006-06-19 2006-06-19 投影露光の位置精度検査方法及びこれに用いるマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006168740A JP2007335802A (ja) 2006-06-19 2006-06-19 投影露光の位置精度検査方法及びこれに用いるマスク

Publications (1)

Publication Number Publication Date
JP2007335802A true JP2007335802A (ja) 2007-12-27

Family

ID=38934950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168740A Pending JP2007335802A (ja) 2006-06-19 2006-06-19 投影露光の位置精度検査方法及びこれに用いるマスク

Country Status (1)

Country Link
JP (1) JP2007335802A (ja)

Similar Documents

Publication Publication Date Title
US10895809B2 (en) Method for the alignment of photolithographic masks and corresponding process for manufacturing integrated circuits in a wafer of semiconductor material
KR20190013409A (ko) 다중-마스크 다중-노광 리소그래피 및 마스크들
US20120244459A1 (en) Method for evaluating overlay error and mask for the same
KR0168772B1 (ko) 포토마스크 및 그를 이용한 반도체 장치 제조 방법
JP5792431B2 (ja) 半導体装置の製造方法
JP2008263193A (ja) 露光方法、および電子デバイス製造方法
JP2006310446A (ja) 半導体装置の製造方法、および露光装置
JP2013033870A (ja) 半導体デバイスおよびその製造方法
TW200401997A (en) Distortion measurement method and exposure apparatus
US8986911B2 (en) Multiple-patterning photolithographic mask and method
US8778779B2 (en) Semiconductor device and a method for producing semiconductor device
US10573531B2 (en) Method of manufacturing semiconductor device
US8687170B2 (en) Asymmetric complementary dipole illuminator
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
JP4794408B2 (ja) フォトマスク及び半導体装置の製造方法
US6962762B2 (en) Exposure positioning in photolithography
JP2015206927A (ja) フォトマスク及び半導体装置の製造方法
JP2007335802A (ja) 投影露光の位置精度検査方法及びこれに用いるマスク
JP4634929B2 (ja) フォトマスク、ショット重ね合わせ精度測定方法、及び半導体装置の製造方法
JP2002062635A (ja) レチクル及び半導体装置の製造方法
JPH06342745A (ja) アライメント精度測定用マーク
JP2015184526A (ja) フォトマスク及び半導体装置の製造方法
JP2010026398A (ja) マスク基板、マスクブランクス、露光方法、及びデバイス製造方法
KR101090468B1 (ko) 컨택홀 형성을 위한 포토마스크 및 이를 이용한 컨택홀 형성방법
JP2008089941A (ja) マスク、露光方法及び表示素子の製造方法