JP2015173227A - 半導体スイッチ及び半導体基板 - Google Patents
半導体スイッチ及び半導体基板 Download PDFInfo
- Publication number
- JP2015173227A JP2015173227A JP2014049264A JP2014049264A JP2015173227A JP 2015173227 A JP2015173227 A JP 2015173227A JP 2014049264 A JP2014049264 A JP 2014049264A JP 2014049264 A JP2014049264 A JP 2014049264A JP 2015173227 A JP2015173227 A JP 2015173227A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor switch
- semiconductor
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】半導体スイッチは、第1の比抵抗を有する第1部分31aと、第1部分31a上に設けられ、第1部分31aより高い濃度の不純物を含有する第2部分31bとを備えた半導体基板31と、半導体基板31の第2部分31b上に設けられた絶縁膜32と、絶縁膜32上に設けられ、第1の比抵抗より低い第2の比抵抗を有する半導体層33と、絶縁膜32側に設けられた第1の配線と、半導体層33に設けられ、第1の配線に電気的に接続された半導体スイッチ部SWと、第1の配線と半導体基板31の間に設けられた第1導電体と、を具備する。
【選択図】図3
Description
本実施形態に係る半導体スイッチについて図1乃至図4を用いて説明する。図1は本実施形態の半導体スイッチを示す回路図である。図2は、半導体スイッチが設けられ半導体チップを示す平面図である。図3は半導体スイッチが設けられるSOI(Silicon On Insulator)基板を示す図である。図4は半導体スイッチの高周波配線の下方に設けられたバイアスラインを示す図で、図4(a)はその平面図、図4(b)は図4(a)のA−A線に沿って切断し矢印方向に眺めた断面図である。
図3に示すように、SOI基板30は、第1の比抵抗ρ1を有するp型のシリコン基板(半導体基板)31と、シリコン基板31上に設けられたシリコン酸化膜(絶縁膜)32と、シリコン酸化膜32の上に設けられ、第1の抵抗ρ1より低い第2の比抵抗ρ2を有するp型のシリコン層(半導体層)33を有している。
本実施形態に係る半導体スイッチについて図8を用いて説明する。図8は本実施形態の半導体スイッチのバイアスラインを示す図で、図8(a)はその平面図、図8(b)は図8(a)のA−A線に沿って切断し、矢印方向に眺めた断面図である。
本実施形態に係る半導体スイッチについて図10を用いて説明する。図10は本実施形態の半導体スイッチのバイアスラインを示す図で、図10(a)はその平面図、図10(b)は図10(a)のA−A線に沿って切断し、矢印方向に眺めた断面図である。
本実施形態に係る半導体スイッチについて図11乃至図14を用いて説明する。図11は本実施形態の半導体スイッチを示す回路図、図12は半導体スイッチが設けられた半導体チップを示す平面図、図13は半導体スイッチのDCバイアス配線の下方に設けられたビアを示す断面図、図14は半導体スイッチのDCバイアス配線の下方に設けられたビアを示す平面図である。
(付記1) 前記複数の線状体は短冊状であり、平面視で前記第1の配線が延在する第1の方向に対して所定の角度をなす第2の方向に延在し、前記第1の方向に所定の間隔で配列されている請求項3に記載の半導体スイッチ。
11 アンテナ端子
12 バイアスライン
20、90 半導体チップ
30 SOI基板
31 シリコン基板
31a、31b 第1、第2部分
32 シリコン酸化膜
33 シリコン層
41、55、57、64、83 層間絶縁膜
42 高周波配線
43、47、54、58 配線
44、63、87 引出配線
45 抵抗
46 電源
50 ソース・ドレイン層
51 ゲート絶縁膜
52 ゲート電極
53 チャネル層
56 ゲート配線
61、71、82、85 ビア
62、72、84、86 ビア群
73 スイッチ
81 DCバイアス配線
101 導電膜
102、112 レジスト膜
103 TEOS膜
112a 開口
113 トレンチ
114 ポリシリコン膜
R1、R2 抵抗
A1〜A8 領域
N1〜N4 ノード
RF1〜RF8 高周波端子
RW0〜RW8 高周波配線
SW1〜SW8 半導体スイッチ部
T1〜T8 スルートランジスタ
S1〜S8 シャントトランジスタ
Cont1〜Cont8 制御信号
Cont1/〜Cont8/ 反転制御信号
Claims (8)
- 第1の比抵抗を有する第1部分と、前記第1部分上に設けられ、前記第1部分より高い濃度の不純物を含有する第2部分とを備えた半導体基板と、
前記半導体基板の前記第2部分上に設けられた絶縁膜と、
前記絶縁膜上に設けられ、前記第1の比抵抗より低い第2の比抵抗を有する半導体層と、
前記絶縁膜側に設けられた第1の配線と、
前記半導体層に設けられ、前記第1の配線に電気的に接続された半導体スイッチ部と、
前記第1の配線と前記半導体基板の間に設けられた第1導電体と、
を具備することを特徴とする半導体スイッチ。 - 前記第1導電体の電位は、前記半導体基板の電位より高いことを特徴とする請求項1に記載の半導体スイッチ。
- 前記第1導電体は、前記絶縁膜上に設けられた複数の線状体を有することを特徴とする請求項1に記載の半導体スイッチ。
- 前記第1導電体は、前記絶縁膜内に設けられた複数の柱状体を有することを特徴とする請求項1に記載の半導体スイッチ。
- 前記第1導電体は、前記絶縁膜を貫通して前記半導体基板に接する複数の柱状体を有することを特徴とする請求項1に記載の半導体スイッチ。
- 前記第1導電体が設けられる領域は、平面視で前記第1の配線のエッジより外側に延在していることを特徴とする請求項1に記載の半導体スイッチ。
- 前記半導体スイッチ部は電界効果トランジスタを有し、前記電界効果トランジスタのゲート端子に接続される第2の配線と前記半導体基板の間に第2導電体が設けられていることを特徴とする請求項1に記載の半導体スイッチ。
- 第1の比抵抗を有する第1部分と、前記第1部分上に設けられ、前記第1部分より高い濃度の不純物を含有する第2部分とを備えた半導体基板と、
前記半導体基板の前記第2部分上に設けられた絶縁膜と、
前記絶縁膜上に設けられ、前記第1の比抵抗より低い第2の比抵抗を有する半導体層と、
を具備することを特徴とする半導体基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049264A JP2015173227A (ja) | 2014-03-12 | 2014-03-12 | 半導体スイッチ及び半導体基板 |
US14/473,021 US9654094B2 (en) | 2014-03-12 | 2014-08-29 | Semiconductor switch circuit and semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049264A JP2015173227A (ja) | 2014-03-12 | 2014-03-12 | 半導体スイッチ及び半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015173227A true JP2015173227A (ja) | 2015-10-01 |
Family
ID=54260372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014049264A Pending JP2015173227A (ja) | 2014-03-12 | 2014-03-12 | 半導体スイッチ及び半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015173227A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017169040A (ja) * | 2016-03-16 | 2017-09-21 | 株式会社東芝 | 半導体スイッチおよび通信モジュール |
JP2020150510A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社村田製作所 | スイッチ回路、高周波モジュール及び通信装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283414A (ja) * | 1994-04-05 | 1995-10-27 | Toshiba Corp | Mos型半導体装置 |
JP2001308273A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005536037A (ja) * | 2002-06-11 | 2005-11-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Soiデバイスにおけるドープ領域の形成方法 |
JP2006019612A (ja) * | 2004-07-05 | 2006-01-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008227084A (ja) * | 2007-03-12 | 2008-09-25 | Toshiba Corp | 半導体装置 |
JP2012010246A (ja) * | 2010-06-28 | 2012-01-12 | Toshiba Corp | 高周波スイッチ回路 |
-
2014
- 2014-03-12 JP JP2014049264A patent/JP2015173227A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283414A (ja) * | 1994-04-05 | 1995-10-27 | Toshiba Corp | Mos型半導体装置 |
JP2001308273A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005536037A (ja) * | 2002-06-11 | 2005-11-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Soiデバイスにおけるドープ領域の形成方法 |
JP2006019612A (ja) * | 2004-07-05 | 2006-01-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008227084A (ja) * | 2007-03-12 | 2008-09-25 | Toshiba Corp | 半導体装置 |
JP2012010246A (ja) * | 2010-06-28 | 2012-01-12 | Toshiba Corp | 高周波スイッチ回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017169040A (ja) * | 2016-03-16 | 2017-09-21 | 株式会社東芝 | 半導体スイッチおよび通信モジュール |
JP2020150510A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社村田製作所 | スイッチ回路、高周波モジュール及び通信装置 |
JP7293757B2 (ja) | 2019-03-15 | 2023-06-20 | 株式会社村田製作所 | スイッチ回路、高周波モジュール及び通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9654094B2 (en) | Semiconductor switch circuit and semiconductor substrate | |
JP5057804B2 (ja) | 半導体装置 | |
US6521948B2 (en) | SOI-structure MIS field-effect transistor with gate contacting body region | |
TWI515878B (zh) | 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法 | |
US7906813B2 (en) | Semiconductor device having a first circuit block isolating a plurality of circuit blocks | |
TWI499033B (zh) | 充電保護裝置 | |
US9123796B2 (en) | Semiconductor device | |
JP6322569B2 (ja) | 半導体スイッチ | |
JP5635680B2 (ja) | 半導体装置及びその製造方法 | |
JP2012134317A (ja) | 半導体装置 | |
TWI540699B (zh) | 半導體設備之先進法拉第屏蔽 | |
CN107316871B (zh) | 具有护环的绝缘体上半导体(soi)块 | |
US10347655B2 (en) | Semiconductor switch | |
JP2015173227A (ja) | 半導体スイッチ及び半導体基板 | |
JP6545546B2 (ja) | 半導体スイッチ | |
JP6123516B2 (ja) | 半導体装置 | |
JP2012010246A (ja) | 高周波スイッチ回路 | |
US9692410B2 (en) | Semiconductor switch | |
JP2016046395A (ja) | 半導体スイッチ | |
JP2013149710A (ja) | 半導体装置 | |
KR101034670B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
US6677644B2 (en) | Semiconductor integrated circuit having low voltage and high voltage transistors | |
CN111989781A (zh) | 用于绝缘体上覆硅器件的体连接 | |
KR20190040209A (ko) | 층 전사 프로세스에서 후면 금속화를 이용한 디바이스 성능 개선 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170609 |