JP2015154249A - 位相同期回路および同期方法 - Google Patents

Abstract

【課題】回路を構成する素子の状態によらず短時間で同期を確立することができる位相同期回路を得る。【解決手段】位相同期回路を、位相比較手段１０１と、制御信号出力手段１０２と、発振手段１０３と、補正手段１０４とを備える構成とする。位相比較手段１０１は、第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力する。制御信号出力手段１０２は、位相差信号に基づいて生成された設定値を有する制御信号を出力する。発振手段１０３は、制御信号に基づき第１のクロック信号を生成する。補正手段１０４は、所定の時間内における２つの設定値の差が所定の基準値以上であった場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は所定の時間内で極大点および極小点を各々少なくとも１回経由する。【選択図】 図１

Description

本発明は、位相同期回路に関するものであり、特に同期確立に要する時間を短縮する技術に関するものである。

情報システムや通信ネットワークシステムは情報装置や通信装置などの多くの装置を用いて構成される。システムを構成する装置間で信号の送受信を行うためには、送受信する信号を処理する際に各装置が内部で基準として用いる信号の周波数が、所定の周波数と精度よく一致していることが必要である。各装置が基準として用いる信号の周波数を所定の周波数に合わせるために、各装置は位相同期回路を備えていることがある。位相同期回路は、位相同期回路に備えられた電圧制御発振器から出力されるクロックの周波数を基準となる信号を用いて調整することにより同期を行う。位相同期回路は、電圧制御発振器からの出力信号と基準となる信号を比較し、２つの信号の位相のずれが徐々に小さくなるように電圧制御発振器を制御することにより同期を行っている。そのため、位相同期回路の起動時には同期確立にある程度の時間を要する。同期確立にある程度の時間を要するため、位相同期回路は、装置を構成する他の回路や電子部品と比べて立ち上げに要する時間が長くなる可能性がある。

同期を行う際に、基準となる信号としてＧＮＳＳ（Global Navigation Satellite System）から得られる精度の高い信号を用いた場合には、高精度の同期が可能となり得る。しかし、基準となる信号が１Ｈｚのような低周波数の場合には、同期にさらに長い時間がかかる。また、ＧＮＳＳ等からの基準信号を使用して高精度に同期を確立させ、同期が安定した状態で用いることを目的としたような場合には、位相同期回路に用いるループフィルタ回路の時定数の設定等の設計上の制約も大きくなる。そのため、電圧制御発振器への制御電圧値が、大きな振幅を持ちながら徐々に収束していくような特性を持つような設計とならざるを得ないことがある。電圧制御回路への制御電圧値が大きな振幅を持ちながら徐々に収束していくような特性の設計の位相同期回路では、一定の制御電圧に収束するまで長い時間を要する。一方で、通信装置では、通信の停止時間を抑制するため設定変更時や異常発生時の再起動が素早く行われることが要求されることが多い。そのため、電圧制御回路への制御電圧値が大きな振幅を持ちながら徐々に収束していくような特性の設計の位相同期回路に対しても、同期を確立するまでに要する時間を抑制することが求められる。

また、位相同期回路で用いられる電圧制御発振器は経年劣化や温度変化などにより一定の電圧を印加した場合でも、発振されるクロックの周波数が異なる場合がある。そのため、電圧制御発振器に印加する電圧の初期値が一定であったとしても発振されるクロックの周波数は異なる場合がある。電圧の初期値が、所定の周波数のクロックを発振するために最適な電圧値から大きくずれると、発振されるクロックの周波数ずれが大きくなり、同期を確立するまでの時間が長くなる。このような場合に、電圧制御発振器の制御電圧が振動しながら収束していくような回路特性の場合は、同期を確立するまでにかなりの時間を要することになる。そのため、制御電圧が振動するような回路特性の位相同期回路において、電圧制御発振器に印加する電圧の初期値が最適な値から大きくずれた場合でも、同期確立に要する時間を抑制できることが必要である。電圧の初期値が大きくずれた場合においても、同期確立に要する時間を抑制するための技術としては、例えば、電圧制御発振器に印加する電圧の値を補正する技術がある。電圧制御発振器に印加する電圧の設定値を補正するため技術としては、例えば、特許文献１に開示された技術がある。

特許文献１の位相同期回路は、駆動開始直後に電圧制御発振器に印加する電圧の設定値と、保存されている電圧制御発振器の発振周波数の電圧依存性のデータを補正する機能を備えている。特許文献１の位相同期回路は、外部から入力されるクロックと位相同期回路の電圧制御発振器が出力するクロックの位相差を、位相同期回路内で発生させた基準となるクロックであるマスタークロックを用いて計測している。特許文献１の位相同期回路は、外部から入力されるクロックと電圧制御発振器の出力するクロックとの間の位相差を、２つのクロックの間でマスタークロックをいくつカウントできるかにより計測している。マスタークロックは、位相差の検出精度よりも高精度の発振器により生成されたクロックが用いられる。また、特許文献１の位相同期回路は、位相の同期は負帰還回路による位相同期回路で用いられる一般的な同期方法により同期を行っている。特許文献１の位相同期回路は位相差が無くなるように電圧制御発振器の制御を行い、位相差が無くなったときの電圧値を初期電圧値として保存する。また、位相同期回路は、電圧の変化に対する位相の変化量のデータについても保存して、保存したデータに基づいて電圧制御発振器の制御を行う。特許文献１では、このような構成とすることにより、回路を複雑化することなく起動時やクロックの周波数設定の切り替え時の所定の周波数での同期確立に要する時間を短縮することができるとしている。

特許文献２には、通信ネットワークから入力される信号に含まれるクロックを基準として、同期を行う位相同期回路に関する技術が開示されている。特許文献２の位相同期回路は、通信ネットワークから入力される信号に含まれるクロックを基準として、位相同期回路に備えられた電圧制御発振器が出力するクロックとの同期を行っている。特許文献２の位相同期回路では、基準となるクロックと電圧制御発振器から出力されたクロックの位相差を位相比較器から出力し、電圧制御発振器に印加する電圧をデジタル信号処理回路により算出して、印加する電圧を制御している。また、特許文献２の位相同期回路に備えられたデジタル信号処理回路は、同期開始直後に電圧制御発振器に印加する電圧の初期値を補正する機能を有する。特許文献２では電圧の初期値を補正する機能を有することにより、所定の周波数のクロックを発振するための電圧値に変動があった場合でも、電圧制御発振器からのクロックの出力を開始した際の周波数のずれを抑制することが出来るとしている。

特開２００３−３２１０７号公報 特開２００４−１２８５３５号公報

しかしながら、特許文献１の技術は次のような点で十分ではない。特許文献１の位相同期回路では電圧制御発振器のクロックと基準となるクロックの位相差をマスタークロックを用いてカウントしている。特許文献１の位相同期回路では、マスタークロックのカウント数で表される位相差が無くなるように電圧制御発振器を制御して、そのときの電圧値で初期電圧値の補正を行っている。しかし、駆動開始後に初期電圧を印加してから位相差が小さくなるまでの動作では位相同期回路における一般的な同期方法での駆動を行っている。よって、環境変化等により初期電圧の設定値が、適正な値よりも大きくずれていた場合には、同期を確立するまでに長い時間を要する可能性がある。特に、基準となるクロックが低周波数である場合などには、電圧制御発振器に印加する電圧を変化させる周期が長いため初期電圧の設定値のずれの影響が大きくなる。そのため、特許文献１の技術は、電圧制御発振器など回路を構成する素子の状態が変化し、初期の設定値が最適値から大きくずれている場合などに、短時間で同期を確立させるための技術としては十分ではない。

また、特許文献２においても、補正した電圧値は位相同期回路からクロックの出力を新たに開始するときにのみ用いられる。特許文献２では、同期を行っている際に同期の確立に要する時間を短縮するための技術は開示されていない。よって、特許文献２についても、短時間で同期を確立するための技術としては十分ではない。

本発明は、回路を構成する素子の状態によらず短時間で同期を確立することができる位相同期回路を得ることを目的としている。

上記の課題を解決するため、本発明の位相同期回路は、位相比較手段と、制御信号出力手段と、発振手段と、補正手段とを備えている。位相比較手段は、第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力する。制御信号出力手段は、位相差信号に基づいて生成された設定値を有する制御信号を出力する。発振手段は、制御信号に基づき第１のクロック信号を生成する。補正手段は、所定の時間内における２つの設定値の差が所定の基準値以上であった場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は、所定の時間内で極大点および極小点を各々少なくとも１回経由する。

本発明の同期方法は、第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力し、位相差信号に基づいて生成された設定値を有する制御信号を出力する。本発明の同期方法は、制御信号に基づき第１のクロック信号を生成する。本発明の同期方法は、所定の時間内における２つの設定値の差が所定の基準値以上である場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は、所定の時間内で極大点および極小点を各々少なくとも１回経由する。

本発明によると、回路を構成する素子の状態によらずに短時間で同期を確立することができる。

本発明の第１の実施形態の構成の概要を示す図である。 本発明の第２の実施形態の構成の概要を示す図である。 本発明の第２の実施形態の位相同期回路の構成の一部の例を示した図である。 本発明の第２の実施形態における信号の例を示した図である。 本発明の第２の実施形態の位相同期回路の構成の一部の例を示した図である。 本発明の第２の実施形態の位相同期回路の動作フローを示す図である。 本発明の第２の実施形態における制御電圧値の変化の例を示す図である。 本発明と対比した構成における制御電圧値の変化の例を示す図である。 本発明の第３の実施形態の構成の概要を示す図である。 本発明の第３の実施形態の位相同期回路の動作フローを示す図である。 本発明の第４の実施形態の構成の概要を示す図である。

本発明の第１の実施形態について図を参照して詳細に説明する。図１は本実施形態の位相同期回路の構成の概要を示したものである。本実施形態の位相同期回路は、位相比較手段１０１と、制御信号出力手段１０２と、発振手段１０３と、補正手段１０４とを備えている。

位相比較手段１０１は、第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力する。制御信号出力手段１０２は、位相差信号に基づいて生成された設定値を有する制御信号を出力する。発振手段１０３は、制御信号に基づき第１のクロック信号を生成する。補正手段１０４は、所定の時間内における２つの設定値の差が所定の基準値以上であった場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は所定の時間内で極大点および極小点を各々少なくとも１回経由する。

本実施形態の位相同期回路は、発振手段１０３が第１のクロック信号を生成する際の制御信号の設定値を、所定の時間内における２つの設定値の差が所定の基準値以上であった場合に、補正手段１０４が所定値に更新している。補正手段１０４は、設定値を所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値になるように更新する。このように設定値を更新することにより、第１のクロック信号と第２のクロック信号の位相および周波数の差が略無くなる値により近い設定値で第１のクロック信号を生成することができる。そのため、第１のクロック信号と第２のクロック信号の位相および周波数の差が小さくなるまでの時間が、制御信号の設定値を更新しなかった場合に比べて短くなる。よって、本実施形態の位相同期回路では、初期の制御電圧が大きくずれているような場合でも、短時間で同期を確立することが可能となる。その結果、本実施形態の位相同期回路では、回路を構成する素子の状態によらずに短時間で同期を確立することができる。

本発明の第２の実施形態について図を参照して詳細に説明する。図２は、本実施形態の位相同期回路の構成の概要を示したものである。

本実施形態の位相同期回路は、位相同期源１１と、電圧制御発振器１２と、パルス生成部１３と、位相比較器１４と、チャージポンプ１５と、ループフィルタ１６と、アナログデジタル変換部１７とを備えている。また、本実施形態の位相同期回路は、デジタルアナログ変換部１８と、オフセット付加部１９と、初期電圧値保持部２０と、電圧検出部２１と、比較補正部２２とをさらに備えている。本実施形態の位相同期回路は、基準電圧生成部２３と、制御電圧生成部２４とをさらに備えている。

位相同期源１１は、位相同期回路において基準となるタイミングパルスを出力する機能を有する。本実施形態の位相同期源１１は、ＧＮＳＳ（Global Navigation Satellite System）受信機とパルス発生器を備えている。パルス発生器は、ＧＮＳＳから得る時刻情報を基に所定の時間間隔のタイミングパルスを生成する。本実施形態では、１秒間隔のタイミングパルスが生成されるとする。位相同期源１１は、パルス発生器が生成したタイミングパルスを位相比較器１４へと出力する。本実施形態では、位相同期源１１はＧＮＳＳから得た時刻情報を基にしてタイミングパルスを出力しているが、ネットワークから入力される信号に含まれるクロックを基にタイミングパルスを出力する構成とすることもできる。ネットワークから入力される信号に含まれるクロックとしては、例えば、ＩＥＥＥ（The Institute of Electrical and Electronics Engineers）１５８８に規定されているバウンダリークロックを用いることができる。

電圧制御発振器１２は、入力される電圧に応じた周波数のクロックを出力する機能を有する。電圧制御発振器１２から出力されたクロックはパルス生成部１３へ送られる。また、電圧制御発振器１２は、位相同期回路が備えられている装置の他の回路等へクロックを出力する機能を有する。本実施形態では、電圧制御発振器１２には恒温槽付水晶発振器（Oven Controlled Crystal Oscillator；ＯＣＸＯ）を用いる。パルス生成部１３は、分周器としての機能を備え、電圧制御発振器１２から入力されるクロックの周波数を所定の整数Ｎで割った周波数のパルスを生成して出力する機能を有する。所定の整数Ｎは、パルス生成部１３が分周してＮ分の１の周波数として出力するパルスの周波数が、位相同期源１１から入力されるタイミングパルスの周波数とほぼ一致する範囲となるように設定されている。

位相比較器１４は、位相同期源１１から入力されるタイミングパルスと、パルス生成部１３から入力されるパルスの位相の差を示す信号を出力する機能を有する。位相比較器１４の出力信号は、チャージポンプ１５へと入力される。位相比較器１４には、位相周波数比較器（Phase Frequency Comparator；ＰＦＣ）を用いる。位相周波数比較器は、例えば、パルスの立ち下りを検知するＪＫ型フリップフロップ回路とＮＡＮＤ回路で構成することができる。図３は、２つのＪＫ型フリップフロップ回路とＮＡＮＤ回路を用いて構成した位相周波数比較器の回路の構成の例を示したものである。図３に示した位相周波数比較器は、ＪＫ型の第１のフリップフロップ回路５１と、第２のフリップフロップ回路５２とを備えている。また、図３に示した位相周波数比較器は、ＮＡＮＤ回路５３をさらに備えている。位相同期源１１から送られてくるタイミングパルスは第１のフリップフロップ回路５１に入力される。また、パルス生成部１３から送られてくるパルスは、第２のフリップフロップ回路５２に入力される。第１のフリップフロップ回路５１のＱ端子からの出力は、ＮＡＮＤ回路５３に入力されるとともに、図３でＯＵＴ Ｕと示した経路へ出力される。また、第２のフリップフロップ回路５２のＱ端子からの出力は、ＮＡＮＤ回路５３に入力されるとともに、図３でＯＵＴ Ｄと示した経路へ出力される。

ＮＡＮＤ回路５３からの出力は、第１のフリップフロップ回路５１および第２のフリップフロップ回路５２のクリア端子に入力される。図３では、クリア端子は、「ＣＬＲ」として示されている。ＮＡＮＤ回路５３からクリア端子に入力された信号は、第１のフリップフロップ回路５１および第２のフリップフロップ回路５２への入力時に反転される。例えば、ＮＡＮＤ回路５３から送られてきたＬｏｗの信号は、入力時に反転されてＨｉｇｈの信号として第１のフリップフロップ回路５１および第２のフリップフロップ回路５２に入力される。クリア端子からＨｉｇｈの信号が入力されたとき、すなわち、ＮＡＮＤ回路５３からＬｏｗの信号が送られてくると、２つのフリップフロップ回路はクリア状態となる。クリア状態となると、第１のフリップフロップ回路５１および第２のフリップフロップ回路５２はプリセット端子から入力される信号をＱ端子から出力する。

図３ではプリセット端子は「ＰＲ」として示されている。起動時およびクリア動作が行われたときは、２つのフリップフロップ回路は、プリセット端子から入力された信号をＱ端子から出力する。また、図３に示した２つのフリップフロップ回路では、プリセット端子から入力される信号は、入力時に反転される。図３に示すようにプリセット端子は電源と接続されているので、Ｈｉｇｈの信号が２つのフリップフロップ回路に送られてくる。Ｈｉｇｈの信号は、プリセット端子への入力時に反転されるのでプリセット端子からはＬｏｗの信号がフリップフロップ回路に入力される。よって、図３に示したフリップフロップ回路は、起動時またはクリア動作が行われたときは、Ｑ端子からＬｏｗの信号を出力する。

図３に示した、２つのフリップフロップ回路はＪ端子がＨｉｇｈ、Ｋ端子がＬｏｗの状態に固定されている。本実施形態では入力されたパルスの立ち下りを検知して動作するフリップフロップ回路を用いているので、パルスの立ち下りを検知した場合にＱ端子からＨｉｇｈの信号を出力する。一度、パルスの立ち下りを検知すると、フリップフロップ回路はクリアの信号が入力されるまで、Ｈｉｇｈの出力を継続する。プリセット端子はＨｉｇｈを反転して入力しているので、動作を開始した直後またはクリア後のＱ端子からの出力はＬｏｗである。ＮＡＮＤ回路５３は、２つのフリップフロップ回路からの入力が同時にＨｉｇｈになったときにのみＬｏｗの出力を行う。ＮＡＮＤ回路５３からの出力は反転されて、２つのフリップフロップ回路に入力される。よって、２つのフリップフロップ回路が同時にＨｉｇｈの出力を行ったときに、各フリップフロップ回路はクリアされてＱ端子からの出力がＬｏｗになる。

図４は、図３に示した位相周波数比較器を用いた場合の、入力信号と出力信号の例を示したものである。図４の例は、パルス生成部１３から入力されるパルスの周波数の方が、位相同期源１１から入力されるパルスの周波数よりも高い状態を示している。図４の最上段の「位相同期源からの入力」は、位相同期源１１から第１のフリップフロップ回路５１に入力されるパルスを示している。図４の上から２番目の「パルス生成部からの入力」は、パルス生成部１３から第２のフリップフロップ回路５２に入力されるパルスを示している。図４の上から３番目の「ＯＵＴ Ｕ」は、第１のフリップフロップ回路５１のＱ端子から出力されるパルスを示している。また、図４の上から４番目の「ＯＵＴ Ｄ」は、第２のフリップフロップ回路５２のＱ端子から出力されるパルスを示している。「ＯＵＴ Ｕ」および「ＯＵＴ Ｄ」のパルスは、それぞれチャージポンプ１５へと送られる。

図３および図４を用いて、位相周波数比較器の動作を説明する。初期状態では２つのフリップフロップ回路のＱ端子からの出力はＬｏｗである。始めに、図４の上から２番目に示したパルス生成部１３から入力されたパルスの立ち下り部を第２のフリップフロップ回路５２が検知する。入力されたパルスの立ち下りを検知すると、第２のフリップフロップ回路５２のＱ端子からの出力、すなわち、図４の最下段に示す「ＯＵＴ Ｄ」はＬｏｗからＨｉｇｈへと変化する。第２のフリップフロップ回路５２のＱ端子からの出力は、クリアの信号が入るまでＨｉｇｈの出力を継続する。すなわち、第２のフリップフロップ回路５２のＱ端子からの出力は、入力されるパルスによらずにクリアの信号が入力されるまでＨｉｇｈの状態を継続する。

次に、位相同期源１１からのパルスの立ち下りが第１のフリップフロップ回路５１によって検知されると、第１のフリップフロップ回路５１のＱ端子からの出力がＬｏｗからＨｉｇｈへと変化する。第１のフリップフロップ回路５１のＱ端子からの出力がＨｉｇｈになることにより、２つのフリップフロップ回路のＱ端子から同時にＨｉｇｈの信号がＮＡＮＤ回路５３に入力されるようになる。ＮＡＮＤ回路５３は、２つのフリップフロップ回路からＨｉｇｈの信号を受け取るとＬｏｗの出力を行う。ＮＡＮＤ回路５３からのＬｏｗの出力は、第１のフリップフロップ回路５１および第２のフリップフロップ回路５２に入力される。ＮＡＮＤ回路５３からのＬｏｗの信号は反転されて入力され、第１のフリップフロップ回路５１および第２のフリップフロップ回路５２はクリアの信号が入力されたとして動作する。

クリアの信号が入力されたので、第１のフリップフロップ回路５１および第２のフリップフロップ回路５２はＨｉｇｈの状態からＬｏｗの状態へと出力を変化させる。そのため、第２のフリップフロップ回路５２からの出力である「ＯＵＴ Ｄ」はＨｉｇｈからＬｏｗの状態へと変化する。また、第１のフリップフロップ回路５１は、位相同期源１１からのパルスの立ち下りを検知した際にＨｉｇｈの出力を行うが、同時にクリアの信号を受け取るのですぐにＬｏｗの状態へと変化する。そのため、第１のフリップフロップ回路５１からの出力である「ＯＵＴ Ｕ」はＨｉｇｈになると同時にＬｏｗの状態に戻っている。図４の例では、「ＯＵＴ Ｄ」はＨｉｇｈの状態が継続する部分があるが、「ＯＵＴ Ｕ」は、瞬間的にしかＨｉｇｈの状態にはならず、ほぼ常時、Ｌｏｗの状態となっている。このような、パルスの出力を得ることにより、入力された２つのパルスの位相差を検出することができる。

チャージポンプ１５は位相比較器１４として用いられている位相周波数比較器からの２つの出力を１つの出力に合成する機能を有する。図５は、チャージポンプ１５の構成の例を示したものである。図５に示すチャージポンプ１５では、位相比較部１４から「ＯＵＴ Ｕ」および「ＯＵＴ Ｄ」の信号が入力されている。それぞれの信号がＨｉｇｈの状態となったときに、スイッチであるＳＷ１またはＳＷ２がオン状態となり正の電圧信号または負の電圧信号が出力される。信号がＬｏｗ状態となったときは、スイッチはオフ状態となり電圧信号の出力は停止される。本実施形態では、「ＯＵＴ Ｕ」側のＳＷ１がオンのときは正の電圧値の電圧信号が出力され、「ＯＵＴ Ｄ」のＳＷ２がオンのときは負の電圧値の電圧信号が出力される。図４の例に示したパルスが図５のチャージポンプ１５に入力されると、ＳＷ２側が「ＯＵＴ Ｄ」のパルスのＨｉｇｈに合わせてオンの状態となる。一方で、ＳＷ１側はほぼオフのままである。よって、正の電圧信号は出力されずに、チャージポンプ１５から負の電圧値の電圧信号が出力される。図４のようにパルス生成部１３からの周波数が高い場合は、負の電圧値の電圧信号を出力することにより、電圧制御発振器１２が出力する周波数を下げる方向の信号を出力することができる。

位相同期源１１からのパルスの周波数が高いときは、「ＯＵＴ Ｕ」側にＨｉｇｈの状態が継続した部分がみられるパルスが出力される。また、そのときの「ＯＵＴ Ｄ」側は瞬間的にＨｉｇｈの状態がみられるのみとなる。位相同期源１１からのパルスの周波数が高いときは、パルスのＨｉｇｈの状態に合わせてＳＷ１がオン状態となるので、正の電圧値の電圧信号が出力される。正の電圧値の電圧信号を出力することにより、電圧制御発振器１２が出力する周波数を上げる方向の信号を出力することができる。また、本実施形態のチャージポンプ１５のスイッチは、図４の「ＯＵＴ Ｕ」のように瞬間的なＨｉｇｈの状態の場合は、オンの状態への切り替えを行わずにオフの状態を継続する構成とすることもできる。チャージポンプ１５は、１つの出力に合成した信号をループフィルタ１６に送る。

ループフィルタ１６は、ローパスフィルタが用いられ、チャージポンプ１５から入力された信号から高周波の成分を除去して出力する機能を有する。本実施形態のループフィルタ１６は、高精度の同期の確立と確立した状態の維持および外部入力の揺らぎに耐性を持たせることを目的とした設計を行っている。そのため、ループフィルタ１６の時定数を大きく設定する必要があるなど設計上の制約が多い。例えば、減衰係数を指標としてループフィルタ１６の特性を考えた場合には、減衰係数を小さなものとせざるを得ないなどの制約がある。そのような設計上の制約に基づいてループフィルタ１６を構成した場合には、電圧制御発振器１２の制御電圧は、正弦波の振幅が時間をかけて徐々に小さくなるような特性にならざるを得ない。ループフィルタ１６は、高周波の成分の除去等を行った信号をアナログデジタル変換部１７に出力する。ループフィルタ１６から出力される信号は、チャージポンプ１５から入力された信号が直流化された信号となる。

アナログデジタル変換部１７は、ループフィルタ１６から入力される信号をデジタル信号に変換して出力する機能を有する。ループフィルタ１６から出力された信号はアナログデジタル変換部１７でデジタル信号に変換されて、制御電圧生成部２４に入力される。デジタルアナログ変換部１８は、制御電圧生成部２４から送られてくる信号をアナログ信号に変換して電圧制御発振器１２へと出力する機能を有する。

オフセット付加部１９は、比較補正部２２から送られてくる初期電圧値のオフセット値を示す情報を保存する機能を有する。また、オフセット付加部１９は、保存したオフセット値を示す信号を基準電圧生成部２３へ出力する機能を有する。オフセット付加部１９は比較補正部２２から送られてきたオフセット値のうち、最も新しいオフセット値を出力する。初期電圧値保持部２０は、電圧制御発振器１２に印加する電圧の初期値を初期電圧値として保存する機能を有する。初期電圧値は位相同期回路の設計に応じてあらかじめ設定されている。初期電圧値は、各素子の個体差等に応じて位相同期回路の製造時に設定することもできる。また、初期電圧値保持部２０は、保存している初期電圧値を示す信号を基準電圧生成部２３へ出力する機能を有する。本実施形態では、初期電圧値保持部２０から出力される信号が示す初期電圧値とオフセット付加部１９から出力される信号が示すオフセット値が加算された電圧値を基準電圧値と呼ぶ。本実施形態では、基準電圧値が同期の確立のための動作の開始直後に電圧制御発振器１２に初期の電圧値として入力される。

電圧検出部２１は、制御電圧生成部２４から送られてくる制御電圧値を検出して制御電圧値を保存する機能を有する。また、電圧検出部２１は所定の時間の制御電圧値の平均値を算出する機能を有する。制御電圧値は、ループフィルタ１６からアナログデジタル変換部１７を介して出力される信号が示す電圧値に、制御電圧生成部２４でそれまで出力していた制御電圧値が加算された電圧値である。電圧検出部２１は制御電圧値の所定の時間の平均値を比較補正部２２に出力する。

比較補正部２２は、制御電圧値の平均値と基準電圧値の比較を行い、オフセット値の補正の要否を判断する機能を有する。比較補正部２２は制御電圧値の所定の時間の平均値と基準電圧値の差の絶対値が所定の基準値以上であった場合に、オフセット値の補正が必要であると判断する。比較補正部２２は制御電圧値の所定の時間の平均値と基準電圧値を基にオフセット値を補正する機能を有する。また、比較補正部２２は補正したオフセット値を保存する機能を有する。比較補正部２２はオフセット値を補正すると補正後のオフセット値をオフセット付加部１９へ出力する。

基準電圧生成部２３は、初期電圧値保持部２０から送られてくる信号が示す電圧値とオフセット付加部１９から送られてくる信号が示す電圧値を加算して、基準電圧値を示す信号を生成して制御電圧生成部２４へと出力する。また、基準電圧生成部２３は基準電圧値を示す信号を比較補正部２２にも出力する。

制御電圧生成部２４は、それまで出力していた制御電圧値とアナログデジタル変換部１７から送られてくる信号が示す電圧値を加算して、新たな制御電圧値を生成して制御電圧値を示す信号として出力する機能を有する。また、制御電圧生成部２４は、同期の確立の動作の開始直後およびオフセット値の補正直後は基準電圧値を制御電圧値として出力する機能を有する。制御電圧生成部２４が出力した制御電圧値を示す信号はデジタルアナログ変換部１８および電圧検出部２１へ送られる。

本実施形態の位相同期回路は、位相比較部１４の後段にチャージポンプ１５を備えて、位相比較部１４からの２つの出力を１つに合成している。チャージポンプ１５を備える構成に代えて、位相同期回路は、位相比較部１４の後段にオペアンプを備える構成とすることもできる。オペアンプの場合も、位相比較部１４からの出力を１つに合成して出力する機能は、チャージポンプ１５と同様である。また、チャージポンプ１５に代えて、オペアンプを用いる場合には、オペアンプがループフィルタ１６の機能を併せて備える構成とすることもできる。

本実施形態の位相同期回路で同期を確立する際の動作について説明する。図６は、本実施形態の位相同期回路が同期を確立する際の動作フローの概要を示したものである。制御システム等から位相同期回路に同期を開始する制御信号が送られてきて、位相同期回路が同期を確立するための動作を開始したとする。

始めに位相同期回路は、基準電圧値を制御電圧値として同期の動作を開始する（ステップ１０１）。基準電圧値は、同期を開始する際など電圧制御発振器１２が動作を開始する際に初期値として入力される電圧値である。基準電圧値は、製造時などに設定された初期電圧値に補正値であるオフセット値が加えられた値である。ステップ１０１の動作は次のように行う。

位相同期回路が同期の動作を開始すると、初期電圧値保持部２０は初期電圧値を示す信号を基準電圧生成部２３へ出力する。本実施形態では、初期電圧値はＶｉと表せるとする。また、オフセット付加部１９は、オフセット値を示す信号を基準電圧生成部２３へ出力する。本実施形態では、オフセット値はＶｏと表せるとする。初期電圧値を示す信号とオフセット値を示す信号の電圧値は、基準電圧生成部２３で加算されて基準電圧値を示す信号として制御電圧生成部２４および比較補正部２２へ出力される。基準電圧値をＶｓと表すとすると、基準電圧値Ｖｓは、Ｖｓ＝Ｖｉ＋Ｖｏｆとなる。オフセット付加部１９に、オフセット値が保存されていない場合や、オフセット値の初期化が行われたときは、基準電圧値Ｖｓは初期電圧値保持部２０に保存されている電圧値Ｖｉとなる。比較補正部２２は、基準電圧値の情報を受け取ると、基準電圧値を保存する。

制御電圧生成部２４は、基準電圧値を示す信号を受け取ると、基準電圧値を制御電圧値としてデジタルアナログ変換部１８および電圧検出部２１へ出力する。同期の動作を開始した直後は、基準電圧値を示す信号が制御電圧値を示す信号として制御電圧生成部２４からデジタルアナログ変換部１８に入力される。すなわち、制御電圧値をＶｃと表せるとすると、制御電圧生成部２４は、Ｖｃ＝Ｖｓとして制御電圧値を出力する。電圧検出部２１は制御電圧値を示す信号を受け取ると、電圧値の検出を行って検出した電圧値を保存する。デジタルアナログ変換部１８は制御電圧値を示す信号を受け取ると信号をアナログ信号に変換して、制御電圧値を示すアナログ信号を電圧制御発振器１２へと出力する。デジタルアナログ変換部１８は、新たな制御電圧値を示す信号を受け取るまで、受け取った制御電圧値を示す信号に基づくアナログ信号の出力を継続する。

制御電圧値を示す信号が電圧制御発振器１２に入力されると、電圧制御発振器１２は、入力された制御電圧値に基づいた周波数のクロックの出力を開始する。電圧制御発振器１２から出力されたクロックはパルス生成部１３に入力される。パルス生成部１３は入力されたクロックの周波数のＮ分の１の周波数のパルスを生成して位相比較器１４へ出力する。Ｎは整数値として設定されている。また、位相同期源１１は所定の時間間隔のタイミングパルスを位相比較器１４へ出力する。

位相同期源１１からのタイミングパルスと、パルス生成部１３で生成されたパルスが位相比較器１４に入力されると、位相比較器１４は、２つのパルスの位相差に基づく信号をチャージポンプ１５へと送る。チャージポンプ１５は、位相比較器１４から入力された信号を１つの信号に合成してループフィルタ１６へ出力する。ループフィルタ１６は、チャージポンプ１５から入力された信号から高周波成分を除去してアナログデジタル変換部１７へ出力する。アナログデジタル変換部１７は、ループフィルタ１６から入力された信号をデジタル信号に変換して制御電圧生成部２４に出力する。本実施形態では、アナログデジタル変換部１７から出力される信号が示す電圧値をＶｄと表せるとする。制御電圧生成部２４は、ループフィルタ１６からアナログデジタル変換部１７を介して入力された信号が示す電圧値とそれまで制御電圧値として出力していた電圧値を加算して、新たな制御電圧値を示す信号を生成する。制御電圧生成部２４は、新たな制御電圧値を示す信号を生成すると、制御電圧値を示す信号をデジタルアナログ変換部１８および電圧検出部２１へ出力する。このとき、新たな制御電圧値Ｖｃは、それまで出力していた制御電圧値をＶｃｏと表せるとすると、Ｖｃ＝Ｖｃｏ＋Ｖｄとなる。電圧検出部２１は、入力された制御電圧値を示す信号の電圧値を検出して検出した電圧値を保存する。以上が、位相同期回路が同期を開始した直後の動作についての説明である。

次に、位相同期回路は所定の時間、電圧検出部２１において制御電圧値を検出して保存する動作を行う（ステップ１０２）。デジタルアナログ変換部１８に制御電圧値を示す信号が入力されると、デジタルアナログ変換部１８は受け取った信号から制御電圧値を示すアナログ信号を生成して電圧制御発振器１２へと送る。

電圧制御発振器１２は、それまで入力されていた値とは異なる新たな値の制御電圧値が入力されると、変化後の電圧に基づいた周波数のクロックを出力するように発振する周波数を遷移させる。電圧制御発振器１２から出力されたクロックはパルス生成部１３へ送られる。パルス生成部１３は、電圧制御発振器１２から入力されたクロックの周波数のＮ分の１の周波数のパルスを生成して位相比較器１４へ出力する。位相比較器１４は、パルス生成部１３および位相同期源１１から入力されたパルスの位相差に基づく信号をチャージポンプ１５へと送る。チャージポンプ１５は、位相比較器１４から入力された信号を１つの信号に合成してループフィルタ１６へ出力する。ループフィルタ１６は、チャージポンプ１５から入力された信号の高周波成分の除去を行って、アナログデジタル変換部１７へ出力する。アナログデジタル変換部１７は、ループフィルタ１６から入力された信号をデジタル信号に変換して制御電圧生成部２４へ送る。

制御電圧生成部２４は、アナログデジタル変換部１７から入力された信号が示す電圧値にそれまで出力していた制御電圧値を加算して、新たな制御電圧値を示す信号として電圧検出部２１およびデジタルアナログ変換部１８へ出力する。制御電圧生成部２４は、ステップ１０１と同様にＶｃ＝Ｖｃｏ＋Ｖｄとなるように新たな制御電圧値を生成する。電圧検出部２１に制御電圧値を示す信号が入力されると、電圧検出部２１は電圧値検出を行って電圧値を保存する。位相同期回路は、所定の時間の制御電圧値が電圧検出部２１に保存されるまで以上のステップ１０２の動作を繰り返して行う。

所定の時間の制御電圧値が電圧検出部２１に保存されると、位相同期回路は、オフセット値の補正の要否を判断する動作を開始する。電圧検出部２１は、所定の時間の制御電圧値を保存すると、制御電圧値の単位時間あたりの平均値を算出する（ステップ１０３）。電圧検出部２１は、平均値を算出する際に同期の動作の開始直後に保存された電圧値を除外して計算する。本実施形態では、制御電圧値の単位時間当たりの平均値はＶａと表せるとする。また、本実施形態では、単位時間は１秒として設定されている。電圧検出部２１は、制御電圧値の平均値を算出すると、制御電圧値の平均値の情報を比較補正部２２へと送る。

比較補正部２２は、制御電圧値の平均値の情報を受け取ると、制御電圧値の平均値Ｖａと基準電圧生成部２３から受け取って保存していた基準電圧値Ｖｓを比較する。制御電圧値の平均値Ｖａと基準電圧値Ｖｓの差の絶対値が所定の基準値Ｖｔｈ以上の場合は（ステップ１０４でＹｅｓ）、比較補正部２２はオフセット値の補正が必要であると判断する。すなわち、比較補正部２２は｜Ｖｓ−Ｖａ｜がＶｔｈ以上のときに、オフセット値の補正が必要であると判断する。所定の基準値Ｖｔｈは、あらかじめ設定されて比較補正部２２に保存されている。オフセット値の補正が必要であると判断すると、比較補正部２２は保存されているオフセット値の補正を行い新たなオフセット値を算出する（ステップ１０５）。比較補正部２２は、制御電圧値の平均値と基準電圧値との差を計算し、制御電圧値の平均値と基準電圧値との差を基にオフセット値を補正する。新たなオフセット値をＶｏｎ、補正前のオフセット値をＶｏｏとすると、比較補正部２２はＶｏｎ＝Ｖｏｏ＋Ｖａ−Ｖｓとして新たなオフセット値を算出する。

比較補正部２２はオフセット値を補正して新たなオフセット値を算出すると、新たなオフセット値をそれまで保存していたオフセット値に上書きして保存する。比較補正部２２は、新たに算出したオフセット値を保存すると、新たに算出したオフセット値をオフセット付加部１９へ出力する。オフセット付加部１９は新たなオフセット値を受け取ると、受け取ったオフセット値をそれまで保存していたオフセット値に上書きして保存する。オフセット付加部１９に補正後のオフセット値が保存されると、ステップ１０１に戻り補正後のオフセット値に基づいた同期の動作が行われる。すなわち、位相同期回路は、補正後のオフセット値に基づいた基準電圧値を初期の制御電圧値とした同期の動作を開始する。

制御電圧値の平均値と基準電圧値の差が所定の基準値未満の場合は（ステップ１０４でＮｏ）、比較補正部２２はオフセット値の補正は不要であると判断する。すなわち、比較補正部２２は｜Ｖｓ−Ｖａ｜がＶｔｈ未満のときに、オフセット値の補正が必要であると判断する。比較補正部２２がオフセット値の補正が不要であると判断した場合には、オフセット値の補正は行われない。オフセット値の補正が行われない場合は、アナログデジタル変換部１７からの出力信号に基づいた制御電圧値による同期の動作が継続される（ステップ１０６）。制御電圧値の変動が一定以下になると、同期が確立した状態となる。以上のような動作で、本実施形態の位相同期回路は同期を確立させる。

本実施形態では、オフセット値の補正の要否を制御電圧値の平均値Ｖａと基準電圧値Ｖｓの差の絶対値を基に判断したが、制御電圧値の振幅の大きさを基に判断することもできる。制御電圧値の振幅の大きさを基に判断するときは電圧検出部２１が制御電圧値の波形を解析して振幅を算出して比較補正部２２へと送る機能を有する構成とする。そのような構成の場合は、振幅が所定の設定値以上であった場合に、比較補正部２２はオフセット値の補正が必要であると判断してオフセット値の補正を行う。

図７は本実施形態の位相同期回路で同期を確立する際の制御電圧値の時間変化を模式的に示したものである。図７の横軸は時間を示し、図７の縦軸は電圧制御発振器１２に入力される制御電圧値を示している。図７では、位相比較器１４に入力される２つのパルスの位相差が無くなる制御電圧値を理想制御電圧値として示している。図７に示すように、同期を開始してからの時間を区間１、区間２および区間３の３つの時間帯に区切って説明する。区間１の時間帯は、同期開始直後の制御電圧値の変化を示し、同期の開始後にはまだオフセット値の補正が行われていない状態を示している。区間２の時間の時間帯は、オフセット値の補正が１回行われて、補正されたオフセット値を用いて同期の動作が行われている状態を示している。区間３の時間帯は、オフセット値が１回補正された後にさらに所定の時間の制御電圧値が保存された後の状態を示している。区間３の時間帯は、区間２の時間帯において所定の時間の制御電圧値が保存された後に行われる２回目のオフセット値の補正の要否判断において、オフセット値の補正が不要と判断されて、同期の動作が継続されている状態である。

同期を開始した直後である区間１の時間帯では、位相同期源１１から入力される信号の周波数と電圧制御発振器１２が発振する周波数の差が大きい。そのため、位相同期源１１から入力されるタイミングパルスと電圧制御発振器１２が発振したクロックに基づいたパルスとの位相差に基づいたパルスのＨｉｇｈの状態も長くなる。よって、位相比較器１４の後段のチャージポンプ１５から出力される信号の電圧の絶対値は大きい。位相比較器１４が位相差として検出した周波数の差に基づいて制御電圧値が変化するので、電圧制御発振器１２が発振するクロックの周波数は、基準となる位相同期源１１からのタイミングパルスとの周波数の差-が小さくなる方向に補正される。しかし、ループフィルタ１６は、応答速度が遅いので制御電圧値が理想制御電圧値に近づいても、理想制御電圧値の付近では制御電圧値の変化は止まらずに同じ方向に変化し続ける。そのため、制御電圧値は再び、周波数の差が大きくなる方向に進む。その後、制御電圧値は周波数の差が小さくなる方向である理想制御電圧値の方向へと変化し始める。周波数の差が大きくなる方向から小さくなる方向への変化に戻るまでの時間は、初期の制御電圧値と理想制御電圧値との差が大きいほど長くなる。よって、同期開始直後である区間１の時間帯では、制御電圧値は図７に示すように理想制御電圧値の付近を中心として大きな振幅で変動する。位相比較器１４が検出した位相差を基にした制御電圧値が電圧制御発振器１２にフィードバックされることにより徐々に小さくなるが、初期の振幅が大きいと、振幅が十分に小さくなるまでには長い時間を要する。そのため、基準電圧値の初期値、すなわち、制御電圧値の初期値と理想制御電圧値の差が大きいほど制御電圧値の振幅は大きくなる。よって、基準電圧値と理想電圧値が大きくずれた場合は、同期の確立に長い時間を要する。

位相同期回路は所定の時間が経過すると制御電圧値の平均値を基にオフセット値を補正する。オスセット値が補正されると新たな基準電圧値を基に同期の動作が開始される。オスセット値を補正したことにより、理想制御電圧値と制御電圧値の初期値となる基準電圧値の差が小さくなる。オフセット値の補正後は動作を開始する際の制御電圧値と理想制御電圧値との差が小さくなるので、制御電圧値は図７の区間２の時間帯に示すように、区間１の時間帯に比べて小さな振幅で変動する。そのため、区間２の時間帯では、制御電圧値は徐々に理想電圧値の付近で振動するようになる。このような基準電圧値の補正の効果は、本実施形態の位相同期回路が電圧制御発振器１２の制御電圧が正弦波の振幅がゆっくりと小さくなるような特性を持つために生じる。本実施形態の位相同期回路において、同期をそのまま継続した場合は、電圧制御発振器１２の制御電圧の振幅が小さくなるには長い時間を要する。そのため、同期の動作を継続するよりも、理想制御電圧値との差が小さい制御電圧値を用いて同期を開始し直した方が、初期の振幅が小さくなり同期の確立に要する時間を短くすることが期待できる。

区間２の時間帯で、さらに所定の時間の制御電圧値が保存されると、再度、オフセット値の補正の要否が判断される。区間２の時間帯では、制御電圧値の平均値と基準電圧値の差が小さいので、オフセット値の補正は不要と判断されたとする。オフセット値の補正が不要と判断されると、オフセット値の補正は行われずに同期の動作が継続さされる。区間２の時間帯の後にオフセット値の補正が行われずに、同期の動作が継続されている状態が区間３の時間帯である。図７の区間３の時間帯では、徐々に、制御電圧値の振幅が小さく状態を示している。制御電圧値の振幅が小さくなるにつれ、周波数および位相のずれは小さくなるので同期が確立した状態に近づく。

図８は、本実施形態との対比の例として、制御電圧値の所定の時間の平均値に基づいたオフセット値の補正を行わない場合の制御電圧値の時間変化を示している。図８の横軸は時間、縦軸は制御電圧値である。図８に示したように制御電圧値の変化は時間とともに徐々に小さくなるが、初期の振幅が大きいため制御電圧値の振幅が小さくなるまでには長い時間がかかる。図７に示した本実施形態のように、制御電圧値の平均値を基にオフセット値を補正し、新たなオフセット値を用いた基準電圧値を電圧制御発振器１２に印加して、同期の動作を行うことにより同期の確立に要する時間の短縮化が可能となり得る。

本実施形態の位相同期回路では、電圧検出部が所定の時間の制御電圧値を検出して、比較補正部が制御電圧値の所定の時間の平均を基にオフセット値の補正を行っている。また、本実施形態の位相同期回路は、補正後のオフセット値を初期電圧値に加えた基準電圧値を制御電圧値として電圧制御発振器に入力して、再度、同期の動作を行っている。制御電圧値の値は時間とともに振動しながら変化するが、制御電圧値の平均値は位相差が無い場合の制御電圧値である理想制御電圧値に近いことが期待される。そのため、制御電圧値の平均値を用いて補正したオフセット値を基にした基準電圧値を制御電圧値として電圧制御発振器に入力して同期を開始すると、理想制御電圧値に近い制御電圧値で同期の動作が開始できる。理想制御電圧値に近い制御電圧値で同期を開始することにより、制御電圧値の振幅が同期の開始時から小さくなり、同期の確立に要する時間を短縮化することが可能になる。最初に同期の動作を開始した際に、基準電圧値が理想制御電圧値から大きくずれている場合でも、補正したオフセット値に基づく基準電圧値を制御電圧値として印加して同期を行うことにより、制御電圧値の振幅を小さくすることができる。そのため、電圧制御発振器の状態の変化などにより、初期の基準電圧値が大きくずれている場合でも、同期の確立に要する時間を抑制することができる。また、同期の確立に要する時間を抑制する効果は、本実施形態のようにＧＮＳＳからの時刻情報を基にした基準クロックを用いて、高精度の同期を確立することを目的とした設計の位相同期回路で特に顕著になる。以上より、本実施形態の位相同期回路では、回路を構成する素子の状態によらずに短時間で同期を確立することができる。

本発明の第３の実施形態について図を参照して詳細に説明する。図９は本実施形態の位相同期回路の構成の概要を示したものである。第２の実施形態の位相同期回路は、制御電圧値を検出してオフセット値を補正することにより、制御電圧値の初期値として用いる基準電圧値を補正している。本実施形態の位相同期回路は、位相差を示す信号の電圧値を検出した結果を用いて基準電圧値を補正する。本実施形態の位相同期回路は、位相同期源３１と、電圧制御発振器３２と、パルス生成部３３と、位相比較器３４と、チャージポンプ３５と、ループフィルタ３６と、アナログデジタル変換部３７とを備えている。また、本実施形態の位相同期回路は、制御電圧生成部３６と、デジタルアナログ変換部３７と、電圧検出部４０と、基準電圧補正部４１と、基準電圧値保持部４２とをさらに備えている。

位相同期回路３１、電圧制御発振器３２、パルス生成部３３、位相比較器３４、チャージポンプ３５、ループフィルタ３６およびデジタルアナログ変換部３９の構成と機能は第２の実施形態の同一名称の部位と同様である。また、アナログデジタル変換部３８のおよび制御電圧生成部３８の構成と機能は、第２の実施形態の同一名称の部位と同様である。本実施形態ではアナログデジタル変換部３７からの出力信号は、制御電圧生成部３８および電圧検出部４０へと送られる。また、本実施形態では制御電圧生成部３８から出力される制御電圧値を示す信号は、デジタルアナログ変換部３９へと送られる。

電圧検出部４０は、アナログデジタル変換部３７から送られてくる信号が示す電圧値を検出して、電圧値を保存する機能を有する。また、電圧検出部４０が検出した電圧値の波形を解析して振幅を算出し、基準電圧補正部４１に送る機能を有する。電圧検出部４０は、所定の時間の中で検出した電圧値の１周期分の振幅または所定の時間の振幅の平均値を算出して基準電圧補正部４１へと出力する機能を有する。本実施形態では、電圧検出部４０は、所定の時間の振幅の平均値を基準電圧補正部４１に出力するとする。電圧検出部４０は、１周期分の振幅の大きさの値を出力するときは、所定の時間に含まれる最後の１周期の振幅の値を基準電圧補正部４１に出力する。

基準電圧補正部４１は、基準電圧値の補正に関する動作を制御する機能を有する。基準電圧補正部４１は、電圧検出部４０が検出した電圧値の振幅の所定の時間の平均値を基に基準電圧値の補正の要否を判断する。また、基準電圧補正部４１は、基準電圧値の補正が必要であると判断したときに、新たな基準電圧値を算出して、算出した基準電圧値を制御電圧生成部３８および基準電圧値保持部４２へ出力する。基準電圧補正部４１は、電圧検出部４０に電圧値の振幅の所定の時間の平均値を要求し、電圧検出部４０から電圧値の振幅の所定の時間の平均値の情報を受け取る。電圧検出部４０および基準電圧補正部４１は、所定の時間の中で検出された電圧値の１周期分の情報を要求または受領する構成とすることもできる。また、基準電圧補正部４１は、基準電圧値保持部４２が保存している基準電圧値の情報を基準電圧値保持部４２に要求し、基準電圧値保持部４２から基準電圧値の情報を受け取る。

基準電圧値保持部４２は、基準電圧補正部４１から送られてくる基準電圧値を保存する機能を有する。また、基準電圧値保存部４２は、基準電圧補正部４１からの要求に基づいて保存している基準電圧値を基準電圧補正部４１へ出力する機能を有する。

本実施形態の位相同期回路が同期を確立する際の動作について説明する。図１０は本実施形態の位相同期回路が同期を確立する際の動作フローの概要を示したものである。位相同期回路が備えられた装置の制御回路等から同期を開始する指示が、位相同期回路に入力されて、位相同期回路が同期を確立するための動作を開始したとする。

始めに位相同期回路は、基準電圧値保持部４２に保存されている基準電圧値を制御電圧値として同期の動作を開始する（ステップ１１１）。ステップ１１１の動作は次のように行う。基準電圧補正部４１は、基準電圧値保持部４２に基準電圧値の情報を出力する指示を送る。基準電圧値保持部４２は、基準電圧値の情報を出力する指示を受け取ると、保存している基準電圧値を基準電圧補正部４１へ送る。本実施形態において、基準電圧値はＶｓであるとする。基準電圧補正部４１は、基準電圧値の情報を受け取ると、基準電圧値を制御電圧生成部３８へ出力する。基準電圧補正部４１は、基準電圧値を制御電圧生成部３８へ出力すると、電圧検出部４０に、電圧の検出の実施と電圧値の情報を出力する指示を送る。電圧検出部４０は、電圧の検出の実施と電圧値の情報を出力する指示を受け取ると、入力される信号の電圧値の検出と電圧値の保存を開始する。

制御電圧生成部３８は、基準電圧値の情報を受け取ると受け取った基準電圧値を制御電圧値としてデジタルアナログ変換部３９へ出力する。制御電圧値をＶｃと表すとすると、制御生成部３８は制御電圧値ＶｃをＶｃ＝Ｖｓとして出力する。デジタルアナログ変換部３９は、制御電圧値の情報を受け取ると、アナログ信号に変換して電圧制御発振器３２へと出力する。デジタルアナログ変換部３９は、次に新たな制御電圧値の情報を受け取るまで、受け取った制御電圧値に基づいたアナログ信号の出力を継続する。

電圧制御発振器３２に制御電圧値を示す信号が入力されると、電圧制御発振器３２は制御電圧値に応じた周波数のクロックをパルス生成部３３へ出力する。パルス生成部３３は、電圧制御発振器３２からクロックが入力されると、入力されたクロックの周波数を所定の周波数に変換して、所定の周波数のパルスを位相比較器３４へ出力する。所定の周波数は、電圧制御発振器３２から入力されるクロックの周波数のＮ分の１となる周波数である。Ｎの値は整数値であり、位相同期源３１から出力されるタイミングパルスの周波数をＮ倍した周波数が、電圧制御発振器３２が出力可能な周波数帯域に入るように設定されている。

パルス生成部３３からのパルスと位相同期源３１からのタイミングパルスが入力されると、位相比較器３４は２つのパルスの位相差に基づく信号をチャージポンプ３５へと送る。チャージポンプ３５は、位相比較器３４から入力された信号を１つの信号に合成しループフィルタ３６へ出力する。ループフィルタ３６はチャージポンプ３５から入力される信号から高周波成分等の雑音を除去した信号を出力する。ループフィルタ３６から出力された信号は、アナログデジタル変換部３７でデジタル信号に変換される。アナログデジタル変換部３７がデジタル信号に変換した信号は、制御電圧生成部３８および電圧検出部４０に入力される。デジタルアナログ変換部３７から出力される信号が示す電圧値はＶｄであるとする。

制御電圧生成部３８は、アナログデジタル変換部３７から信号が入力されると、入力された信号が示す電圧値にそれまで出力していた制御電圧値を基に新たな制御電圧値を算出してデジタルアナログ変換部３９へ出力する。制御電圧生成部３８は、それまで出力していた制御電圧値をＶｃｏとすると、新たな制御電圧値ＶｃをＶｃ＝Ｖｃｏ＋Ｖｄとして算出して、制御電圧値を示す信号を生成してデジタルアナログ変換部３９へ出力する。デジタルアナログ変換部３９は、制御電圧値を示す信号を受け取ると、制御電圧値を示すアナログ信号を生成して電圧制御発振器３２へと出力する。

アナログデジタル変換部３７から電圧検出部４０に信号が入力されると、電圧検出部４０は入力された信号が示す電圧値を検出する。電圧検出部４０は、電圧値の検出を行うと検出した電圧値を保存する。また、このとき、検出された電圧値は、Ｖｉと表せるとする。以上が、位相同期回路が同期を開始した直後の動作についての説明である。

次に、位相同期回路は所定の時間、電圧検出部４０において電圧値を検出して保存する動作を行う（ステップ１１２）。デジタルアナログ変換部３９から電圧制御発振器３２に制御電圧値を示す信号が送られると、電圧制御発振器３２は入力された制御電圧値に応じた周波数に出力するクロックの周波数を遷移させる。電圧制御発振器３２から出力されたクロックはパルス生成部３３でＮ分の１の周波数のパルスに変換されて位相比較器３４へと出力される。位相比較器３４は、パルス生成部３３から入力されるパルスおよび位相同期源３１から入力されるタイミングパルスの位相差に基づく信号をチャージポンプ３５へ出力する。チャージポンプ３５は、位相比較器３４から入力された信号を１つの信号に合成してループフィルタ３６に出力する。ループフィルタ３６はチャージポンプ３５から入力される信号から高周波成分等の雑音を除去した信号を出力する。ループフィルタ３６から出力された信号は、アナログデジタル変換部３７へと入力される。アナログデジタル変換部３７は、ループフィルタ３６から入力された信号をデジタル信号に変換して、制御電圧生成部３８および電圧検出部４０に出力する。

制御電圧生成部３８は、アナログデジタル変換部３７から信号が入力されると、入力された信号が示す電圧値にそれまで出力していた制御電圧値を加算して新たな制御電圧値としてデジタルアナログ変換部３９へ出力する。すなわち、制御電圧生成部３８は、ステップ１１１と同様に新たな制御電圧値ＶｃをＶｃ＝Ｖｃｏ＋Ｖｄとして生成して出力する。デジタルアナログ変換部３９に入力された信号は、アナログ信号に変換されて電圧制御発振器３２へと送られる。

アナログデジタル変換部３７から電圧検出部４０に信号が入力されると、電圧検出部４０は入力された信号の電圧値を検出する。電圧検出部４０は、電圧値の検出を行うと検出した電圧値を保存する。位相同期回路は、所定の時間の電圧値が電圧検出部４０に保存されるまで以上のステップ１１２の動作を繰り返して行う。

所定の時間の電圧値が電圧検出部４０に保存されると、位相同期回路は、基準電圧値の補正の要否を判断する動作を開始する。電圧検出部４０は、所定の時間の電圧値を保存すると、所定の時間の電圧値の振幅の平均値を計算する（ステップ１１３）。本実施形態では、所定の時間の電圧値の振幅の平均値はＶａであるとする。また、本実施形態では、単位時間は１秒として設定されている。電圧検出部４０は、電圧値の振幅の平均値を算出すると、電圧値の振幅の平均値の情報を基準電圧補正部４１へと送る。基準電圧補正部４１は、所定の時間の電圧値の振幅の平均値の情報を受け取ると、所定の時間の電圧値の振幅の平均値を所定の基準値Ｖｔｈと比較する。所定の基準値Ｖｔｈは、あらかじめ設定されて、基準電圧補正部４１に保存されている。

所定の時間の電圧値の振幅の平均値が所定の基準値以上の場合には(ステップ１１４でＹｅｓ)、基準電圧補正部４１は基準電圧値の補正が必要と判断する。すなわち、基準電圧補正部４１は、ＶａがＶｔｈ以上の場合に、基準電圧値の補正が必要と判断する。基準電圧補正部４１は、基準電圧値の補正が必要と判断すると、電圧値の初期値Ｖｉを用いて基準電圧値の補正を行う（ステップ１１５）。新たな基準電圧値をＶｓｎ、補正前の基準電圧値をＶｓｏとすると、基準電圧補正部４１は、Ｖｓｎ＝Ｖｓｏ＋Ｖｉとして基準電圧値を補正する。基準電圧補正部４１は、基準電圧値の補正を行うと補正した基準電圧値の情報を基準電圧値保持部４２へ出力する。基準電圧値保持部４２は、基準電圧値の情報を受け取ると、受け取った基準電圧値を保存する。基準電圧補正部４１が基準電圧値保持部４２に補正した基準電圧値の情報を送ると、位相同期回路は補正後の基準電圧値を用いてステップ１１１からの動作を繰り返す。すなわち、位相同期回路は補正後の基準電圧値を初期の制御電圧値とした同期の動作を開始する。

所定の時間の電圧値の振幅の平均値が所定の基準値未満の場合には(ステップ１１４でＮｏ)、基準電圧補正部４１は基準電圧値の補正が不要と判断する。すなわち、基準電圧補正部４１は、ＶａがＶｔｈ未満の場合に、基準電圧値の補正は不要と判断する。基準電圧補正部４１は、基準電圧値の補正が不要であると判断した場合には、基準電圧値の補正を行わない。基準電圧値の補正が行われない場合は、アナログデジタル変換部１７からの出力信号に基づいた制御電圧値による同期の動作が継続される（ステップ１１６）。制御電圧値の変動が一定以下になると、同期が確立した状態となる。以上のような動作で、本実施形態の位相同期回路では同期を確立させる。本実施形態では、電圧値の振幅の所定の時間の平均値から基準電圧値の補正の要否を判断したが、所定の時間の最後の１周期の大きさを所定の基準値と比較して基準電圧値の補正の要否を判断することもできる。また、電圧値の振幅からではなく、基準電圧値を電圧制御発振器３２に入力した直後の電圧値Ｖｉの絶対値を所定の基準値と比較して基準電圧値の補正の要否を判断することもできる。そのような場合は、電圧値Ｖｉの絶対値が所定の基準値以上の場合に基準電圧値の補正が必要と判断する。

本実施形態の位相同期回路では、電圧検出部がループフィルタからの出力信号が示す電圧値を所定の時間、検出して、基準電圧補正部が電圧値の所定の時間の平均値を基に基準電圧値の補正を行っている。また、本実施形態の位相同期回路は、補正後の基準電圧値を制御電圧値として電圧制御発振器に入力して、再度、同期の動作を行っている。補正後の基準電圧値を制御電圧値として電圧制御発振器に入力して同期を再度、開始することにより、第２の実施形態と同様に同期確立に要する時間を抑制する効果を得ることができる。

また、本実施形態の位相同期回路は制御電圧値ではなく、位相比較器からの出力信号に基づく電圧値を検出している。本実施形態の位相同期回路は、検出した電圧値の所定の時間の平均値を基に基準電圧値の補正の要否の判断および基準電圧値の補正を行っている。このように、オフセット値を補正するのではなく、位相比較器での位相の比較結果に基づく電圧値を検出して、基準電圧値を直接、補正することにより、基準電圧値の補正にかかる処理量を低減することができる。基準電圧値の補正にかかる処理量を低減することにより、位相同期回路の回路構成を簡略化することや、回路を小さくすることが可能となる。以上より、本実施形態の位相同期回路では、回路の構成の簡略化または小型化をしつつ、短時間で同期を確立することができる。

本発明の第４の実施形態について図を参照して詳細に説明する、図１１は本実施形態の通信ネットワークシステムの構成の概要を示したものである。第１から第３の実施形態の位相同期回路は、通信装置において基準クロックを生成するための回路として用いることができる。本実施形態の通信ネットワークシステムは、第１から第３の実施形態の位相同同期回路を用いた通信装置を送信装置および受信装置に用いている。図１１に示すように、本実施形態の通信ネットワークシステムは、送信装置６０および受信装置８０を備えている。また、送信装置６０および受信装置８０は、通信ネットワーク７０を介して接続され、送信装置６０から出力された信号が受信装置８０に入力される。

送信装置６０は、送信信号処理部６１と、混合器６２と、位相同期回路６３と、基準信号受信部６４を備えている。送信信号処理部６１は受信装置８０へ送信するデータを、通信ネットワーク７０で伝送するための信号に変換する機能を有する。混合器６２は、送信信号処理部６１から入力される信号と、位相同期回路６３から入力される信号を混合するミキサーとしての機能を有している。位相同期回路６３は所定の周波数のクロック信号を出力する機能を有する。位相同期回路６３には、第１から第３の実施形態の位相同期回路を用いることができる。位相同期回路６３は、基準信号受信部６４から入力される基準信号を基に同期を確立し、電圧制御発振器が出力するクロックを混合器６２に出力する。基準信号受信部６４は、位相同期回路６３で用いる基準信号を受信して、位相同期回路６３に出力する機能を有する。本実施形態の基準信号受信部６４には、ＧＮＳＳ受信機が用いられている。基準信号受信部６４は、通信ネットワーク等から基準クロックを基準信号として受信して位相同期回路６３に出力する構成とすることもできる。

本実施形態の位相同期回路６３は、ＧＮＳＳ受信機から得られた基準信号を基に、通信ネットワークシステムで用いる基準クロックを生成する。本実施形態の通信ネットワークシステムでは、基準クロックとしてＩＥＥＥ１５８８の規格に対応したバウンダリークロックが生成される。送信装置６０は、位相同期回路６３で生成した基準クロックを通信ネットワーク７０に出力する。また、位相同期回路は、送信信号処理部６１が出力した信号を通信ネットワーク７０で伝送する際の所定の周波数に調整するために備える局部発振器として用いることもできる。また、通信ネットワーク７０に出力する基準クロックを生成する位相同期回路と、所定の周波数に調整するための局部発振器としての位相同期回路をそれぞれ備える構成とすることもできる。

通信ネットワーク７０は、所定の規格に基づいた通信ネットワークとして構成されている。本実施形態の通信ネットワーク７０は、ＩＥＥＥ１５８８の規格に準拠した通信ネットワークとして構成されている。

受信装置８０は、位相同期回路８１と、混合器８２と、受信信号処理部８３を備えている。位相同期回路８１は、通信ネットワーク７０を介して入力される基準クロックを基に、受信装置８０の内部で用いる所定の周波数の基準クロックを生成する局所発振器としての機能を有する。位相同期回路８１は、通信ネットワークを介して入力される基準クロックを基準信号として同期を確立し、電圧制御発振器が出力するクロックを混合器８２に出力する。混合器８２は、通信ネットワーク７０から入力される信号と位相同期回路８１から入力される所定の周波数のクロック信号を混合して出力するミキサーとしての機能を有する。受信信号処理部８３は、通信ネットワーク７０から入力された信号を復調して、他のネットワークや情報システムで用いる信号に変換する機能を有する。また、受信装置８０を送信装置６０と同様の基準信号受信部を備える構成とし、位相同期回路８１が基準信号受信部から入力されるＧＮＳＳ受信機から得た基準信号を基に動作する構成とすることもできる。

本実施形態では送信装置と受信装置をそれぞれ独立した通信装置として示したが、送信装置と受信装置が一体の通信装置として構成されていてもよい。

本実施形態の通信ネットワークシステムは、第１から第３の実施形態で示した高精度の同期確立が可能な位相同期回路を備えた通信装置を用いて構成されている。そのため、各通信装置は、送受信する信号を処理する際に基準となる所定の周波数の基準クロックを高精度に得ることができる。その結果、本実施形態の通信ネットワークシステムでは安定した通信が可能となり得る。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力する位相比較手段と、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力する制御信号出力手段と、
前記制御信号に基づき前記第１のクロック信号を生成する発振手段と、
極大点および極小点を各々少なくとも１回経由する所定の時間内における２つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する補正手段と
を備えていることを特徴とする位相同期回路。

（付記２）
前記補正手段は、更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする付記１に記載の位相同期回路。

（付記３）
前記所定の時間内における２つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする付記１または２いずれかに記載の位相同期回路。

（付記４）
前記所定の時間内における２つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする付記１または２いずれかに記載の位相同期回路。

（付記５）
前記所定の時間内における２つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記発振手段が前記第１のクロックの生成を開始した際の前記設定値との差であることを特徴とする付記１または２いずれかに記載の位相同期回路。

（付記６）
第２のクロック信号を受信する受信手段と、
付記１から５いずれかに記載の位相同期回路とを備え、
前記第２のクロックが前記位相同期回路に入力されることを特徴とする通信装置。

（付記７）
前記位相同期回路が生成する所定の周波数のクロック信号を基にした基準信号を送信する送信手段をさらに備えることを特徴とする付記６に記載の通信装置。

（付記８）
付記７記載の通信装置からなる送信装置と、
付記６記載の通信装置からなる受信装置とを備え、
前記送信装置から送信された前記基準信号が前記受信装置に前記第２のクロック信号として入力されることを特徴とした通信ネットワークシステム。

（付記９）
第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力し、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力し、
前記制御信号に基づき前記第１のクロック信号を生成し、
極大点および極小点を各々少なくとも１回経由する所定の時間内における２つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新することを特徴とする同期方法。

（付記１０）
更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする付記９に記載の同期方法。

（付記１１）
前記所定の時間内における２つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする付記９または１０いずれかに記載の同期方法。

（付記１２）
前記所定の時間内における２つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする付記９または１０いずれかに記載の同期方法。

（付記１３）
前記所定の時間内における２つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記第１のクロックの生成を開始した際の前記設定値との差であることを特徴とする付記９または１０いずれかに記載の同期方法。

本発明は、情報装置や通信装置等に用いる位相同期回路として利用することができ、特に短時間での高精度な同期の確立が必要な位相同期回路に利用することができる。

１１ 位相同期源
１２ 電圧制御発振器
１３ パルス生成部
１４ 位相比較器
１５ チャージポンプ
１６ ループフィルタ
１７ アナログデジタル変換部
１８ デジタルアナログ変換部
１９ オフセット付加部
２０ 初期電圧値保持部
２１ 電圧検出部
２２ 比較補正部
２３ 基準電圧生成部
２４ 制御電圧生成部
３１ 位相同期源
３２ 電圧制御発振器
３３ パルス生成部
３４ 位相比較器
３５ チャージポンプ
３６ ループフィルタ
３７ アナログデジタル変換部
３８ 制御電圧生成部
３９ デジタルアナログ変換部
４０ 電圧検出部
４１ 基準電圧補正部
４２ 基準電圧値保持部
５１ 第１のフリップフロップ回路
５２ 第２のフリップフロップ回路
５３ ＮＡＮＤ回路
６０ 送信装置
６１ 送信信号処理部
６２ 混合器
６３ 位相同期回路
６４ 基準信号受信部
７０ 通信ネットワーク
８０ 受信装置
８１ 位相同期回路
８２ 混合器
８３ 受信信号処理部
１０１ 位相比較手段
１０２ 制御信号出力手段
１０３ 発振手段
１０４ 補正手段
１０１−１０６ 同期動作のステップ
１１１−１１６ 同期動作のステップ

Claims (10)

1. 第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力する位相比較手段と、
   前記位相差信号に基づいて生成された設定値を有する制御信号を出力する制御信号出力手段と、
   前記制御信号に基づき前記第１のクロック信号を生成する発振手段と、
   極大点および極小点を各々少なくとも１回経由する所定の時間内における２つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する補正手段と
   を備えていることを特徴とする位相同期回路。
2. 前記補正手段は、更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする請求項１に記載の位相同期回路。
3. 前記所定の時間内における２つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする請求項１または２いずれかに記載の位相同期回路。
4. 前記所定の時間内における２つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする請求項１または２いずれかに記載の位相同期回路。
5. 前記所定の時間内における２つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記発振手段が前記第１のクロックの生成を開始した際の前記設定値との差であることを特徴とする請求項１または２いずれかに記載の位相同期回路。
6. 第２のクロック信号を受信する受信手段と、
   請求項１から５いずれかに記載の位相同期回路とを備え、
   前記第２のクロックが前記位相同期回路に入力されることを特徴とする通信装置。
7. 前記位相同期回路が生成する所定の周波数のクロック信号を基にした基準信号を送信する送信手段をさらに備えることを特徴とする請求項６に記載の通信装置。
8. 請求項７記載の通信装置からなる送信装置と、
   請求項６記載の通信装置からなる受信装置とを備え、
   前記送信装置から送信された前記基準信号が前記受信装置に前記第２のクロック信号として入力されることを特徴とした通信ネットワークシステム。
9. 第１のクロック信号と、入力される第２のクロック信号との位相差に対応する位相差信号を出力し、
   前記位相差信号に基づいて生成された設定値を有する制御信号を出力し、
   前記制御信号に基づき前記第１のクロック信号を生成し、
   極大点および極小点を各々少なくとも１回経由する所定の時間内における２つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新することを特徴とする同期方法。
10. 更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする請求項９に記載の同期方法。

Images