JP2015154249A - 位相同期回路および同期方法 - Google Patents
位相同期回路および同期方法 Download PDFInfo
- Publication number
- JP2015154249A JP2015154249A JP2014026356A JP2014026356A JP2015154249A JP 2015154249 A JP2015154249 A JP 2015154249A JP 2014026356 A JP2014026356 A JP 2014026356A JP 2014026356 A JP2014026356 A JP 2014026356A JP 2015154249 A JP2015154249 A JP 2015154249A
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- voltage value
- phase
- predetermined time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】回路を構成する素子の状態によらず短時間で同期を確立することができる位相同期回路を得る。【解決手段】位相同期回路を、位相比較手段101と、制御信号出力手段102と、発振手段103と、補正手段104とを備える構成とする。位相比較手段101は、第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力する。制御信号出力手段102は、位相差信号に基づいて生成された設定値を有する制御信号を出力する。発振手段103は、制御信号に基づき第1のクロック信号を生成する。補正手段104は、所定の時間内における2つの設定値の差が所定の基準値以上であった場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は所定の時間内で極大点および極小点を各々少なくとも1回経由する。【選択図】 図1
Description
本発明は、位相同期回路に関するものであり、特に同期確立に要する時間を短縮する技術に関するものである。
情報システムや通信ネットワークシステムは情報装置や通信装置などの多くの装置を用いて構成される。システムを構成する装置間で信号の送受信を行うためには、送受信する信号を処理する際に各装置が内部で基準として用いる信号の周波数が、所定の周波数と精度よく一致していることが必要である。各装置が基準として用いる信号の周波数を所定の周波数に合わせるために、各装置は位相同期回路を備えていることがある。位相同期回路は、位相同期回路に備えられた電圧制御発振器から出力されるクロックの周波数を基準となる信号を用いて調整することにより同期を行う。位相同期回路は、電圧制御発振器からの出力信号と基準となる信号を比較し、2つの信号の位相のずれが徐々に小さくなるように電圧制御発振器を制御することにより同期を行っている。そのため、位相同期回路の起動時には同期確立にある程度の時間を要する。同期確立にある程度の時間を要するため、位相同期回路は、装置を構成する他の回路や電子部品と比べて立ち上げに要する時間が長くなる可能性がある。
同期を行う際に、基準となる信号としてGNSS(Global Navigation Satellite System)から得られる精度の高い信号を用いた場合には、高精度の同期が可能となり得る。しかし、基準となる信号が1Hzのような低周波数の場合には、同期にさらに長い時間がかかる。また、GNSS等からの基準信号を使用して高精度に同期を確立させ、同期が安定した状態で用いることを目的としたような場合には、位相同期回路に用いるループフィルタ回路の時定数の設定等の設計上の制約も大きくなる。そのため、電圧制御発振器への制御電圧値が、大きな振幅を持ちながら徐々に収束していくような特性を持つような設計とならざるを得ないことがある。電圧制御回路への制御電圧値が大きな振幅を持ちながら徐々に収束していくような特性の設計の位相同期回路では、一定の制御電圧に収束するまで長い時間を要する。一方で、通信装置では、通信の停止時間を抑制するため設定変更時や異常発生時の再起動が素早く行われることが要求されることが多い。そのため、電圧制御回路への制御電圧値が大きな振幅を持ちながら徐々に収束していくような特性の設計の位相同期回路に対しても、同期を確立するまでに要する時間を抑制することが求められる。
また、位相同期回路で用いられる電圧制御発振器は経年劣化や温度変化などにより一定の電圧を印加した場合でも、発振されるクロックの周波数が異なる場合がある。そのため、電圧制御発振器に印加する電圧の初期値が一定であったとしても発振されるクロックの周波数は異なる場合がある。電圧の初期値が、所定の周波数のクロックを発振するために最適な電圧値から大きくずれると、発振されるクロックの周波数ずれが大きくなり、同期を確立するまでの時間が長くなる。このような場合に、電圧制御発振器の制御電圧が振動しながら収束していくような回路特性の場合は、同期を確立するまでにかなりの時間を要することになる。そのため、制御電圧が振動するような回路特性の位相同期回路において、電圧制御発振器に印加する電圧の初期値が最適な値から大きくずれた場合でも、同期確立に要する時間を抑制できることが必要である。電圧の初期値が大きくずれた場合においても、同期確立に要する時間を抑制するための技術としては、例えば、電圧制御発振器に印加する電圧の値を補正する技術がある。電圧制御発振器に印加する電圧の設定値を補正するため技術としては、例えば、特許文献1に開示された技術がある。
特許文献1の位相同期回路は、駆動開始直後に電圧制御発振器に印加する電圧の設定値と、保存されている電圧制御発振器の発振周波数の電圧依存性のデータを補正する機能を備えている。特許文献1の位相同期回路は、外部から入力されるクロックと位相同期回路の電圧制御発振器が出力するクロックの位相差を、位相同期回路内で発生させた基準となるクロックであるマスタークロックを用いて計測している。特許文献1の位相同期回路は、外部から入力されるクロックと電圧制御発振器の出力するクロックとの間の位相差を、2つのクロックの間でマスタークロックをいくつカウントできるかにより計測している。マスタークロックは、位相差の検出精度よりも高精度の発振器により生成されたクロックが用いられる。また、特許文献1の位相同期回路は、位相の同期は負帰還回路による位相同期回路で用いられる一般的な同期方法により同期を行っている。特許文献1の位相同期回路は位相差が無くなるように電圧制御発振器の制御を行い、位相差が無くなったときの電圧値を初期電圧値として保存する。また、位相同期回路は、電圧の変化に対する位相の変化量のデータについても保存して、保存したデータに基づいて電圧制御発振器の制御を行う。特許文献1では、このような構成とすることにより、回路を複雑化することなく起動時やクロックの周波数設定の切り替え時の所定の周波数での同期確立に要する時間を短縮することができるとしている。
特許文献2には、通信ネットワークから入力される信号に含まれるクロックを基準として、同期を行う位相同期回路に関する技術が開示されている。特許文献2の位相同期回路は、通信ネットワークから入力される信号に含まれるクロックを基準として、位相同期回路に備えられた電圧制御発振器が出力するクロックとの同期を行っている。特許文献2の位相同期回路では、基準となるクロックと電圧制御発振器から出力されたクロックの位相差を位相比較器から出力し、電圧制御発振器に印加する電圧をデジタル信号処理回路により算出して、印加する電圧を制御している。また、特許文献2の位相同期回路に備えられたデジタル信号処理回路は、同期開始直後に電圧制御発振器に印加する電圧の初期値を補正する機能を有する。特許文献2では電圧の初期値を補正する機能を有することにより、所定の周波数のクロックを発振するための電圧値に変動があった場合でも、電圧制御発振器からのクロックの出力を開始した際の周波数のずれを抑制することが出来るとしている。
しかしながら、特許文献1の技術は次のような点で十分ではない。特許文献1の位相同期回路では電圧制御発振器のクロックと基準となるクロックの位相差をマスタークロックを用いてカウントしている。特許文献1の位相同期回路では、マスタークロックのカウント数で表される位相差が無くなるように電圧制御発振器を制御して、そのときの電圧値で初期電圧値の補正を行っている。しかし、駆動開始後に初期電圧を印加してから位相差が小さくなるまでの動作では位相同期回路における一般的な同期方法での駆動を行っている。よって、環境変化等により初期電圧の設定値が、適正な値よりも大きくずれていた場合には、同期を確立するまでに長い時間を要する可能性がある。特に、基準となるクロックが低周波数である場合などには、電圧制御発振器に印加する電圧を変化させる周期が長いため初期電圧の設定値のずれの影響が大きくなる。そのため、特許文献1の技術は、電圧制御発振器など回路を構成する素子の状態が変化し、初期の設定値が最適値から大きくずれている場合などに、短時間で同期を確立させるための技術としては十分ではない。
また、特許文献2においても、補正した電圧値は位相同期回路からクロックの出力を新たに開始するときにのみ用いられる。特許文献2では、同期を行っている際に同期の確立に要する時間を短縮するための技術は開示されていない。よって、特許文献2についても、短時間で同期を確立するための技術としては十分ではない。
本発明は、回路を構成する素子の状態によらず短時間で同期を確立することができる位相同期回路を得ることを目的としている。
上記の課題を解決するため、本発明の位相同期回路は、位相比較手段と、制御信号出力手段と、発振手段と、補正手段とを備えている。位相比較手段は、第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力する。制御信号出力手段は、位相差信号に基づいて生成された設定値を有する制御信号を出力する。発振手段は、制御信号に基づき第1のクロック信号を生成する。補正手段は、所定の時間内における2つの設定値の差が所定の基準値以上であった場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は、所定の時間内で極大点および極小点を各々少なくとも1回経由する。
本発明の同期方法は、第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力し、位相差信号に基づいて生成された設定値を有する制御信号を出力する。本発明の同期方法は、制御信号に基づき第1のクロック信号を生成する。本発明の同期方法は、所定の時間内における2つの設定値の差が所定の基準値以上である場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は、所定の時間内で極大点および極小点を各々少なくとも1回経由する。
本発明によると、回路を構成する素子の状態によらずに短時間で同期を確立することができる。
本発明の第1の実施形態について図を参照して詳細に説明する。図1は本実施形態の位相同期回路の構成の概要を示したものである。本実施形態の位相同期回路は、位相比較手段101と、制御信号出力手段102と、発振手段103と、補正手段104とを備えている。
位相比較手段101は、第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力する。制御信号出力手段102は、位相差信号に基づいて生成された設定値を有する制御信号を出力する。発振手段103は、制御信号に基づき第1のクロック信号を生成する。補正手段104は、所定の時間内における2つの設定値の差が所定の基準値以上であった場合に、設定値を、所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する。また、設定値は所定の時間内で極大点および極小点を各々少なくとも1回経由する。
本実施形態の位相同期回路は、発振手段103が第1のクロック信号を生成する際の制御信号の設定値を、所定の時間内における2つの設定値の差が所定の基準値以上であった場合に、補正手段104が所定値に更新している。補正手段104は、設定値を所定の時間内の設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値になるように更新する。このように設定値を更新することにより、第1のクロック信号と第2のクロック信号の位相および周波数の差が略無くなる値により近い設定値で第1のクロック信号を生成することができる。そのため、第1のクロック信号と第2のクロック信号の位相および周波数の差が小さくなるまでの時間が、制御信号の設定値を更新しなかった場合に比べて短くなる。よって、本実施形態の位相同期回路では、初期の制御電圧が大きくずれているような場合でも、短時間で同期を確立することが可能となる。その結果、本実施形態の位相同期回路では、回路を構成する素子の状態によらずに短時間で同期を確立することができる。
本発明の第2の実施形態について図を参照して詳細に説明する。図2は、本実施形態の位相同期回路の構成の概要を示したものである。
本実施形態の位相同期回路は、位相同期源11と、電圧制御発振器12と、パルス生成部13と、位相比較器14と、チャージポンプ15と、ループフィルタ16と、アナログデジタル変換部17とを備えている。また、本実施形態の位相同期回路は、デジタルアナログ変換部18と、オフセット付加部19と、初期電圧値保持部20と、電圧検出部21と、比較補正部22とをさらに備えている。本実施形態の位相同期回路は、基準電圧生成部23と、制御電圧生成部24とをさらに備えている。
位相同期源11は、位相同期回路において基準となるタイミングパルスを出力する機能を有する。本実施形態の位相同期源11は、GNSS(Global Navigation Satellite System)受信機とパルス発生器を備えている。パルス発生器は、GNSSから得る時刻情報を基に所定の時間間隔のタイミングパルスを生成する。本実施形態では、1秒間隔のタイミングパルスが生成されるとする。位相同期源11は、パルス発生器が生成したタイミングパルスを位相比較器14へと出力する。本実施形態では、位相同期源11はGNSSから得た時刻情報を基にしてタイミングパルスを出力しているが、ネットワークから入力される信号に含まれるクロックを基にタイミングパルスを出力する構成とすることもできる。ネットワークから入力される信号に含まれるクロックとしては、例えば、IEEE(The Institute of Electrical and Electronics Engineers)1588に規定されているバウンダリークロックを用いることができる。
電圧制御発振器12は、入力される電圧に応じた周波数のクロックを出力する機能を有する。電圧制御発振器12から出力されたクロックはパルス生成部13へ送られる。また、電圧制御発振器12は、位相同期回路が備えられている装置の他の回路等へクロックを出力する機能を有する。本実施形態では、電圧制御発振器12には恒温槽付水晶発振器(Oven Controlled Crystal Oscillator;OCXO)を用いる。パルス生成部13は、分周器としての機能を備え、電圧制御発振器12から入力されるクロックの周波数を所定の整数Nで割った周波数のパルスを生成して出力する機能を有する。所定の整数Nは、パルス生成部13が分周してN分の1の周波数として出力するパルスの周波数が、位相同期源11から入力されるタイミングパルスの周波数とほぼ一致する範囲となるように設定されている。
位相比較器14は、位相同期源11から入力されるタイミングパルスと、パルス生成部13から入力されるパルスの位相の差を示す信号を出力する機能を有する。位相比較器14の出力信号は、チャージポンプ15へと入力される。位相比較器14には、位相周波数比較器(Phase Frequency Comparator;PFC)を用いる。位相周波数比較器は、例えば、パルスの立ち下りを検知するJK型フリップフロップ回路とNAND回路で構成することができる。図3は、2つのJK型フリップフロップ回路とNAND回路を用いて構成した位相周波数比較器の回路の構成の例を示したものである。図3に示した位相周波数比較器は、JK型の第1のフリップフロップ回路51と、第2のフリップフロップ回路52とを備えている。また、図3に示した位相周波数比較器は、NAND回路53をさらに備えている。位相同期源11から送られてくるタイミングパルスは第1のフリップフロップ回路51に入力される。また、パルス生成部13から送られてくるパルスは、第2のフリップフロップ回路52に入力される。第1のフリップフロップ回路51のQ端子からの出力は、NAND回路53に入力されるとともに、図3でOUT Uと示した経路へ出力される。また、第2のフリップフロップ回路52のQ端子からの出力は、NAND回路53に入力されるとともに、図3でOUT Dと示した経路へ出力される。
NAND回路53からの出力は、第1のフリップフロップ回路51および第2のフリップフロップ回路52のクリア端子に入力される。図3では、クリア端子は、「CLR」として示されている。NAND回路53からクリア端子に入力された信号は、第1のフリップフロップ回路51および第2のフリップフロップ回路52への入力時に反転される。例えば、NAND回路53から送られてきたLowの信号は、入力時に反転されてHighの信号として第1のフリップフロップ回路51および第2のフリップフロップ回路52に入力される。クリア端子からHighの信号が入力されたとき、すなわち、NAND回路53からLowの信号が送られてくると、2つのフリップフロップ回路はクリア状態となる。クリア状態となると、第1のフリップフロップ回路51および第2のフリップフロップ回路52はプリセット端子から入力される信号をQ端子から出力する。
図3ではプリセット端子は「PR」として示されている。起動時およびクリア動作が行われたときは、2つのフリップフロップ回路は、プリセット端子から入力された信号をQ端子から出力する。また、図3に示した2つのフリップフロップ回路では、プリセット端子から入力される信号は、入力時に反転される。図3に示すようにプリセット端子は電源と接続されているので、Highの信号が2つのフリップフロップ回路に送られてくる。Highの信号は、プリセット端子への入力時に反転されるのでプリセット端子からはLowの信号がフリップフロップ回路に入力される。よって、図3に示したフリップフロップ回路は、起動時またはクリア動作が行われたときは、Q端子からLowの信号を出力する。
図3に示した、2つのフリップフロップ回路はJ端子がHigh、K端子がLowの状態に固定されている。本実施形態では入力されたパルスの立ち下りを検知して動作するフリップフロップ回路を用いているので、パルスの立ち下りを検知した場合にQ端子からHighの信号を出力する。一度、パルスの立ち下りを検知すると、フリップフロップ回路はクリアの信号が入力されるまで、Highの出力を継続する。プリセット端子はHighを反転して入力しているので、動作を開始した直後またはクリア後のQ端子からの出力はLowである。NAND回路53は、2つのフリップフロップ回路からの入力が同時にHighになったときにのみLowの出力を行う。NAND回路53からの出力は反転されて、2つのフリップフロップ回路に入力される。よって、2つのフリップフロップ回路が同時にHighの出力を行ったときに、各フリップフロップ回路はクリアされてQ端子からの出力がLowになる。
図4は、図3に示した位相周波数比較器を用いた場合の、入力信号と出力信号の例を示したものである。図4の例は、パルス生成部13から入力されるパルスの周波数の方が、位相同期源11から入力されるパルスの周波数よりも高い状態を示している。図4の最上段の「位相同期源からの入力」は、位相同期源11から第1のフリップフロップ回路51に入力されるパルスを示している。図4の上から2番目の「パルス生成部からの入力」は、パルス生成部13から第2のフリップフロップ回路52に入力されるパルスを示している。図4の上から3番目の「OUT U」は、第1のフリップフロップ回路51のQ端子から出力されるパルスを示している。また、図4の上から4番目の「OUT D」は、第2のフリップフロップ回路52のQ端子から出力されるパルスを示している。「OUT U」および「OUT D」のパルスは、それぞれチャージポンプ15へと送られる。
図3および図4を用いて、位相周波数比較器の動作を説明する。初期状態では2つのフリップフロップ回路のQ端子からの出力はLowである。始めに、図4の上から2番目に示したパルス生成部13から入力されたパルスの立ち下り部を第2のフリップフロップ回路52が検知する。入力されたパルスの立ち下りを検知すると、第2のフリップフロップ回路52のQ端子からの出力、すなわち、図4の最下段に示す「OUT D」はLowからHighへと変化する。第2のフリップフロップ回路52のQ端子からの出力は、クリアの信号が入るまでHighの出力を継続する。すなわち、第2のフリップフロップ回路52のQ端子からの出力は、入力されるパルスによらずにクリアの信号が入力されるまでHighの状態を継続する。
次に、位相同期源11からのパルスの立ち下りが第1のフリップフロップ回路51によって検知されると、第1のフリップフロップ回路51のQ端子からの出力がLowからHighへと変化する。第1のフリップフロップ回路51のQ端子からの出力がHighになることにより、2つのフリップフロップ回路のQ端子から同時にHighの信号がNAND回路53に入力されるようになる。NAND回路53は、2つのフリップフロップ回路からHighの信号を受け取るとLowの出力を行う。NAND回路53からのLowの出力は、第1のフリップフロップ回路51および第2のフリップフロップ回路52に入力される。NAND回路53からのLowの信号は反転されて入力され、第1のフリップフロップ回路51および第2のフリップフロップ回路52はクリアの信号が入力されたとして動作する。
クリアの信号が入力されたので、第1のフリップフロップ回路51および第2のフリップフロップ回路52はHighの状態からLowの状態へと出力を変化させる。そのため、第2のフリップフロップ回路52からの出力である「OUT D」はHighからLowの状態へと変化する。また、第1のフリップフロップ回路51は、位相同期源11からのパルスの立ち下りを検知した際にHighの出力を行うが、同時にクリアの信号を受け取るのですぐにLowの状態へと変化する。そのため、第1のフリップフロップ回路51からの出力である「OUT U」はHighになると同時にLowの状態に戻っている。図4の例では、「OUT D」はHighの状態が継続する部分があるが、「OUT U」は、瞬間的にしかHighの状態にはならず、ほぼ常時、Lowの状態となっている。このような、パルスの出力を得ることにより、入力された2つのパルスの位相差を検出することができる。
チャージポンプ15は位相比較器14として用いられている位相周波数比較器からの2つの出力を1つの出力に合成する機能を有する。図5は、チャージポンプ15の構成の例を示したものである。図5に示すチャージポンプ15では、位相比較部14から「OUT U」および「OUT D」の信号が入力されている。それぞれの信号がHighの状態となったときに、スイッチであるSW1またはSW2がオン状態となり正の電圧信号または負の電圧信号が出力される。信号がLow状態となったときは、スイッチはオフ状態となり電圧信号の出力は停止される。本実施形態では、「OUT U」側のSW1がオンのときは正の電圧値の電圧信号が出力され、「OUT D」のSW2がオンのときは負の電圧値の電圧信号が出力される。図4の例に示したパルスが図5のチャージポンプ15に入力されると、SW2側が「OUT D」のパルスのHighに合わせてオンの状態となる。一方で、SW1側はほぼオフのままである。よって、正の電圧信号は出力されずに、チャージポンプ15から負の電圧値の電圧信号が出力される。図4のようにパルス生成部13からの周波数が高い場合は、負の電圧値の電圧信号を出力することにより、電圧制御発振器12が出力する周波数を下げる方向の信号を出力することができる。
位相同期源11からのパルスの周波数が高いときは、「OUT U」側にHighの状態が継続した部分がみられるパルスが出力される。また、そのときの「OUT D」側は瞬間的にHighの状態がみられるのみとなる。位相同期源11からのパルスの周波数が高いときは、パルスのHighの状態に合わせてSW1がオン状態となるので、正の電圧値の電圧信号が出力される。正の電圧値の電圧信号を出力することにより、電圧制御発振器12が出力する周波数を上げる方向の信号を出力することができる。また、本実施形態のチャージポンプ15のスイッチは、図4の「OUT U」のように瞬間的なHighの状態の場合は、オンの状態への切り替えを行わずにオフの状態を継続する構成とすることもできる。チャージポンプ15は、1つの出力に合成した信号をループフィルタ16に送る。
ループフィルタ16は、ローパスフィルタが用いられ、チャージポンプ15から入力された信号から高周波の成分を除去して出力する機能を有する。本実施形態のループフィルタ16は、高精度の同期の確立と確立した状態の維持および外部入力の揺らぎに耐性を持たせることを目的とした設計を行っている。そのため、ループフィルタ16の時定数を大きく設定する必要があるなど設計上の制約が多い。例えば、減衰係数を指標としてループフィルタ16の特性を考えた場合には、減衰係数を小さなものとせざるを得ないなどの制約がある。そのような設計上の制約に基づいてループフィルタ16を構成した場合には、電圧制御発振器12の制御電圧は、正弦波の振幅が時間をかけて徐々に小さくなるような特性にならざるを得ない。ループフィルタ16は、高周波の成分の除去等を行った信号をアナログデジタル変換部17に出力する。ループフィルタ16から出力される信号は、チャージポンプ15から入力された信号が直流化された信号となる。
アナログデジタル変換部17は、ループフィルタ16から入力される信号をデジタル信号に変換して出力する機能を有する。ループフィルタ16から出力された信号はアナログデジタル変換部17でデジタル信号に変換されて、制御電圧生成部24に入力される。デジタルアナログ変換部18は、制御電圧生成部24から送られてくる信号をアナログ信号に変換して電圧制御発振器12へと出力する機能を有する。
オフセット付加部19は、比較補正部22から送られてくる初期電圧値のオフセット値を示す情報を保存する機能を有する。また、オフセット付加部19は、保存したオフセット値を示す信号を基準電圧生成部23へ出力する機能を有する。オフセット付加部19は比較補正部22から送られてきたオフセット値のうち、最も新しいオフセット値を出力する。初期電圧値保持部20は、電圧制御発振器12に印加する電圧の初期値を初期電圧値として保存する機能を有する。初期電圧値は位相同期回路の設計に応じてあらかじめ設定されている。初期電圧値は、各素子の個体差等に応じて位相同期回路の製造時に設定することもできる。また、初期電圧値保持部20は、保存している初期電圧値を示す信号を基準電圧生成部23へ出力する機能を有する。本実施形態では、初期電圧値保持部20から出力される信号が示す初期電圧値とオフセット付加部19から出力される信号が示すオフセット値が加算された電圧値を基準電圧値と呼ぶ。本実施形態では、基準電圧値が同期の確立のための動作の開始直後に電圧制御発振器12に初期の電圧値として入力される。
電圧検出部21は、制御電圧生成部24から送られてくる制御電圧値を検出して制御電圧値を保存する機能を有する。また、電圧検出部21は所定の時間の制御電圧値の平均値を算出する機能を有する。制御電圧値は、ループフィルタ16からアナログデジタル変換部17を介して出力される信号が示す電圧値に、制御電圧生成部24でそれまで出力していた制御電圧値が加算された電圧値である。電圧検出部21は制御電圧値の所定の時間の平均値を比較補正部22に出力する。
比較補正部22は、制御電圧値の平均値と基準電圧値の比較を行い、オフセット値の補正の要否を判断する機能を有する。比較補正部22は制御電圧値の所定の時間の平均値と基準電圧値の差の絶対値が所定の基準値以上であった場合に、オフセット値の補正が必要であると判断する。比較補正部22は制御電圧値の所定の時間の平均値と基準電圧値を基にオフセット値を補正する機能を有する。また、比較補正部22は補正したオフセット値を保存する機能を有する。比較補正部22はオフセット値を補正すると補正後のオフセット値をオフセット付加部19へ出力する。
基準電圧生成部23は、初期電圧値保持部20から送られてくる信号が示す電圧値とオフセット付加部19から送られてくる信号が示す電圧値を加算して、基準電圧値を示す信号を生成して制御電圧生成部24へと出力する。また、基準電圧生成部23は基準電圧値を示す信号を比較補正部22にも出力する。
制御電圧生成部24は、それまで出力していた制御電圧値とアナログデジタル変換部17から送られてくる信号が示す電圧値を加算して、新たな制御電圧値を生成して制御電圧値を示す信号として出力する機能を有する。また、制御電圧生成部24は、同期の確立の動作の開始直後およびオフセット値の補正直後は基準電圧値を制御電圧値として出力する機能を有する。制御電圧生成部24が出力した制御電圧値を示す信号はデジタルアナログ変換部18および電圧検出部21へ送られる。
本実施形態の位相同期回路は、位相比較部14の後段にチャージポンプ15を備えて、位相比較部14からの2つの出力を1つに合成している。チャージポンプ15を備える構成に代えて、位相同期回路は、位相比較部14の後段にオペアンプを備える構成とすることもできる。オペアンプの場合も、位相比較部14からの出力を1つに合成して出力する機能は、チャージポンプ15と同様である。また、チャージポンプ15に代えて、オペアンプを用いる場合には、オペアンプがループフィルタ16の機能を併せて備える構成とすることもできる。
本実施形態の位相同期回路で同期を確立する際の動作について説明する。図6は、本実施形態の位相同期回路が同期を確立する際の動作フローの概要を示したものである。制御システム等から位相同期回路に同期を開始する制御信号が送られてきて、位相同期回路が同期を確立するための動作を開始したとする。
始めに位相同期回路は、基準電圧値を制御電圧値として同期の動作を開始する(ステップ101)。基準電圧値は、同期を開始する際など電圧制御発振器12が動作を開始する際に初期値として入力される電圧値である。基準電圧値は、製造時などに設定された初期電圧値に補正値であるオフセット値が加えられた値である。ステップ101の動作は次のように行う。
位相同期回路が同期の動作を開始すると、初期電圧値保持部20は初期電圧値を示す信号を基準電圧生成部23へ出力する。本実施形態では、初期電圧値はViと表せるとする。また、オフセット付加部19は、オフセット値を示す信号を基準電圧生成部23へ出力する。本実施形態では、オフセット値はVoと表せるとする。初期電圧値を示す信号とオフセット値を示す信号の電圧値は、基準電圧生成部23で加算されて基準電圧値を示す信号として制御電圧生成部24および比較補正部22へ出力される。基準電圧値をVsと表すとすると、基準電圧値Vsは、Vs=Vi+Vofとなる。オフセット付加部19に、オフセット値が保存されていない場合や、オフセット値の初期化が行われたときは、基準電圧値Vsは初期電圧値保持部20に保存されている電圧値Viとなる。比較補正部22は、基準電圧値の情報を受け取ると、基準電圧値を保存する。
制御電圧生成部24は、基準電圧値を示す信号を受け取ると、基準電圧値を制御電圧値としてデジタルアナログ変換部18および電圧検出部21へ出力する。同期の動作を開始した直後は、基準電圧値を示す信号が制御電圧値を示す信号として制御電圧生成部24からデジタルアナログ変換部18に入力される。すなわち、制御電圧値をVcと表せるとすると、制御電圧生成部24は、Vc=Vsとして制御電圧値を出力する。電圧検出部21は制御電圧値を示す信号を受け取ると、電圧値の検出を行って検出した電圧値を保存する。デジタルアナログ変換部18は制御電圧値を示す信号を受け取ると信号をアナログ信号に変換して、制御電圧値を示すアナログ信号を電圧制御発振器12へと出力する。デジタルアナログ変換部18は、新たな制御電圧値を示す信号を受け取るまで、受け取った制御電圧値を示す信号に基づくアナログ信号の出力を継続する。
制御電圧値を示す信号が電圧制御発振器12に入力されると、電圧制御発振器12は、入力された制御電圧値に基づいた周波数のクロックの出力を開始する。電圧制御発振器12から出力されたクロックはパルス生成部13に入力される。パルス生成部13は入力されたクロックの周波数のN分の1の周波数のパルスを生成して位相比較器14へ出力する。Nは整数値として設定されている。また、位相同期源11は所定の時間間隔のタイミングパルスを位相比較器14へ出力する。
位相同期源11からのタイミングパルスと、パルス生成部13で生成されたパルスが位相比較器14に入力されると、位相比較器14は、2つのパルスの位相差に基づく信号をチャージポンプ15へと送る。チャージポンプ15は、位相比較器14から入力された信号を1つの信号に合成してループフィルタ16へ出力する。ループフィルタ16は、チャージポンプ15から入力された信号から高周波成分を除去してアナログデジタル変換部17へ出力する。アナログデジタル変換部17は、ループフィルタ16から入力された信号をデジタル信号に変換して制御電圧生成部24に出力する。本実施形態では、アナログデジタル変換部17から出力される信号が示す電圧値をVdと表せるとする。制御電圧生成部24は、ループフィルタ16からアナログデジタル変換部17を介して入力された信号が示す電圧値とそれまで制御電圧値として出力していた電圧値を加算して、新たな制御電圧値を示す信号を生成する。制御電圧生成部24は、新たな制御電圧値を示す信号を生成すると、制御電圧値を示す信号をデジタルアナログ変換部18および電圧検出部21へ出力する。このとき、新たな制御電圧値Vcは、それまで出力していた制御電圧値をVcoと表せるとすると、Vc=Vco+Vdとなる。電圧検出部21は、入力された制御電圧値を示す信号の電圧値を検出して検出した電圧値を保存する。以上が、位相同期回路が同期を開始した直後の動作についての説明である。
次に、位相同期回路は所定の時間、電圧検出部21において制御電圧値を検出して保存する動作を行う(ステップ102)。デジタルアナログ変換部18に制御電圧値を示す信号が入力されると、デジタルアナログ変換部18は受け取った信号から制御電圧値を示すアナログ信号を生成して電圧制御発振器12へと送る。
電圧制御発振器12は、それまで入力されていた値とは異なる新たな値の制御電圧値が入力されると、変化後の電圧に基づいた周波数のクロックを出力するように発振する周波数を遷移させる。電圧制御発振器12から出力されたクロックはパルス生成部13へ送られる。パルス生成部13は、電圧制御発振器12から入力されたクロックの周波数のN分の1の周波数のパルスを生成して位相比較器14へ出力する。位相比較器14は、パルス生成部13および位相同期源11から入力されたパルスの位相差に基づく信号をチャージポンプ15へと送る。チャージポンプ15は、位相比較器14から入力された信号を1つの信号に合成してループフィルタ16へ出力する。ループフィルタ16は、チャージポンプ15から入力された信号の高周波成分の除去を行って、アナログデジタル変換部17へ出力する。アナログデジタル変換部17は、ループフィルタ16から入力された信号をデジタル信号に変換して制御電圧生成部24へ送る。
制御電圧生成部24は、アナログデジタル変換部17から入力された信号が示す電圧値にそれまで出力していた制御電圧値を加算して、新たな制御電圧値を示す信号として電圧検出部21およびデジタルアナログ変換部18へ出力する。制御電圧生成部24は、ステップ101と同様にVc=Vco+Vdとなるように新たな制御電圧値を生成する。電圧検出部21に制御電圧値を示す信号が入力されると、電圧検出部21は電圧値検出を行って電圧値を保存する。位相同期回路は、所定の時間の制御電圧値が電圧検出部21に保存されるまで以上のステップ102の動作を繰り返して行う。
所定の時間の制御電圧値が電圧検出部21に保存されると、位相同期回路は、オフセット値の補正の要否を判断する動作を開始する。電圧検出部21は、所定の時間の制御電圧値を保存すると、制御電圧値の単位時間あたりの平均値を算出する(ステップ103)。電圧検出部21は、平均値を算出する際に同期の動作の開始直後に保存された電圧値を除外して計算する。本実施形態では、制御電圧値の単位時間当たりの平均値はVaと表せるとする。また、本実施形態では、単位時間は1秒として設定されている。電圧検出部21は、制御電圧値の平均値を算出すると、制御電圧値の平均値の情報を比較補正部22へと送る。
比較補正部22は、制御電圧値の平均値の情報を受け取ると、制御電圧値の平均値Vaと基準電圧生成部23から受け取って保存していた基準電圧値Vsを比較する。制御電圧値の平均値Vaと基準電圧値Vsの差の絶対値が所定の基準値Vth以上の場合は(ステップ104でYes)、比較補正部22はオフセット値の補正が必要であると判断する。すなわち、比較補正部22は|Vs−Va|がVth以上のときに、オフセット値の補正が必要であると判断する。所定の基準値Vthは、あらかじめ設定されて比較補正部22に保存されている。オフセット値の補正が必要であると判断すると、比較補正部22は保存されているオフセット値の補正を行い新たなオフセット値を算出する(ステップ105)。比較補正部22は、制御電圧値の平均値と基準電圧値との差を計算し、制御電圧値の平均値と基準電圧値との差を基にオフセット値を補正する。新たなオフセット値をVon、補正前のオフセット値をVooとすると、比較補正部22はVon=Voo+Va−Vsとして新たなオフセット値を算出する。
比較補正部22はオフセット値を補正して新たなオフセット値を算出すると、新たなオフセット値をそれまで保存していたオフセット値に上書きして保存する。比較補正部22は、新たに算出したオフセット値を保存すると、新たに算出したオフセット値をオフセット付加部19へ出力する。オフセット付加部19は新たなオフセット値を受け取ると、受け取ったオフセット値をそれまで保存していたオフセット値に上書きして保存する。オフセット付加部19に補正後のオフセット値が保存されると、ステップ101に戻り補正後のオフセット値に基づいた同期の動作が行われる。すなわち、位相同期回路は、補正後のオフセット値に基づいた基準電圧値を初期の制御電圧値とした同期の動作を開始する。
制御電圧値の平均値と基準電圧値の差が所定の基準値未満の場合は(ステップ104でNo)、比較補正部22はオフセット値の補正は不要であると判断する。すなわち、比較補正部22は|Vs−Va|がVth未満のときに、オフセット値の補正が必要であると判断する。比較補正部22がオフセット値の補正が不要であると判断した場合には、オフセット値の補正は行われない。オフセット値の補正が行われない場合は、アナログデジタル変換部17からの出力信号に基づいた制御電圧値による同期の動作が継続される(ステップ106)。制御電圧値の変動が一定以下になると、同期が確立した状態となる。以上のような動作で、本実施形態の位相同期回路は同期を確立させる。
本実施形態では、オフセット値の補正の要否を制御電圧値の平均値Vaと基準電圧値Vsの差の絶対値を基に判断したが、制御電圧値の振幅の大きさを基に判断することもできる。制御電圧値の振幅の大きさを基に判断するときは電圧検出部21が制御電圧値の波形を解析して振幅を算出して比較補正部22へと送る機能を有する構成とする。そのような構成の場合は、振幅が所定の設定値以上であった場合に、比較補正部22はオフセット値の補正が必要であると判断してオフセット値の補正を行う。
図7は本実施形態の位相同期回路で同期を確立する際の制御電圧値の時間変化を模式的に示したものである。図7の横軸は時間を示し、図7の縦軸は電圧制御発振器12に入力される制御電圧値を示している。図7では、位相比較器14に入力される2つのパルスの位相差が無くなる制御電圧値を理想制御電圧値として示している。図7に示すように、同期を開始してからの時間を区間1、区間2および区間3の3つの時間帯に区切って説明する。区間1の時間帯は、同期開始直後の制御電圧値の変化を示し、同期の開始後にはまだオフセット値の補正が行われていない状態を示している。区間2の時間の時間帯は、オフセット値の補正が1回行われて、補正されたオフセット値を用いて同期の動作が行われている状態を示している。区間3の時間帯は、オフセット値が1回補正された後にさらに所定の時間の制御電圧値が保存された後の状態を示している。区間3の時間帯は、区間2の時間帯において所定の時間の制御電圧値が保存された後に行われる2回目のオフセット値の補正の要否判断において、オフセット値の補正が不要と判断されて、同期の動作が継続されている状態である。
同期を開始した直後である区間1の時間帯では、位相同期源11から入力される信号の周波数と電圧制御発振器12が発振する周波数の差が大きい。そのため、位相同期源11から入力されるタイミングパルスと電圧制御発振器12が発振したクロックに基づいたパルスとの位相差に基づいたパルスのHighの状態も長くなる。よって、位相比較器14の後段のチャージポンプ15から出力される信号の電圧の絶対値は大きい。位相比較器14が位相差として検出した周波数の差に基づいて制御電圧値が変化するので、電圧制御発振器12が発振するクロックの周波数は、基準となる位相同期源11からのタイミングパルスとの周波数の差-が小さくなる方向に補正される。しかし、ループフィルタ16は、応答速度が遅いので制御電圧値が理想制御電圧値に近づいても、理想制御電圧値の付近では制御電圧値の変化は止まらずに同じ方向に変化し続ける。そのため、制御電圧値は再び、周波数の差が大きくなる方向に進む。その後、制御電圧値は周波数の差が小さくなる方向である理想制御電圧値の方向へと変化し始める。周波数の差が大きくなる方向から小さくなる方向への変化に戻るまでの時間は、初期の制御電圧値と理想制御電圧値との差が大きいほど長くなる。よって、同期開始直後である区間1の時間帯では、制御電圧値は図7に示すように理想制御電圧値の付近を中心として大きな振幅で変動する。位相比較器14が検出した位相差を基にした制御電圧値が電圧制御発振器12にフィードバックされることにより徐々に小さくなるが、初期の振幅が大きいと、振幅が十分に小さくなるまでには長い時間を要する。そのため、基準電圧値の初期値、すなわち、制御電圧値の初期値と理想制御電圧値の差が大きいほど制御電圧値の振幅は大きくなる。よって、基準電圧値と理想電圧値が大きくずれた場合は、同期の確立に長い時間を要する。
位相同期回路は所定の時間が経過すると制御電圧値の平均値を基にオフセット値を補正する。オスセット値が補正されると新たな基準電圧値を基に同期の動作が開始される。オスセット値を補正したことにより、理想制御電圧値と制御電圧値の初期値となる基準電圧値の差が小さくなる。オフセット値の補正後は動作を開始する際の制御電圧値と理想制御電圧値との差が小さくなるので、制御電圧値は図7の区間2の時間帯に示すように、区間1の時間帯に比べて小さな振幅で変動する。そのため、区間2の時間帯では、制御電圧値は徐々に理想電圧値の付近で振動するようになる。このような基準電圧値の補正の効果は、本実施形態の位相同期回路が電圧制御発振器12の制御電圧が正弦波の振幅がゆっくりと小さくなるような特性を持つために生じる。本実施形態の位相同期回路において、同期をそのまま継続した場合は、電圧制御発振器12の制御電圧の振幅が小さくなるには長い時間を要する。そのため、同期の動作を継続するよりも、理想制御電圧値との差が小さい制御電圧値を用いて同期を開始し直した方が、初期の振幅が小さくなり同期の確立に要する時間を短くすることが期待できる。
区間2の時間帯で、さらに所定の時間の制御電圧値が保存されると、再度、オフセット値の補正の要否が判断される。区間2の時間帯では、制御電圧値の平均値と基準電圧値の差が小さいので、オフセット値の補正は不要と判断されたとする。オフセット値の補正が不要と判断されると、オフセット値の補正は行われずに同期の動作が継続さされる。区間2の時間帯の後にオフセット値の補正が行われずに、同期の動作が継続されている状態が区間3の時間帯である。図7の区間3の時間帯では、徐々に、制御電圧値の振幅が小さく状態を示している。制御電圧値の振幅が小さくなるにつれ、周波数および位相のずれは小さくなるので同期が確立した状態に近づく。
図8は、本実施形態との対比の例として、制御電圧値の所定の時間の平均値に基づいたオフセット値の補正を行わない場合の制御電圧値の時間変化を示している。図8の横軸は時間、縦軸は制御電圧値である。図8に示したように制御電圧値の変化は時間とともに徐々に小さくなるが、初期の振幅が大きいため制御電圧値の振幅が小さくなるまでには長い時間がかかる。図7に示した本実施形態のように、制御電圧値の平均値を基にオフセット値を補正し、新たなオフセット値を用いた基準電圧値を電圧制御発振器12に印加して、同期の動作を行うことにより同期の確立に要する時間の短縮化が可能となり得る。
本実施形態の位相同期回路では、電圧検出部が所定の時間の制御電圧値を検出して、比較補正部が制御電圧値の所定の時間の平均を基にオフセット値の補正を行っている。また、本実施形態の位相同期回路は、補正後のオフセット値を初期電圧値に加えた基準電圧値を制御電圧値として電圧制御発振器に入力して、再度、同期の動作を行っている。制御電圧値の値は時間とともに振動しながら変化するが、制御電圧値の平均値は位相差が無い場合の制御電圧値である理想制御電圧値に近いことが期待される。そのため、制御電圧値の平均値を用いて補正したオフセット値を基にした基準電圧値を制御電圧値として電圧制御発振器に入力して同期を開始すると、理想制御電圧値に近い制御電圧値で同期の動作が開始できる。理想制御電圧値に近い制御電圧値で同期を開始することにより、制御電圧値の振幅が同期の開始時から小さくなり、同期の確立に要する時間を短縮化することが可能になる。最初に同期の動作を開始した際に、基準電圧値が理想制御電圧値から大きくずれている場合でも、補正したオフセット値に基づく基準電圧値を制御電圧値として印加して同期を行うことにより、制御電圧値の振幅を小さくすることができる。そのため、電圧制御発振器の状態の変化などにより、初期の基準電圧値が大きくずれている場合でも、同期の確立に要する時間を抑制することができる。また、同期の確立に要する時間を抑制する効果は、本実施形態のようにGNSSからの時刻情報を基にした基準クロックを用いて、高精度の同期を確立することを目的とした設計の位相同期回路で特に顕著になる。以上より、本実施形態の位相同期回路では、回路を構成する素子の状態によらずに短時間で同期を確立することができる。
本発明の第3の実施形態について図を参照して詳細に説明する。図9は本実施形態の位相同期回路の構成の概要を示したものである。第2の実施形態の位相同期回路は、制御電圧値を検出してオフセット値を補正することにより、制御電圧値の初期値として用いる基準電圧値を補正している。本実施形態の位相同期回路は、位相差を示す信号の電圧値を検出した結果を用いて基準電圧値を補正する。本実施形態の位相同期回路は、位相同期源31と、電圧制御発振器32と、パルス生成部33と、位相比較器34と、チャージポンプ35と、ループフィルタ36と、アナログデジタル変換部37とを備えている。また、本実施形態の位相同期回路は、制御電圧生成部36と、デジタルアナログ変換部37と、電圧検出部40と、基準電圧補正部41と、基準電圧値保持部42とをさらに備えている。
位相同期回路31、電圧制御発振器32、パルス生成部33、位相比較器34、チャージポンプ35、ループフィルタ36およびデジタルアナログ変換部39の構成と機能は第2の実施形態の同一名称の部位と同様である。また、アナログデジタル変換部38のおよび制御電圧生成部38の構成と機能は、第2の実施形態の同一名称の部位と同様である。本実施形態ではアナログデジタル変換部37からの出力信号は、制御電圧生成部38および電圧検出部40へと送られる。また、本実施形態では制御電圧生成部38から出力される制御電圧値を示す信号は、デジタルアナログ変換部39へと送られる。
電圧検出部40は、アナログデジタル変換部37から送られてくる信号が示す電圧値を検出して、電圧値を保存する機能を有する。また、電圧検出部40が検出した電圧値の波形を解析して振幅を算出し、基準電圧補正部41に送る機能を有する。電圧検出部40は、所定の時間の中で検出した電圧値の1周期分の振幅または所定の時間の振幅の平均値を算出して基準電圧補正部41へと出力する機能を有する。本実施形態では、電圧検出部40は、所定の時間の振幅の平均値を基準電圧補正部41に出力するとする。電圧検出部40は、1周期分の振幅の大きさの値を出力するときは、所定の時間に含まれる最後の1周期の振幅の値を基準電圧補正部41に出力する。
基準電圧補正部41は、基準電圧値の補正に関する動作を制御する機能を有する。基準電圧補正部41は、電圧検出部40が検出した電圧値の振幅の所定の時間の平均値を基に基準電圧値の補正の要否を判断する。また、基準電圧補正部41は、基準電圧値の補正が必要であると判断したときに、新たな基準電圧値を算出して、算出した基準電圧値を制御電圧生成部38および基準電圧値保持部42へ出力する。基準電圧補正部41は、電圧検出部40に電圧値の振幅の所定の時間の平均値を要求し、電圧検出部40から電圧値の振幅の所定の時間の平均値の情報を受け取る。電圧検出部40および基準電圧補正部41は、所定の時間の中で検出された電圧値の1周期分の情報を要求または受領する構成とすることもできる。また、基準電圧補正部41は、基準電圧値保持部42が保存している基準電圧値の情報を基準電圧値保持部42に要求し、基準電圧値保持部42から基準電圧値の情報を受け取る。
基準電圧値保持部42は、基準電圧補正部41から送られてくる基準電圧値を保存する機能を有する。また、基準電圧値保存部42は、基準電圧補正部41からの要求に基づいて保存している基準電圧値を基準電圧補正部41へ出力する機能を有する。
本実施形態の位相同期回路が同期を確立する際の動作について説明する。図10は本実施形態の位相同期回路が同期を確立する際の動作フローの概要を示したものである。位相同期回路が備えられた装置の制御回路等から同期を開始する指示が、位相同期回路に入力されて、位相同期回路が同期を確立するための動作を開始したとする。
始めに位相同期回路は、基準電圧値保持部42に保存されている基準電圧値を制御電圧値として同期の動作を開始する(ステップ111)。ステップ111の動作は次のように行う。基準電圧補正部41は、基準電圧値保持部42に基準電圧値の情報を出力する指示を送る。基準電圧値保持部42は、基準電圧値の情報を出力する指示を受け取ると、保存している基準電圧値を基準電圧補正部41へ送る。本実施形態において、基準電圧値はVsであるとする。基準電圧補正部41は、基準電圧値の情報を受け取ると、基準電圧値を制御電圧生成部38へ出力する。基準電圧補正部41は、基準電圧値を制御電圧生成部38へ出力すると、電圧検出部40に、電圧の検出の実施と電圧値の情報を出力する指示を送る。電圧検出部40は、電圧の検出の実施と電圧値の情報を出力する指示を受け取ると、入力される信号の電圧値の検出と電圧値の保存を開始する。
制御電圧生成部38は、基準電圧値の情報を受け取ると受け取った基準電圧値を制御電圧値としてデジタルアナログ変換部39へ出力する。制御電圧値をVcと表すとすると、制御生成部38は制御電圧値VcをVc=Vsとして出力する。デジタルアナログ変換部39は、制御電圧値の情報を受け取ると、アナログ信号に変換して電圧制御発振器32へと出力する。デジタルアナログ変換部39は、次に新たな制御電圧値の情報を受け取るまで、受け取った制御電圧値に基づいたアナログ信号の出力を継続する。
電圧制御発振器32に制御電圧値を示す信号が入力されると、電圧制御発振器32は制御電圧値に応じた周波数のクロックをパルス生成部33へ出力する。パルス生成部33は、電圧制御発振器32からクロックが入力されると、入力されたクロックの周波数を所定の周波数に変換して、所定の周波数のパルスを位相比較器34へ出力する。所定の周波数は、電圧制御発振器32から入力されるクロックの周波数のN分の1となる周波数である。Nの値は整数値であり、位相同期源31から出力されるタイミングパルスの周波数をN倍した周波数が、電圧制御発振器32が出力可能な周波数帯域に入るように設定されている。
パルス生成部33からのパルスと位相同期源31からのタイミングパルスが入力されると、位相比較器34は2つのパルスの位相差に基づく信号をチャージポンプ35へと送る。チャージポンプ35は、位相比較器34から入力された信号を1つの信号に合成しループフィルタ36へ出力する。ループフィルタ36はチャージポンプ35から入力される信号から高周波成分等の雑音を除去した信号を出力する。ループフィルタ36から出力された信号は、アナログデジタル変換部37でデジタル信号に変換される。アナログデジタル変換部37がデジタル信号に変換した信号は、制御電圧生成部38および電圧検出部40に入力される。デジタルアナログ変換部37から出力される信号が示す電圧値はVdであるとする。
制御電圧生成部38は、アナログデジタル変換部37から信号が入力されると、入力された信号が示す電圧値にそれまで出力していた制御電圧値を基に新たな制御電圧値を算出してデジタルアナログ変換部39へ出力する。制御電圧生成部38は、それまで出力していた制御電圧値をVcoとすると、新たな制御電圧値VcをVc=Vco+Vdとして算出して、制御電圧値を示す信号を生成してデジタルアナログ変換部39へ出力する。デジタルアナログ変換部39は、制御電圧値を示す信号を受け取ると、制御電圧値を示すアナログ信号を生成して電圧制御発振器32へと出力する。
アナログデジタル変換部37から電圧検出部40に信号が入力されると、電圧検出部40は入力された信号が示す電圧値を検出する。電圧検出部40は、電圧値の検出を行うと検出した電圧値を保存する。また、このとき、検出された電圧値は、Viと表せるとする。以上が、位相同期回路が同期を開始した直後の動作についての説明である。
次に、位相同期回路は所定の時間、電圧検出部40において電圧値を検出して保存する動作を行う(ステップ112)。デジタルアナログ変換部39から電圧制御発振器32に制御電圧値を示す信号が送られると、電圧制御発振器32は入力された制御電圧値に応じた周波数に出力するクロックの周波数を遷移させる。電圧制御発振器32から出力されたクロックはパルス生成部33でN分の1の周波数のパルスに変換されて位相比較器34へと出力される。位相比較器34は、パルス生成部33から入力されるパルスおよび位相同期源31から入力されるタイミングパルスの位相差に基づく信号をチャージポンプ35へ出力する。チャージポンプ35は、位相比較器34から入力された信号を1つの信号に合成してループフィルタ36に出力する。ループフィルタ36はチャージポンプ35から入力される信号から高周波成分等の雑音を除去した信号を出力する。ループフィルタ36から出力された信号は、アナログデジタル変換部37へと入力される。アナログデジタル変換部37は、ループフィルタ36から入力された信号をデジタル信号に変換して、制御電圧生成部38および電圧検出部40に出力する。
制御電圧生成部38は、アナログデジタル変換部37から信号が入力されると、入力された信号が示す電圧値にそれまで出力していた制御電圧値を加算して新たな制御電圧値としてデジタルアナログ変換部39へ出力する。すなわち、制御電圧生成部38は、ステップ111と同様に新たな制御電圧値VcをVc=Vco+Vdとして生成して出力する。デジタルアナログ変換部39に入力された信号は、アナログ信号に変換されて電圧制御発振器32へと送られる。
アナログデジタル変換部37から電圧検出部40に信号が入力されると、電圧検出部40は入力された信号の電圧値を検出する。電圧検出部40は、電圧値の検出を行うと検出した電圧値を保存する。位相同期回路は、所定の時間の電圧値が電圧検出部40に保存されるまで以上のステップ112の動作を繰り返して行う。
所定の時間の電圧値が電圧検出部40に保存されると、位相同期回路は、基準電圧値の補正の要否を判断する動作を開始する。電圧検出部40は、所定の時間の電圧値を保存すると、所定の時間の電圧値の振幅の平均値を計算する(ステップ113)。本実施形態では、所定の時間の電圧値の振幅の平均値はVaであるとする。また、本実施形態では、単位時間は1秒として設定されている。電圧検出部40は、電圧値の振幅の平均値を算出すると、電圧値の振幅の平均値の情報を基準電圧補正部41へと送る。基準電圧補正部41は、所定の時間の電圧値の振幅の平均値の情報を受け取ると、所定の時間の電圧値の振幅の平均値を所定の基準値Vthと比較する。所定の基準値Vthは、あらかじめ設定されて、基準電圧補正部41に保存されている。
所定の時間の電圧値の振幅の平均値が所定の基準値以上の場合には(ステップ114でYes)、基準電圧補正部41は基準電圧値の補正が必要と判断する。すなわち、基準電圧補正部41は、VaがVth以上の場合に、基準電圧値の補正が必要と判断する。基準電圧補正部41は、基準電圧値の補正が必要と判断すると、電圧値の初期値Viを用いて基準電圧値の補正を行う(ステップ115)。新たな基準電圧値をVsn、補正前の基準電圧値をVsoとすると、基準電圧補正部41は、Vsn=Vso+Viとして基準電圧値を補正する。基準電圧補正部41は、基準電圧値の補正を行うと補正した基準電圧値の情報を基準電圧値保持部42へ出力する。基準電圧値保持部42は、基準電圧値の情報を受け取ると、受け取った基準電圧値を保存する。基準電圧補正部41が基準電圧値保持部42に補正した基準電圧値の情報を送ると、位相同期回路は補正後の基準電圧値を用いてステップ111からの動作を繰り返す。すなわち、位相同期回路は補正後の基準電圧値を初期の制御電圧値とした同期の動作を開始する。
所定の時間の電圧値の振幅の平均値が所定の基準値未満の場合には(ステップ114でNo)、基準電圧補正部41は基準電圧値の補正が不要と判断する。すなわち、基準電圧補正部41は、VaがVth未満の場合に、基準電圧値の補正は不要と判断する。基準電圧補正部41は、基準電圧値の補正が不要であると判断した場合には、基準電圧値の補正を行わない。基準電圧値の補正が行われない場合は、アナログデジタル変換部17からの出力信号に基づいた制御電圧値による同期の動作が継続される(ステップ116)。制御電圧値の変動が一定以下になると、同期が確立した状態となる。以上のような動作で、本実施形態の位相同期回路では同期を確立させる。本実施形態では、電圧値の振幅の所定の時間の平均値から基準電圧値の補正の要否を判断したが、所定の時間の最後の1周期の大きさを所定の基準値と比較して基準電圧値の補正の要否を判断することもできる。また、電圧値の振幅からではなく、基準電圧値を電圧制御発振器32に入力した直後の電圧値Viの絶対値を所定の基準値と比較して基準電圧値の補正の要否を判断することもできる。そのような場合は、電圧値Viの絶対値が所定の基準値以上の場合に基準電圧値の補正が必要と判断する。
本実施形態の位相同期回路では、電圧検出部がループフィルタからの出力信号が示す電圧値を所定の時間、検出して、基準電圧補正部が電圧値の所定の時間の平均値を基に基準電圧値の補正を行っている。また、本実施形態の位相同期回路は、補正後の基準電圧値を制御電圧値として電圧制御発振器に入力して、再度、同期の動作を行っている。補正後の基準電圧値を制御電圧値として電圧制御発振器に入力して同期を再度、開始することにより、第2の実施形態と同様に同期確立に要する時間を抑制する効果を得ることができる。
また、本実施形態の位相同期回路は制御電圧値ではなく、位相比較器からの出力信号に基づく電圧値を検出している。本実施形態の位相同期回路は、検出した電圧値の所定の時間の平均値を基に基準電圧値の補正の要否の判断および基準電圧値の補正を行っている。このように、オフセット値を補正するのではなく、位相比較器での位相の比較結果に基づく電圧値を検出して、基準電圧値を直接、補正することにより、基準電圧値の補正にかかる処理量を低減することができる。基準電圧値の補正にかかる処理量を低減することにより、位相同期回路の回路構成を簡略化することや、回路を小さくすることが可能となる。以上より、本実施形態の位相同期回路では、回路の構成の簡略化または小型化をしつつ、短時間で同期を確立することができる。
本発明の第4の実施形態について図を参照して詳細に説明する、図11は本実施形態の通信ネットワークシステムの構成の概要を示したものである。第1から第3の実施形態の位相同期回路は、通信装置において基準クロックを生成するための回路として用いることができる。本実施形態の通信ネットワークシステムは、第1から第3の実施形態の位相同同期回路を用いた通信装置を送信装置および受信装置に用いている。図11に示すように、本実施形態の通信ネットワークシステムは、送信装置60および受信装置80を備えている。また、送信装置60および受信装置80は、通信ネットワーク70を介して接続され、送信装置60から出力された信号が受信装置80に入力される。
送信装置60は、送信信号処理部61と、混合器62と、位相同期回路63と、基準信号受信部64を備えている。送信信号処理部61は受信装置80へ送信するデータを、通信ネットワーク70で伝送するための信号に変換する機能を有する。混合器62は、送信信号処理部61から入力される信号と、位相同期回路63から入力される信号を混合するミキサーとしての機能を有している。位相同期回路63は所定の周波数のクロック信号を出力する機能を有する。位相同期回路63には、第1から第3の実施形態の位相同期回路を用いることができる。位相同期回路63は、基準信号受信部64から入力される基準信号を基に同期を確立し、電圧制御発振器が出力するクロックを混合器62に出力する。基準信号受信部64は、位相同期回路63で用いる基準信号を受信して、位相同期回路63に出力する機能を有する。本実施形態の基準信号受信部64には、GNSS受信機が用いられている。基準信号受信部64は、通信ネットワーク等から基準クロックを基準信号として受信して位相同期回路63に出力する構成とすることもできる。
本実施形態の位相同期回路63は、GNSS受信機から得られた基準信号を基に、通信ネットワークシステムで用いる基準クロックを生成する。本実施形態の通信ネットワークシステムでは、基準クロックとしてIEEE1588の規格に対応したバウンダリークロックが生成される。送信装置60は、位相同期回路63で生成した基準クロックを通信ネットワーク70に出力する。また、位相同期回路は、送信信号処理部61が出力した信号を通信ネットワーク70で伝送する際の所定の周波数に調整するために備える局部発振器として用いることもできる。また、通信ネットワーク70に出力する基準クロックを生成する位相同期回路と、所定の周波数に調整するための局部発振器としての位相同期回路をそれぞれ備える構成とすることもできる。
通信ネットワーク70は、所定の規格に基づいた通信ネットワークとして構成されている。本実施形態の通信ネットワーク70は、IEEE1588の規格に準拠した通信ネットワークとして構成されている。
受信装置80は、位相同期回路81と、混合器82と、受信信号処理部83を備えている。位相同期回路81は、通信ネットワーク70を介して入力される基準クロックを基に、受信装置80の内部で用いる所定の周波数の基準クロックを生成する局所発振器としての機能を有する。位相同期回路81は、通信ネットワークを介して入力される基準クロックを基準信号として同期を確立し、電圧制御発振器が出力するクロックを混合器82に出力する。混合器82は、通信ネットワーク70から入力される信号と位相同期回路81から入力される所定の周波数のクロック信号を混合して出力するミキサーとしての機能を有する。受信信号処理部83は、通信ネットワーク70から入力された信号を復調して、他のネットワークや情報システムで用いる信号に変換する機能を有する。また、受信装置80を送信装置60と同様の基準信号受信部を備える構成とし、位相同期回路81が基準信号受信部から入力されるGNSS受信機から得た基準信号を基に動作する構成とすることもできる。
本実施形態では送信装置と受信装置をそれぞれ独立した通信装置として示したが、送信装置と受信装置が一体の通信装置として構成されていてもよい。
本実施形態の通信ネットワークシステムは、第1から第3の実施形態で示した高精度の同期確立が可能な位相同期回路を備えた通信装置を用いて構成されている。そのため、各通信装置は、送受信する信号を処理する際に基準となる所定の周波数の基準クロックを高精度に得ることができる。その結果、本実施形態の通信ネットワークシステムでは安定した通信が可能となり得る。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力する位相比較手段と、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力する制御信号出力手段と、
前記制御信号に基づき前記第1のクロック信号を生成する発振手段と、
極大点および極小点を各々少なくとも1回経由する所定の時間内における2つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する補正手段と
を備えていることを特徴とする位相同期回路。
第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力する位相比較手段と、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力する制御信号出力手段と、
前記制御信号に基づき前記第1のクロック信号を生成する発振手段と、
極大点および極小点を各々少なくとも1回経由する所定の時間内における2つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する補正手段と
を備えていることを特徴とする位相同期回路。
(付記2)
前記補正手段は、更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする付記1に記載の位相同期回路。
前記補正手段は、更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする付記1に記載の位相同期回路。
(付記3)
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする付記1または2いずれかに記載の位相同期回路。
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする付記1または2いずれかに記載の位相同期回路。
(付記4)
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする付記1または2いずれかに記載の位相同期回路。
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする付記1または2いずれかに記載の位相同期回路。
(付記5)
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記発振手段が前記第1のクロックの生成を開始した際の前記設定値との差であることを特徴とする付記1または2いずれかに記載の位相同期回路。
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記発振手段が前記第1のクロックの生成を開始した際の前記設定値との差であることを特徴とする付記1または2いずれかに記載の位相同期回路。
(付記6)
第2のクロック信号を受信する受信手段と、
付記1から5いずれかに記載の位相同期回路とを備え、
前記第2のクロックが前記位相同期回路に入力されることを特徴とする通信装置。
第2のクロック信号を受信する受信手段と、
付記1から5いずれかに記載の位相同期回路とを備え、
前記第2のクロックが前記位相同期回路に入力されることを特徴とする通信装置。
(付記7)
前記位相同期回路が生成する所定の周波数のクロック信号を基にした基準信号を送信する送信手段をさらに備えることを特徴とする付記6に記載の通信装置。
前記位相同期回路が生成する所定の周波数のクロック信号を基にした基準信号を送信する送信手段をさらに備えることを特徴とする付記6に記載の通信装置。
(付記8)
付記7記載の通信装置からなる送信装置と、
付記6記載の通信装置からなる受信装置とを備え、
前記送信装置から送信された前記基準信号が前記受信装置に前記第2のクロック信号として入力されることを特徴とした通信ネットワークシステム。
付記7記載の通信装置からなる送信装置と、
付記6記載の通信装置からなる受信装置とを備え、
前記送信装置から送信された前記基準信号が前記受信装置に前記第2のクロック信号として入力されることを特徴とした通信ネットワークシステム。
(付記9)
第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力し、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力し、
前記制御信号に基づき前記第1のクロック信号を生成し、
極大点および極小点を各々少なくとも1回経由する所定の時間内における2つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新することを特徴とする同期方法。
第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力し、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力し、
前記制御信号に基づき前記第1のクロック信号を生成し、
極大点および極小点を各々少なくとも1回経由する所定の時間内における2つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新することを特徴とする同期方法。
(付記10)
更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする付記9に記載の同期方法。
更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする付記9に記載の同期方法。
(付記11)
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする付記9または10いずれかに記載の同期方法。
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする付記9または10いずれかに記載の同期方法。
(付記12)
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする付記9または10いずれかに記載の同期方法。
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする付記9または10いずれかに記載の同期方法。
(付記13)
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記第1のクロックの生成を開始した際の前記設定値との差であることを特徴とする付記9または10いずれかに記載の同期方法。
前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記第1のクロックの生成を開始した際の前記設定値との差であることを特徴とする付記9または10いずれかに記載の同期方法。
本発明は、情報装置や通信装置等に用いる位相同期回路として利用することができ、特に短時間での高精度な同期の確立が必要な位相同期回路に利用することができる。
11 位相同期源
12 電圧制御発振器
13 パルス生成部
14 位相比較器
15 チャージポンプ
16 ループフィルタ
17 アナログデジタル変換部
18 デジタルアナログ変換部
19 オフセット付加部
20 初期電圧値保持部
21 電圧検出部
22 比較補正部
23 基準電圧生成部
24 制御電圧生成部
31 位相同期源
32 電圧制御発振器
33 パルス生成部
34 位相比較器
35 チャージポンプ
36 ループフィルタ
37 アナログデジタル変換部
38 制御電圧生成部
39 デジタルアナログ変換部
40 電圧検出部
41 基準電圧補正部
42 基準電圧値保持部
51 第1のフリップフロップ回路
52 第2のフリップフロップ回路
53 NAND回路
60 送信装置
61 送信信号処理部
62 混合器
63 位相同期回路
64 基準信号受信部
70 通信ネットワーク
80 受信装置
81 位相同期回路
82 混合器
83 受信信号処理部
101 位相比較手段
102 制御信号出力手段
103 発振手段
104 補正手段
101−106 同期動作のステップ
111−116 同期動作のステップ
12 電圧制御発振器
13 パルス生成部
14 位相比較器
15 チャージポンプ
16 ループフィルタ
17 アナログデジタル変換部
18 デジタルアナログ変換部
19 オフセット付加部
20 初期電圧値保持部
21 電圧検出部
22 比較補正部
23 基準電圧生成部
24 制御電圧生成部
31 位相同期源
32 電圧制御発振器
33 パルス生成部
34 位相比較器
35 チャージポンプ
36 ループフィルタ
37 アナログデジタル変換部
38 制御電圧生成部
39 デジタルアナログ変換部
40 電圧検出部
41 基準電圧補正部
42 基準電圧値保持部
51 第1のフリップフロップ回路
52 第2のフリップフロップ回路
53 NAND回路
60 送信装置
61 送信信号処理部
62 混合器
63 位相同期回路
64 基準信号受信部
70 通信ネットワーク
80 受信装置
81 位相同期回路
82 混合器
83 受信信号処理部
101 位相比較手段
102 制御信号出力手段
103 発振手段
104 補正手段
101−106 同期動作のステップ
111−116 同期動作のステップ
Claims (10)
- 第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力する位相比較手段と、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力する制御信号出力手段と、
前記制御信号に基づき前記第1のクロック信号を生成する発振手段と、
極大点および極小点を各々少なくとも1回経由する所定の時間内における2つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新する補正手段と
を備えていることを特徴とする位相同期回路。 - 前記補正手段は、更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする請求項1に記載の位相同期回路。
- 前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の振幅の平均値であることを特徴とする請求項1または2いずれかに記載の位相同期回路。
- 前記所定の時間内における2つの前記設定値の差は、前記所定の時間内での最後の極大値と最後の極小値との差であることを特徴とする請求項1または2いずれかに記載の位相同期回路。
- 前記所定の時間内における2つの前記設定値の差は、前記所定の時間内の前記設定値の平均に略等しい設定値と、前記発振手段が前記第1のクロックの生成を開始した際の前記設定値との差であることを特徴とする請求項1または2いずれかに記載の位相同期回路。
- 第2のクロック信号を受信する受信手段と、
請求項1から5いずれかに記載の位相同期回路とを備え、
前記第2のクロックが前記位相同期回路に入力されることを特徴とする通信装置。 - 前記位相同期回路が生成する所定の周波数のクロック信号を基にした基準信号を送信する送信手段をさらに備えることを特徴とする請求項6に記載の通信装置。
- 請求項7記載の通信装置からなる送信装置と、
請求項6記載の通信装置からなる受信装置とを備え、
前記送信装置から送信された前記基準信号が前記受信装置に前記第2のクロック信号として入力されることを特徴とした通信ネットワークシステム。 - 第1のクロック信号と、入力される第2のクロック信号との位相差に対応する位相差信号を出力し、
前記位相差信号に基づいて生成された設定値を有する制御信号を出力し、
前記制御信号に基づき前記第1のクロック信号を生成し、
極大点および極小点を各々少なくとも1回経由する所定の時間内における2つの前記設定値の差が所定の基準値以上である場合に、前記設定値を、前記所定の時間内の前記設定値の最小の極大値よりも小さく、かつ、最大の極小値よりも大きい所定値に更新することを特徴とする同期方法。 - 更新後の前記設定値が、前記所定の時間内の前記設定値の平均に略等しい所定値になるように前記設定値を更新することを特徴とする請求項9に記載の同期方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014026356A JP2015154249A (ja) | 2014-02-14 | 2014-02-14 | 位相同期回路および同期方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014026356A JP2015154249A (ja) | 2014-02-14 | 2014-02-14 | 位相同期回路および同期方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015154249A true JP2015154249A (ja) | 2015-08-24 |
Family
ID=53896104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014026356A Withdrawn JP2015154249A (ja) | 2014-02-14 | 2014-02-14 | 位相同期回路および同期方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015154249A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114938225A (zh) * | 2022-07-25 | 2022-08-23 | 广东大普通信技术股份有限公司 | 相位同步电路及相位同步方法 |
-
2014
- 2014-02-14 JP JP2014026356A patent/JP2015154249A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114938225A (zh) * | 2022-07-25 | 2022-08-23 | 广东大普通信技术股份有限公司 | 相位同步电路及相位同步方法 |
CN114938225B (zh) * | 2022-07-25 | 2022-10-28 | 广东大普通信技术股份有限公司 | 相位同步电路及相位同步方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698568B2 (en) | Automatic self-calibrated oscillation method and apparatus using the same | |
JP2009296571A (ja) | 発振器および位相同期回路のループ帯域補正方法 | |
CN107005245B (zh) | 基准信号产生装置 | |
JP2010199810A (ja) | 発振器制御装置 | |
JPWO2012127770A1 (ja) | 発振周波数調整装置、発振周波数調整方法及び無線通信装置 | |
JP2017168923A (ja) | 半導体集積回路装置および無線通信装置 | |
JP5398200B2 (ja) | 基準信号発生装置 | |
JP2015154249A (ja) | 位相同期回路および同期方法 | |
JP5145398B2 (ja) | 発振周波数制御回路 | |
US20200136597A1 (en) | Clock generation circuit and clock adjustment method thereof | |
JP2009194778A (ja) | 周波数補正方法及び装置 | |
US9614535B2 (en) | PLL circuit, method, and electronic apparatus | |
JP2009171140A (ja) | 位相同期発振器 | |
JP2007259431A (ja) | Pll回路 | |
JP2014060682A (ja) | 発振器制御方法、基準信号発生装置、及び恒温槽付発振器 | |
US8742795B2 (en) | Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method | |
EP1265365A2 (en) | Frequency synchronous apparatus and frequency synchronous control method | |
US20160241250A1 (en) | Variable clock phase generation method and system | |
JP2010141519A (ja) | 位相同期回路、および通信装置 | |
JP2015015572A (ja) | 発振回路、発振装置および発振方法 | |
US8488062B2 (en) | Analog-digital converting apparatus and clock signal output apparatus | |
JP2010206720A (ja) | Pll装置及びその制御方法 | |
JP2006067350A (ja) | 信号発生装置 | |
JP3883411B2 (ja) | 発振回路 | |
JP2007295027A (ja) | スペクトラム拡散クロックジェネレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170116 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170704 |