JP2015154237A - Digital temperature compensated oscillator - Google Patents
Digital temperature compensated oscillator Download PDFInfo
- Publication number
- JP2015154237A JP2015154237A JP2014026219A JP2014026219A JP2015154237A JP 2015154237 A JP2015154237 A JP 2015154237A JP 2014026219 A JP2014026219 A JP 2014026219A JP 2014026219 A JP2014026219 A JP 2014026219A JP 2015154237 A JP2015154237 A JP 2015154237A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- digital
- oscillation frequency
- digital data
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 57
- 230000007613 environmental effect Effects 0.000 claims abstract description 20
- 230000014509 gene expression Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000007774 longterm Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000007792 addition Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、ディジタル化した温度情報に基づいて温度変化による周波数の変動を補償するディジタル温度補償発振器に関する。 The present invention relates to a digital temperature-compensated oscillator that compensates for frequency fluctuations due to temperature changes based on digitized temperature information.
近年、高機能携帯端末、例えばスマートフォンなどのモバイル環境が、フェムトセル、ピコセル、マイクロセルというスモールセルになるに応じて、それらの基地局側クロックの周波数安定度に対する要求が厳しくなっている。そして、この高い周波数安定度が要求されるアプリケーション向けのクロックには、温度補償発振器が用いられるのが一般的である。 In recent years, as mobile environments such as high-function mobile terminals, such as smartphones, become small cells such as femtocells, picocells, and microcells, demands for the frequency stability of these base station side clocks have become stricter. In general, a temperature compensated oscillator is used as a clock for an application that requires high frequency stability.
従来から、各種の温度補償発振器が知られているが、ディジタル温度補償発振器としては、温度による発振周波数の変動量が大きい温度センサを用い、温度センサによって検知された外部の温度変化情報をディジタル制御回路によってディジタルコード化するとともに、ディジタル制御回路によって生成されたこのディジタル温度補償コードをＤ／Ａ変換器によってアナログ信号に変換して温度補償電圧（周波数制御電圧）を生成し、この温度補償電圧を電圧制御型発振器に入力して電圧制御型発振器の発振周波数を制御するようにした構成が知られている。そして、従来のディジタル温度補償発振器におけるＤ／Ａ変換器としては、Ｒ−２Ｒ型（ラダー型）Ｄ／Ａ変換器が使用されている（特許文献１）。 Various temperature-compensated oscillators have been known, but as a digital temperature-compensated oscillator, a temperature sensor with a large variation in oscillation frequency due to temperature is used, and external temperature change information detected by the temperature sensor is digitally controlled. In addition to digital coding by a circuit, the digital temperature compensation code generated by the digital control circuit is converted into an analog signal by a D / A converter to generate a temperature compensation voltage (frequency control voltage). There is known a configuration in which an oscillation frequency of a voltage controlled oscillator is controlled by inputting to a voltage controlled oscillator. An R-2R type (ladder type) D / A converter is used as a D / A converter in a conventional digital temperature compensated oscillator (Patent Document 1).
従来のディジタル温度補償発振器は、Ｄ／Ａ変換器として、抵抗素子を構成要素とするＲ−２Ｒ型Ｄ／Ａ変換器を使用しているので、次のような欠点がある。
第１に、使用される各抵抗素子を製造する際に、多数の抵抗素子を完全に同一のものとして製造することは不可能なので、各抵抗素子間の精度的ミスマッチにより、８ビット程度の分解能しか得られず、高精度な周波数制御をすることができない。第２に、使用している抵抗素子の経年劣化により、抵抗値が変化することで出力電圧が変動し、これによって出力周波数が変動してしまう。第３に、使用している抵抗素子の温度ドリフトにより、抵抗値が変化することで出力電圧が変動し、これによって出力周波数が変動してしまう。
Since the conventional digital temperature compensated oscillator uses an R-2R type D / A converter having a resistive element as a D / A converter, it has the following drawbacks.
First, when manufacturing each resistance element to be used, it is impossible to manufacture a large number of resistance elements as the same one. Therefore, a resolution of about 8 bits is caused by an accurate mismatch between the resistance elements. However, it is impossible to perform high-precision frequency control. Secondly, the output voltage fluctuates due to a change in the resistance value due to the aging of the resistance element being used, and the output frequency fluctuates accordingly. Thirdly, the output voltage fluctuates due to a change in the resistance value due to the temperature drift of the resistance element being used, and the output frequency fluctuates accordingly.
本発明は、この不都合を解消するために、Ｄ／Ａ変換器としてΔΣモジュレータと受動素子で構成される受動型ＬＰＦ（LOW PASS FILTER：ローパスフィルタ）を用いて、アナログ化した制御電圧を電圧制御型発振器に出力することによって、高分解能で、経年劣化や温度ドリフトによる出力周波数の変動が生じにくいディジタル温度補償発振器を提供することを目的とする。 In order to eliminate this inconvenience, the present invention uses a passive LPF (LOW PASS FILTER) composed of a ΔΣ modulator and a passive element as a D / A converter, and voltage-controls an analog control voltage. It is an object of the present invention to provide a digital temperature compensated oscillator with high resolution that is less susceptible to fluctuations in output frequency due to aging and temperature drift.
前記目的を達成するため本発明の請求項１に係るディジタル温度補償発振器は、環境温度の変化に対して周波数が変化する発振周波数（第１の発振周波数）を生成するとともに制御電圧によって前記第１の発振周波数の制御が可能な発振信号を生成する電圧制御型発振器と、前記環境温度の変化に対して前記電圧制御型発振器の第１の発振周波数よりも変化率が大きい発振周波数（第２の発振周波数）を生成する感温発振器と、前記電圧制御型発振器で生成された第１の発振周波数と前記感温発振器で生成された第２の発振周波数とを比較することで得られるディジタル情報を基に算出して、前記比較が行われたときの環境温度を温度ディジタルデータとして生成する温度ディジタルデータ生成部と、前記温度ディジタルデータに基づいて前記電圧制御型発振器で生成する第１の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成する温度補償回路と、ΔΣモジュレータと受動素子からなる受動型多段ＬＰＦによって構成されて前記温度補償ディジタルデータをアナログ電圧で表される前記制御電圧に変換するＤ／Ａ変換器と、を備えるものである。 In order to achieve the above object, a digital temperature compensated oscillator according to claim 1 of the present invention generates an oscillation frequency (first oscillation frequency) whose frequency changes in response to a change in environmental temperature, and the first voltage is controlled by a control voltage. A voltage-controlled oscillator that generates an oscillation signal that can control the oscillation frequency of the oscillation circuit, and an oscillation frequency that has a larger rate of change than the first oscillation frequency of the voltage-controlled oscillator with respect to a change in the environmental temperature (second And a digital information obtained by comparing the first oscillation frequency generated by the voltage-controlled oscillator and the second oscillation frequency generated by the temperature-sensitive oscillator. A temperature digital data generation unit that generates an environmental temperature as temperature digital data calculated based on the temperature digital data. A temperature compensation circuit for generating temperature compensation digital data for compensating for a change of the first oscillation frequency generated by the voltage controlled oscillator with respect to the environmental temperature, and a passive multi-stage LPF comprising a ΔΣ modulator and passive elements. And a D / A converter for converting temperature compensation digital data into the control voltage represented by an analog voltage.
同じく前記目的を達成するため本発明の請求項２に係るディジタル温度補償発振器は、前記請求項１発明の構成において、前記ΔΣモジュレータは、３値以上の多値量子化器、例えば４値（４レベル）の量子化器、によるＰＤＭ（Pulse Density Modulation：パルス密度変調）出力を、同値の多パルス幅のＰＷＭ（Pulse Width Modulation：パルス幅変調）変調器、例えば４レベルのパルス幅のＰＷＭ変調器で、パルス幅が４レベルで２値のパルス信号に変換して、受動型多段ＬＰＦに出力するものである。 Similarly, in order to achieve the above object, according to a second aspect of the present invention, in the digital temperature compensated oscillator according to the first aspect of the present invention, the ΔΣ modulator is a multi-value quantizer having three or more values, for example, four-value (4 Level) quantizer, PDM (Pulse Density Modulation) output from the same level, multi-pulse width PWM (Pulse Width Modulation) modulator, for example, 4-level pulse width PWM modulator Thus, the pulse width is converted to a binary pulse signal with 4 levels and output to a passive multi-stage LPF.
同じく前記目的を達成するため本発明の請求項３に係るディジタル温度補償発振器は、前記請求項１発明または前記請求項２発明の構成において、前記ΔΣモジュレータは、ディザ信号を加重してなる信号を量子化器に入力するもので、ディザ信号として前記ΔΣモジュレータの以前の回路で生成されたディジタル信号の下位の複数ビットを使用するものである。このディザ信号とするディジタル信号としては、前記感温発振器の出力を受けたカウンタの出力や、温度ディジタルデータ生成部で生成される温度ディジタルデータを用いることができる。 Similarly, in order to achieve the above object, according to a third aspect of the present invention, in the digital temperature compensated oscillator according to the first or second aspect of the present invention, the ΔΣ modulator generates a signal obtained by weighting a dither signal. This is input to the quantizer, and uses a plurality of lower bits of the digital signal generated by the previous circuit of the ΔΣ modulator as the dither signal. As the digital signal used as the dither signal, the output of the counter that has received the output of the temperature-sensitive oscillator or the temperature digital data generated by the temperature digital data generator can be used.
同じく前記目的を達成するため本発明の請求項４に係るディジタル温度補償発振器は、前記請求項１〜３発明のいずれか１項の発明の構成において、前記受動型多段ＬＰＦは、各段が抵抗素子と容量素子とからなり、抵抗値の総和と容量値の総和を所望の値に設定するとともに、１段目の抵抗素子の抵抗値及び最終段目の容量素子の容量値を、他段の抵抗素子の抵抗値及び他段の容量素子の容量値よりもそれぞれ大きく設定したものである。 Similarly, in order to achieve the above object, a digital temperature compensated oscillator according to claim 4 of the present invention is the configuration of the invention according to any one of claims 1 to 3, wherein the passive multi-stage LPF has a resistance in each stage. The total resistance value and the total capacitance value are set to desired values, and the resistance value of the first-stage resistance element and the capacitance value of the last-stage capacitance element are set to the other stage. The resistance value of the resistive element and the capacitance value of the capacitive element in the other stage are set to be larger than each other.
同じく前記目的を達成するため本発明の請求項５に係るディジタル温度補償発振器は、前記請求項１〜４発明のいずれか１項の発明の構成において、前記温度補償回路で生成する温度補償ディジタルデータは、フーリエ級数展開を用いた近似式によって生成するものである。 To achieve the above object, a digital temperature compensated oscillator according to claim 5 of the present invention is the temperature compensated digital data generated by the temperature compensation circuit in the configuration of any one of claims 1 to 4. Is generated by an approximate expression using Fourier series expansion.
同じく前記目的を達成するため本発明の請求項６に係るディジタル温度補償発振器は、前記請求項１〜４発明のいずれか１項の発明の構成において、前記温度補償回路で生成する温度補償ディジタルデータは、多項式近似式、フーリエ級数展開を用いた近似式及び双曲線関数近似式のうち２つ以上を組み合わせた近似式によって生成するものである。 Similarly, in order to achieve the above object, a digital temperature compensated oscillator according to claim 6 of the present invention is the temperature compensated digital data generated by the temperature compensation circuit in the configuration of any one of claims 1-4. Is generated by an approximate expression combining two or more of a polynomial approximate expression, an approximate expression using Fourier series expansion, and a hyperbolic function approximate expression.
本発明の請求項１に係るディジタル温度補償発振器によれば、ΔΣモジュレータと受動型多段ＬＰＦからなるＤ／Ａ変換器を用いることによって、高分解能を有するとともに、構成素子の経年劣化が極めて少ないためＤ／Ａ変換特性の経年変化が極めて少なく、温度ドリフトも生じにくいので、長期間にわたって高精度で正確な周波数制御を行うことが可能であり、さらに、制御電圧はアナログＣＭＯＳ回路を用いない回路で生成されるため、１／ｆノイズが少なく、発振器の位相雑音特性を悪化させにくいという効果を奏する。 According to the digital temperature-compensated oscillator according to claim 1 of the present invention, the use of the D / A converter composed of the ΔΣ modulator and the passive multi-stage LPF has high resolution and extremely little deterioration over time of the constituent elements. The D / A conversion characteristics undergo very little secular change and temperature drift is unlikely to occur. Therefore, high-precision and accurate frequency control can be performed over a long period of time, and the control voltage is a circuit that does not use an analog CMOS circuit. Therefore, the 1 / f noise is small, and the phase noise characteristic of the oscillator is hardly deteriorated.
本発明の請求項２に係るディジタル温度補償発振器によれば、請求項１発明の奏する効果に加え、ΔΣモジュレータはＰＤＭ変調の後にＰＷＭ変調をして出力することによって、ΔΣ変調ノイズが小さく抑制されるので、後段の受動型多段ＬＰＦのカットオフ周波数を低くすることができ、また、受動型多段ＬＰＦの占有面積を小さくできるという効果を奏する。
According to the digital temperature-compensated oscillator of
本発明の請求項３に係るディジタル温度補償発振器によれば、前記請求項１発明または請求項２発明の奏する効果に加えて、ディザ信号の生成を別途乱数発生器等を設けることなくできるので、専有面積を拡大することなく、ΔΣモジュレータの所望の作用を得ることができるという効果を奏する。
According to the digital temperature compensated oscillator of claim 3 of the present invention, in addition to the effects of the invention of claim 1 or
本発明の請求項４に係るディジタル温度補償発振器によれば、前記請求項１発明〜請求項３発明のいずれか１発明の奏する効果に加えて、低周波域での減衰量を大きく取れるので、低周波域に出現するアイドルトーンの除去に有効であるという効果を奏する。 According to the digital temperature-compensated oscillator according to claim 4 of the present invention, in addition to the effect exhibited by any one of the inventions according to claims 1 to 3, the amount of attenuation in the low frequency region can be greatly increased. There is an effect that it is effective in removing idle tones appearing in the low frequency range.
本発明の請求項５に係るディジタル温度補償発振器によれば、前記請求項１発明〜請求項４発明のいずれか１発明の奏する効果に加えて、従来の多項式近似式で求めた温度補償ディジタルデータと比べて、より簡潔な構成及び演算で、チップ面積を削減でき、適正な温度補償ディジタルデータが得られるという効果を奏する。 According to the digital temperature compensated oscillator of claim 5 of the present invention, in addition to the effects of any one of the inventions of claims 1 to 4, temperature compensated digital data obtained by a conventional polynomial approximation formula As compared with the above, it is possible to reduce the chip area with a simpler configuration and operation, and to obtain appropriate temperature compensation digital data.
本発明の請求項６に係るディジタル温度補償発振器によれば、前記請求項１発明〜請求項４発明のいずれか１発明の奏する効果に加えて、従来の多項式近似式で求めた温度補償ディジタルデータと比べて、より簡潔な構成及び演算で、チップ面積を削減でき、適正な温度補償ディジタルデータが得られるという効果を奏する。 According to the digital temperature compensated oscillator according to claim 6 of the present invention, in addition to the effect produced by any one of the inventions according to claims 1 to 4, temperature compensated digital data obtained by a conventional polynomial approximation formula. As compared with the above, it is possible to reduce the chip area with a simpler configuration and operation, and to obtain appropriate temperature compensation digital data.
添付図面の図１に基づいて、本発明に係るディジタル温度補償発振器の好適な構成を説明する。ディジタル温度補償発振器は、電圧制御型発振器１と、感温発振器２と、温度ディジタルデータ生成部３と、温度補償回路４と、ΔΣモジュレータ５と受動型４段ＬＰＦ６からなるＤ／Ａ変換器７を備えている。
A preferred configuration of a digital temperature compensated oscillator according to the present invention will be described with reference to FIG. 1 of the accompanying drawings. The digital temperature compensated oscillator is a D / A converter 7 comprising a voltage controlled oscillator 1, a temperature
電圧制御型発振器１の電圧制御型発振回路１２は公知の構成で、外付けの振動子１１を有している。電圧制御型発振器１は、環境温度の変化に対して周波数が変化する発振周波数（第１の発振周波数）を生成するとともに、受動型４段ＬＰＦ６から出力される制御電圧によって前記第１の発振周波数の制御が可能な発振信号を生成するものである。この生成された前記第１の発振周波数を有する発振信号は、バッファ８に出力されて、分周回路９を経て温度ディジタルデータ生成部３の第１のカウンタ３１に入力する一方、前記バッファ８からバッファ１０を介して外部に出力される。
The voltage controlled oscillator circuit 12 of the voltage controlled oscillator 1 has a known configuration and has an external vibrator 11. The voltage-controlled oscillator 1 generates an oscillation frequency (first oscillation frequency) whose frequency changes with a change in environmental temperature, and the first oscillation frequency by a control voltage output from the passive 4-stage LPF 6. An oscillation signal that can be controlled is generated. The generated oscillation signal having the first oscillation frequency is output to the buffer 8 and is input to the
感温発振器２は、インバータを奇数個リング状に接続してなるリングオシレータからなり、環境温度の変化に対して前記電圧制御型発振器１で生成された第１の発振周波数よりも変化率が大きい発振周波数（第２の発振周波数）を生成するものである。この生成された前記第２の発振周波数を有する発振信号は、温度ディジタルデータ生成部３の第２のカウンタ３２に出力される。
The temperature-
温度ディジタルデータ生成部３は、前記各カウンタ３１，３２と制御回路・温度変換回路３３からなり、前記各カウンタ３１，３２は、前記制御回路の制御信号で制御されるものである。前記カウンタ３１は電圧制御型発振器１で生成された第１の発振周波数をカウントし、前記カウンタ３２は感温発振器２で生成された第２の発振周波数をカウントするもので、これらカウントされた前記各発振周波数は、制御回路・温度変換回路３３で比較され、感温発振器２の発振周波数から環境温度がディジタルデータとして算出されて、温度ディジタルデータが生成されるものである。そして、この温度ディジタルデータは、前記制御回路・温度変換回路３３から温度補償回路４の演算回路４１に出力される。
The temperature digital data generation unit 3 includes the
温度補償回路４は、演算回路４１とメモリ４２とからなり、電圧制御型発振器１で生成する第１の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成するものである。この温度補償ディジタルデータは、前記電圧制御型発振器１の温度ドリフトによる発振周波数の変化をキャンセルするためのディジタルデータで、従来は多項式近似式で求めているが、本実施形態では多項式近似式とフーリエ級数展開を用いた近似式を組み合わせて求めるよう構成している。これらの近似式の演算に必要な係数などの各種データは前記メモリ４２にあらかじめ格納されており、演算回路４１によって、これら各種データと前記制御回路・温度変換回路３３から入力した温度ディジタルデータに基づいて、温度補償ディジタルデータを生成するものである。
The temperature compensation circuit 4 includes an
ここで、温度補償ディジタルデータの生成について、より詳細に説明する。例えば、環境温度が−４０〜１００℃の範囲で所望特性との誤差の目標値が±５０ppbの場合、従来の多項式近似であれば、温度補償関数として、Ｔ１３＝Ａ０＋Ａ１(Ｔ−Ｔ０)＋Ａ２(Ｔ−Ｔ０)２＋Ａ３(Ｔ−Ｔ０)３＋Ａ４(Ｔ−Ｔ０)４＋Ａ５(Ｔ−Ｔ０)５＋Ａ６(Ｔ−Ｔ０)６＋Ａ７(Ｔ−Ｔ０)７＋Ａ８(Ｔ−Ｔ０)８＋Ａ９(Ｔ−Ｔ０)９＋Ａ１０(Ｔ−Ｔ０)１０＋Ａ１１(Ｔ−Ｔ０)１１＋Ａ１２(Ｔ−Ｔ０)１２＋Ａ１３(Ｔ−Ｔ０)１３という１３次関数の近似式を用いる必要がある。これに対して、本実施形態の多項式近似式とフーリエ級数展開を用いた近似式の組み合わせでは、温度補償関数として、Ｔ７＝Ａ０＋Ａ１(Ｔ−Ｔ０)＋Ａ２(Ｔ−Ｔ０)２＋Ａ３(Ｔ−Ｔ０)３＋Ａ４(Ｔ−Ｔ０)４＋Ａ５(Ｔ−Ｔ０)５＋Ａ６(Ｔ−Ｔ０)６＋Ａ７(Ｔ−Ｔ０)７という７次関数と、Ｔｓｉｎ＝Ｂ０＋Ｂ１sinＢ２(Ｔ−ＴＢＯ)というsin関数の近似式を用いることで、目標を達成できることを確認した。なお、前記７次関数は−４０℃以上１００℃以下の範囲で適用し、前記sin関数は８５℃以上１００℃以下の範囲で適用するものである。 Here, generation of temperature compensation digital data will be described in more detail. For example, when the environmental temperature is in the range of −40 to 100 ° C. and the target value of the error from the desired characteristic is ± 50 ppb, if the conventional polynomial approximation, T 13 = A 0 + A 1 (T− T 0 ) + A 2 (T−T 0 ) 2 + A 3 (T−T 0 ) 3 + A 4 (T−T 0 ) 4 + A 5 (T−T 0 ) 5 + A 6 (T−T 0 ) 6 + A 7 (T−T 0 ) 7 + A 8 (T−T 0 ) 8 + A 9 (T−T 0 ) 9 + A 10 (T−T 0 ) 10 + A 11 (T−T 0 ) 11 + A 12 (T−T 0) ) It is necessary to use an approximate expression of a 13th order function of 12 + A 13 (T−T 0 ) 13 . On the other hand, in the combination of the polynomial approximate expression of this embodiment and the approximate expression using Fourier series expansion, T 7 = A 0 + A 1 (T−T 0 ) + A 2 (T−T 0 ) as the temperature compensation function. ) 2 + A 3 (T- T 0) 3 + A 4 (T-T 0) 4 + A 5 (T-T 0) 5 + A 6 (T-T 0) 6 + A 7 (T-T 0) 7 of 7 primary It was confirmed that the target could be achieved by using an approximate expression of the function and a sin function of T sin = B 0 + B 1 sinB 2 (T−T BO ). The 7th order function is applied in the range of −40 ° C. to 100 ° C., and the sin function is applied in the range of 85 ° C. to 100 ° C.
このように、上記各温度補償関数を用いる場合には、係数の数に対応する必要なメモリ数は、従来ではＡ０〜１３及びＴ０に対応する１５個に対して、本実施形態ではＡ０〜７、Ｔ０、Ｂ０〜２及びＴＢ０に対応する１３個である。また、必要な乗算回数及び加算回数は、従来ではともに１３回に対して、本実施形態ではともに９回である。さらに、必要な回路は、従来では乗算器、加算器、係数テーブル及びシフトレジスタであるのに対して、本実施形態では乗算器、加算器、係数テーブル及びルックアップテーブルである。またさらに、各係数のオーダは、従来では１０のマイナス１９乗から１０の２乗までなのに対し、本実施形態では１０のマイナス１０乗から１０の２乗までである。これらの相違点から理解できるように、本実施形態は従来技術と比較して、係数等のデータをメモリに書き込む手間が少なくなり、また、オーダを合わせるためのシフトレジスタが不要となって消費電力が減少し、さらには温度補償の応答速度が速くなる、という利点がある。 As described above, when each of the temperature compensation functions is used, the number of necessary memories corresponding to the number of coefficients is conventionally 15 corresponding to A 0 to 13 and T 0. 0-7, is a 13 corresponding to T 0, B 0 to 2 and T B0. Further, the necessary number of multiplications and additions are both 13 in the prior art and 9 in the present embodiment. Further, the necessary circuits are a multiplier, an adder, a coefficient table, and a shift register in the prior art, whereas in the present embodiment, a multiplier, an adder, a coefficient table, and a lookup table are used. Furthermore, the order of each coefficient is from 10 minus 19 to 10 square in the prior art, whereas in this embodiment, it is from 10 minus 10 to 10 square. As can be understood from these differences, the present embodiment requires less time and effort to write data such as coefficients into the memory than the prior art, and also eliminates the need for a shift register for adjusting the order of power consumption. There is an advantage that the response speed of the temperature compensation becomes faster.
ΔΣモジュレータ５は、乗算器５１と、加算器５２ａ，５２ｂ，５２ｃと、遅延回路５３ａ，５３ｂ，５３ｃと、乗算器５４ａ，５４ｂと、量子化器５５と、ＰＷＭ変調器５６とからなる。前記加算器５２ｂにはディザ信号が入力されるもので、このディザ信号は、感温発振器２の出力を受けたカウンタ３２の出力の下位ビットのデータからなるものである。例えば、前記感温発振器２の出力を受けたカウンタ３２の出力が１８ビットのデータとすると、下位の４ビット程度のデータをディザ信号とすると好適である。
The ΔΣ modulator 5 includes a
また、量子化器５５は３値以上の多値量子化器であり、例えば、「００」、「０１」、「１０」、「１１」の４つのレベルで量子化した４値のＰＤＭ信号を、ＰＷＭ変調器５６に出力するとともに、加算器５２ｃに出力する。前記ＰＷＭ変調器５６は、３レベル以上の多レベルのパルス幅で２値のＰＷＭ信号を出力するもので、例えば、前記量子化器５５が４値（４レベル）であれば、同様に「０」、「１」、「２」、「３」の４つのレベルのパルス幅のうち、入力したＰＤＭ信号のレベルに対応するレベルのパルス幅を有する２値のＰＷＭ信号に変換して、受動型４段ＬＰＦ６に出力する。一方、加算器５２ｃには、量子化器５５の出力とともに、加算器５２ｂに入力する信号も入力し、前記加算器５２ｃからは量子化器５５による量子化誤差が出力される。
The
遅延回路５３ａ，５３ｂ，５３ｃは、量子化誤差を１サイクル、２サイクル、３サイクル遅延させる。前記遅延回路５３ａの出力は、乗算器５４ａによって所定の係数が乗じられたうえ、加算器５２ａに入力される。前記遅延回路５３ｂの出力は、乗算器５４ｂによって所定の係数が乗じられて前記加算器５２ａに入力される。一方、前記遅延回路５３ｃの出力は、直接前記加算器５２ａに入力される。そして、前記加算器５２ａには、これらの各入力に加えて、乗算器５１の出力が入力され、前記各入力が加算されて各加算器５２ｂ、５２ｃに出力されるのである。
The
受動型４段ＬＰＦ６は、抵抗素子と容量素子からなるＬＰＦを４段で構成したものである。各抵抗素子の抵抗値は、例えば、抵抗値の総和が１ＧΩであり、１段目の抵抗素子が７００ＭΩで、他の３個の抵抗素子はそれぞれ１００ＭΩに設定している。また、各容量素子の容量値は、例えば、容量値の総和が１００ｐＦであり、最終段目である４段目の容量素子が７０ｐＦで、他の３個の容量素子はそれぞれ１０ｐＦに設定している。このように、１段目の抵抗値と、最終段目の容量値を他の抵抗値あるいは容量値よりも大きく設定すると、低周波域での減衰量を大きく取れる。ＰＷＭ信号はこの受動型４段ＬＰＦ６を通ることでアナログ信号に変換され、このアナログ信号は、制御電圧信号として電圧制御型発振器１の電圧制御型発振回路１２に入力される。 The passive four-stage LPF 6 is configured by four stages of LPFs composed of a resistance element and a capacitance element. For example, the total resistance value is 1 GΩ, the first-stage resistance element is 700 MΩ, and the other three resistance elements are each set to 100 MΩ. The capacitance value of each capacitive element is set, for example, such that the sum of the capacitance values is 100 pF, the capacitive element of the fourth stage as the final stage is 70 pF, and the other three capacitive elements are each set to 10 pF. Yes. In this way, if the first-stage resistance value and the final-stage capacitance value are set larger than other resistance values or capacitance values, the amount of attenuation in the low frequency region can be increased. The PWM signal is converted into an analog signal by passing through the passive four-stage LPF 6, and this analog signal is input to the voltage controlled oscillator circuit 12 of the voltage controlled oscillator 1 as a control voltage signal.
続いて、上述したディジタル温度補償発振器の動作について説明する。
電圧制御型発振器１が環境温度に応じた周波数（第１の発振周波数）の発振信号を生成して出力すると、この発振信号は、バッファ８からバッファ１０を介して外部機器に出力される一方、前記バッファ８から分周回路９に入力される。前記分周回路９は、入力した発振周波数を分周して、カウンタ３１に出力する。一方、感温発振器２は、環境温度に対して前記第１の周波数よりも変化率の大きい周波数（第２の発振周波数）の発振信号を生成して、カウンタ３２に出力する。
Next, the operation of the above-described digital temperature compensation oscillator will be described.
When the voltage controlled oscillator 1 generates and outputs an oscillation signal having a frequency (first oscillation frequency) corresponding to the environmental temperature, the oscillation signal is output from the buffer 8 to the external device via the
これら各カウンタ３１，３２でカウントされた各発振周波数は、制御回路・温度変換回路３３で比較され、制御回路・温度変換回路３３は、比較することで得られたディジタル情報から比較が行われたときの環境温度を温度ディジタルデータとして生成して、この温度ディジタルデータを演算回路４１に出力する。
The oscillation frequencies counted by the
演算回路４１は、入力された温度ディジタルデータから、あらかじめメモリ４２に格納されている７次関数及びsin関数の近似式に対応する演算式及び係数値に基づいて演算し、電圧制御型発振回路１２の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成し、ΔΣモジュレータ５に出力する。
The
ΔΣモジュレータ５に入力された温度補償ディジタルデータは、量子化器５５で４値（４レベル）のＰＤＭ信号に変換され、さらにＰＷＭ変調器５６で４レベルのパルス幅で２値のＰＷＭ信号に変換される。そして、このＰＷＭ信号は、受動型４段ＬＰＦ６によってアナログ化されることで、前記温度補償ディジタルデータがアナログ電圧で表される制御電圧に変換されて電圧制御型発振回路１２に入力し、電圧制御型発振器１の発振周波数を制御するものである。
The temperature compensated digital data input to the ΔΣ modulator 5 is converted into a four-level (4-level) PDM signal by the
なお、本発明は上述した実施形態に限定されるものではなく、例えば、ΔΣモジュレータ５は、ＰＷＭ変調器５６に換えて温度計コード（Thermometer Code）変換器を使用することもできる。この場合は、量子化器５５が４値（４レベル）のＰＤＭ信号を出力するのであれば、温度計コード変換器は「０００」、「００１」、「０１１」、「１１１」の３値コード変換を行うものである。したがって、ＬＰＦは受動型４段ＬＰＦ６が３組必要となり、また、これら３組の受動型４段ＬＰＦ６の出力を加算するアナログ加算器が新たに必要となる。そして、前記アナログ加算器の出力電圧が制御電圧として電圧制御型発振回路１２に入力される。
The present invention is not limited to the above-described embodiment. For example, the ΔΣ modulator 5 can use a thermometer code converter instead of the
また、例えば、ΔΣモジュレータ５は、ＰＷＭ変調器５６や温度計コード変換器を設けずに、量子化器５５の出力した２値のＰＤＭ信号を直接、受動型４段ＬＰＦ６に入力するよう構成してもよい。この場合は、ＰＤＭ信号のΔΣ変調ノイズが、ＰＷＭ変調器５６や温度計コード変換器を設ける構成に比べて、大きなレベルにあるため受動型４段ＬＰＦ６のカットオフ周波数を低くする必要がある。
Further, for example, the ΔΣ modulator 5 is configured to directly input the binary PDM signal output from the
さらに、ΔΣモジュレータ５の後段に設ける受動型多段ＬＰＦ６は、各抵抗素子の抵抗値を同一値に設定するとともに、各容量素子の容量値を同一に設定すると、高周波数域での減衰量を大きくとれるものとなる。また、受動型多段ＬＰＦ６の段数は４段に限らない。そして、限定された総抵抗値及び総容量値の範囲内で、段数、各段の抵抗値及び容量値を適切に設定することにより、所望の減衰特性を得ることができる。 Further, the passive multi-stage LPF 6 provided in the subsequent stage of the ΔΣ modulator 5 sets the resistance value of each resistive element to the same value, and increases the attenuation in the high frequency region when the capacitive value of each capacitive element is set to the same value. It can be taken. Further, the number of stages of the passive multi-stage LPF 6 is not limited to four. A desired attenuation characteristic can be obtained by appropriately setting the number of stages and the resistance value and capacitance value of each stage within the limited range of the total resistance value and the total capacitance value.
さらに、温度補償回路４における温度補償ディジタルデータの生成を、上述した多項式近似式とフーリエ級数展開を用いた近似式を組み合わせて求める構成に換えて、フーリエ級数展開を用いた近似式と双曲線関数近似式を組み合わせて求めることもできる。例えば、環境温度が−２０〜７０℃の範囲で所望特性との誤差の目標値が±１００ppbの場合、従来の多項式近似であれば、温度補償関数として、Ｔ７＝Ａ０＋Ａ１(Ｔ−Ｔ０)＋Ａ２(Ｔ−Ｔ０)２＋Ａ３(Ｔ−Ｔ０)３＋Ａ４(Ｔ−Ｔ０)４＋Ａ５(Ｔ−Ｔ０)５＋Ａ６(Ｔ−Ｔ０)６＋Ａ７(Ｔ−Ｔ０)７という７次関数の近似式を用いる必要がある。これに対して、温度補償関数として、フーリエ級数展開を用いた近似式と双曲線関数近似式では、Ｔｓｈ＝Ａ０＋Ａ１sinＡ２(Ｔ−ＴＯ)＋Ｂ１sinhＢ２(Ｔ−ＴＯ)というsin関数とsinh関数の近似式を用いることで、目標を達成できることを確認した。 Further, the temperature compensation circuit 4 generates the temperature compensation digital data by using a combination of the polynomial approximation formula and the approximation formula using the Fourier series expansion described above, instead of the approximation formula using the Fourier series expansion and the hyperbolic function approximation. It can also be obtained by combining equations. For example, when the environmental temperature is in the range of −20 to 70 ° C. and the target value of the error from the desired characteristic is ± 100 ppb, the temperature compensation function T 7 = A 0 + A 1 (T− T 0 ) + A 2 (T−T 0 ) 2 + A 3 (T−T 0 ) 3 + A 4 (T−T 0 ) 4 + A 5 (T−T 0 ) 5 + A 6 (T−T 0 ) 6 + A 7 It is necessary to use an approximate expression of a seventh-order function (T−T 0 ) 7 . In contrast, in the approximate expression using the Fourier series expansion and the hyperbolic function approximate expression as the temperature compensation function, T sh = A 0 + A 1 sin A 2 (T−T O ) + B 1 sinhB 2 (T−T O ) It was confirmed that the goal could be achieved by using the approximate expression of sin function and sinh function.
この場合には、係数の数に対応する必要なメモリ数は、従来ではＡ０〜７及びＴ０に対応する９個に対して、この実施形態ではＡ０〜２、Ｂ１，２及びＴ０に対応する６個である。また、必要な乗算回数及び加算回数は、従来ではともに７回に対して、この実施形態では乗算回数が４回で、加算回数が２回である。さらに、必要な回路は、従来では乗算器、加算器、係数テーブル及びシフトレジスタであるのに対して、この実施形態では乗算器、加算器、係数テーブル及びルックアップテーブルである。またさらに、各係数のオーダは、従来では１０のマイナス１０乗から１０の２乗までなのに対し、この実施形態では１０のマイナス４乗から１０の３乗までである。この実施形態においても、従来技術と比較して、係数等のデータをメモリに書き込む手間が少なくなり、また、オーダを合わせるためのシフトレジスタが不要となって消費電力が減少し、さらには温度補償の応答速度が速くなる、という利点がある。 In this case, the required number of memories corresponding to the number of coefficients is conventionally 9 corresponding to A 0-7 and T 0 , whereas in this embodiment A 0-2 , B 1 , 2, and T There are six corresponding to zero . Further, the necessary number of multiplications and additions are both 7 in the prior art, whereas in this embodiment, the number of multiplications is 4 and the number of additions is 2. Furthermore, the necessary circuits are a multiplier, an adder, a coefficient table, and a shift register in the present embodiment, whereas in the present embodiment, a multiplier, an adder, a coefficient table, and a lookup table. Furthermore, the order of each coefficient is from 10 minus 10 to 10 square in the prior art, whereas in this embodiment, it is from 10 minus 4 to 10 cubed. Also in this embodiment, compared to the prior art, there is less time and effort to write data such as coefficients into the memory, a shift register for adjusting the order is not required, power consumption is reduced, and temperature compensation is performed. There is an advantage that the response speed of.
１ 電圧制御型発振器
２ 感温発振器
３ 温度ディジタルデータ生成部
４ 温度補償回路
５ ΔΣモジュレータ
６ 受動型４段ＬＰＦ
７ Ｄ／Ａ変換器
１２ 電圧制御型発振回路
３１，３２ カウンタ
３３ 制御回路・温度変換回路
４１ 演算回路
４２ メモリ
５５ 量子化器
５６ ＰＷＭ変調器
1
7 D / A Converter 12
Claims (6)
前記環境温度の変化に対して前記第１の発振周波数よりも変化率が大きい第２の発振周波数を生成する感温発振器と、
前記第１の発振周波数と前記第２の発振周波数とを比較することで得られるディジタル情報を用いて，前記比較が行われたときの環境温度を温度ディジタルデータとして生成する温度ディジタルデータ生成部と、
前記温度ディジタルデータに基づいて前記第１の発振周波数の環境温度に対する変化を補償するための温度補償ディジタルデータを生成する温度補償回路と、
ΔΣモジュレータと受動素子からなる受動型多段ローパスフィルタによって構成されて前記温度補償ディジタルデータをアナログ電圧で表される前記制御電圧に変換するＤ／Ａ変換器と、
を備えることを特徴とするディジタル温度補償発振器。 A voltage-controlled oscillator that generates a first oscillation frequency that changes in frequency in response to a change in environmental temperature and generates an oscillation signal that can be controlled by the control voltage;
A temperature-sensitive oscillator that generates a second oscillation frequency having a rate of change larger than the first oscillation frequency with respect to a change in the environmental temperature;
A temperature digital data generation unit that generates, as temperature digital data, an environmental temperature when the comparison is performed, using digital information obtained by comparing the first oscillation frequency and the second oscillation frequency; ,
A temperature compensation circuit for generating temperature compensation digital data for compensating for a change of the first oscillation frequency with respect to an environmental temperature based on the temperature digital data;
A D / A converter configured by a passive multi-stage low-pass filter including a ΔΣ modulator and a passive element, which converts the temperature-compensated digital data into the control voltage represented by an analog voltage;
A digital temperature-compensated oscillator comprising:
The temperature compensation digital data generated by the temperature compensation circuit is generated by an approximate expression combining two or more of a polynomial approximate expression, an approximate expression using Fourier series expansion, and a hyperbolic function approximate expression. The digital temperature compensated oscillator according to any one of claims 1 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014026219A JP6308796B2 (en) | 2014-02-14 | 2014-02-14 | Digital temperature compensated oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014026219A JP6308796B2 (en) | 2014-02-14 | 2014-02-14 | Digital temperature compensated oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015154237A true JP2015154237A (en) | 2015-08-24 |
| JP6308796B2 JP6308796B2 (en) | 2018-04-11 |
Family
ID=53896094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014026219A Active JP6308796B2 (en) | 2014-02-14 | 2014-02-14 | Digital temperature compensated oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6308796B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111865301A (en) * | 2019-04-27 | 2020-10-30 | 张伟林 | Synchronous compensation circuit of time-lag VCO |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473823A (en) * | 1987-09-14 | 1989-03-20 | Toyo Communication Equip | Temperature compensation type digital oscillator |
| JPH04115722A (en) * | 1990-09-05 | 1992-04-16 | Yamaha Corp | D/a converter |
| JP2003526979A (en) * | 2000-03-04 | 2003-09-09 | クゥアルコム・インコーポレイテッド | Digital-to-analog conversion interface circuit with adjustable time response |
| JP2004516740A (en) * | 2000-12-21 | 2004-06-03 | テレフオンアクチーボラゲツト エル エム エリクソン | Vibration circuit and method for calibration |
| JP2011019209A (en) * | 2009-06-12 | 2011-01-27 | Sony Corp | Signal processing apparatus and signal processing method |
-
2014
- 2014-02-14 JP JP2014026219A patent/JP6308796B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473823A (en) * | 1987-09-14 | 1989-03-20 | Toyo Communication Equip | Temperature compensation type digital oscillator |
| JPH04115722A (en) * | 1990-09-05 | 1992-04-16 | Yamaha Corp | D/a converter |
| JP2003526979A (en) * | 2000-03-04 | 2003-09-09 | クゥアルコム・インコーポレイテッド | Digital-to-analog conversion interface circuit with adjustable time response |
| JP2004516740A (en) * | 2000-12-21 | 2004-06-03 | テレフオンアクチーボラゲツト エル エム エリクソン | Vibration circuit and method for calibration |
| JP2011019209A (en) * | 2009-06-12 | 2011-01-27 | Sony Corp | Signal processing apparatus and signal processing method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111865301A (en) * | 2019-04-27 | 2020-10-30 | 张伟林 | Synchronous compensation circuit of time-lag VCO |
| CN111865301B (en) * | 2019-04-27 | 2024-05-03 | 张伟林 | Synchronous compensation circuit of time-lag type VCO |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6308796B2 (en) | 2018-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4453719B2 (en) | Temperature compensated crystal oscillator | |
| US8736476B2 (en) | Modified first-order noise-shaping dynamic-element-matching technique | |
| US20160112053A1 (en) | Fractional-N Phase-Locked Loop | |
| JP2008515341A (en) | Method and apparatus for frequency synthesis | |
| JP6460458B2 (en) | Digital temperature compensated oscillator | |
| CN108092662B (en) | Frequency synthesis device and method thereof | |
| JP2011147116A (en) | High resolution overlapping bit segmented digital-to-analog converter | |
| JP6504561B2 (en) | Digital temperature voltage compensated oscillator | |
| JP6425581B2 (en) | Digital temperature compensated oscillator | |
| WO2011161860A1 (en) | Frequency synthesizer | |
| JP6308796B2 (en) | Digital temperature compensated oscillator | |
| Kobayashi et al. | SAR ADC design using golden ratio weight algorithm | |
| JP6570915B2 (en) | Digital temperature-voltage compensated oscillator | |
| US20200162088A1 (en) | Device, System and Method for Digital-to-Analogue Conversion | |
| JP6258722B2 (en) | Time digital converter and calibration method used therefor | |
| US9680486B2 (en) | DCO phase noise with PVT-insensitive calibration circuit in ADPLL applications | |
| TW202211633A (en) | A measurement unit configured to provide a measurement result value | |
| JP2016213599A (en) | Data weighted averaging circuit, incremental digital sigma ad converter, and data weighted averaging method | |
| JP6545590B2 (en) | Frequency multiplier | |
| JP6591780B2 (en) | Data weighted averaging circuit, incremental delta-sigma AD converter, and data weighted averaging method | |
| JP6576666B2 (en) | Correction arithmetic circuit, signal processing device | |
| JP6088189B2 (en) | Temperature compensated oscillation circuit | |
| JP3361435B2 (en) | Time counting circuit and PLL circuit | |
| JP6171522B2 (en) | Digitally controlled oscillator and output frequency control method | |
| JP2019054390A (en) | Digital-to-analog converter and adpll circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6308796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |