JP2015154011A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2015154011A JP2015154011A JP2014028919A JP2014028919A JP2015154011A JP 2015154011 A JP2015154011 A JP 2015154011A JP 2014028919 A JP2014028919 A JP 2014028919A JP 2014028919 A JP2014028919 A JP 2014028919A JP 2015154011 A JP2015154011 A JP 2015154011A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- resin layer
- wafer
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は支持基材付封止材を用いた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device using a sealing material with a supporting substrate.
近年、電子機器の小型化、軽量化、高性能化に伴い、半導体装置の高集積化、薄型化が進行しており、半導体装置は、ＢＧＡ（ボール・グリッド・アレイ）に代表されるエリア実装型半導体装置への移行が進んでいる。これらの半導体装置を製造する際に、生産性の面から、大面積・薄型基板の一括成形を行う傾向にあるが、成形後の基板における反りの問題が顕在化している。 In recent years, as electronic devices have become smaller, lighter, and higher in performance, semiconductor devices have become more highly integrated and thinner, and semiconductor devices can be mounted in areas such as BGA (Ball Grid Array). Transition to type semiconductor devices is progressing. When manufacturing these semiconductor devices, there is a tendency to batch-mold large-area, thin substrates from the standpoint of productivity, but the problem of warping of the substrate after molding has become apparent.
半導体の実装方法もピン挿入タイプから表面実装、そしてベアチップ実装が主流になってきている。ベアチップ実装の一つにフリップチップ実装がある。フリップチップは、半導体素子上にバンプと呼ばれる電極端子が形成されたものを示す。これは、直接マザーボードに実装することも可能であるが、多くの場合、プリント配線基板（インターポーザ等）に固定されてパッケージされ、パッケージに設けられた外部接続用端子（アウターボール又はアウターバンプともいう）を介してマザーボードに実装される。インターポーザと接合されるシリコンチップ上のバンプはインナーバンプと呼ばれ、インターポーザ上のパッドと呼ばれる多数の微小な接合面と電気的に接続される。 As the semiconductor mounting method, pin insertion type, surface mounting, and bare chip mounting are becoming mainstream. One type of bare chip mounting is flip chip mounting. The flip chip indicates a semiconductor element in which electrode terminals called bumps are formed. This can be directly mounted on the mother board, but in many cases, it is fixed and packaged on a printed wiring board (interposer or the like), and is connected to an external connection terminal (also referred to as an outer ball or outer bump) provided in the package. ) Mounted on the motherboard. Bumps on the silicon chip to be bonded to the interposer are called inner bumps and are electrically connected to a large number of minute bonding surfaces called pads on the interposer.
インナーバンプとパッドとの接合部は微小であるため力学的に弱く、樹脂で封止補強される。フリップチップボンディングした半導体装置の封止には、従来、インナーバンプとパッドとをあらかじめ溶融接合した後、半導体装置とインターポーザの隙間に液状の補強材を注入するアンダーフィリング（キャピラリーフローともいう）後に、液状エポキシ樹脂やエポキシモールディングコンパウンド等で加熱下、加圧成形することでシリコンチップをオーバーモールド（封止）する方法が主流となっている。 Since the joint between the inner bump and the pad is very small, it is mechanically weak and is sealed and reinforced with resin. For sealing a flip-chip bonded semiconductor device, conventionally, after under-filling (also referred to as capillary flow) in which a liquid reinforcing material is injected into the gap between the semiconductor device and the interposer after the inner bump and the pad are melt-bonded in advance. A method of overmolding (sealing) a silicon chip by heating and molding with a liquid epoxy resin, an epoxy molding compound, or the like has become the mainstream.
しかし、上記方法ではアンダーフィリングとチップの封止が別々の工程で行われる必要があり、生産性が劣る。さらに、上記方法では補強材（アンダーフィル）の中にボイドが発生する、アンダーフィリングに手間がかかるといった問題や、アンダーフィリングとチップの封止で用いる樹脂材料が異なる場合、樹脂界面でストレスが生じ、信頼性低下の原因となるという問題がある。 However, in the above method, underfilling and chip sealing need to be performed in separate steps, resulting in poor productivity. Furthermore, in the above method, there is a problem that voids are generated in the reinforcing material (underfill), it takes time to underfill, and when the resin material used for underfilling and chip sealing is different, stress occurs at the resin interface. There is a problem that it causes a decrease in reliability.
このような問題を解決するため、アンダーフィリングとチップの封止をトランスファー成形法または圧縮成形法によって一度に行う方法が知られている（特許文献１及び特許文献２参照）。 In order to solve such a problem, a method is known in which underfilling and chip sealing are performed at once by a transfer molding method or a compression molding method (see Patent Document 1 and Patent Document 2).
しかしながら、このようなトランスファー成形法または圧縮成形法による方法では、成形する樹脂層にボイドが発生することがある。ボイドの発生を抑制するために、この方法を減圧下にて実施することも考えられるが、ボイド抑制に必要な真空度を確保するためには金型精度を高くする必要があり、コストの増加を招く。特に、大面積の基板を成形する場合には、より高い真空度が必要であるが、そのための金型精度を得るのは非常に困難である。従って、従来の方法では、大面積の基板を成形する場合に、樹脂層のボイドを抑制できない。 However, in such a transfer molding method or compression molding method, voids may occur in the resin layer to be molded. In order to suppress the generation of voids, it may be possible to carry out this method under reduced pressure, but in order to ensure the degree of vacuum necessary for void suppression, it is necessary to increase the mold accuracy and increase the cost. Invite. In particular, when a large-area substrate is molded, a higher degree of vacuum is required, but it is very difficult to obtain mold accuracy for that purpose. Therefore, in the conventional method, voids in the resin layer cannot be suppressed when a large-area substrate is formed.
本発明は上記のような問題に鑑みてなされたもので、特に、大面積の基板（またはウエハ）を用いた場合であっても、樹脂層内のボイドの発生および基板（またはウエハ）の反りが抑制された半導体装置を低コストで製造可能な製造方法を提供することを目的とする。 The present invention has been made in view of the above problems. In particular, even when a large-area substrate (or wafer) is used, generation of voids in the resin layer and warping of the substrate (or wafer) are achieved. An object of the present invention is to provide a manufacturing method capable of manufacturing a semiconductor device in which the suppression is suppressed at low cost.
上記目的を達成するために、本発明によれば、半導体装置を製造する方法であって、支持基材に封止材として熱硬化性樹脂層を積層した支持基材付封止材を準備する準備工程、前記支持基材付封止材の熱硬化性樹脂層により、半導体素子を搭載した基板の半導体素子搭載面、または半導体素子を形成したウエハの半導体素子形成面を被覆する被覆工程、前記熱硬化性樹脂層を加熱、硬化することで、前記基板の半導体素子搭載面または前記ウエハの半導体素子形成面を一括封止する封止工程、前記封止後の基板またはウエハをダイシングにより切断する切断工程を有し、前記被覆工程を、減圧度を１０Ｐａから１ｋＰａとした真空ラミネーションにより行うことを特徴とする半導体装置の製造方法が提供される。 In order to achieve the above object, according to the present invention, there is provided a method for manufacturing a semiconductor device, comprising preparing a sealing material with a supporting base material in which a thermosetting resin layer is laminated as a sealing material on a supporting base material. A coating step of covering a semiconductor element mounting surface of a substrate on which a semiconductor element is mounted, or a semiconductor element forming surface of a wafer on which a semiconductor element is formed, by a preparation step, the thermosetting resin layer of the sealing material with a supporting base, The thermosetting resin layer is heated and cured to encapsulate the semiconductor element mounting surface of the substrate or the semiconductor element formation surface of the wafer, and the substrate or wafer after sealing is cut by dicing. There is provided a method for manufacturing a semiconductor device, comprising a cutting step, wherein the covering step is performed by vacuum lamination with a degree of reduced pressure of 10 Pa to 1 kPa.
このような製造方法であれば、上記減圧度での真空ラミネーションにより、熱硬化性樹脂層内にボイドが発生するのを低コストで抑制できる。特に、従来は困難であった、大面積の基板またはウエハを用いた場合の、アンダーフィル内にボイドが発生するのを抑制できる。また、支持基材によって基板やウエハの反りを抑制できる。 With such a manufacturing method, it is possible to suppress the generation of voids in the thermosetting resin layer at a low cost by the vacuum lamination at the reduced pressure. In particular, it is possible to suppress the occurrence of voids in the underfill when a large-area substrate or wafer is used, which has been difficult in the past. Moreover, the curvature of a board | substrate or a wafer can be suppressed with a support base material.
このとき、前記半導体素子を搭載した基板、および半導体素子を形成したウエハとして、２００ｍｍ×２００ｍｍ以上或いは２００ｍｍφ以上の面積を有するものを用いることができる。
このような大面積の基板またはウエハを用いた場合であっても、本発明の製造方法により、上記効果を奏することができる。
At this time, as the substrate on which the semiconductor element is mounted and the wafer on which the semiconductor element is formed, a wafer having an area of 200 mm × 200 mm or more or 200 mmφ or more can be used.
Even when such a large-area substrate or wafer is used, the above-described effects can be achieved by the manufacturing method of the present invention.
また、前記真空ラミネーションを、真空下で前記基板またはウエハを加熱可能な真空ラミネーション装置を用いて行い、前記封止工程を前記被覆工程に引き続いて行うことができる。
このようにすれば、封止工程を容易に短時間で実施できる。
The vacuum lamination may be performed using a vacuum lamination apparatus capable of heating the substrate or wafer under vacuum, and the sealing step may be performed subsequent to the covering step.
In this way, the sealing process can be easily performed in a short time.
本発明の半導体装置の製造方法では、被覆工程を、減圧度を１０Ｐａから１ｋＰａとした真空ラミネーションにより行うので、特に、大面積の基板またはウエハを用いた場合であっても、熱硬化性樹脂層内にボイドが発生するのを抑制できる。また、支持基材に熱硬化性樹脂層を積層した支持基材付封止材により半導体素子搭載面または半導体素子形成面を封止するので、基板やウエハの反りを抑制できる。さらに、上記減圧度を実現するための高価な金型を必要としないので、低コストで実施できる。 In the method for manufacturing a semiconductor device of the present invention, the coating step is performed by vacuum lamination with a degree of vacuum of 10 Pa to 1 kPa. Therefore, even when a large area substrate or wafer is used, the thermosetting resin layer is used. The generation of voids can be suppressed. Moreover, since a semiconductor element mounting surface or a semiconductor element formation surface is sealed with a sealing material with a supporting base material in which a thermosetting resin layer is laminated on a supporting base material, warpage of the substrate or wafer can be suppressed. Furthermore, since an expensive metal mold for realizing the above-mentioned pressure reduction degree is not required, it can be carried out at a low cost.
以下、本発明の半導体装置の製造方法について詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, although the manufacturing method of the semiconductor device of this invention is demonstrated in detail, this invention is not limited to these.
前述のように、従来のトランスファー成形法や圧縮成形法によって半導体素子を熱硬化性樹脂層で封止する方法では、特に、大面積の基板（またはウエハ）を用いた場合、コストが増加し、また、熱硬化性樹脂層内にボイドが発生するのを抑制するのが困難であった。 As described above, in the method of sealing a semiconductor element with a thermosetting resin layer by a conventional transfer molding method or compression molding method, particularly when a large-area substrate (or wafer) is used, the cost increases. Moreover, it was difficult to suppress the generation of voids in the thermosetting resin layer.
本発明者らが、上記問題について鋭意検討を重ねた結果、減圧度を１０Ｐａから１ｋＰａとした真空ラミネーションによって、半導体素子を搭載した基板（以降、単に素子搭載基板と呼ぶ）の半導体素子搭載面（以降、単に素子搭載面と呼ぶ）、または半導体素子を形成したウエハ（以降、単に素子形成ウエハと呼ぶ）の半導体素子形成面（以降、単に素子形成面と呼ぶ）を支持基材付封止材で被覆すれば、上記ボイドを効果的に抑制できることを見出し、本発明を完成させた。 As a result of intensive studies on the above problems by the inventors, a semiconductor element mounting surface of a substrate (hereinafter simply referred to as an element mounting substrate) on which a semiconductor element is mounted by vacuum lamination with a degree of reduced pressure of 10 Pa to 1 kPa. Hereinafter, the element mounting surface) or the semiconductor element forming surface (hereinafter simply referred to as element forming surface) of the wafer on which the semiconductor element is formed (hereinafter simply referred to as element forming wafer) It was found that the above-mentioned voids can be effectively suppressed by coating with, and the present invention was completed.
図１は、例としてフリップチップ接続方式の素子搭載基板を用いた、本発明の半導体装置の製造方法の一例の示すものである。本発明の半導体装置の製造方法は、支持基材付封止材の準備工程（図１のＡ）、素子搭載面または素子形成面の被覆工程（図１のＡ、Ｂ）と封止工程（図１のＢ、Ｃ）、封止後の基板またはウエハを切断する切断工程（図１のＣ、Ｄ）を有する。 FIG. 1 shows an example of a method of manufacturing a semiconductor device according to the present invention using a flip chip connection type device mounting substrate as an example. The manufacturing method of the semiconductor device of the present invention includes a preparation step (A in FIG. 1) of a sealing material with a supporting substrate, a covering step (A and B in FIG. 1) on an element mounting surface or an element formation surface, and a sealing step ( 1B, C), and a cutting step (C, D in FIG. 1) for cutting the substrate or wafer after sealing.
＜準備工程＞
まず、図１に示すような、支持基材付封止材１を準備する。支持基材付封止材１は、支持基材２の片面に熱硬化樹脂層３を積層することで作製される。また、この工程で、支持基材付封止材１により封止する対象である、素子搭載基板２０または素子形成ウエハを準備することができる。
<Preparation process>
First, the sealing material 1 with a support base material as shown in FIG. 1 is prepared. The sealing material with a supporting substrate 1 is produced by laminating a thermosetting resin layer 3 on one side of the supporting substrate 2. Moreover, the element mounting board |
熱硬化樹脂層３を積層する方法としては、例えば支持基材２の片面に未硬化の熱硬化性樹脂をシート状あるいはフィルム状で積層し真空ラミネートや高温真空プレス、熱ロール等を用いることで形成する方法、減圧又は真空下で印刷やディスペンス等で液状エポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂を塗布し加熱する方法、未硬化の熱硬化性樹脂をプレス成形する方法が挙げられる。 As a method of laminating the thermosetting resin layer 3, for example, an uncured thermosetting resin is laminated in a sheet form or a film form on one side of the support base 2, and a vacuum lamination, a high temperature vacuum press, a heat roll, or the like is used. Examples thereof include a method of forming, a method of applying and heating a thermosetting resin such as a liquid epoxy resin or a silicone resin by printing or dispensing under reduced pressure or vacuum, and a method of press molding an uncured thermosetting resin.
支持基材付封止材１の熱硬化樹脂層３を形成しない側の支持基材２の表面に薄膜の樹脂層を形成してもよい。この薄膜の樹脂層を形成する方法としては、例えば支持基材２に、印刷方式、スプレー方式、コーティング方式、あるいは従来のエポキシ硬化性樹脂やシリコーン硬化性樹脂等で用いられてきたプレス成形、フィルムの熱圧着方式で形成し、熱又は光で硬化させる方法等が挙げられる。 A thin resin layer may be formed on the surface of the support substrate 2 on the side where the thermosetting resin layer 3 of the sealing material with support substrate 1 is not formed. As a method for forming this thin resin layer, for example, a printing method, a spray method, a coating method, or a press molding or film that has been used in a conventional epoxy curable resin, silicone curable resin, or the like on the support substrate 2. The method of forming by the thermocompression bonding method of this, and making it harden | cure with a heat | fever or light is mentioned.
このような薄膜の樹脂層を形成することで、支持基材付封止材１を用いて封止された半導体装置は、従来のエポキシ樹脂等で封止された半導体装置と同様の外観及びレーザーマーキング性を得ることができる。 By forming such a thin resin layer, the semiconductor device sealed using the sealing material 1 with the supporting substrate has the same appearance and laser as the semiconductor device sealed with a conventional epoxy resin or the like. Marking properties can be obtained.
［支持基材］
支持基材２は、後に詳述する熱硬化樹脂層３を硬化させた時の収縮応力を抑制する効果を奏するものであり、封止後の基板またはウエハの反りを低減させ、一個以上の半導体素子を配列、接着させた基板を補強するために重要である。そのため、支持基材２は硬くて剛直なものであることが好ましいが、支持基材２として使用することができるものは特に限定されず、封止する対象となる素子搭載基板または素子形成ウエハに応じて、無機基板、金属基板、又は有機樹脂基板を使用することができる。特に有機樹脂基板を使用する場合には、繊維基材含有の有機樹脂基板を使用することもできる。
[Supporting substrate]
The support base material 2 has an effect of suppressing shrinkage stress when the thermosetting resin layer 3 to be described in detail later is cured, reduces warping of the substrate or wafer after sealing, and one or more semiconductors This is important for reinforcing the substrate on which the elements are arranged and bonded. Therefore, it is preferable that the support base 2 is hard and rigid, but what can be used as the support base 2 is not particularly limited, and may be used for an element mounting substrate or an element forming wafer to be sealed. Accordingly, an inorganic substrate, a metal substrate, or an organic resin substrate can be used. In particular, when an organic resin substrate is used, an organic resin substrate containing a fiber base material can also be used.
無機基板としてはセラミックス基板、ガラス基板、シリコンウエハなど、金属基板としては表面が絶縁処理された銅やアルミ基板などを代表的なものとして挙げることができる。有機樹脂基板としては繊維基材に熱硬化性樹脂やフィラー等を含浸させてなる樹脂含浸繊維基材、さらに熱硬化性樹脂を半硬化又は硬化した樹脂含浸繊維基材や、熱硬化性樹脂等を基板状に成形した樹脂基板が挙げられる。代表的なものとして、ＢＴ（ビスマレイミドトリアジン）樹脂基板、ガラスエポキシ基板、ＦＲＰ（繊維強化プラスチック）基板等を挙げることができる。 Typical examples of the inorganic substrate include a ceramic substrate, a glass substrate, and a silicon wafer, and examples of the metal substrate include a copper or aluminum substrate whose surface is insulated. As an organic resin substrate, a resin-impregnated fiber base material obtained by impregnating a fiber base material with a thermosetting resin or filler, a resin-impregnated fiber base material obtained by semi-curing or curing a thermosetting resin, a thermosetting resin, etc. And a resin substrate obtained by forming the substrate into a substrate shape. Typical examples include a BT (bismaleimide triazine) resin substrate, a glass epoxy substrate, and an FRP (fiber reinforced plastic) substrate.
有機樹脂基板に用いる繊維基材として使用することができるものとしては、例えば炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維等の無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維等の有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維等が挙げられ、製品特性に応じていかなるものも使用することができる。また、最も好ましい繊維基材としてはガラス繊維、石英繊維、炭素繊維等を挙げることができる。中でも絶縁性の高いガラス繊維や石英ガラス繊維が繊維基材として好ましい。 Examples of fibers that can be used as the fiber base material used in the organic resin substrate include organic fibers such as inorganic fibers such as carbon fibers, glass fibers, quartz glass fibers, and metal fibers, aromatic polyamide fibers, polyimide fibers, and polyamideimide fibers. Examples of the fibers include silicon carbide fibers, titanium carbide fibers, boron fibers, and alumina fibers, and any of them can be used depending on the product characteristics. Moreover, as a most preferable fiber base material, glass fiber, quartz fiber, carbon fiber, etc. can be mentioned. Of these, highly insulating glass fibers and quartz glass fibers are preferable as the fiber base material.
有機樹脂基板に用いる熱硬化性樹脂としては特に限定されないが、ＢＴ樹脂、エポキシ樹脂等や、通常半導体素子の封止に使用される下記に例示するようなエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、さらにシアネートエステル樹脂等が挙げられる。 Although it does not specifically limit as a thermosetting resin used for an organic resin board | substrate, BT resin, an epoxy resin, etc., and the epoxy resin, silicone resin, epoxy resin, and silicone which are normally used for sealing of a semiconductor element below Examples thereof include a hybrid resin made of a resin, and a cyanate ester resin.
繊維基材に含浸させる熱硬化性樹脂として熱硬化性エポキシ樹脂を用いた樹脂含浸繊維基材、又はエポキシ樹脂を含浸後に半硬化したものを支持基材として使用して支持基材付封止材を作製する場合、支持基材の片面上に形成される熱硬化樹脂層に用いる熱硬化性樹脂もエポキシ樹脂であることが好ましい。このように、支持基材に含浸させた熱硬化性樹脂と熱硬化樹脂層の熱硬化性樹脂とが同種の樹脂であれば、素子搭載面または素子形成面を一括封止するときに同時に硬化をさせることができ、それにより一層強固な封止機能が達成されるため好ましい。
また、繊維基材に含浸させる熱硬化性樹脂としてシリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、シアネートエステル樹脂等を用いた場合も同様に、支持基材に含浸させた熱硬化性樹脂と熱硬化樹脂層の熱硬化性樹脂が同種の樹脂であることが好ましい。
Resin-impregnated fiber base material using a thermosetting epoxy resin as a thermosetting resin impregnated into a fiber base material, or a semi-cured material after impregnation with an epoxy resin is used as a supporting base material and a sealing material with a supporting base material In the case of producing the thermosetting resin used for the thermosetting resin layer formed on one side of the supporting base material, the epoxy resin is also preferably used. In this way, if the thermosetting resin impregnated in the support base and the thermosetting resin of the thermosetting resin layer are the same type of resin, they are cured simultaneously when the element mounting surface or the element forming surface is collectively sealed. This is preferable because a stronger sealing function can be achieved.
Similarly, when a silicone resin, a hybrid resin composed of an epoxy resin and a silicone resin, a cyanate ester resin, or the like is used as the thermosetting resin impregnated into the fiber base material, the thermosetting resin impregnated into the supporting base material The thermosetting resin of the thermosetting resin layer is preferably the same type of resin.
支持基材の厚みは、無機基板、金属基板、又は有機樹脂基板のいずれの場合も２０ミクロン（μｍ）〜１ｍｍであることが好ましく、３０ミクロン〜５００ミクロンであることがより好ましい。２０ミクロン以上であれば薄すぎて変形しやすくなることを抑制できるため好ましく、また１ｍｍ以下であれば半導体装置そのものが厚くなることを抑制できるため好ましい。 The thickness of the supporting substrate is preferably 20 microns (μm) to 1 mm, more preferably 30 microns to 500 microns in any case of an inorganic substrate, a metal substrate, or an organic resin substrate. If it is 20 microns or more, it is preferable because it can be prevented from becoming too thin and easily deformed, and if it is 1 mm or less, it is preferable because the semiconductor device itself can be prevented from becoming thick.
［熱硬化樹脂層］
熱硬化樹脂層３は、後述するように、半導体素子を封止する際の封止材として機能する。例えば、フリップチップ接続方式で基板に搭載された半導体素子を封止する場合には、アンダーフィルのための樹脂層にもなる。
[Thermosetting resin layer]
As will be described later, the thermosetting resin layer 3 functions as a sealing material when sealing the semiconductor element. For example, when a semiconductor element mounted on a substrate is sealed by a flip chip connection method, it becomes a resin layer for underfill.
熱硬化樹脂層３の厚みは２０ミクロン以上２０００ミクロン以下であることが好ましい。２０ミクロン以上であれば素子搭載面または素子形成面を封止するのに充分であり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましく、２０００ミクロン以下であれば封止された半導体装置が厚くなり過ぎることが抑制できるため好ましい。 The thickness of the thermosetting resin layer 3 is preferably 20 microns or more and 2000 microns or less. If it is 20 microns or more, it is sufficient to seal the element mounting surface or the element formation surface, and it is preferable because it is possible to suppress poor filling properties due to being too thin. It is preferable because the semiconductor device can be prevented from becoming too thick.
熱硬化樹脂層３に用いられる樹脂は、特に限定はされないが、通常、半導体素子の封止に使用される液状エポキシ樹脂や固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなる混成樹脂、シアネートエステル樹脂等の熱硬化性樹脂であることが好ましい。特に、熱硬化樹脂層３は、５０℃未満で固形化し、かつ５０℃以上１５０℃以下で溶融するエポキシ樹脂、シリコーン樹脂、及びエポキシシリコーン混成樹脂、シアネートエステル樹脂のいずれかを含むものであることが好ましい。 The resin used for the thermosetting resin layer 3 is not particularly limited, but is usually a liquid epoxy resin, a solid epoxy resin, a silicone resin, or a hybrid resin composed of an epoxy resin and a silicone resin used for sealing semiconductor elements. A thermosetting resin such as cyanate ester resin is preferred. In particular, the thermosetting resin layer 3 preferably contains any of an epoxy resin, a silicone resin, an epoxy silicone hybrid resin, and a cyanate ester resin that are solidified at less than 50 ° C. and melted at 50 ° C. or more and 150 ° C. or less. .
［素子搭載基板または素子形成ウエハ］
素子搭載基板としては、例えば、図１に示すような、フリップチップ接続方式で半導体素子５を複数個のバンプ６を介して搭載した基板７が挙げられる。この基板７は、ギャップサイズ（基板と半導体チップとの隙間の幅）の範囲が１０〜２００μｍ程度のものが好ましい。あるいは、一個以上の半導体素子を接着剤で無機基板、金属基板あるいは有機基板上に搭載した基板であっても良い。素子形成ウエハとしては、表面に半導体素子が形成されたウエハが挙げられる。なお、素子搭載基板は、半導体素子を搭載し配列した半導体素子アレイを含む。
素子搭載基板または素子形成ウエハは、２００ｍｍ×２００ｍｍ以上或いは２００ｍｍφ以上の面積、例えば、３００ｍｍ×３００ｍｍ或いは３００ｍｍφ以上の面積を有するものとすることができる。
[Element mounting substrate or element forming wafer]
As an element mounting substrate, for example, a substrate 7 on which a semiconductor element 5 is mounted via a plurality of bumps 6 by a flip chip connection method as shown in FIG. The substrate 7 preferably has a gap size (width of the gap between the substrate and the semiconductor chip) in the range of about 10 to 200 μm. Alternatively, it may be a substrate in which one or more semiconductor elements are mounted on an inorganic substrate, a metal substrate, or an organic substrate with an adhesive. Examples of the element forming wafer include a wafer having a semiconductor element formed on the surface. The element mounting substrate includes a semiconductor element array in which semiconductor elements are mounted and arranged.
The element mounting substrate or the element forming wafer may have an area of 200 mm × 200 mm or more or 200 mmφ or more, for example, an area of 300 mm × 300 mm or 300 mmφ or more.
＜被覆工程＞
被覆工程では、支持基材付封止材１の熱硬化性樹脂層３により、素子搭載基板２０の素子搭載面（または素子形成ウエハの素子形成面）を被覆する（図１のＡ、Ｂ）。図１に示すようなフリップチップ接続方式の基板を被覆する場合には、この被覆工程でアンダーフィリングも同時に行われる。
<Coating process>
In the covering step, the element mounting surface of the element mounting substrate 20 (or the element forming surface of the element forming wafer) is covered with the thermosetting resin layer 3 of the sealing material 1 with the supporting base (A and B in FIG. 1). . When a flip chip connection type substrate as shown in FIG. 1 is coated, underfilling is simultaneously performed in this coating step.
本発明において被覆工程は、以下に詳述するように、減圧度を１０Ｐａから１ｋＰａとした真空ラミネーションにより行われる。減圧度を１ｋＰａ以下として真空ラミネーションを行えば、熱硬化性樹脂層３内にボイドが発生するのを確実に抑制できる。減圧度を１０Ｐａ以上とすれば、真空設備のための高いコストが必要になることもない。 In the present invention, the coating step is performed by vacuum lamination with a degree of reduced pressure of 10 Pa to 1 kPa as described in detail below. If vacuum lamination is performed at a reduced pressure of 1 kPa or less, generation of voids in the thermosetting resin layer 3 can be reliably suppressed. If the degree of vacuum is 10 Pa or higher, high costs for vacuum equipment are not required.
＜封止工程＞
封止工程では、上記の被覆工程の後、熱硬化樹脂層３を加熱、硬化することで、素子搭載面又は素子形成面を一括封止する工程である（図１のＢ）。
図１のＢで示すように、封止後の基板４は、複数個のバンプ６を介して半導体素子５が搭載された基板７の素子搭載面を、熱硬化樹脂層３により封止すると同時にアンダーフィリングを行い、熱硬化樹脂層３を加熱、硬化することで封止樹脂層３’とし、支持基材付封止材１により一括封止されたものである。
<Sealing process>
In the sealing step, the element mounting surface or the element forming surface is collectively sealed by heating and curing the thermosetting resin layer 3 after the covering step (B in FIG. 1).
As shown in FIG. 1B, the substrate 4 after sealing seals the element mounting surface of the substrate 7 on which the semiconductor element 5 is mounted via a plurality of bumps 6 with the thermosetting resin layer 3. Underfilling is performed, and the thermosetting resin layer 3 is heated and cured to form a sealing resin layer 3 ′, which is collectively sealed by the sealing material 1 with a supporting substrate.
真空ラミネーションによって被覆工程および封止工程を実施する方法について以下により詳細に説明する。ここでは例として、ニチゴーモートン社製の真空ラミネーション装置を用いて、未硬化の熱硬化性シリコーン樹脂からなる熱硬化性樹脂層を有する支持基材付封止材で、図１に示すようなフリップチップ接続方式の素子搭載基板２０を封止する場合について、図２を参照しながら説明する。
A method for carrying out the covering step and the sealing step by vacuum lamination will be described in more detail below. Here, as an example, using a vacuum lamination apparatus manufactured by Nichigo Morton, a sealing material with a supporting substrate having a thermosetting resin layer made of an uncured thermosetting silicone resin, a flip as shown in FIG. The case of sealing the chip connection type
真空ラミネーション装置は、上側プレート９、下側プレート１０を有しており、上下プレート９、１０に取り囲まれた空間が形成されている。下側プレート１０の周辺部のフランジの上端にＯリング１２が設けられており、下側プレート１０を上昇させて上側プレート９と密着させることで、上記空間を真空チャンバーとすることができる。
下側プレート１０上に素子搭載基板２０と支持基材付封止材１を、支持基材付封止材１の熱硬化性樹脂層３が素子搭載面上に載置されるようにしてセットする（図２のＡ）。また、支持基材付封止材１の上方の、上側プレート９と下側プレート１０との間にはダイアフラムラバー１１が設けられている。
The vacuum lamination apparatus has an upper plate 9 and a
Set the
上下プレート９、１０にはそれぞれヒーターが内蔵され、真空下で素子搭載基板２０を加熱できるようになっている。これらヒーターを上下プレート９、１０が所定温度、例えば１５０℃に加熱されるように設定する。上側プレート９側から上記空間内を減圧し、ダイアフラムラバー１１を上側プレート９に密着させる（図２のＢ）。
The upper and
その後、下側プレート１０を上昇させて真空チャンバーを形成し、下側プレート１０側から真空チャンバー内を減圧する（図２のＣ）。この際、減圧度が１０Ｐａから１ｋＰａの範囲内になるように減圧する。真空チャンバー内が所定の減圧度で減圧されたら、上側プレート９と真空ポンプとをつなげる配管の弁を閉じ、上側プレート９とダイアフラムラバー１１の間に圧縮空気を送り込む（図２のＤ）。これにより、ダイアフラムラバー１１が膨張し、素子搭載基板２０と支持基材付封止材１をダイアフラムラバー１１と下側プレート１０で挟むことで、真空ラミネーションが行われる。その結果、熱硬化性樹脂層３にボイドが発生するのを効果的に抑制しつつ、素子搭載面を被覆することができる。この時、アンダーフィリングも同時に行われる。
Thereafter, the
これと同時に、熱硬化性樹脂層３の硬化が進行し、素子搭載面の封止が完了する。すなわち、封止工程が被覆工程に引き続いて行われる。硬化時間としては３〜２０分程度あれば十分である。熱硬化性樹脂層３は硬化する時に収縮応力を生じるが、本発明では、支持基材付封止材を用いているので、この収縮応力による基板の反りを支持基材２により抑制することができる。真空ラミネーションが完了したら真空チャンバー内を常圧に戻し、下側プレート１０を下降させ、封止後の素子搭載基板を取り出す。
At the same time, curing of the thermosetting resin layer 3 proceeds and sealing of the element mounting surface is completed. That is, the sealing process is performed subsequent to the covering process. A curing time of about 3 to 20 minutes is sufficient. Although the thermosetting resin layer 3 generates a shrinkage stress when cured, in the present invention, since the sealing material with a supporting base is used, the warping of the substrate due to the shrinking stress can be suppressed by the supporting base 2. it can. When the vacuum lamination is completed, the inside of the vacuum chamber is returned to normal pressure, the
上記工程によりボイドと反りのない封止後の素子搭載基板を得ることができる。取り出した素子搭載基板は通常、１５０〜２５０℃の温度で１〜８時間ポストキュアすることで電気特性や機械特性を安定化させることができる。 The element mounting substrate after sealing without voids and warpage can be obtained by the above process. The taken-out element mounting substrate can be stabilized in electrical characteristics and mechanical characteristics by post-curing at a temperature of 150 to 250 ° C. for 1 to 8 hours.
ここでは、フリップチップ接続方式の基板の被覆および封止について説明したが、上記したような半導体素子を接着剤で搭載した基板や、表面に半導体素子が形成されたウエハにも同様に本発明の方法を適用して、同様の効果を得ることができる。 Here, the covering and sealing of the flip-chip connection type substrate has been described. However, the present invention also applies to a substrate on which a semiconductor element as described above is mounted with an adhesive or a wafer on which a semiconductor element is formed. The same effect can be obtained by applying the method.
＜個片化工程＞
個片化工程は、上記の封止工程後の基板またはウエハをダイシングにより切断する工程である（図１のＣ、Ｄ）。封止後の基板は、図１のＣの点線で示す位置で、例えばダイシングブレードを用いて切断される。この工程により、個片化された半導体装置８を得ることができる（図１のＤ）。
このようにして製造された半導体装置であれば、基板またはウエハ上の半導体素子がボイドのない熱硬化性樹脂層で封止され、大面積・薄型の基板またはウエハを用いた場合でも反りが小さく、かつ耐熱や耐湿信頼性等に優れた高品質な半導体装置となる。
<Individualization process>
The singulation step is a step of cutting the substrate or wafer after the sealing step by dicing (C and D in FIG. 1). The substrate after sealing is cut at, for example, a dicing blade at a position indicated by a dotted line in FIG. By this step, the semiconductor device 8 separated into pieces can be obtained (D in FIG. 1).
In the case of a semiconductor device manufactured in this way, the semiconductor element on the substrate or wafer is sealed with a thermosetting resin layer having no voids, and warpage is small even when a large-area, thin substrate or wafer is used. In addition, a high-quality semiconductor device having excellent heat resistance and moisture resistance reliability is obtained.
［エポキシ樹脂］
上記支持基材付封止材の熱硬化樹脂層に用いられるエポキシ樹脂は特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、３，３’，５，５’−テトラメチル−４，４’−ビフェノール型エポキシ樹脂又は４，４’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂が挙げられる。また、必要に応じて、上記以外のエポキシ樹脂を目的に応じて一定量併用することができる。
[Epoxy resin]
The epoxy resin used for the thermosetting resin layer of the sealing material with a supporting substrate is not particularly limited. For example, bisphenol type epoxy resins such as bisphenol A type epoxy resin and bisphenol F type epoxy resin, 3, 3 ′, 5 , 5′-tetramethyl-4,4′-biphenol type epoxy resin or 4,4′-biphenol type epoxy resin, biphenol type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, bisphenol A novolak type Epoxy resins, naphthalene diol type epoxy resins, trisphenylol methane type epoxy resins, tetrakisphenylol ethane type epoxy resins, and phenol dicyclopentadiene novolac type epoxy resins that are hydrogenated aromatic rings, alicyclic epoxy resins Examples thereof include known epoxy resins that are liquid or solid at room temperature. Moreover, if necessary, a certain amount of epoxy resins other than the above can be used in combination according to the purpose.
エポキシ樹脂からなる熱硬化樹脂層にはエポキシ樹脂の硬化剤を加えることができる。このような硬化剤としては、フェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。なかでも製造する半導体装置の信頼性を確保するためにフェノールノボラック樹脂を用いるのが好ましい。特に、エポキシ樹脂とフェノールノボラック樹脂の混合比をエポキシ基とフェノール性水酸基の比率が１：０．８〜１．３となるように混合することが好ましい。 An epoxy resin curing agent can be added to the thermosetting resin layer made of epoxy resin. As such a curing agent, a phenol novolak resin, various amine derivatives, an acid anhydride or an acid anhydride group partially ring-opened and a carboxylic acid can be used. Among them, it is preferable to use a phenol novolac resin in order to ensure the reliability of the semiconductor device to be manufactured. In particular, it is preferable to mix the mixing ratio of the epoxy resin and the phenol novolac resin so that the ratio of the epoxy group to the phenolic hydroxyl group is 1: 0.8 to 1.3.
さらに、エポキシ樹脂と硬化剤の反応を促進するため、反応促進剤としてイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物等を使用しても良い。 Furthermore, in order to accelerate the reaction between the epoxy resin and the curing agent, an imidazole derivative, a phosphine derivative, an amine derivative, a metal compound such as an organoaluminum compound, or the like may be used as a reaction accelerator.
エポキシ樹脂からなる熱硬化樹脂層には、さらに必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を目的に応じて添加配合することができる。 In the thermosetting resin layer made of an epoxy resin, various additives can be further blended as necessary. For example, various thermoplastic resins, thermoplastic elastomers, organic synthetic rubbers, silicone-based low-stress agents, waxes, halogen trapping agents, and other additives are added according to the purpose in order to improve the properties of the resin. be able to.
エポキシ樹脂からなる熱硬化樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、イオン交換水５０ｍｌに試料１０ｇを添加し、密封して１２０℃のオーブン中に２０時間静置した後、加熱抽出する方法を挙げることができ、１２０℃での抽出でいずれのイオンも１０ｐｐｍ以下であることが好ましい。 Since the thermosetting resin layer made of an epoxy resin becomes a resin layer for sealing a semiconductor element, halogen ions such as chlorine and alkali ions such as sodium are preferably reduced as much as possible. As a method for reducing each ion, a method of adding 10 g of a sample to 50 ml of ion-exchanged water, sealing and leaving it in an oven at 120 ° C. for 20 hours, followed by heat extraction can be cited. Extraction at 120 ° C. It is preferable that any ion is 10 ppm or less.
［シリコーン樹脂］
支持基材付封止材の熱硬化樹脂層に用いられるシリコーン樹脂は特に限定されないが、例えば熱硬化性シリコーン樹脂、ＵＶ硬化性シリコーン樹脂等が使用可能である。特に、シリコーン樹脂からなる熱硬化樹脂層は付加硬化型シリコーン樹脂組成物を含むことが好ましい。付加硬化型シリコーン樹脂組成物としては、（Ａ）非共役二重結合を有する有機ケイ素化合物（例えば、アルケニル基含有ジオルガノポリシロキサン）、（Ｂ）オルガノハイドロジェンポリシロキサン、及び（Ｃ）白金系触媒を必須成分とするものが特に好ましい。以下、これら（Ａ）〜（Ｃ）成分について説明する。
[Silicone resin]
Although the silicone resin used for the thermosetting resin layer of the sealing material with a supporting substrate is not particularly limited, for example, a thermosetting silicone resin, a UV curable silicone resin, or the like can be used. In particular, the thermosetting resin layer made of a silicone resin preferably contains an addition-curable silicone resin composition. Examples of the addition-curable silicone resin composition include (A) an organosilicon compound having a non-conjugated double bond (for example, an alkenyl group-containing diorganopolysiloxane), (B) an organohydrogenpolysiloxane, and (C) a platinum series. Those having a catalyst as an essential component are particularly preferred. Hereinafter, these components (A) to (C) will be described.
（Ａ）成分：非共役二重結合を有する有機ケイ素化合物
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物としては、
Ｒ１１Ｒ１２Ｒ１３ＳｉＯ−（Ｒ１４Ｒ１５ＳｉＯ）ａ−（Ｒ１６Ｒ１７ＳｉＯ）ｂ−ＳｉＲ１１Ｒ１２Ｒ１３ （１）
（式中、Ｒ１１は非共役二重結合含有一価炭化水素基を示し、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基を示し、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数である。）
で示される分子鎖両末端が脂肪族不飽和基含有トリオルガノシロキシ基で封鎖された直鎖状ジオルガノポリシロキサンなどの、オルガノポリシロキサンが例示される。
(A) Component: Organosilicon compound having non-conjugated double bond (A) As the organosilicon compound having a non-conjugated double bond of component (A),
R 11 R 12 R 13 SiO- ( R 14 R 15 SiO) a - (R 16 R 17 SiO) b -SiR 11 R 12 R 13 (1)
(Wherein R 11 represents a non-conjugated double bond-containing monovalent hydrocarbon group, R 12 to R 17 each represents the same or different monovalent hydrocarbon group, and a and b are 0 ≦ a ≦ 500, (An integer satisfying 0 ≦ b ≦ 250 and 0 ≦ a + b ≦ 500.)
And an organopolysiloxane such as a linear diorganopolysiloxane in which both ends of the molecular chain are blocked with an aliphatic unsaturated group-containing triorganosiloxy group.
上記一般式（１）中、Ｒ１１は非共役二重結合含有一価炭化水素基であり、好ましくは炭素数２〜８、特に好ましくは炭素数２〜６のアルケニル基で代表される脂肪族不飽和結合を有する非共役二重結合含有一価炭化水素基である。 In the general formula (1), R 11 is a non-conjugated double bond-containing monovalent hydrocarbon group, preferably an aliphatic group represented by an alkenyl group having 2 to 8 carbon atoms, particularly preferably 2 to 6 carbon atoms. It is a non-conjugated double bond-containing monovalent hydrocarbon group having an unsaturated bond.
上記一般式（１）中、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基であり、好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１０のアルキル基、アルケニル基、アリール基、アラルキル基等が挙げられる。また、このうちＲ１４〜Ｒ１７は、より好ましくは脂肪族不飽和結合を除く一価炭化水素基であり、特に好ましくはアルケニル基等の脂肪族不飽和結合を持たないアルキル基、アリール基、アラルキル基等が挙げられる。さらに、このうちＲ１６、Ｒ１７は芳香族一価炭化水素基であることが好ましく、フェニル基やトリル基等の炭素数６〜１２のアリール基等であることが特に好ましい。 In the general formula (1), R 12 to R 17 are the same or different monovalent hydrocarbon groups, preferably an alkyl group, an alkenyl group having 1 to 20 carbon atoms, particularly preferably 1 to 10 carbon atoms, An aryl group, an aralkyl group, etc. are mentioned. Of these, R 14 to R 17 are more preferably a monovalent hydrocarbon group excluding an aliphatic unsaturated bond, particularly preferably an alkyl group having no aliphatic unsaturated bond such as an alkenyl group, an aryl group, Aralkyl group and the like can be mentioned. Further, among these, R 16 and R 17 are preferably aromatic monovalent hydrocarbon groups, particularly preferably aryl groups having 6 to 12 carbon atoms such as phenyl groups and tolyl groups.
上記一般式（１）中、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数であり、ａは１０≦ａ≦５００であることが好ましく、ｂは０≦ｂ≦１５０であることが好ましく、またａ＋ｂは１０≦ａ＋ｂ≦５００を満たすことが好ましい。 In the general formula (1), a and b are integers satisfying 0 ≦ a ≦ 500, 0 ≦ b ≦ 250, and 0 ≦ a + b ≦ 500, and a is preferably 10 ≦ a ≦ 500, b Is preferably 0 ≦ b ≦ 150, and a + b preferably satisfies 10 ≦ a + b ≦ 500.
上記一般式（１）で示されるオルガノポリシロキサンは、例えば、環状ジフェニルポリシロキサン、環状メチルフェニルポリシロキサン等の環状ジオルガノポリシロキサンと、末端基を構成するジフェニルテトラビニルジシロキサン、ジビニルテトラフェニルジシロキサン等のジシロキサンとのアルカリ平衡化反応によって得ることができるが、この場合、アルカリ触媒（特にＫＯＨ等の強アルカリ）による平衡化反応においては、少量の触媒で不可逆反応で重合が進行するため、定量的に開環重合のみが進行し、末端封鎖率も高いため、通常、シラノール基及びクロル分は含有されない。 The organopolysiloxane represented by the general formula (1) includes, for example, cyclic diorganopolysiloxanes such as cyclic diphenylpolysiloxane and cyclic methylphenylpolysiloxane, and diphenyltetravinyldisiloxane and divinyltetraphenyldisiloxane constituting the terminal group. Although it can be obtained by an alkali equilibration reaction with disiloxane such as siloxane, in this case, the polymerization proceeds in an irreversible reaction with a small amount of catalyst in the equilibration reaction with an alkali catalyst (particularly strong alkali such as KOH). Quantitatively, only ring-opening polymerization proceeds and the end-capping rate is high, so that usually no silanol group or chloro component is contained.
上記一般式（１）で示されるオルガノポリシロキサンとしては、具体的に下記のものが例示される。
（Ａ）成分としては、上記一般式（１）で示される直鎖構造を有するオルガノポリシロキサンの他、必要に応じて、３官能性シロキサン単位、４官能性シロキサン単位等を含む三次元網目構造を有するオルガノポリシロキサンを併用することもできる。このような非共役二重結合を有する有機ケイ素化合物は１種単独で用いても２種以上を混合して用いてもよい。 As the component (A), in addition to the organopolysiloxane having a linear structure represented by the general formula (1), a three-dimensional network structure including a trifunctional siloxane unit, a tetrafunctional siloxane unit, and the like as necessary. It is also possible to use organopolysiloxanes having Such organosilicon compounds having non-conjugated double bonds may be used alone or in combination of two or more.
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物中の非共役二重結合を有する基（Ｓｉ原子に結合する二重結合を有する一価炭化水素基）の量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）のうち０．１〜２０モル％であることが好ましく、より好ましくは０．２〜１０モル％、特に好ましくは０．２〜５モル％である。非共役二重結合を有する基の量が０．１モル％以上であれば硬化させたときに良好な硬化物を得ることができ、２０モル％以下であれば硬化させたときの機械的特性が良いため好ましい。 The amount of the group having a nonconjugated double bond (monovalent hydrocarbon group having a double bond bonded to Si atom) in the organosilicon compound having a nonconjugated double bond as component (A) is the total monovalent carbonization. It is preferable that it is 0.1-20 mol% among hydrogen groups (all the monovalent hydrocarbon groups couple | bonded with Si atom), More preferably, it is 0.2-10 mol%, Most preferably, it is 0.2-5. Mol%. If the amount of the group having a non-conjugated double bond is 0.1 mol% or more, a good cured product can be obtained when cured, and if it is 20 mol% or less, mechanical properties when cured are obtained. Is preferable because it is good.
また、（Ａ）成分の非共役二重結合を有する有機ケイ素化合物は芳香族一価炭化水素基（Ｓｉ原子に結合する芳香族一価炭化水素基）を有することが好ましく、芳香族一価炭化水素基の含有量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）の０〜９５モル％であることが好ましく、より好ましくは１０〜９０モル％、特に好ましくは２０〜８０モル％である。芳香族一価炭化水素基は樹脂中に適量含まれた方が、硬化させたときの機械的特性が良く製造もしやすいという利点がある。 Further, the organosilicon compound having a non-conjugated double bond as component (A) preferably has an aromatic monovalent hydrocarbon group (aromatic monovalent hydrocarbon group bonded to Si atom), and aromatic monovalent carbon The content of hydrogen groups is preferably 0 to 95 mol%, more preferably 10 to 90 mol%, particularly preferably all monovalent hydrocarbon groups (all monovalent hydrocarbon groups bonded to Si atoms). Is 20 to 80 mol%. When an appropriate amount of the aromatic monovalent hydrocarbon group is contained in the resin, there is an advantage that the mechanical properties when cured are good and the production is easy.
（Ｂ）成分：オルガノハイドロジェンポリシロキサン
（Ｂ）成分としては、一分子中にケイ素原子に結合した水素原子（ＳｉＨ基）を２個以上有するオルガノハイドロジェンポリシロキサンが好ましい。一分子中にケイ素原子に結合した水素原子（ＳｉＨ基）を２個以上有するオルガノハイドロジェンポリシロキサンであれば、架橋剤として作用し、（Ｂ）成分中のＳｉＨ基と（Ａ）成分のビニル基、アルケニル基等の非共役二重結合含有基とが付加反応することにより、硬化物を形成することができる。
Component (B): Organohydrogenpolysiloxane The component (B) is preferably an organohydrogenpolysiloxane having two or more hydrogen atoms (SiH groups) bonded to silicon atoms in one molecule. If the organohydrogenpolysiloxane has two or more hydrogen atoms (SiH groups) bonded to silicon atoms in one molecule, it acts as a crosslinking agent, and the SiH group in the component (B) and the vinyl in the component (A) A cured product can be formed by an addition reaction with a non-conjugated double bond-containing group such as a group or an alkenyl group.
また、（Ｂ）成分のオルガノハイドロジェンポリシロキサンは、芳香族一価炭化水素基を有することが好ましい。このように、芳香族一価炭化水素基を有するオルガノハイドロジェンポリシロキサンであれば、上記の（Ａ）成分との相溶性を高めることができる。このようなオルガノハイドロジェンポリシロキサンは１種単独で用いても２種以上を混合して用いてもよく、例えば、芳香族炭化水素基を有するオルガノハイドロジェンポリシロキサンを（Ｂ）成分の一部又は全部として含ませることができる。 The organohydrogenpolysiloxane as component (B) preferably has an aromatic monovalent hydrocarbon group. Thus, if it is organohydrogen polysiloxane which has an aromatic monovalent hydrocarbon group, compatibility with said (A) component can be improved. Such organohydrogenpolysiloxanes may be used alone or in combination of two or more. For example, an organohydrogenpolysiloxane having an aromatic hydrocarbon group may be used as part of component (B). Or it can be included as a whole.
（Ｂ）成分のオルガノハイドロジェンポリシロキサンとしては、これに限られるものではないが、１，１，３，３−テトラメチルジシロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン、トリス（ジメチルハイドロジェンシロキシ）メチルシラン、トリス（ジメチルハイドロジェンシロキシ）フェニルシラン、１−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１，５−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１−グリシドキシプロピル−５−トリメトキシシリルエチル−１，３，５，７−テトラメチルシクロテトラシロキサン、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン・ジメチルシロキサン共重合体、トリメトキシシラン重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位とからなる共重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位と（Ｃ６Ｈ５）ＳｉＯ３／２単位とからなる共重合体等が挙げられる。 The organohydrogenpolysiloxane of component (B) is not limited to this, but 1,1,3,3-tetramethyldisiloxane, 1,3,5,7-tetramethylcyclotetrasiloxane, tris (Dimethylhydrogensiloxy) methylsilane, tris (dimethylhydrogensiloxy) phenylsilane, 1-glycidoxypropyl-1,3,5,7-tetramethylcyclotetrasiloxane, 1,5-glycidoxypropyl-1, 3,5,7-tetramethylcyclotetrasiloxane, 1-glycidoxypropyl-5-trimethoxysilylethyl-1,3,5,7-tetramethylcyclotetrasiloxane, trimethylsiloxy group-blocked methylhydrogen poly at both ends Siloxane, trimethylsiloxy group-blocked dimethylsilane at both ends Xantane / methylhydrogensiloxane copolymer, dimethylhydrogensiloxy group-blocked dimethylpolysiloxane at both ends, dimethylhydrogensiloxy group-blocked dimethylsiloxane / methylhydrogensiloxane copolymer at both ends, trimethylsiloxy group-blocked methylhydrogen at both ends Siloxane / diphenylsiloxane copolymer, trimethylsiloxy group-blocked methylhydrogensiloxane / diphenylsiloxane / dimethylsiloxane copolymer, trimethoxysilane polymer, (CH 3 ) 2 HSiO 1/2 unit and SiO 4/2 unit And a copolymer composed of (CH 3 ) 2 HSiO 1/2 units, SiO 4/2 units, and (C 6 H 5 ) SiO 3/2 units.
また、下記構造で示される単位を使用して得られるオルガノハイドロジェンポリシロキサンも用いることができる。
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの分子構造は、直鎖状、環状、分岐状、三次元網状構造のいずれであってもよいが、一分子中のケイ素原子の数（又は重合体の場合は重合度）は２以上が好ましく、より好ましくは３〜５００、特に好ましくは４〜３００程度のものを使用することができる。 The molecular structure of the organohydrogenpolysiloxane of component (B) may be any of linear, cyclic, branched, and three-dimensional network structures, but the number of silicon atoms in one molecule (or of the polymer In the case, the degree of polymerization) is preferably 2 or more, more preferably 3 to 500, and particularly preferably about 4 to 300.
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの配合量は、（Ａ）成分のアルケニル基等の非共役二重結合を有する基１個あたり（Ｂ）成分中のケイ素原子結合水素原子（ＳｉＨ基）が０．７〜３．０個となる量であることが好ましい。 The blending amount of the organohydrogenpolysiloxane of the component (B) is the silicon atom-bonded hydrogen atom (SiH group) in the component (B) per group having a non-conjugated double bond such as the alkenyl group of the component (A). The amount is preferably 0.7 to 3.0.
（Ｃ）成分：白金系触媒
（Ｃ）成分の白金系触媒としては、例えば塩化白金酸、アルコール変性塩化白金酸、キレート構造を有する白金錯体等が挙げられる。これらは１種単独でも、２種以上の組み合わせでも使用することができる。
Component (C): Platinum-based catalyst Examples of the platinum-based catalyst of component (C) include chloroplatinic acid, alcohol-modified chloroplatinic acid, platinum complexes having a chelate structure, and the like. These can be used singly or in combination of two or more.
（Ｃ）成分の白金系触媒の配合量は、硬化有効量であり所謂触媒量でよく、通常、（Ａ）成分及び（Ｂ）成分の総質量１００質量部あたり、白金族金属の質量換算で０．１〜５００ｐｐｍであることが好ましく、特に０．５〜１００ｐｐｍの範囲であることが好ましい。 The compounding amount of the platinum-based catalyst of component (C) may be a so-called effective amount of curing, and is usually in terms of the mass of platinum group metal per 100 parts by mass of the total mass of component (A) and component (B). It is preferably 0.1 to 500 ppm, particularly preferably in the range of 0.5 to 100 ppm.
シリコーン樹脂からなる熱硬化樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、エポキシ樹脂と同様であり、１２０℃での抽出でいずれのイオンも１０ｐｐｍ以下であることが好ましい。 Since the thermosetting resin layer made of silicone resin becomes a resin layer for sealing the semiconductor element, it is preferable that halogen ions such as chlorine and alkali ions such as sodium are reduced as much as possible. The method of reducing each ion is the same as that of the epoxy resin, and it is preferable that any ion is 10 ppm or less by extraction at 120 ° C.
［エポキシ樹脂とシリコーン樹脂からなる混成樹脂］
支持基材付封止材の熱硬化樹脂層に用いられるエポキシ樹脂とシリコーン樹脂からなる混成樹脂は特に限定されないが、例えば前述のエポキシ樹脂と前述のシリコーン樹脂を用いたものを挙げることができる。
[Hybrid resin consisting of epoxy resin and silicone resin]
Although the hybrid resin which consists of an epoxy resin and a silicone resin used for the thermosetting resin layer of a sealing material with a support base material is not specifically limited, For example, what used the above-mentioned epoxy resin and the above-mentioned silicone resin can be mentioned.
混成樹脂からなる熱硬化樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、エポキシ樹脂及びシリコーン樹脂と同様であり、１２０℃での抽出でいずれのイオンも１０ｐｐｍ以下であることが好ましい。 Since the thermosetting resin layer made of a hybrid resin becomes a resin layer for sealing a semiconductor element, it is preferable that halogen ions such as chlorine and alkali ions such as sodium are reduced as much as possible. The method of reducing each ion is the same as that of the epoxy resin and the silicone resin, and it is preferable that all ions are 10 ppm or less by extraction at 120 ° C.
［シアネートエステル樹脂］
支持基材付封止材の熱硬化樹脂層に用いられるシアネートエステル樹脂は特に限定されないが、例えばシアネートエステル化合物又はそのオリゴマーと、硬化剤としてフェノール化合物及びジヒドロキシナフタレン化合物のいずれか又は両方を配合した樹脂組成物が挙げられる。
[Cyanate ester resin]
Although the cyanate ester resin used for the thermosetting resin layer of the sealing material with a supporting substrate is not particularly limited, for example, a cyanate ester compound or an oligomer thereof, and one or both of a phenol compound and a dihydroxynaphthalene compound are blended as a curing agent. A resin composition is mentioned.
（シアネートエステル化合物又はそのオリゴマー）
上記のシアネートエステル樹脂に用いられるシアネートエステル化合物又はそのオリゴマーとして使用する成分は、下記一般式（２）で示されるものである。
The component used as a cyanate ester compound or an oligomer thereof used in the above cyanate ester resin is represented by the following general formula (2).
ここで、シアネートエステル化合物としては、１分子中にシアネート基を２個以上有するものであり、具体的には、多芳香環の２価フェノールのシアン酸エステル、例えばビス（３，５−ジメチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）メタン、ビス（３−メチル−４−シアネートフェニル）メタン、ビス（３−エチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）−１，１−エタン、ビス（４−シアネートフェニル）−２，２−プロパン、ジ（４−シアネートフェニル）エーテル、ジ（４−シアネートフェニル）チオエーテル、多価フェノールのポリシアン酸エステル、例えばフェノールノボラック型シアネートエステル、クレゾールノボラック型シアネートエステル、フェニルアラルキル型シアネートエステル、ビフェニルアラルキル型シアネートエステル、ナフタレンアラルキル型シアネートエステルなどが挙げられる。 Here, the cyanate ester compound has two or more cyanate groups in one molecule. Specifically, a cyanate ester of a polyvalent aromatic divalent phenol such as bis (3,5-dimethyl- 4-cyanatephenyl) methane, bis (4-cyanatephenyl) methane, bis (3-methyl-4-cyanatephenyl) methane, bis (3-ethyl-4-cyanatephenyl) methane, bis (4-cyanatephenyl)- 1,1-ethane, bis (4-cyanatephenyl) -2,2-propane, di (4-cyanatephenyl) ether, di (4-cyanatephenyl) thioether, polyhydric acid ester of polyhydric phenol such as phenol novolac type Cyanate ester, cresol novolac cyanate ester, phenylara Kill type cyanate ester, biphenyl aralkyl type cyanate ester, and the like naphthalene aralkyl type cyanate ester.
前述のシアネートエステル化合物はフェノール類と塩化シアンを塩基性下、反応させることにより得られる。上記シアネートエステル化合物は、その構造より軟化点が１０６℃の固形のものから、常温で液状のものまでの幅広い特性を有するものの中から用途に合わせて適宜選択することができる。 The above-mentioned cyanate ester compound can be obtained by reacting phenols and cyanogen chloride under basic conditions. The cyanate ester compound can be appropriately selected from those having a wide range of properties from a solid having a softening point of 106 ° C. to a liquid at room temperature because of its structure.
このうち、シアネート基の当量が小さいもの、即ち官能基間分子量が小さいものは硬化収縮が小さく、低熱膨張、高Ｔｇの硬化物を得ることができる。シアネート基当量が大きいものは若干Ｔｇが低下するが、トリアジン架橋間隔がフレキシブルになり、低弾性化、高強靭化、低吸水化が期待できる。 Among these, those having a small equivalent of the cyanate group, that is, those having a low molecular weight between functional groups, have a small curing shrinkage, and a cured product having a low thermal expansion and a high Tg can be obtained. Those having a large cyanate group equivalent have a slight decrease in Tg, but the triazine cross-linking interval becomes flexible, and low elasticity, high toughness, and low water absorption can be expected.
なお、シアネートエステル化合物中に結合あるいは残存している塩素は好ましくは５０ｐｐｍ以下、より好ましくは２０ｐｐｍ以下であることが好適である。５０ｐｐｍ以下であれば長期高温保管時熱分解により遊離した塩素あるいは塩素イオンが酸化されたＣｕフレームやＣｕワイヤー、Ａｇメッキを腐食させ、剥離や電気的不良を引き起こす可能性がないため好ましい。また、樹脂の絶縁性も低下することがないため好ましい。 The chlorine bonded or remaining in the cyanate ester compound is preferably 50 ppm or less, more preferably 20 ppm or less. If it is 50 ppm or less, there is no possibility of causing corrosion or corrosion of a Cu frame, Cu wire, or Ag plating in which chlorine or chlorine ions liberated by thermal decomposition during long-term high-temperature storage are oxidized, thereby causing no peeling or electrical failure. Moreover, since the insulation of resin does not fall, it is preferable.
（硬化剤）
一般にシアネートエステル化合物の硬化剤や硬化触媒としては金属塩、金属錯体や活性水素を持つフェノール性水酸基や一級アミン類などが挙げられるが、特にフェノール化合物やジヒドロキシナフタレン化合物が好適に用いられる。
(Curing agent)
In general, examples of the curing agent and the curing catalyst for the cyanate ester compound include metal salts, metal complexes, phenolic hydroxyl groups and primary amines having active hydrogen, and phenol compounds and dihydroxynaphthalene compounds are particularly preferably used.
フェノール化合物
上記のシアネートエステル樹脂に用いることができるフェノール化合物は特に限定されないが、例えば下記一般式（３）で示されるものが挙げられる。
ここでフェノール化合物としては１分子中に２個以上のフェノール性水酸基を持つフェノール樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡ型樹脂、フェノールノボラック樹脂、フェノールアラルキル型樹脂、ビフェニルアラルキル型樹脂、ナフタレンアラルキル型樹脂が挙げられ、これらのうち１種を単独で用いてもよいし、２種以上を併用してもよい。 Here, the phenol compound includes phenol resin having two or more phenolic hydroxyl groups in one molecule, bisphenol F type resin, bisphenol A type resin, phenol novolac resin, phenol aralkyl type resin, biphenyl aralkyl type resin, naphthalene aralkyl type resin. Of these, one of them may be used alone, or two or more of them may be used in combination.
フェノール化合物はフェノール水酸基当量が小さいもの、例えば、水酸基当量１２０以下のものはシアネート基との反応性が高く、１２０℃以下の低温でも硬化反応が進行する。この場合はシアネート基に対する水酸基のモル比を小さくすると良い。好適な範囲はシアネート基１モルに対し０．０５〜０．１１モルである。この場合、硬化収縮が少なく、低熱膨張で高Ｔｇの硬化物が得られる。 A phenol compound having a small phenol hydroxyl group equivalent, for example, one having a hydroxyl group equivalent of 120 or less has high reactivity with a cyanate group, and the curing reaction proceeds even at a low temperature of 120 ° C. or less. In this case, the molar ratio of the hydroxyl group to the cyanate group is preferably reduced. A preferred range is 0.05 to 0.11 mole per mole of cyanate group. In this case, there is little cure shrinkage, and a cured product with low thermal expansion and high Tg can be obtained.
一方フェノール水酸基当量が大きいもの、例えば水酸基当量１７５以上のものはシアネート基との反応が抑えられ保存性が良く、流動性が良い組成物が得られる。好適な範囲はシアネート基１モルに対し０．１〜０．４モルである。この場合Ｔｇは若干低下するが吸水率の低い硬化物が得られる。希望の硬化物特性と硬化性を得るために、これらのフェノール樹脂を２種類以上併用することもできる。 On the other hand, those having a large phenol hydroxyl group equivalent, for example, having a hydroxyl group equivalent of 175 or more, can suppress the reaction with the cyanate group and can provide a composition having good storage stability and fluidity. The preferred range is 0.1 to 0.4 mole per mole of cyanate group. In this case, a cured product having a low water absorption is obtained although Tg is slightly reduced. In order to obtain desired cured product characteristics and curability, two or more of these phenol resins can be used in combination.
上記のシアネートエステル樹脂に用いることができるジヒドロキシナフタレン化合物は下記一般式（４）で表される。
ここでジヒドロキシナフタレンとしては、１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，４−ジヒドロキシナフタレン、１，５−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレン、１，７−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレン、２，７−ジヒドロキシナフタレンなどが挙げられる。
融点が１３０℃の１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレンは非常に反応性が高く、少量でシアネート基の環化反応を促進する。融点が２００℃以上の１，５−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレンは比較的反応が抑制される。
Here, as dihydroxynaphthalene, 1,2-dihydroxynaphthalene, 1,3-dihydroxynaphthalene, 1,4-dihydroxynaphthalene, 1,5-dihydroxynaphthalene, 1,6-dihydroxynaphthalene, 1,7-dihydroxynaphthalene, 2 , 6-dihydroxynaphthalene, 2,7-dihydroxynaphthalene and the like.
1,2-dihydroxynaphthalene, 1,3-dihydroxynaphthalene and 1,6-dihydroxynaphthalene having a melting point of 130 ° C. are very reactive and promote a cyclization reaction of a cyanate group in a small amount. The reaction of 1,5-dihydroxynaphthalene and 2,6-dihydroxynaphthalene having a melting point of 200 ° C. or higher is relatively suppressed.
これらのジヒドロキシナフタレンを単独で使用した場合、官能基間分子量が小さく、かつ剛直な構造であるため硬化収縮が小さく、高Ｔｇの硬化物が得られる。また水酸基当量の大きい１分子中に２個以上の水酸基を持つフェノール化合物と併用することにより硬化性を調整することもできる。 When these dihydroxynaphthalenes are used alone, the molecular weight between functional groups is small and the structure is rigid, so that the curing shrinkage is small and a cured product having a high Tg can be obtained. Moreover, sclerosis | hardenability can also be adjusted by using together with the phenolic compound which has a 2 or more hydroxyl group in 1 molecule with a large hydroxyl equivalent.
なお、上記フェノール化合物及びジヒドロキシナフタレン中のハロゲン元素やアルカリ金属などは、１２０℃、２気圧下での抽出で１０ｐｐｍ、特に５ｐｐｍ以下であることが好ましい。 In addition, it is preferable that the halogen element, alkali metal, etc. in the said phenolic compound and dihydroxynaphthalene are 10 ppm by extraction under 120 degreeC and 2 atmospheres, especially 5 ppm or less.
［無機充填剤］
支持基材付封止材の熱硬化樹脂層は無機充填剤を含み、無機充填剤としては、従来知られている各種の無機充填剤を用いることができる。具体的には、ヒュームドシリカ（煙霧質シリカ）、沈降シリカ、溶融シリカ、結晶シリカ、アルミナ、ボロンナイトライド、チッカアルミ、チッカケイ素、マグネシア、マグネシウムシリケート、アルミニウムなどが挙げられる。中でも真球状の溶融シリカが低粘度化のため好ましく、さらには、ゾルゲル法又は爆燃法で製造された球状シリカを用いることが好ましい。なお、これらの無機充填剤は、シランカップリング剤等で表面処理されたものであってもよいが、表面処理なしでも使用できる。
[Inorganic filler]
The thermosetting resin layer of the sealing material with a supporting substrate contains an inorganic filler, and various inorganic fillers known in the art can be used as the inorganic filler. Specific examples include fumed silica (fumed silica), precipitated silica, fused silica, crystalline silica, alumina, boron nitride, ticker aluminum, ticker silicon, magnesia, magnesium silicate, aluminum, and the like. Of these, spherical fused silica is preferable for reducing the viscosity, and it is more preferable to use spherical silica produced by a sol-gel method or a deflagration method. In addition, although these inorganic fillers may be surface-treated with a silane coupling agent or the like, they can be used without surface treatment.
無機充填剤の量としては、支持基材付封止材の熱硬化樹脂層における樹脂組成物全体の５０〜９０質量％であることが好ましく、特に、６０〜８５質量％が望ましい。５０質量％以上とすることで強度や耐湿信頼性等の低下を抑制でき、９０質量％以下とすることで粘度の上昇によるアンダーフィル浸入性の低下を抑制できる。 The amount of the inorganic filler is preferably 50 to 90% by mass, and particularly preferably 60 to 85% by mass with respect to the entire resin composition in the thermosetting resin layer of the sealing material with a supporting substrate. By setting it as 50 mass% or more, the fall of intensity | strength, moisture-resistant reliability, etc. can be suppressed, and the fall of the underfill penetration property by a raise of a viscosity can be suppressed by setting it as 90 mass% or less.
以下、本発明を実施例及び比較例を用いて説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated using an Example and a comparative example, this invention is not limited to these.
（実施例１）
［半導体素子を搭載した基板］
半導体素子搭載の有機樹脂基板：厚み１００μｍ、縦２４０ｍｍ、横２４０ｍｍのＢＴ（ビスマレイミドトリアジン）樹脂基板（線膨張係数：１０ｐｐｍ／℃）に、７．３×７．３ｍｍ角のチップが１６８個搭載可能となるようにＣｕ配線を形成したもの（フルエリア部パッド：パッド径１００μｍ、パッドピッチ３００μｍ ペリフェラル部リード：リード幅２０μｍ、リードピッチ８０μｍ）を準備した。この基板のＣｕ配線形成面に、Ｃｕピラー高さ３０μｍ＋ＳｎＡｇ１５μｍを上記配線に接続可能となるように配置した厚み１００μｍ、７．３×７．３ｍｍ角のシリコンチップを１６８個フリップチップボンディングした。接続後にチップと基板の間に形成された空間の高さはおよそ４８μｍであった。
Example 1
[Substrate mounted with semiconductor elements]
Organic resin substrate on which semiconductor elements are mounted: 168 chips of 7.3 × 7.3 mm square are mounted on a BT (bismaleimide triazine) resin substrate (linear expansion coefficient: 10 ppm / ° C.) having a thickness of 100 μm, a length of 240 mm, and a width of 240 mm. A Cu wiring formed so as to be possible (full area pad: pad diameter 100 μm, pad pitch 300 μm, peripheral lead:
［支持基材］
厚み５０μｍ、２３０ｍｍ×２３０ｍｍのＢＴ樹脂基板（線膨張係数：６ｐｐｍ／℃）を準備した。
[Supporting substrate]
A BT resin substrate (linear expansion coefficient: 6 ppm / ° C.) having a thickness of 50 μm and 230 mm × 230 mm was prepared.
［熱硬化樹脂層の樹脂組成物］
クレゾールノボラック型エポキシ樹脂６０質量部、フェノールノボラック樹脂３０質量部、平均粒径０．６μｍ、粒径１０μｍ以上が０．０８質量％の球状シリカ３５０質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．8質量部、シランカップリング剤ＫＢＭ４０３（γ−グリシドキシプロピルトリメトキシシラン、信越化学工業製）０．５質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練して厚み約１５０μｍのシート状に成形し冷却した。
[Resin composition of thermosetting resin layer]
60 parts by mass of a cresol novolac type epoxy resin, 30 parts by mass of a phenol novolac resin, 350 parts by mass of spherical silica having an average particle size of 0.6 μm, a particle size of 10 μm or more and 0.08% by mass, and catalyst TPP (triphenylphosphine) 0.8 Part by weight, 0.5 part by weight of silane coupling agent KBM403 (γ-glycidoxypropyltrimethoxysilane, manufactured by Shin-Etsu Chemical Co., Ltd.) is sufficiently mixed with a high-speed mixing device, and then heated and kneaded with a continuous kneader to have a thickness of about 150 μm. The sheet was formed and cooled.
［支持基材付封止材の作製］
上記支持基材の片側に、上記エポキシ樹脂組成物からなるシートを積層させ、該エポキシ樹脂組成物積層面にフッ素樹脂処理を施したＰＥＴフィルム（剥離フィルム）を積層した。この積層物を５０℃で圧着して、支持基材付封止材を作製した。
[Preparation of encapsulant with support substrate]
A sheet made of the epoxy resin composition was laminated on one side of the support base material, and a PET film (peeling film) subjected to fluororesin treatment was laminated on the epoxy resin composition lamination surface. This laminate was pressure-bonded at 50 ° C. to produce a sealing material with a supporting substrate.
［半導体素子を搭載した基板の封止］
上記で作製した支持基材付封止材を用いて上記半導体素子を搭載した基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて封止した。予め上下プレート温度を１５０℃に設定し、上記半導体素子搭載基板と上記支持基材付封止材を、支持基材付封止材の熱硬化性樹脂層が半導体素子搭載面上に載置されるようにして下側プレート上に設置した。続いて下側プレートを上昇させて上側プレートと密着させることで形成された真空チャンバー内を減圧して５０Ｐａとした後、上側プレートとダイアフラムラバーの間を大気開放すると共に０．５ＭＰａの圧縮空気を送り込んで、５分間加圧成形した。その後取り出した封止後半導体素子搭載基板を１８０℃で４時間ポストキュアして熱硬化性樹脂を硬化させた。封止後の総厚みは約３２５μｍであった。
この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、１６×１６ｍｍ角の半導体装置を製造した。
[Encapsulation of substrates with semiconductor elements]
The board | substrate which mounted the said semiconductor element using the sealing material with a support base material produced above was sealed using the vacuum lamination apparatus (made by Nichigo Morton). The upper and lower plate temperatures are set to 150 ° C. in advance, and the semiconductor element mounting substrate and the sealing material with a supporting base material are placed on the semiconductor element mounting surface of the sealing material with a supporting base material. And placed on the lower plate. Subsequently, the inside of the vacuum chamber formed by raising the lower plate and bringing it into close contact with the upper plate is decompressed to 50 Pa, and then the atmosphere between the upper plate and the diaphragm rubber is opened to the atmosphere and 0.5 MPa of compressed air is supplied. It was fed and pressure molded for 5 minutes. Thereafter, the semiconductor element mounting substrate after sealing taken out was post-cured at 180 ° C. for 4 hours to cure the thermosetting resin. The total thickness after sealing was about 325 μm.
This substrate was affixed to a dicing tape and diced into individual pieces to manufacture a 16 × 16 mm square semiconductor device.
＜パッケージ反り量＞
レーザー三次元測定機を用いて、上記半導体装置の対角線方向に高さの変位を測定し、変位差を反り量（ｍｍ）とした。
<Package warpage amount>
Using a laser three-dimensional measuring machine, the height displacement was measured in the diagonal direction of the semiconductor device, and the displacement difference was defined as the amount of warpage (mm).
＜アンダーフィル浸入性＞
上記半導体装置を、超音波探傷装置及び半導体装置の半導体素子部分をカットした断面の観察にて、ボイド、未充填を調べ、これらがなければ浸入性良好とした。
<Underfill penetration>
The above-described semiconductor device was examined for voids and unfilled by observing a cross section obtained by cutting the semiconductor element portion of the ultrasonic flaw detector and the semiconductor device.
＜耐湿性＞
上記半導体装置を８５℃／６０％ＲＨの恒温恒湿器に１６８時間放置して吸湿させた後、ＩＲリフロー処理（２６０℃、ＪＥＤＥＣ・Ｌｅｖｅｌ２条件に準拠）を行った。超音波探査装置及びカットした断面の観察により、内部クラックの発生状況と剥離発生状況を観察した。合計２０パッケージ中の、クラック又は剥離が認められたパッケージ数を数えた。
<Moisture resistance>
The semiconductor device was left to stand for 168 hours in a constant temperature and humidity chamber of 85 ° C./60% RH to absorb moisture, and then IR reflow treatment (260 ° C., conforming to JEDEC Level 2 conditions) was performed. The state of occurrence of internal cracks and the state of occurrence of peeling were observed by an ultrasonic probe and observation of cut sections. The number of packages in which cracks or peeling was recognized in a total of 20 packages was counted.
（実施例２）
実施例１と同様に半導体素子を搭載した基板、支持基材付封止材を準備し、真空ラミネーション装置（ニチゴーモートン社製）を用いて封止した。真空チャンバー内を減圧して８００Ｐａとした以外は全て同一条件にて封止、硬化および個片化した。
(Example 2)
A substrate on which a semiconductor element was mounted and a sealing material with a supporting base material were prepared in the same manner as in Example 1, and sealed using a vacuum lamination apparatus (manufactured by Nichigo Morton). Except for reducing the pressure in the vacuum chamber to 800 Pa, everything was sealed, cured and singulated under the same conditions.
（比較例１）
実施例１と同様に半導体素子を搭載した基板、支持基材付封止材を準備し、真空ラミネーション装置（ニチゴーモートン社製）を用いて封止した。真空チャンバー内を減圧して１５００Ｐａとした以外は全て同一条件にて封止、硬化および個片化した。
(Comparative Example 1)
A substrate on which a semiconductor element was mounted and a sealing material with a supporting base material were prepared in the same manner as in Example 1, and sealed using a vacuum lamination apparatus (manufactured by Nichigo Morton). Except for reducing the pressure in the vacuum chamber to 1500 Pa, everything was sealed, cured and singulated under the same conditions.
（比較例２）
圧縮成形装置の成形金型温度を１５０℃に設定し、上金型に上記半導体素子を搭載した基板を吸引することで吸着させた。一方、上記熱硬化性エポキシ樹脂を載置した上記支持基板付封止材は下金型に同様に吸引吸着させた。
その後、金型の周囲をシールし、その内部を脱気により真空度５ｋＰａとした後、上下金型を閉じた。成形厚みは２２５μｍとした。続いて２０Ｋｇ／ｃｍ２の圧力を加えて、成形時間５分間で圧縮成形を行った。その後取り出した封止後半導体素子搭載基板を１８０℃で４時間ポストキュアして熱硬化性樹脂を硬化させた。封止後の総厚みは約３２５μｍであった。
この基板をダイシングテープに貼り付け、ダイシングを行い個片化して、１６×１６ｍｍ角の半導体装置を製造した。
(Comparative Example 2)
The molding die temperature of the compression molding apparatus was set to 150 ° C., and the substrate on which the semiconductor element was mounted was sucked into the upper die for adsorption. On the other hand, the sealing material with a supporting substrate on which the thermosetting epoxy resin was placed was sucked and adsorbed similarly to the lower mold.
Thereafter, the periphery of the mold was sealed, the inside was degassed to a degree of vacuum of 5 kPa, and then the upper and lower molds were closed. The molding thickness was 225 μm. Subsequently, a pressure of 20 kg / cm 2 was applied, and compression molding was performed with a molding time of 5 minutes. Thereafter, the semiconductor element mounting substrate after sealing taken out was post-cured at 180 ° C. for 4 hours to cure the thermosetting resin. The total thickness after sealing was about 325 μm.
This substrate was affixed to a dicing tape and diced into individual pieces to manufacture a 16 × 16 mm square semiconductor device.
結果を表１に示す。表１に示すように、実施例１、２では、アンダーフィル浸入性は良好で、クラックまたは剥離が発生したパッケージはなかった。これに対し、比較例１、２では、アンダーフィルに未充填部分が発生し、クラックまたは剥離が発生したパッケージが多数あった。また、実施例１、２では、パッケージの反り量も比較例１、２と比べて同等以下に抑えることができた。 The results are shown in Table 1. As shown in Table 1, in Examples 1 and 2, the underfill penetration was good, and there was no package in which cracks or peeling occurred. On the other hand, in Comparative Examples 1 and 2, there were many packages in which an unfilled portion occurred in the underfill and cracks or peeling occurred. Further, in Examples 1 and 2, the amount of warping of the package could be suppressed to be equal to or less than that in Comparative Examples 1 and 2.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
１…支持基材付封止材、 ２…支持基材、 ３…熱硬化樹脂層、
３’…封止樹脂層、 ４…封止後の基板、 ５…半導体素子、
６…バンプ、 ７…基板、 ８…半導体装置、
９…上側プレート、 １０…下側プレート、 １１…ダイアフラムラバー、
１２…Ｏリング、 ２０…半導体素子搭載基板。
DESCRIPTION OF SYMBOLS 1 ... Sealing material with support base material, 2 ... Support base material, 3 ... Thermosetting resin layer,
3 '... sealing resin layer, 4 ... substrate after sealing, 5 ... semiconductor element,
6 ... bump, 7 ... substrate, 8 ... semiconductor device,
9 ... Upper plate, 10 ... Lower plate, 11 ... Diaphragm rubber,
12 ... O-ring, 20 ... Semiconductor element mounting substrate.
Claims (3)
支持基材に封止材として熱硬化性樹脂層を積層した支持基材付封止材を準備する準備工程、
前記支持基材付封止材の熱硬化性樹脂層により、半導体素子を搭載した基板の半導体素子搭載面、または半導体素子を形成したウエハの半導体素子形成面を被覆する被覆工程、
前記熱硬化性樹脂層を加熱、硬化することで、前記基板の半導体素子搭載面または前記ウエハの半導体素子形成面を一括封止する封止工程、
前記封止後の基板またはウエハをダイシングにより切断する切断工程を有し、
前記被覆工程を、減圧度を１０Ｐａから１ｋＰａとした真空ラミネーションにより行うことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
A preparation step of preparing a sealing material with a supporting base material in which a thermosetting resin layer is laminated as a sealing material on a supporting base material,
A coating step of covering the semiconductor element mounting surface of the substrate on which the semiconductor element is mounted, or the semiconductor element forming surface of the wafer on which the semiconductor element is formed, with the thermosetting resin layer of the sealing material with the supporting substrate
A sealing step of collectively sealing the semiconductor element mounting surface of the substrate or the semiconductor element forming surface of the wafer by heating and curing the thermosetting resin layer;
Having a cutting step of cutting the substrate or wafer after sealing by dicing,
A method of manufacturing a semiconductor device, wherein the covering step is performed by vacuum lamination at a reduced pressure of 10 Pa to 1 kPa.
The said vacuum lamination is performed using the vacuum lamination apparatus which can heat the said board | substrate or wafer under vacuum, The said sealing process is performed following the said coating | coated process, The Claim 1 or Claim 2 characterized by the above-mentioned. Semiconductor device manufacturing method.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014028919A JP2015154011A (en) | 2014-02-18 | 2014-02-18 | Semiconductor device manufacturing method |
| US14/612,894 US20150235871A1 (en) | 2014-02-18 | 2015-02-03 | Vacuum laminating apparatus and method for manufacturing semiconductor apparatus |
| KR1020150023561A KR20150097424A (en) | 2014-02-18 | 2015-02-16 | Vacuum lamination apparatus and method for manufacturing semiconductor device |
| CN201510086886.0A CN104851826B (en) | 2014-02-18 | 2015-02-17 | Vacuum laminating apparatus and method for manufacturing semiconductor device |
| TW104105642A TWI639208B (en) | 2014-02-18 | 2015-02-17 | Vacuum laminating device and method for manufacturing semiconductor device |
| US15/626,803 US20170282527A1 (en) | 2014-02-18 | 2017-06-19 | Vacuum laminating apparatus and method for manufacturing semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014028919A JP2015154011A (en) | 2014-02-18 | 2014-02-18 | Semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015154011A true JP2015154011A (en) | 2015-08-24 |
Family
ID=53895938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014028919A Pending JP2015154011A (en) | 2014-02-18 | 2014-02-18 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015154011A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263199A (en) * | 2009-04-07 | 2010-11-18 | Furukawa Electric Co Ltd:The | Manufacturing method of semiconductor device, and semiconductor device |
| JP2012151451A (en) * | 2010-12-27 | 2012-08-09 | Shin Etsu Chem Co Ltd | Fiber containing resin substrate, after-sealing semiconductor element mounting substrate and after-sealing semiconductor element formation wafer, semiconductor device, and method of manufacturing semiconductor device |
-
2014
- 2014-02-18 JP JP2014028919A patent/JP2015154011A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263199A (en) * | 2009-04-07 | 2010-11-18 | Furukawa Electric Co Ltd:The | Manufacturing method of semiconductor device, and semiconductor device |
| JP2012151451A (en) * | 2010-12-27 | 2012-08-09 | Shin Etsu Chem Co Ltd | Fiber containing resin substrate, after-sealing semiconductor element mounting substrate and after-sealing semiconductor element formation wafer, semiconductor device, and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI639208B (en) | Vacuum laminating device and method for manufacturing semiconductor device | |
| JP6356581B2 (en) | Manufacturing method of semiconductor device | |
| JP5851824B2 (en) | Fiber-containing resin substrate, post-sealing semiconductor element mounting substrate, post-sealing semiconductor element forming wafer, semiconductor device, and manufacturing method of semiconductor device | |
| KR20180099531A (en) | Method for manufacturing semiconductor device | |
| JP5977717B2 (en) | Semiconductor encapsulating substrate encapsulating material, semiconductor encapsulating substrate encapsulating material manufacturing method, and semiconductor device manufacturing method | |
| KR102262042B1 (en) | Base-attached encapsulant for semiconductor encapsulation, semiconductor apparatus, and method for manufacturing semiconductor apparatus | |
| US9287174B2 (en) | Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus | |
| JP2014103176A (en) | Sealing material with support base material, substrate having sealed semiconductor element mounted thereon, wafer having sealed semiconductor element formed thereon, semiconductor device, and method for manufacturing semiconductor device | |
| US20170098551A1 (en) | Base-attached encapsulant for semiconductor encapsulation, method for manufacturing base-attached encapsulant for semiconductor encapsulation, and method for manufacturing semiconductor apparatus | |
| JP2013191690A (en) | Semiconductor device and method of manufacturing the same | |
| JP6185342B2 (en) | Encapsulant laminated composite, post-sealing semiconductor element mounting substrate or post-sealing semiconductor element forming wafer, and method for manufacturing semiconductor device | |
| JP6117715B2 (en) | Vacuum lamination apparatus and semiconductor device manufacturing method | |
| JP2015050447A (en) | Seal material multilayer composite, sealed semiconductor device mounted substrate, sealed semiconductor device formed wafer, semiconductor device and semiconductor device manufacturing method | |
| JP5542848B2 (en) | SEALING MATERIAL LAMINATE COMPOSITE, SEMICONDUCTOR SEMICONDUCTOR MOUNTING WAFER, SEMICONDUCTOR SEMICONDUCTOR FORMED WAFER, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
| JP2015053426A (en) | Sealing material with support base material, substrate having sealed semiconductor element mounted thereon, semiconductor device, and method for manufacturing semiconductor device | |
| JP2015154011A (en) | Semiconductor device manufacturing method | |
| JP6001515B2 (en) | SEALING MATERIAL LAMINATED COMPOSITE, SEMICONDUCTOR SEMICONDUCTOR MOUNTING BOARD, SEMICONDUCTOR SEMICONDUCTOR FORMED WAFER, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
| JP2014103178A (en) | Fiber-containing resin substrate, sealed semiconductor element mounted substrate and sealed semiconductor element formation wafer, semiconductor device, and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170822 |