JP2015144208A - 電子部品の実装構造体 - Google Patents

電子部品の実装構造体 Download PDF

Info

Publication number
JP2015144208A
JP2015144208A JP2014017173A JP2014017173A JP2015144208A JP 2015144208 A JP2015144208 A JP 2015144208A JP 2014017173 A JP2014017173 A JP 2014017173A JP 2014017173 A JP2014017173 A JP 2014017173A JP 2015144208 A JP2015144208 A JP 2015144208A
Authority
JP
Japan
Prior art keywords
land
covering portion
external electrode
electronic component
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014017173A
Other languages
English (en)
Other versions
JP5958479B2 (ja
Inventor
中川　聖之
Seishi Nakagawa
聖之 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014017173A priority Critical patent/JP5958479B2/ja
Priority to US14/600,134 priority patent/US10342130B2/en
Priority to CN201510043578.XA priority patent/CN104822231B/zh
Publication of JP2015144208A publication Critical patent/JP2015144208A/ja
Application granted granted Critical
Publication of JP5958479B2 publication Critical patent/JP5958479B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】実装時において電子部品が起立してしまう実装不具合の発生を抑制しつつ、高い実装位置精度および十分な接合強度が確保された実装構造体を提供する。【解決手段】実装構造体１Ａは、外部電極１５，１６を含む電子部品１０と、ランド２５，２６を含む配線基板２０Ａと、半田接合材からなる接合部３１，３２とを備える。接合部３１は、外部電極１５とランド２５とを接合し、接合部３２は、外部電極１６とランド２６とを接合する。外部電極１５，１６は、配線基板２０Ａに対向する素体１１の主面１１ａ２を覆う被覆部１５ａ，１６ａと、素体１１の長さ方向Ｌにおいて相対して位置する端面１１ｂ１，１１ｂ２を覆う被覆部１５ｂ，１６ｂとをそれぞれ含む。上記長さ方向Ｌにおける被覆部１５ａおよび被覆部１６ａ間の距離Ｄｅと、上記長さ方向Ｌにおけるランド２５およびランド２６間の距離Ｄｌとが、０．９１≰Ｄｌ／Ｄｅ≰１．０９の条件を充足する。【選択図】図７

Description

本発明は、直方体形状の電子部品が半田接合材を用いて配線基板に実装されてなる電子部品の実装構造体（以下、単に実装構造体とも称する）に関する。
近年、電子機器のコンパクト化の要請に伴い、受動部品としての抵抗素子やコンデンサ素子等に代表される電子部品の小型化が進んでいる。たとえば、コンデンサ素子の一種である積層セラミックコンデンサにおいては、その小型化が飛躍的に進んでおり、高さ方向、幅方向および奥行き方向における外形寸法のいずれもが１．０［ｍｍ］を下回る積層セラミックコンデンサが汎用されるに至っている。
一般に、電子部品は、部品本体である素体の表面に設けられた一対の外部電極を有しており、配線基板に設けられた一対のランドに対してこれら一対の外部電極が対応付けて半田接合材によって接合されることにより、配線基板に実装される。
通常、上述した一対の外部電極は、配線基板に対向配置される素体の底面のみならず、所定方向において相対して位置する素体の一対の端面にまで跨るように設けられることが多く、さらには、上記底面および上記一対の端面のみならず、当該端面に隣接する一対の側面および天面にも跨るように（すなわち、上記所定方向に位置する素体の一対の端部を覆うように）設けられることも多い。
このように構成することにより、半田接合材を用いた接合の際に、素体の端面、あるいはこれに加えて一対の側面を覆うように設けられた外部電極の表面に沿って半田接合材が濡れ上がることになるため、高いセルフアライメント効果が発揮されることとなって電子部品がより適切な位置に実装されることになるとともに、電子部品と配線基板との間の接合強度が高く維持されることになる。
しかしながら、上記構成の電子部品にあっては、これを実装する際に、一対の外部電極のうちの一方が配線基板から離れ、配線基板上において電子部品が意図した姿勢とは異なる起立した姿勢となって実装されてしまう現象が発生することが知られている。当該現象は、一般にツームストーン現象あるいはマンハッタン現象と称され、実装不具合の一つとなっている。
上記現象は、一対の外部電極の各々の端面に濡れ上がった溶融した半田接合材の表面張力に起因して電子部品に加えられることとなる外力に不均衡が生じることで発生するものであり、実装時における配線基板に対する電子部品の載置位置の位置ずれや、供給する半田接合材の供給位置の位置ずれ、半田接合材の供給量の過多、一対の外部電極の外形の不対称性等、種々の要因によって発生するものである。
従来、当該現象が発生することを防止する観点から、各部品の外形寸法の高精度化を図りつつ、実装時における各部品間の位置決め精度を高めたり、半田接合材の供給量を適切に管理したりする等の対策がとられている。
一方で、当該現象が発生することを防止する他の手法として、特開平５−２４３０７４号公報（特許文献１）には、一対の外部電極の各々の端面を覆うように半田接合材が濡れ広がり難い金属層を形成することが提案されている。
特開平５−２４３０７４号公報
しかしながら、上記現象は、実装される電子部品が小型であればあるほどその発生頻度が高まる傾向にあり、高さ方向、幅方向および奥行き方向における外形寸法が０．５［ｍｍ］以下の非常に小型の電子部品において、特に大きな問題として顕在化している。
すなわち、各部品の外形寸法の高精度化を図るとともに半田接合材の供給量を適切に管理した場合であっても、非常に小型の電子部品においてはそもそも高精度でのハンドリングが非常に困難であるため、実装時における各部品間の位置決め精度を高めることには自ずと限界があり、当該対策のみでは十分に上記現象の発生頻度を低減することができない。
また、上記特許文献１に開示される手法を採用した場合には、第一に、上述したセルフアライメント効果が大幅に損なわれてしまって電子部品の実装位置に位置ずれが生じ易くなってしまう問題が発生し、第二に、上述した如くの非常に小型の電子部品においては、そもそも一対の外部電極の各々の端面を覆うように半田接合材が濡れ広がり難い金属層を形成すること自体が困難である。
したがって、本発明は、上述した問題点を解決すべくなされたものであり、実装時において電子部品が起立してしまう実装不具合の発生を抑制しつつ、高い実装位置精度および十分な接合強度が確保された実装構造体を提供することを目的とする。
本発明に基づく電子部品の実装構造体は、直方体形状の電子部品が半田接合材を用いて配線基板に実装されてなるものである。上記電子部品は、厚み方向において相対して位置する第１主面および第２主面、上記厚み方向と直交する長さ方向において相対して位置する第１端面および第２端面、ならびに、上記厚み方向および上記長さ方向のいずれにも直交する幅方向において相対して位置する第１側面および第２側面を含む素体と、上記長さ方向において互いに離間して位置する第１外部電極および第２外部電極とを含んでいる。上記第１外部電極は、上記第１端面寄りに位置する部分の上記第２主面を覆う第１被覆部と、上記第１端面を覆う第２被覆部とを少なくとも有しており、上記第２外部電極は、上記第２端面寄りに位置する部分の上記第２主面を覆う第３被覆部と、上記第２端面を覆う第４被覆部とを少なくとも有している。上記配線基板は、主表面を有する基材部と、互いに離間して位置するように上記主表面上に形成された第１ランドおよび第２ランドとを含んでいる。上記電子部品は、上記第１被覆部が上記第１ランドに対向するとともに上記第３被覆部が上記第２ランドに対向するように配置されており、上記半田接合材は、上記第１外部電極と上記第１ランドとを接合する第１接合部、および、上記第２外部電極と上記第２ランドとを接合する第２接合部を含んでいる。上記第１接合部は、上記第１ランドに固着しているとともに、上記第１被覆部および上記第２被覆部に跨るように上記第１外部電極に固着しており、上記第２接合部は、上記第２ランドに固着しているとともに、上記第３被覆部および上記第４被覆部に跨るように上記第２外部電極に固着している。上記本発明に基づく電子部品の実装構造体においては、上記長さ方向における上記電子部品の最大外形寸法をＬｃとした場合に、当該Ｌｃが、Ｌｃ≦０．５［ｍｍ］の条件を充足しており、上記長さ方向における上記第１被覆部と上記第２被覆部との間の距離をＤｅとし、上記長さ方向における上記第１ランドと上記第２ランドとの間の距離をＤｌとした場合に、当該Ｄｅおよび当該Ｄｌが、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足している。
上記本発明に基づく電子部品の実装構造体においては、上記Ｄｅおよび上記Ｄｌが、Ｄｌ／Ｄｅ≦１．００の条件をさらに充足していることが好ましい。
上記本発明に基づく電子部品の実装構造体においては、上記第１ランドの上記第２ランドが位置する側とは反対側の端部から上記第２ランドの上記第１ランドが位置する側とは反対側の端部までの上記長さ方向における寸法をＬｂとした場合に、上記Ｌｃおよび当該Ｌｂが、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件をさらに充足していることが好ましい。
上記本発明に基づく電子部品の実装構造体にあっては、上記第１外部電極の表層部および上記第２外部電極の表層部が、成分としてＳｎを含んでいてもよく、その場合に、上記半田接合材が、成分としてＳｎ、ＡｇおよびＣｕを含んでいてもよい。
上記本発明に基づく電子部品の実装構造体にあっては、上記第１外部電極の表層部および上記第２外部電極の表層部が、成分としてＳｎを含んでいてもよく、その場合に、上記半田接合材が、成分としてＳｎおよびＳｂを含んでいてもよい。
上記本発明に基づく電子部品の実装構造体にあっては、上記第１外部電極が、上記第１端面寄りに位置する部分の上記第１側面を覆う第５被覆部と、上記第１端面寄りに位置する部分の上記第２側面を覆う第６被覆部と、上記第１端面寄りに位置する部分の上記第１主面を覆う第７被覆部とをさらに有しているとともに、上記第２外部電極が、上記第２端面寄りに位置する部分の上記第１側面を覆う第８被覆部と、上記第２端面寄りに位置する部分の上記第２側面を覆う第９被覆部と、上記第２端面寄りに位置する部分の上記第１主面を覆う第１０被覆部とをさらに有していてもよく、その場合には、上記第１接合部が、上記第１ランドに固着しているとともに、上記第１被覆部、上記第２被覆部、上記第３被覆部、上記第４被覆部および上記第５被覆部に跨るように上記第１外部電極に固着していてもよく、また、上記第２接合部が、上記第２ランドに固着しているとともに、上記第６被覆部、上記第７被覆部、上記第８被覆部、上記第９被覆部および上記第１０被覆部に跨るように上記第２外部電極に固着していてもよい。
上記本発明に基づく電子部品の実装構造体にあっては、上記電子部品が、積層セラミックコンデンサであってもよい。
本発明によれば、実装時において電子部品が起立してしまう実装不具合の発生を抑制しつつ、高い実装位置精度および十分な接合強度が確保された実装構造体とすることができる。
本発明の実施の形態１における実装構造体に具備される積層セラミックコンデンサの斜視図である。 図１に示すＩＩ−ＩＩ線に沿った模式断面図である。 図２に示すＩＩＩＡ−ＩＩＩＡ線およびＩＩＩＢ−ＩＩＩＢ線に沿った模式断面図である。 本発明の実施の形態１における実装構造体に具備される配線基板の概略斜視図である。 図４に示すＶ−Ｖ線に沿った模式断面図である。 図５に示すＶＩＡ−ＶＩＡ線およびＶＩＢ−ＶＩＢ線に沿った模式断面図である。 本発明の実施の形態１における実装構造体の模式断面図である。 図７に示すＶＩＩＩＡ−ＶＩＩＩＡ線およびＶＩＩＩＢ−ＶＩＩＩＢ線に沿った模式断面図である。 本発明の実施の形態１における実装構造体を製造する際の製造フローを示す図である。 本発明が適用されていない実装構造体において、実装の際に電子部品が起立した姿勢となってしまう現象が発生するメカニズムを説明するための概念図である。 第１検証試験における検証例１の製造条件および試験結果を示す表である。 第１検証試験における検証例１の試験結果を示すグラフである。 第２検証試験における検証例２の製造条件および試験結果を示す表である。 第２検証試験における検証例３の製造条件および試験結果を示す表である。 第２検証試験における検証例４の製造条件および試験結果を示す表である。 第２検証試験における検証例２ないし検証例４の試験結果を示すグラフである。 本発明の実施の形態２における実装構造体に具備される配線基板の概略斜視図である。 図１７に示すＸＶＩＩＩ−ＸＶＩＩＩ線に沿った模式断面図である。 図１８に示すＸＩＸＡ−ＸＩＸＡ線およびＸＩＸＢ−ＸＩＸＢ線に沿った模式断面図である。 本発明の実施の形態２における実装構造体の模式断面図である。 図２０に示すＸＸＩＡ−ＸＸＩＡ線およびＸＸＩＢ−ＸＸＩＢ線に沿った模式断面図である。
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
以下に示す実施の形態においては、電子部品の実装構造体として、積層セラミックコンデンサが配線基板に実装されてなる回路基板を例示して説明を行なう。また、本発明が適用されて配線基板に実装される電子部品としては、その他の種類のコンデンサ素子や各種の抵抗素子等、どのようなものであってもよい。
（実施の形態１）
図１は、本発明の実施の形態１における実装構造体に具備される積層セラミックコンデンサの斜視図である。また、図２は、図１に示すＩＩ−ＩＩ線に沿った模式断面図であり、図３は、図２に示すＩＩＩＡ−ＩＩＩＡ線およびＩＩＩＢ−ＩＩＩＢ線に沿った模式断面図である。まず、これら図１ないし図３を参照して、本実施の形態における実装構造体に具備される積層セラミックコンデンサ１０について説明する。
図１ないし図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有する電子部品であり、素体１１と、一対の外部電極としての第１外部電極１５および第２外部電極１６とを備えている。なお、直方体形状には、コーナー部および稜線部が丸みを帯びたものも含まれる。
図２および図３に示すように、素体１１は、直方体形状を有しており、所定方向に沿って交互に積層された誘電体層１２および内部電極層１３にて構成されている。誘電体層１２は、たとえばチタン酸バリウムを主成分とするセラミックス材料にて形成されている。また、誘電体層１２は、後述するセラミックシートの原料となるセラミックス粉末の副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。
素体１１は、誘電体層１２となるセラミックシート（いわゆるグリーンシート）の表面に内部電極層１３となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着および焼成することによって製作される。
なお、誘電体層１２の材質は、上述したチタン酸バリウムを主成分とするセラミックス材料に限られず、他の高誘電率のセラミックス材料（たとえば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とするもの）を誘電体層１２の材質として選択してもよい。また、内部電極層１３の材質も、上述した金属材料に限られず、他の導電材料を内部電極層１３の材質として選択してもよい。
図１および図２に示すように、第１外部電極１５および第２外部電極１６は、素体１１の所定方向の両端部の外表面を覆うように互いに離間して設けられている。第１外部電極１５および第２外部電極１６は、それぞれ導電膜にて構成されている。
第１外部電極１５および第２外部電極１６は、たとえば焼結金属層とめっき層の積層膜にて構成される。焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、たとえばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、第１外部電極１５および第２外部電極１６は、めっき層のみによって構成されていてもよい。さらには、第１外部電極１５および第２外部電極１６として、導電性樹脂ペーストを利用することも可能である。
ここで、第１外部電極１５および第２外部電極１６の表層部は、成分としてＳｎを含んでいることが好ましい。当該構成としては、上述した最外層にＳｎめっき層が形成されてなる構成が好適に利用できる。
図２に示すように、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの一方は、積層セラミックコンデンサ１０の内部において第１外部電極１５に電気的に接続されており、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの他方は、積層セラミックコンデンサ１０の内部において第２外部電極１６に電気的に接続されている。これにより、一対の外部電極としての第１外部電極１５および第２外部電極１６間は、複数のコンデンサ要素が電気的に並列に接続された状態となっている。
ここで、図１ないし図３に示すように、素体１１における誘電体層１２と内部電極層１３との積層方向を厚み方向Ｔとして定義し、第１外部電極１５および第２外部電極１６が並ぶ方向を積層セラミックコンデンサ１０の長さ方向Ｌとして定義し、これら長さ方向Ｌおよび厚み方向Ｔのいずれにも直交する方向を幅方向Ｗとして定義し、以降の説明においては、当該用語を使用する。なお、後述する配線基板２０Ａの向きを特定する場合においても、積層セラミックコンデンサ１０が実装される向きに合わせて当該配線基板２０Ａの向きをこれら用語を用いて説明することとする。
また、素体１１が有する６つの表面のうち、厚み方向Ｔにおいて相対して位置する一対の表面を第１主面１１ａ１および第２主面１１ａ２と定義し、長さ方向Ｌにおいて相対して位置する一対の表面を第１端面１１ｂ１および第２端面１１ｂ２と定義し、幅方向Ｗにおいて相対して位置する一対の表面を第１側面１１ｃ１および第２側面１１ｃ２として定義し、以降の説明においては、当該用語を使用する。
図１ないし図３に示すように、素体１１の表面を覆うように互いに離間して設けられた第１外部電極１５および第２外部電極１６は、それぞれ素体１１の長さ方向Ｌにおける端部を覆うように設けられている。
具体的には、図２および図３を参照して、第１外部電極１５は、第１端面１１ｂ１寄りに位置する部分の第２主面１１ａ２を覆う第１被覆部１５ａと、第１端面１１ｂ１を覆う第２被覆部１５ｂと、第１端面１１ｂ１寄りに位置する部分の第１側面１１ｃ１を覆う第５被覆部１５ｃと、第１端面１１ｂ１寄りに位置する部分の第２側面１１ｃ２を覆う第６被覆部１５ｄと、第１端面１１ｂ１寄りに位置する部分の第１主面１１ａ１を覆う第７被覆部１５ｅとを有している。
一方、第２外部電極１６は、第２端面１１ｂ２寄りに位置する部分の第２主面１１ａ２を覆う第３被覆部１６ａと、第２端面１１ｂ２を覆う第４被覆部１６ｂと、第２端面１１ｂ２寄りに位置する部分の第１側面１１ｃ１を覆う第８被覆部１６ｃと、第２端面１１ｂ２寄りに位置する部分の第２側面１１ｃ２を覆う第９被覆部１６ｄと、第２端面１１ｂ２寄りに位置する部分の第１主面１１ａ１を覆う第１０被覆部１６ｅとを有している。
これにより、積層セラミックコンデンサ１０の厚み方向Ｔにおける最大外形寸法Ｔｃは、第１外部電極１５の第１被覆部１５ａの露出表面と第１外部電極１５の第７被覆部１５ｅの露出表面との間の厚み方向Ｔに沿った距離のうちの最大値Ｔｅ１、または、第２外部電極１６の第３被覆部１６ａの露出表面と第２外部電極１６の第１０被覆部１６ｅの露出表面との間の厚み方向Ｔに沿った距離のうちの最大値Ｔｅ２によって規定される。なお、通常は、これら最大値Ｔｅ１，Ｔｅ２が同じ大きさとなるように構成される。
また、積層セラミックコンデンサ１０の長さ方向Ｌにおける最大外形寸法Ｌｃは、第１外部電極１５の第２被覆部１５ｂの露出表面と第２外部電極１６の第４被覆部１６ｂの露出表面との間の長さ方向Ｌに沿った距離のうちの最大値によって規定される。なお、当該最大外形寸法Ｌｃは、後述する配線基板２０Ａの第１ランド２５の第２ランド２６が位置する側とは反対側の端部から第２ランド２６の第１ランド２５が位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂ（図５等参照）との間で所定の条件を充足するように構成されていることが好ましいが、その詳細については後述することとする。
さらに、積層セラミックコンデンサ１０の幅方向Ｗにおける最大外形寸法Ｗｃは、第１外部電極１５の第５被覆部１５ｃの露出表面と第１外部電極１５の第６被覆部１５ｄの露出表面との間の幅方向Ｗに沿った距離のうちの最大値Ｗｅ１、または、第２外部電極１６の第８被覆部１６ｃの露出表面と第２外部電極１６の第９被覆部１６ｄの露出表面との間の幅方向Ｗに沿った距離のうちの最大値Ｗｅ２によって規定される。なお、通常は、これら最大値Ｗｅ１，Ｗｅ２が同じ大きさとなるように構成される。また、当該最大外形寸法Ｗｃは、後述する配線基板２０Ａの第１ランド２５および第２ランド２６の幅方向Ｗにおける外形寸法Ｗｌ１，Ｗｌ２との間で所定の条件を充足するように構成されていることが好ましいが、その詳細については後述することとする。
ここで、第１外部電極１５の第１被覆部１５ａの長さ方向Ｌにおける外形寸法Ｌｅ１および第２外部電極１６の第３被覆部１６ａの長さ方向Ｌにおける外形寸法Ｌｅ２は、これらが同等となるように構成されることが好ましく、第１外部電極１５の第１被覆部１５ａと第２外部電極１６の第３被覆部１６ａとの間の長さ方向Ｌに沿った距離Ｄｅは、これらの間の絶縁性を確保するのに十分な距離とされる。また、当該距離Ｄｅは、後述する配線基板２０Ａの第１ランド２５と第２ランド２６との間の長さ方向Ｌに沿った距離Ｄｌ（図５等参照）との間で所定の条件を充足するように構成されているが、その詳細については後述することとする。
なお、本実施の形態における積層セラミックコンデンサ１０は、長さ方向Ｌにおける最大外形寸法Ｌｃが最も長くなるように構成されており、厚み方向Ｔにおける最大外形寸法Ｔｃおよび幅方向Ｗにおける最大外形寸法Ｗｃが上記長さ方向Ｌにおける最大外形寸法Ｌｃの約半分の大きさで同等の寸法となるように構成されている。
ここで、積層セラミックコンデンサ１０の最大外形寸法Ｌｃ，Ｗｃ，Ｔｃの代表値としては、たとえば０．４［ｍｍ］×０．２［ｍｍ］×０．２［ｍｍ］、０．２５［ｍｍ］×０．１２５［ｍｍ］×０．１２５［ｍｍ］等が挙げられる。
図４は、本実施の形態における実装構造体に具備される配線基板の概略斜視図である。また、図５は、図４に示すＶ−Ｖ線に沿った模式断面図であり、図６は、図５に示すＶＩＡ−ＶＩＡ線およびＶＩＢ−ＶＩＢ線に沿った模式断面図である。次に、これら図４ないし図６を参照して、本実施の形態における実装構造体に具備される配線基板２０Ａについて説明する。
図４ないし図６に示すように、配線基板２０Ａは、全体として平板状の形状を有しており、基材部２１と、導電パターン２３とを備えている。
基材部２１は、一対の主表面を有する平板状の形状を有しており、少なくともその一方の主表面上に上述した導電パターン２３が形成されている。基材部２１の材質としては、エポキシ樹脂等の樹脂材料やアルミナ等のセラミックス材料からなるもの、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、基材部２１としては、エポキシ樹脂からなる母材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。
導電パターン２３は、基材部２１の主表面上に設けられており、所定の形状にパターニングされている。導電パターン２３は、第１ランド２５および第２ランド２６を形成する部分と、これら第１ランド２５および第２ランド２６から引き出された配線部２４とを含んでいる。導電パターン２３の材質としては、各種の導電材料が利用できるが、一般的には銅箔等の金属材料が好適に利用される。
導電パターン２３の第１ランド２５および第２ランド２６を形成する部分は、積層セラミックコンデンサ１０の第１外部電極１５および第２外部電極１６に対応した形状に形成されており、積層セラミックコンデンサ１０が実装されることとなる配線基板２０Ａの長さ方向Ｌに沿って並んで配置されている。
ここで、第１ランド２５の長さ方向Ｌにおける外形寸法Ｌｌ１および第２ランド２６の長さ方向Ｌにおける外形寸法Ｌｌ２は、これらが同等となるように構成されることが好ましく、第１ランド２５と第２ランド２６との間の長さ方向Ｌに沿った距離Ｄｌは、これらの間の絶縁性を確保するのに十分な距離とされる。また、第１ランド２５と第２ランド２６との間の長さ方向Ｌに沿った距離Ｄｌは、上述した積層セラミックコンデンサ１０の第１被覆部１５ａと第３被覆部１６ａとの間の長さ方向Ｌに沿った距離Ｄｅとの間で、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足するように構成されている。
また、第１ランド２５の第２ランド２６が位置する側とは反対側の端部から第２ランド２６の第１ランド２５が位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂは、上述した積層セラミックコンデンサ１０の長さ方向Ｌにおける最大外形寸法Ｌｃとの間で、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件を充足するように構成されていることが好ましい。
さらには、第１ランド２５の幅方向Ｗにおける外形寸法Ｗｌ１および第２ランド２６の幅方向Ｗにおける外形寸法Ｗｌ２は、これらが同等となるように構成されることが好ましく、それぞれ積層セラミックコンデンサ１０の第１被覆部１５ａの幅方向Ｗにおける最大値Ｗｅ１および第３被覆部１６ａの幅方向Ｗにおける最大値Ｗｅ２との間で、１．００≦Ｗｌ１／Ｗｅ１≦１．３０、および、１．００≦Ｗｌ２／Ｗｅ２≦１．３０の条件を充足するように構成されていることが好ましい。
図７は、本実施の形態における実装構造体の模式断面図であり、図８は、図７に示すＶＩＩＩＡ−ＶＩＩＩＡ線およびＶＩＩＩＢ−ＶＩＩＩＢ線に沿った模式断面図である。次に、これら図７および図８を参照して、本実施の形態における実装構造体１Ａについて説明する。
図７および図８に示すように、実装構造体１Ａは、上述した構成の配線基板２０Ａに上述した構成の積層セラミックコンデンサ１０が実装されてなるものであり、これら積層セラミックコンデンサ１０および配線基板２０Ａに加えて、半田接合材からなる第１接合部３１および第２接合部３２を備えている。
積層セラミックコンデンサ１０は、第１外部電極１５の第１被覆部１５ａが配線基板２０Ａの第１ランド２５に対向するとともに、第２外部電極１６の第３被覆部１６ａが配線基板２０Ａの第２ランド２６に対向するように、素体１１の第２主面１１ａ２が配線基板２０Ａに対面した状態で配置されている。
上述した第１接合部３１は、これら対向配置された第１外部電極１５と第１ランド２５とを接合しており、第１ランド２５の表面に固着するとともに、第１外部電極１５の第１被覆部１５ａ、第２被覆部１５ｂ、第５被覆部１５ｃ、第６被覆部１５ｄおよび第７被覆部１５ｅに跨るように第１外部電極１５の表面に固着している。
一方、上述した第２接合部３２は、これら対向配置された第２外部電極１６と第２ランド２６とを接合しており、第２ランド２６の表面に固着するとともに、第２外部電極１６の第３被覆部１６ａ、第４被覆部１６ｂ、第８被覆部１６ｃ、第９被覆部１６ｄおよび第１０被覆部１６ｅに跨るように第２外部電極１６の表面に固着している。
第１接合部３１および第２接合部３２は、上述したように半田接合材によって構成されており、たとえば半田合金と有機材料であるフラックスとの混合物である半田ペーストを溶融および固化させることで形成されるものである。当該半田接合材は、Ｓｎを含む半田合金を主成分としている。当該半田接合材としては、たとえばこれに含まれる金属成分のうち、Ａｇの含有量が０［ｗｔ％］より大きく３．５［ｗｔ％］以下であり、Ｃｕの含有量が０．５［ｗｔ％］以上０．７［ｗｔ％］以下である３元系のもの（溶融温度：２１７［℃］〜２２８［℃］）や、高温半田としての、これに含まれる金属成分のうち、Ｓｂの含有量が５［ｗｔ％］以上１０［ｗｔ％］以下であるもの（溶融温度：２４０［℃］〜２６０［℃］）等を用いることが好ましい。
ここで、第１接合部３１となる半田ペーストは、積層セラミックコンデンサ１０の実装時においてこれが溶融することで第１外部電極１５の表面において濡れ広がり、その際に第１被覆部１５ａを覆うばかりでなく第２被覆部１５ｂ、第５被覆部１５ｃ、第６被覆部１５ｄおよび第７被覆部１５ｅを覆うように濡れ上がることになる。そのため、その後に濡れ広がった半田接合材が固化することにより、第１接合部３１は、上述したように第１被覆部１５ａ、第２被覆部１５ｂ、第５被覆部１５ｃ、第６被覆部１５ｄおよび第７被覆部１５ｅに跨るように第１外部電極１５の表面に固着した状態で形成されることになる。
また、第２接合部３２となる半田ペーストも、積層セラミックコンデンサ１０の実装時においてこれが溶融することで第２外部電極１６の表面において濡れ広がり、その際に第３被覆部１６ａを覆うばかりでなく第４被覆部１６ｂ、第８被覆部１６ｃ、第９被覆部１６ｄおよび第１０被覆部１６ｅを覆うように濡れ上がることになる。そのため、その後に濡れ広がった半田接合材が固化することにより、第２接合部３２は、上述したように第３被覆部１６ａ、第４被覆部１６ｂ、第８被覆部１６ｃ、第９被覆部１６ｄおよび第１０被覆部１６ｅに跨るように第２外部電極１６の表面に固着した状態で形成されることになる。
図９は、本実施の形態における実装構造体の製造方法を示すフロー図である。次に、この図９を参照して、本実施の形態における実装構造体の製造方法について具体的に説明する。
上述した本実施の形態における実装構造体１Ａを製造するに当たっては、まず、上述した構成の積層セラミックコンデンサ１０と、上述した構成の配線基板２０Ａとが準備される。
次に、図９に示すように、配線基板２０Ａに半田ペーストが供給される（工程Ｓ１）。当該工程Ｓ１は、好ましくはステンシルを用いたスクリーン印刷法によって行なわれる。
具体的には、配線基板２０Ａの第１ランド２５および第２ランド２６に対応した位置および大きさの第１孔部および第２孔部が設けられてなる平板状のステンシル（版）が予め準備され、当該第１孔部および第２孔部がそれぞれ配線基板２０Ａの第１ランド２５および第２ランド２６に重なるようにステンシルが配線基板２０Ａ上に位置決めして載置され、当該第１孔部および第２孔部が半田ペーストによって充填されるように半田ペーストの印刷が行なわれる。その際、ステンシルの表面に半田ペーストが残留することがないようにスキージ等を用いて余剰の半田ペーストが掻き取られる。これにより、配線基板２０Ａの第１ランド２５上および第２ランド２６上に所定量の半田ペーストが供給されることになる。
なお、上述した工程Ｓ１においては、スクリーン印刷法を利用して半田ペーストを第１ランド２５上および第２ランド２６上に供給する場合を例示したが、他の方法を利用して半田ペーストを第１ランド２５上および第２ランド２６上に供給してもよいし、半田ペーストを積層セラミックコンデンサ１０の第１外部電極１５の第１被覆部１５ａ上および第２外部電極１６の第３被覆部１６ａ上に供給することとしてもよいし、これら第１ランド２５および第１被覆部１５ａならびに第２ランド２６および第３被覆部１６ａ上の双方に供給することとしてもよい。
次に、配線基板２０Ａに積層セラミックコンデンサ１０が載置される（工程Ｓ２）。当該工程Ｓ２においては、好ましくはチップマウンターが用いられ、積層セラミックコンデンサ１０の第１外部電極１５の第１被覆部１５ａが、第１接合部３１となる半田ペーストを介して配線基板２０Ａの第１ランド２５に対向配置されるとともに、積層セラミックコンデンサ１０の第２外部電極１６の第３被覆部１６ａが、第２接合部３２となる半田ペーストを介して配線基板２０Ａの第２ランド２６に対向配置されることとなるように、高精度に積層セラミックコンデンサ１０が位置決めされて配線基板２０Ａ上に載置される。
次に、リフローが行なわれる（工程Ｓ３）。当該工程Ｓ３においては、配線基板２０Ａ上に半田ペーストを介して載置された積層セラミックコンデンサ１０が、当該配線基板２０Ａおよび半田ペーストごとたとえばリフロー炉に投入されることによって行なわれる。これにより、半田ペーストが加熱されて溶融し、その後半田ペーストが冷却されて固化することにより、上述した第１接合部３１および第２接合部３２が形成されることになり、積層セラミックコンデンサ１０が配線基板２０Ａに実装される。
以上により、図７および図８に示す実装構造体１Ａが製造されることになる。なお、上記においては、リフロー炉を用いたいわゆるリフロー半田付けを行なう場合を例示したが、噴流半田供給装置を用いたいわゆるフロー半田付けを行なってもよい。
次に、本実施の形態における実装構造体１Ａとすることにより、実装時において積層セラミックコンデンサ１０が起立した姿勢となって実装されてしまう現象が抑制できる理由について詳細に説明する。なお、図１０は、本発明が適用されていない実装構造体において、実装の際に電子部品（積層セラミックコンデンサ）が起立した姿勢となってしまう現象が発生するメカニズムを説明するための概念図である。
図１０に示すように、実装時において溶融した半田接合材３０によって電子部品としての積層セラミックコンデンサ１０に加えられる外力は、溶融した半田接合材３０が第１外部電極１５の底面部分および第２外部電極１６の底面部分にそれぞれ濡れ広がることでこれを配線基板２０Ａ側に向けて引張する力Ｆａ１，Ｆａ２と、溶融した半田接合材３０が第１外部電極１５の端面部分および第２外部電極１６の端面部分にそれぞれ濡れ上がることでこれを配線基板２０Ａ側に向けて引張する力Ｆｂ１，Ｆｂ２と、溶融した半田接合材３０が第１外部電極１５の一対の側面部分および第２外部電極１６の一対の側面部分にそれぞれ濡れ上がることでこれを配線基板２０Ａ側に向けて引張する力Ｆｃ１，Ｆｃ２とに分けられる。
ここで、実装時において積層セラミックコンデンサ１０が起立した姿勢となって実装されてしまう現象は、たとえば図１０において示すように、積層セラミックコンデンサ１０が第２ランド２６寄りに位置するように配線基板２０Ａに対して位置ずれを起こして載置された場合に、第２外部電極１６の端面部分に濡れ上がる溶融した半田接合材３０の量よりも、より多くの溶融した半田接合材３０が第１外部電極１５の端面部分において濡れ上がることになり、これによって力Ｆａ１が力Ｆａ２よりも大きくなる（すなわち、力Ｆａ１と力Ｆａ２とが不均衡になる）ことで積層セラミックコンデンサ１０が図中に示す矢印Ａ方向に回転し、これによって第２外部電極１６が配線基板２０Ａから離間することが一因となって生じるものである。
そのため、従来は、この力Ｆａ１と力Ｆａ２との不均衡がそもそも生じ難くなるように、第１ランド２５の第２ランド２６が位置する側とは反対側の端部から第２ランド２６の第１ランド２５が位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂが、積層セラミックコンデンサ１０の長さ方向における最大外形寸法Ｌｃと同等程度となるように、比較的小さく抑える手法が採用されていた。
その場合、第１外部電極１５の端面部分および第２外部電極１６の端面部分に形成される半田フィレットが必然的に小さくなるため、固着力の低下が懸念されることになり、従来は、第１ランド２５と第２ランド２６との間の長さ方向Ｌに沿った距離Ｄｌが縮められることで第１ランド２５の長さ方向Ｌにおける外形寸法Ｌｅ１および第２ランド２６の長さ方向Ｌにおける外形寸法Ｌｅ２が大きく確保することが同時に行なわれていた。
しかしながら、このように構成した場合には、素体１１に対向配置される部分の第１ランド２５および第２ランド２６の面積が増加することになり、当該面積が増加することにより、第１ランド２５上および第２ランド２６上において濡れ広がった溶融した半田接合材３０と積層セラミックコンデンサ１０の素体１１とが接触することになる。
ここで、素体１１は、そもそも半田接合材３０に対する濡れ性において大幅に劣るものであるため、素体１１と溶融した半田接合材３０とが互いに反撥し合うことになり、溶融した半田接合材３０によって素体１１を押し上げようとする力Ｆｄ１，Ｆｄ２が、それぞれ素体１１の第１外部電極１５寄りに位置する部分と第２外部電極１６寄りに位置する部分とに生じることになる。
ここで、積層セラミックコンデンサ１０が上述したように配線基板２０Ａに対して位置ずれして載置されている限りにおいては、少なからず積層セラミックコンデンサ１０の端面部分に生じる力Ｆｂ１と力Ｆｂ２とに不均衡が生じているため、この素体１１を押し上げようとする力Ｆｄ１，Ｆｄ２が当該力Ｆｂ１および力Ｆｂ２と相まって積層セラミックコンデンサ１０が図中に示す矢印Ａ方向に回転することが誘発されてしまう結果となり、結局のところ第２外部電極１６が配線基板２０Ａから離間することで実装時において積層セラミックコンデンサ１０が起立した姿勢となって実装されてしまう現象が生じてしまう。
このように、従来においては、実装時において積層セラミックコンデンサ１０が起立した姿勢となって実装されてしまう現象の要因が、第１外部電極１５の端面部分と第２外部電極１６の端面部分において生じる溶融した半田接合材３０に起因した引張力の差のみにあると考えられていたが、本発明者らは、研究の結果、第１ランド２５および第２ランド２６に対向配置される部分の素体１１の面積にも十分な配慮がなされるべきであることを突き止めるに至った。
したがって、上述したように、本実施の形態における実装構造体１Ａにあっては、第１ランド２５と第２ランド２６との間の長さ方向Ｌに沿った距離Ｄｌと、積層セラミックコンデンサ１０の第１被覆部１５ａと第３被覆部１６ａとの間の長さ方向Ｌに沿った距離Ｄｅとが、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足するように構成されている。
このように構成することにより、溶融した半田接合材が積層セラミックコンデンサ１０の素体１１を押し上げる力を十分に小さくすることができ、万が一、積層セラミックコンデンサ１０が配線基板２０Ａに対して位置ずれを起こして載置された場合にも、上述した素体１１に対向配置される部分の第１ランド２５および第２ランド２６の面積を小さくすることが可能になり、実装時において積層セラミックコンデンサ１０が起立した姿勢となって実装されてしまう実装不具合を大幅に抑制することができる。なお、上記条件は、後述する第１検証試験によって導き出されたものである。
また、当該実装不具合をより確実に防止する観点からは、上述した距離Ｄｌおよび距離Ｄｅが、さらにＤｌ／Ｄｅ≦１．００の条件を充足していることが好ましい。このように構成することにより、積層セラミックコンデンサ１０が配線基板２０Ａに対して位置ずれを起こして載置された場合にも、第１ランド２５または第２ランド２６に対向配置される部分の素体１１の面積をさらに大幅に小さくすることができ、上記実装不具合の発生をさらに抑制することができる。
ここで、第１接合部３１および第２接合部３２による接合強度は、図７および図８に示すように、第１外部電極１５の第１被覆部１５ａと第１ランド２５との間に位置する空間および第２外部電極１６の第３被覆部１６ａと第２ランド２６との間に位置する空間が所定量の半田接合材によって充填されていることに加え、第１外部電極１５の第２被覆部１５ｂ、第５被覆部１５ｃおよび第６被覆部１５ｄと第２外部電極１６の第４被覆部１６ｂ、第８被覆部１６ｃおよび第９被覆部１６ｄとにそれぞれ半田接合材に固着していることにより、十分に確保することができる。
また、上述したように、本実施の形態における実装構造体１Ａにあっては、さらに、第１ランド２５の第２ランド２６が位置する側とは反対側の端部から第２ランド２６の第１ランド２５が位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂと、積層セラミックコンデンサ１０の長さ方向Ｌにおける最大外形寸法Ｌｃとが、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件を充足するように構成されていることが好ましい。このように構成することにより、第１接合部３１および第２接合部３２による接合面積が増加することになるため、接合強度をさらに十分に確保しつつ上記実装不具合の発生をさらに抑制することができる。なお、上記条件は、後述する第２検証試験によって導き出されたものである。
さらには、上述したように、本実施の形態における実装構造体１Ａにあっては、さらに、第１ランド２５の幅方向Ｗにおける外形寸法Ｗｌ１および第２ランド２６の幅方向Ｗにおける外形寸法Ｗｌ２と、積層セラミックコンデンサ１０の第１被覆部１５ａの幅方向Ｗにおける最大値Ｗｅ１および第３被覆部１６ａの幅方向Ｗにおける最大値Ｗｅ２とが、それぞれ、１．００≦Ｗｌ１／Ｗｅ１≦１．３０、および、１．００≦Ｗｌ２／Ｗｅ２≦１．３０の条件を充足するように構成されていることが好ましい。このように構成することにより、第１接合部３１および第２接合部３２による接合面積が増加することになるため、接合強度をさらに十分に確保しつつ上記実装不具合の発生をさらに抑制することができる。
なお、本実施の形態における実装構造体１Ａは、積層セラミックコンデンサ１０の素体１１の第１端面１１ｂ１、第２端面１１ｂ２、および、これらに隣接する第１側面１１ｃ１、第２側面１１ｃ２を覆うように設けられた第１外部電極１５および第２外部電極１６の表面に沿って半田接合材が濡れ上がることで第１接合部３１および第２接合部３２が形成されるものであるため、高いセルフアライメント効果が発揮されることになり、その結果、積層セラミックコンデンサ１０がより適切な位置に実装されるものにもなる。
加えて、本実施の形態における実装構造体１Ａにあっては、上述したように、第１外部電極１５および第２外部電極１６の表層部がＳｎを含むように構成されているとともに、半田接合材として、Ｓｎを主成分とし、金属成分のうちのＡｇの含有量が０［ｗｔ％］より大きく３．５［ｗｔ％］以下であり、Ｃｕの含有量が０．５［ｗｔ％］以上０．７［ｗｔ％］以下である３元系のものを用いてもよい。
このような構成においては、上記３元系の半田接合材の溶融温度（２１７［℃］〜２２８［℃］）が、第１外部電極１５および第２外部電極の表層部に含まれるＳｎの溶融温度（２３０［℃］）よりも低くなるため、当該Ｓｎが溶融するまでの間に素体１１を押し上げる力（すなわち、上記力Ｆｄ１，Ｆｄ２）が発生し続けることになるが、上記条件を充足していることにより、当該力の発生が抑制できるため、本実施の形態における構成が好適に利用できる。
また、本実施の形態における実装構造体１Ａにあっては、上述したように、第１外部電極１５および第２外部電極１６の表層部がＳｎを含むように構成されているとともに、半田接合材として、Ｓｎを主成分とし、金属成分のうちのＳｂの含有量が５［ｗｔ％］以上１０［ｗｔ％］以下であるいわゆる高温半田を用いてもよい。
このような構成においては、上記高温半田の溶融温度（２４０［℃］〜２６０［℃］）が、第１外部電極１５および第２外部電極の表層部に含まれるＳｎの溶融温度（２３０［℃］）よりも高くなるため、当該高温半田が溶融した直後に第１外部電極１５および第２外部電極１６への半田接合材の大きな濡れ上がりが発生することになるが、上記条件を充足していることにより、当該半田接合材の大きな濡れ上がりがあっても上述した実装不具合が生じることが大幅に抑制できる。なお、当該高温半田は、電子部品が複数回にわたって実装されることで製造される実装構造体（たとえばＩＣ部品を含むＭＰＵ、携帯型電子機器の電源・通信回路部等の実装モジュール）等において好適に適用されるものである。
以上において説明したように、本実施の形態における実装構造体１Ａとすることにより、実装時において積層セラミックコンデンサ１０が起立してしまう実装不具合の発生を抑制しつつ、高い実装位置精度および十分な接合強度が確保された実装構造体とすることができる。
（第１検証試験）
図１１は、第１検証試験における検証例１の製造条件および試験結果を示す表である。また、図１２は、第１検証試験における検証例１の試験結果を示すグラフである。次に、これら図１１および図１２を参照して、上述した本発明の実施の形態１に関連して行なった第１検証試験について説明する。
本第１検証試験は、積層セラミックコンデンサの第１被覆部と第３被覆部との間の長さ方向Ｌに沿った距離Ｄｅと、配線基板の第１ランドと第２ランドとの間の長さ方向Ｌに沿った距離Ｄｌとの関係が、積層セラミックコンデンサが起立してしまう実装不具合にどの程度の影響を与えているかを検証した試験である。本第１検証試験においては、検証例１として、図１１に示す各種寸法の積層セラミックコンデンサおよび配線基板を準備し、これを半田ペーストを用いてリフロー半田付けによって接合することで積層セラミックコンデンサを配線基板に実装し、その際にどの程度の割合で積層セラミックコンデンサが起立してしまう実装不具合が発生するか、その不良率を確認した。
ここで、検証例１において使用した積層セラミックコンデンサの最大外形寸法Ｌｃ，Ｗｃ，Ｔｃは、０．２５［ｍｍ］×０．１２５［ｍｍ］×０．１２５［ｍｍ］であり、第１外部電極および第２外部電極の長さ方向Ｌにおける外形寸法Ｌｅ１，Ｌｅ２は、いずれも０．０７［ｍｍ］とし、第１被覆部と第２被覆部との間の長さ方向Ｌに沿った距離Ｄｅは、０．１１［ｍｍ］とした。
これに対し、配線基板としては、実装時において積層セラミックコンデンサの端面部分に生じ得る上記力Ｆｂ１および力Ｆｂ２の不均衡の影響を最小限とするために、第１ランドの第２ランドが位置する側とは反対側の端部から第２ランドの第１ランドが位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂを積層セラミックコンデンサの最大外形寸法Ｌｃと同じ０．２５［ｍｍ］に設定し、また、第１ランドおよび第２ランドの幅方向Ｗにおける寸法も積層セラミックコンデンサの最大外形寸法Ｗｃと同じ０．１２５［ｍｍ］に設定した。
その一方で、配線基板に設けられた第１ランドおよび第２ランドの長さ方向Ｌにおける外形寸法Ｌｌ１，Ｌｌ２を０．０８［ｍｍ］から０．０５［ｍｍ］の間で段階的に異なるようにし、これにより第１ランドと第２ランドとの間の長さ方向Ｌに沿った距離Ｄｌを０．０９［ｍｍ］から０．１５［ｍｍ］の間で段階的に異ならしめた。そのため、各サンプルにおけるＤｌ／Ｄｅは、それぞれ０．８２、０．９１、１．００、１．０９、１．１８、１．２７、１．３６である。なお、各サンプルはそれぞれ複数準備し、実装後における積層セラミックコンデンサの姿勢を目視によって観察することで不良率を算出した。
なお、試験結果における「接合強度」の欄は、第１被覆部と第１ランドとの間に位置する空間および第３被覆部と第２ランドとの間に位置する空間が十分に半田接合材によって充填された状態となる条件のものを「優」とし、これら空間が概ね半田接合材によって充填された状態となる条件のものを「良」とし、これら空間を充填する半田接合材に大きな不足が生じる条件のものを「不可」とした。
また、試験結果における「評価」の欄は、接合強度が「優」または「良」のもののうち、上記接合不良が発生する不良率が０．５［％］以下のものを「優」とし、接合強度が「優」または「良」のもののうち、上記接合不良が発生する不良率が０．５［％］より大きく１．０［％］以下のものを「良」とし、接合強度が「優」または「良」のもののうち、上記接合不良が発生する不良率が１．０［％］より大きく２．０［％］以下のものを「良」とした。なお、上記接合不良が発生する不良率が２．０［％］を超えるものは、接合強度の如何を問わず「不可」とした。
図１１および図１２に示されるように、第１検証試験の結果によると、第１検証例においては、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足することにより、高い接合強度を維持しつつ上記接合不良が発生する不良率が２．０［％］以下に抑えられることが確認された。ここで、Ｄｌ／Ｄｅ＝０．８１の条件を充足するものについて上記接合不良が高くなった結果は、配線基板に対して積層セラミックコンデンサが位置ずれして配置された場合に、第１ランドまたは第２ランドに対向配置される部分の素体の面積が比較的大きく増加することにより、上記力Ｆｄ１，Ｆｄ２が積層セラミックコンデンサの回転を誘発することが起因しているものと推察される。
以上の第１検証試験の結果に基づけば、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足することにより、実装時において積層セラミックコンデンサが起立してしまう実装不具合の発生を抑制しつつ、高い実装位置精度および十分な接合強度が確保された実装構造体とすることができるが理解される。
（第２検証試験）
図１３ないし図１５は、第２検証試験における検証例２ないし検証例４の製造条件および試験結果を示す表である。また、図１６は、第２検証試験における検証例２ないし検証例４の試験結果を示すグラフである。次に、これら図１３ないし図１６を参照して、上述した本発明の実施の形態１に関連して行なった第２検証試験について説明する。
本第２検証試験は、上述した第１検証試験の結果を踏まえた上で、第１ランドの第２ランドが位置する側とは反対側の端部から第２ランドの第１ランドが位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂと、積層セラミックコンデンサの最大外形寸法Ｌｃとの関係が、積層セラミックコンデンサが起立してしまう実装不具合にどの程度の影響を与えているかを検証した試験である。本第２検証試験においては、検証例２ないし検証例４として、図１３ないし図１５に示す各種寸法の積層セラミックコンデンサおよび配線基板を準備し、これを半田ペーストを用いてリフロー半田付けによって接合することで積層セラミックコンデンサを配線基板に実装し、その際にどの程度の割合で積層セラミックコンデンサが起立してしまう実装不具合が発生するか、その不良率を確認した。
ここで、検証例２ないし検証例４において使用した積層セラミックコンデンサの最大外形寸法Ｌｃ，Ｗｃ，Ｔｃは、０．２５［ｍｍ］×０．１２５［ｍｍ］×０．１２５［ｍｍ］であり、第１外部電極および第２外部電極の長さ方向Ｌにおける外形寸法Ｌｅ１，Ｌｅ２は、いずれも０．０７［ｍｍ］とし、第１被覆部と第２被覆部との間の長さ方向Ｌに沿った距離Ｄｅは、０．１１［ｍｍ］とした。
これに対し、配線基板としては、検証例２ないし検証例４において、第１ランドと第２ランドとの間の長さ方向Ｌに沿った距離Ｄｌをそれぞれ０．１［ｍｍ］、０．１１［ｍｍ］、０．１２［ｍｍ］に設定し、これによりＤｌ／Ｄｅは、それぞれ０．９１、１．００、１．０９とした。なお、第１ランドおよび第２ランドの幅方向Ｗにおける寸法は、積層セラミックコンデンサの最大外形寸法Ｗｃと同じ０．１２５［ｍｍ］に設定した。
その一方で、検証例２ないし検証例４においては、配線基板に設けられた第１ランドおよび第２ランドの長さ方向Ｌにおける外形寸法Ｌｌ１，Ｌｌ２を０．０５５［ｍｍ］から０．１３５［ｍｍ］の間で段階的に異なるようにし、これにより第１ランドの第２ランドが位置する側とは反対側の端部から第２ランドの第１ランドが位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂを０．２１［ｍｍ］から０．３７［ｍｍ］の間で段階的に異ならしめた。そのため、検証例２ないし検証例４の各サンプルにおけるＬｂ／Ｌｃは、それぞれ０．８４、１．００、１．１６、１．３２、１．４８である。なお、各サンプルはそれぞれ複数準備し、実装後における積層セラミックコンデンサの姿勢を目視によって観察することで不良率を算出した。
なお、試験結果における「接合強度」の欄は、第１被覆部と第１ランドとの間に位置する空間および第３被覆部と第２ランドとの間に位置する空間が十分に半田接合材によって充填された状態となる条件のものを「優」とし、これら空間が概ね半田接合材によって充填された状態となる条件のものを「良」とし、これら空間を充填する半田接合材に大きな不足が生じる条件のものを「不可」とした。
また、試験結果における「評価」の欄は、接合強度が「優」または「良」のもののうち、上記接合不良が発生する不良率が０．５［％］以下のものを「優」とし、接合強度が「優」または「良」のもののうち、上記接合不良が発生する不良率が０．５［％］より大きく１．０［％］以下のものを「良」とし、接合強度が「優」または「良」のもののうち、上記接合不良が発生する不良率が１．０［％］より大きく２．０［％］以下のものを「良」とした。なお、上記接合不良が発生する不良率が２．０［％］を超えるものは、接合強度の如何を問わず「不可」とした。
図１３および図１６に示されるように、第２検証試験の結果によると、第２検証例においては、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件を充足することにより、高い接合強度を維持しつつ上記接合不良が発生する不良率が２．０［％］以下に抑えられることが確認された。
また、図１４および図１６に示されるように、第２検証試験の結果によると、第３検証例においても、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件を充足することにより、高い接合強度を維持しつつ上記接合不良が発生する不良率が２．０［％］以下に抑えられることが確認された。
さらに、図１５および図１６に示されるように、第２検証試験の結果によると、第４検証例においても、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件を充足することにより、高い接合強度を維持しつつ上記接合不良が発生する不良率が２．０［％］以下に抑えられることが確認された。
以上の第２検証試験の結果に基づけば、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足するとともに、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件を充足することにより、実装時において積層セラミックコンデンサが起立してしまう実装不具合の発生を抑制しつつ、さらに高い実装位置精度および十分な接合強度が確保された実装構造体とすることができるが理解される。
（実施の形態２）
図１７は、本実施の形態における実装構造体に具備される配線基板の概略斜視図である。また、図１８は、図１７に示すＸＶＩＩＩ−ＸＶＩＩＩ線に沿った模式断面図であり、図１９は、図１８に示すＸＩＸＡ−ＸＩＸＡ線およびＸＩＸＢ−ＸＩＸＢ線に沿った模式断面図である。次に、これら図１７ないし図１９を参照して、本実施の形態における実装構造体に具備される配線基板２０Ｂについて説明する。
図１７ないし図１８に示すように、配線基板２０Ｂは、全体として平板状の形状を有しており、基材部２１と、半田レジスト２２と、導電パターン２３とを備えている。
基材部２１は、一対の主表面を有する平板状の形状を有しており、少なくともその一方の主表面上に上述した半田レジスト２２および導電パターン２３が形成されている。基材部２１の材質としては、上述した実施の形態１における配線基板２０Ａと同様に、エポキシ樹脂等の樹脂材料やアルミナ等のセラミックス材料からなるもの、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、基材部２１としては、エポキシ樹脂からなる母材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。
導電パターン２３は、基材部２１の主表面上に設けられており、所定の形状にパターニングされている。導電パターン２３は、後述する第１ランド２５および第２ランド２６を形成する部分と、これら第１ランド２５および第２ランド２６から引き出された配線部２４とを含んでいる。導電パターン２３の材質としては、上述した実施の形態１における配線基板２０Ａと同様に各種の導電材料が利用できるが、一般的には銅箔等の金属材料が好適に利用される。
導電パターン２３の第１ランド２５および第２ランド２６を形成する部分は、積層セラミックコンデンサ１０の第１外部電極１５および第２外部電極１６に対応した形状に形成されており、その表面２５ａ，２６ａが半田レジスト２２によって覆われることなく露出した状態となっている。これに対し、第１ランド２５および第２ランド２６を形成する部分の周囲に位置する導電パターン２３と、配線部２４とは、いずれも半田レジスト２２によって覆われている。
半田レジスト２２は、基材部２１の主表面上および導電パターン２３の主表面上に設けられており、所定の形状にパターニングされている。半田レジスト２２は、積層セラミックコンデンサ１０を配線基板２０Ｂに実装する際に、後述する半田接合材が配線基板２０Ｂの意図しない部分に付着してしまうことを防止するためのものであり、当該半田接合材が形成される領域を除く部分を主として覆っている。
半田レジスト２２には、積層セラミックコンデンサ１０の第１外部電極１５および第２外部電極１６に対応した形状の一対の開口部２２ａ，２２ｂが設けられており、当該一対の開口部２２ａ，２２ｂによって上述した第１ランド２５および第２ランド２６の外形が規定されている。
以上により、配線基板２０Ｂは、導電パターン２３のうちの第１ランド２５の表面２５ａおよび半田レジスト２２の開口部２２ａの壁面２２ａ１によって形成されることになる半田レジスト２２の第１空隙部２７と、導電パターン２３のうちの第２ランド２６の表面２６ａおよび半田レジスト２２の開口部２２ｂの壁面２２ｂ１によって形成されることになる半田レジスト２２の第２空隙部２８とを有することになり、これら第１空隙部２７および第２空隙部２８が、積層セラミックコンデンサ１０が実装されることとなる配線基板２０Ｂの長さ方向Ｌに沿って並んで配置されることになる。
なお、ランドを形成する部分の周囲に位置する導電パターンが半田レジストによって覆われることにより、半田レジストに設けられた開口部によってランドの外形が規定される上記構成は、一般にオーバーレジスト構造と称されるものであるが、ランドを形成する部分の周囲に導電パターンを設けず、ランドを形成する部分の導電パターンの外周縁と開口部の周縁とを合致させたり、あるいはランドを形成する部分の導電パターンの外周縁を開口部の周縁よりも内側に配置されたりした構成の配線基板としてもよい。なお、導電パターン２３が基材部２１から剥離してしまうことを防止する観点からは、上述したオーバーレジスト構造を採用することがより好ましい。
ここで、第１ランド２５と第２ランド２６との間の長さ方向Ｌに沿った距離Ｄｌは、上述した実施の形態１における配線基板２０Ａと同様の条件を充足するように構成されており、第１ランド２５の第２ランド２６が位置する側とは反対側の端部から第２ランド２６の第１ランド２５が位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂや、第１ランド２５の長さ方向Ｌにおける外形寸法Ｌｌ１および第２ランド２６の長さ方向Ｌにおける外形寸法Ｌｌ２、第１ランド２５の幅方向Ｗにおける外形寸法Ｗｌ１および第２ランド２６の幅方向Ｗにおける外形寸法Ｗｌ２は、いずれも上述した実施の形態１における配線基板２０Ａと同様の条件を充足するように構成されることが好ましい。
図２０は、本実施の形態における実装構造体の模式断面図であり、図２１は、図２０に示すＸＸＩＡ−ＸＸＩＡ線およびＸＸＩＢ−ＸＸＩＢ線に沿った模式断面図である。次に、これら図２０および図２１を参照して、本実施の形態における実装構造体１Ｂについて説明する。
図２０および図２１に示すように、実装構造体１Ｂは、上述した実施の形態１における積層セラミックコンデンサ１０が、上述した配線基板２０Ｂが実装されてなるものであり、これら積層セラミックコンデンサ１０および配線基板２０Ｂに加えて、半田接合材からなる第１接合部３１および第２接合部３２を備えている。
積層セラミックコンデンサ１０は、第１外部電極１５の第１被覆部１５ａが配線基板２０Ｂの第１ランド２５に対向するとともに、第２外部電極１６の第３被覆部１６ａが配線基板２０Ｂの第２ランド２６に対向するように、素体１１の第２主面１１ａ２が配線基板２０Ｂに対面した状態で配置されている。
上述した第１接合部３１は、これら対向配置された第１外部電極１５と第１ランド２５とを接合しており、第１ランド２５の表面に固着するとともに、第１外部電極１５の第１被覆部１５ａ、第２被覆部１５ｂ、第５被覆部１５ｃ、第６被覆部１５ｄおよび第７被覆部１５ｅに跨るように第１外部電極１５の表面に固着している。
一方、上述した第２接合部３２は、これら対向配置された第２外部電極１６と第２ランド２６とを接合しており、第２ランド２６の表面に固着するとともに、第２外部電極１６の第３被覆部１６ａ、第４被覆部１６ｂ、第８被覆部１６ｃ、第９被覆部１６ｄおよび第１０被覆部１６ｅに跨るように第２外部電極１６の表面に固着している。
ここで、本実施の形態における実装構造体１Ｂにあっては、第１ランド２５と第２ランド２６との間の長さ方向Ｌに沿った距離Ｄｌと、積層セラミックコンデンサ１０の第１被覆部１５ａと第３被覆部１６ａとの間の長さ方向Ｌに沿った距離Ｄｅとが、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足するように構成されている。
このように構成することにより、上述した実施の形態１における場合と同様に、実装時において積層セラミックコンデンサ１０が起立した姿勢となって実装されてしまう実装不具合を大幅に抑制することができる。
また、当該実装不具合をより確実に防止する観点からは、上述した距離Ｄｌおよび距離Ｄｅが、さらにＤｌ／Ｄｅ≦１．００の条件を充足していることが好ましい。このように構成することにより、上述した実施の形態１における場合と同様に、上記実装不具合の発生をさらに抑制することができる。
また、本実施の形態における実装構造体１Ｂにあっては、さらに、第１ランド２５の第２ランド２６が位置する側とは反対側の端部から第２ランド２６の第１ランド２５が位置する側とは反対側の端部までの長さ方向Ｌにおける寸法Ｌｂと、積層セラミックコンデンサ１０の長さ方向Ｌにおける最大外形寸法Ｌｃとが、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件を充足するように構成されていることが好ましい。このように構成することにより、上述した実施の形態１における場合と同様に、接合強度をさらに十分に確保しつつ上記実装不具合の発生をさらに抑制することができる。
さらには、本実施の形態における実装構造体１Ｂにあっては、さらに、第１ランド２５の幅方向Ｗにおける外形寸法Ｗｌ１および第２ランド２６の幅方向Ｗにおける外形寸法Ｗｌ２と、積層セラミックコンデンサ１０の第１被覆部１５ａの幅方向Ｗにおける最大値Ｗｅ１および第３被覆部１６ａの幅方向Ｗにおける最大値Ｗｅ２とが、それぞれ、１．００≦Ｗｌ１／Ｗｅ１≦１．３０、および、１．００≦Ｗｌ２／Ｗｅ２≦１．３０の条件を充足するように構成されていることが好ましい。このように構成することにより、上述した実施の形態１における場合と同様に、接合強度をさらに十分に確保しつつ上記実装不具合の発生をさらに抑制することができる。
以上において説明したように、本実施の形態における実装構造体１Ｂとすることにより、実装時において積層セラミックコンデンサ１０が起立してしまう実装不具合の発生を抑制しつつ、高い実装位置精度および十分な接合強度が確保された実装構造体とすることができる。
なお、上述した本発明の実施の形態１および２においては、内部電極層が配線基板の主表面に対して平行（すなわち、内部電極層の積層方向が当該主表面に垂直）となるように電子部品が配線基板に実装されてなる実装構造体に本発明を適用した場合を例示して説明を行なったが、本発明は、内部電極層が配線基板の主表面に対して垂直（すなわち、内部電極の積層方向が当該主表面に平行）となるように電子部品が配線基板に実装されてなる実装構造体にも当然にその適用が可能である。
また、上述した本発明の実施の形態１および２においては、一対の外部電極の各々が、素体の長さ方向に位置する端面および当該端面寄りの底面（第２主面）のみならず、当該端面寄りの一対の側面および天面（第１主面）をも覆うように構成された電子部品を具備してなる実装構造体に本発明を適用した場合を例示して説明を行なったが、本発明は、一対の外部電極の各々が、少なくとも素体の長さ方向に位置する端面および当該端面寄りの底面（第２主面）を覆うように構成された電子部品を具備してなる実装構造体に好適に適用できるものである。
今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
１Ａ，１Ｂ 実装構造体、１０ 積層セラミックコンデンサ、１１ 素体、１２ 誘電体層、１３ 内部電極層、１５ 第１外部電極、１５ａ 第１被覆部、１５ｂ 第２被覆部、１５ｃ 第５被覆部、１５ｄ 第６被覆部、１５ｅ 第７被覆部、１６ 第２外部電極、１６ａ 第３被覆部、１６ｂ 第４被覆部、１６ｃ 第８被覆部、１６ｄ 第９被覆部、１６ｅ 第１０被覆部、２０Ａ，２０Ｂ 配線基板、２１ 基材部、２２ 半田レジスト、２２ａ，２２ｂ 開口部、２２ａ１，２２ｂ１ 壁面、２３ 導電パターン、２４ 配線部、２５ 第１ランド、２５ａ 表面、２６ 第２ランド、２６ａ 表面、２７ 第１空隙部、２８ 第２空隙部、３１ 第１接合部、３２ 第２接合部。

Claims (7)

  1. 直方体形状の電子部品が半田接合材を用いて配線基板に実装されてなる電子部品の実装構造体であって、
    前記電子部品は、厚み方向において相対して位置する第１主面および第２主面、前記厚み方向と直交する長さ方向において相対して位置する第１端面および第２端面、ならびに、前記厚み方向および前記長さ方向のいずれにも直交する幅方向において相対して位置する第１側面および第２側面を含む素体と、前記長さ方向において互いに離間して位置する第１外部電極および第２外部電極とを含み、
    前記第１外部電極は、前記第１端面寄りに位置する部分の前記第２主面を覆う第１被覆部と、前記第１端面を覆う第２被覆部とを少なくとも有し、
    前記第２外部電極は、前記第２端面寄りに位置する部分の前記第２主面を覆う第３被覆部と、前記第２端面を覆う第４被覆部とを少なくとも有し、
    前記配線基板は、主表面を有する基材部と、互いに離間して位置するように前記主表面上に形成された第１ランドおよび第２ランドとを含み、
    前記電子部品は、前記第１被覆部が前記第１ランドに対向するとともに前記第３被覆部が前記第２ランドに対向するように配置され、
    前記半田接合材は、前記第１外部電極と前記第１ランドとを接合する第１接合部、および、前記第２外部電極と前記第２ランドとを接合する第２接合部を含み、
    前記第１接合部は、前記第１ランドに固着するとともに、前記第１被覆部および前記第２被覆部に跨るように前記第１外部電極に固着し、
    前記第２接合部は、前記第２ランドに固着するとともに、前記第３被覆部および前記第４被覆部に跨るように前記第２外部電極に固着し、
    前記長さ方向における前記電子部品の最大外形寸法をＬｃとした場合に、前記Ｌｃが、Ｌｃ≦０．５［ｍｍ］の条件を充足し、
    前記長さ方向における前記第１被覆部と前記第２被覆部との間の距離をＤｅとし、前記長さ方向における前記第１ランドと前記第２ランドとの間の距離をＤｌとした場合に、前記Ｄｅおよび前記Ｄｌが、０．９１≦Ｄｌ／Ｄｅ≦１．０９の条件を充足している、電子部品の実装構造体。
  2. 前記Ｄｅおよび前記Ｄｌが、Ｄｌ／Ｄｅ≦１．００の条件をさらに充足している、請求項１に記載の電子部品の実装構造体。
  3. 前記第１ランドの前記第２ランドが位置する側とは反対側の端部から前記第２ランドの前記第１ランドが位置する側とは反対側の端部までの前記長さ方向における寸法をＬｂとした場合に、前記Ｌｃおよび前記Ｌｂが、１．００≦Ｌｂ／Ｌｃ≦１．３２の条件をさらに充足している、請求項１または２に記載の電子部品の実装構造体。
  4. 前記第１外部電極の表層部および前記第２外部電極の表層部が、成分としてＳｎを含み、
    前記半田接合材が、成分としてＳｎ、ＡｇおよびＣｕを含んでいる、請求項１から３のいずれかに記載の電子部品の実装構造体。
  5. 前記第１外部電極の表層部および前記第２外部電極の表層部が、成分としてＳｎを含み、
    前記半田接合材が、成分としてＳｎおよびＳｂを含んでいる、請求項１から３のいずれかに記載の電子部品の実装構造体。
  6. 前記第１外部電極が、前記第１端面寄りに位置する部分の前記第１側面を覆う第５被覆部と、前記第１端面寄りに位置する部分の前記第２側面を覆う第６被覆部と、前記第１端面寄りに位置する部分の前記第１主面を覆う第７被覆部とをさらに有し、
    前記第２外部電極が、前記第２端面寄りに位置する部分の前記第１側面を覆う第８被覆部と、前記第２端面寄りに位置する部分の前記第２側面を覆う第９被覆部と、前記第２端面寄りに位置する部分の前記第１主面を覆う第１０被覆部とをさらに有し、
    前記第１接合部が、前記第１ランドに固着するとともに、前記第１被覆部、前記第２被覆部、前記第３被覆部、前記第４被覆部および前記第５被覆部に跨るように前記第１外部電極に固着し、
    前記第２接合部が、前記第２ランドに固着するとともに、前記第６被覆部、前記第７被覆部、前記第８被覆部、前記第９被覆部および前記第１０被覆部に跨るように前記第２外部電極に固着している、請求項１から５のいずれかに記載の電子部品の実装構造体。
  7. 前記電子部品が、積層セラミックコンデンサである、請求項１から６のいずれかに記載の電子部品の実装構造体。
JP2014017173A 2014-01-31 2014-01-31 電子部品の実装構造体 Active JP5958479B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014017173A JP5958479B2 (ja) 2014-01-31 2014-01-31 電子部品の実装構造体
US14/600,134 US10342130B2 (en) 2014-01-31 2015-01-20 Structure mounted with electronic component
CN201510043578.XA CN104822231B (zh) 2014-01-31 2015-01-28 电子部件的安装构造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014017173A JP5958479B2 (ja) 2014-01-31 2014-01-31 電子部品の実装構造体

Publications (2)

Publication Number Publication Date
JP2015144208A true JP2015144208A (ja) 2015-08-06
JP5958479B2 JP5958479B2 (ja) 2016-08-02

Family

ID=53732359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014017173A Active JP5958479B2 (ja) 2014-01-31 2014-01-31 電子部品の実装構造体

Country Status (3)

Country Link
US (1) US10342130B2 (ja)
JP (1) JP5958479B2 (ja)
CN (1) CN104822231B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11412616B2 (en) 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6112060B2 (ja) * 2013-06-19 2017-04-12 株式会社村田製作所 セラミック電子部品およびその製造方法
KR101813361B1 (ko) * 2016-02-03 2017-12-28 삼성전기주식회사 전자부품 및 전자부품 실장 회로보드
JP7040062B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
KR102505433B1 (ko) * 2018-04-20 2023-03-03 삼성전기주식회사 전자 부품
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
US20210090809A1 (en) 2019-09-20 2021-03-25 Samsung Electro-Mechanics Co., Ltd. Board having multilayer capacitor mounted thereon and multilayer capacitor package
DE112022000532T5 (de) * 2021-01-07 2023-10-26 KYOCERA AVX Components Corporation Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistung
US20230045941A1 (en) * 2021-08-09 2023-02-16 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same mounted thereon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281892A (ja) * 2003-03-18 2004-10-07 Matsushita Electric Ind Co Ltd 電子部品実装体及びその製造方法
WO2006048932A1 (ja) * 2004-11-04 2006-05-11 Renesas Technology Corp. 電子装置及び電子装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
JPH05243074A (ja) 1992-03-02 1993-09-21 Taiyo Yuden Co Ltd チップ状電子部品及びその端子電極形成方法
US6179935B1 (en) * 1997-04-16 2001-01-30 Fuji Electric Co., Ltd. Solder alloys
JPH1117308A (ja) * 1997-06-27 1999-01-22 Kyocera Corp 電子部品の実装構造
CZ20001915A3 (cs) 1997-11-24 2001-08-15 Avx Corporation Tenkovrstvý kondenzátor a způsob jeho výroby
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP2005108966A (ja) * 2003-09-29 2005-04-21 Tdk Corp 電子部品の実装方法
JP3976020B2 (ja) * 2004-02-12 2007-09-12 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
JP2006012976A (ja) * 2004-06-23 2006-01-12 Toshiba Lighting & Technology Corp セラミックコンデンサ、基板装置および放電灯点灯装置
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
KR20070107746A (ko) * 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
US7414857B2 (en) 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
TWI286830B (en) * 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
US20080174931A1 (en) 2007-01-18 2008-07-24 Skamser Daniel J Vertical electrode layer design to minimize flex cracks in capacitors
WO2009001842A1 (ja) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. 積層セラミック電子部品及びその実装構造
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP5287658B2 (ja) * 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
JP2010238651A (ja) * 2009-03-31 2010-10-21 Honda Motor Co Ltd 燃料電池システム
JP5458821B2 (ja) * 2009-11-17 2014-04-02 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP5405339B2 (ja) * 2010-02-03 2014-02-05 日本メクトロン株式会社 配線回路基板及びその製造方法
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
US8363382B2 (en) * 2011-02-10 2013-01-29 Sfi Electronics Technology Inc. Structure of multilayer ceramic device
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
JP5465281B2 (ja) * 2012-06-28 2014-04-09 太陽誘電株式会社 チップ部品の実装構造
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101499723B1 (ko) * 2013-08-14 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터의 실장 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281892A (ja) * 2003-03-18 2004-10-07 Matsushita Electric Ind Co Ltd 電子部品実装体及びその製造方法
WO2006048932A1 (ja) * 2004-11-04 2006-05-11 Renesas Technology Corp. 電子装置及び電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11412616B2 (en) 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device
US11792936B2 (en) 2019-03-26 2023-10-17 Canon Kabushiki Kaisha Printed circuit board and electronic device

Also Published As

Publication number Publication date
CN104822231A (zh) 2015-08-05
CN104822231B (zh) 2018-03-16
JP5958479B2 (ja) 2016-08-02
US10342130B2 (en) 2019-07-02
US20150223334A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP5958479B2 (ja) 電子部品の実装構造体
JP6011573B2 (ja) 電子部品
JP6024693B2 (ja) 電子部品
JP6481446B2 (ja) 積層コンデンサの実装構造体
US9144166B2 (en) Electronic component
US10566139B2 (en) Ceramic electronic device
JP2017126715A (ja) 電子部品、実装電子部品および電子部品の実装方法
CN111034375A (zh) 通过在绝缘层中形成的空腔中的焊接点将smd附接至绝缘层
JP4111222B2 (ja) 表面実装型部品
JP6237296B2 (ja) 電子部品の実装構造体およびその製造方法
WO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP2013073989A (ja) 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板
JP2011146510A (ja) 部品内蔵基板および電子回路モジュール
JP2012151359A (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ
JP4544896B2 (ja) 電子部品
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
JP6885422B2 (ja) 樹脂基板および電子機器
TW200948239A (en) A printed circuit board having an embedded component and a method thereof
JP2000068148A (ja) 積層セラミック部品とその積層セラミック部品連
JP4623987B2 (ja) コンデンサ及びその実装構造
JP2003347160A (ja) 多連型コンデンサ
US20230073043A1 (en) Electronic component with metal terminal, connection structure, and method for manufacturing connection structure
JP2012049154A (ja) フレキシブル多層回路基板の製造方法
JPH0314292A (ja) 高密度実装モジュールの製造方法
JP2010087232A (ja) 電子部品および電子部品用基板ならびにそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5958479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150