JP2015139206A - デューティ比補正回路および位相同期回路 - Google Patents
デューティ比補正回路および位相同期回路 Download PDFInfo
- Publication number
- JP2015139206A JP2015139206A JP2014011748A JP2014011748A JP2015139206A JP 2015139206 A JP2015139206 A JP 2015139206A JP 2014011748 A JP2014011748 A JP 2014011748A JP 2014011748 A JP2014011748 A JP 2014011748A JP 2015139206 A JP2015139206 A JP 2015139206A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty ratio
- current
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 21
- 238000007599 discharging Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 76
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 14
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 230000003247 decreasing effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical class C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 1
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 1
- 102100021133 Nuclear protein 1 Human genes 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】消費電力を低減することができるデューティ比補正回路を得る。
【解決手段】第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するバッファ回路と、第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、第1の容量素子と、第3の信号に基づいて第1の容量素子を選択的に充放電することにより第1の制御信号を発生させる第1の充放電制御回路とを備える。
【選択図】図1
【解決手段】第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するバッファ回路と、第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、第1の容量素子と、第3の信号に基づいて第1の容量素子を選択的に充放電することにより第1の制御信号を発生させる第1の充放電制御回路とを備える。
【選択図】図1
Description
本開示は、信号のデューティ比を調整するデューティ比補正回路、およびそのようなデューティ比補正回路を備えた位相同期回路に関する。
電子回路においては、クロック信号がしばしば用いられる。クロック信号のデューティ比は、一般に50%程度であることが望ましいが、例えば、バッファ回路の特性や、負荷などにより、デューティ比が50%からずれることがある。このような場合には、デューティ比を補正するデューティ比補正回路がしばしば用いられる。
このようなデューティ比補正回路について、様々な技術が開示されている。例えば、特許文献1には、ローパスフィルタを用いてクロック信号の直流レベルを取得し、その直流レベルが電源電圧の半分付近になるように、クロック信号の立ち上がり時間と立ち下がり時間とを負帰還制御する回路が開示されている。
ところで、一般に、電子機器では消費電力を低減することが望まれており、電子回路においても、消費電力の低減が期待されている。
本開示はかかる問題点に鑑みてなされたもので、その目的は、消費電力を低減することができるデューティ比補正回路および位相同期回路を提供することにある。
本開示のデューティ比補正回路は、バッファ回路と、波形整形部と、第1の容量素子と、第1の充放電制御回路とを備えている。バッファ回路は、第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するものである。波形整形部は、第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成するものである。第1の充放電制御回路は、第3の信号に基づいて第1の容量素子を選択的に充放電することにより第1の制御信号を発生させるものである。
本開示の位相同期回路は、位相比較回路と、発振回路と、分周回路と、デューティ比補正回路とを備えている。位相比較回路は、入力クロック信号の位相と、帰還クロック信号の位相とを比較するものである。発振回路は、位相比較回路における比較結果に基づいて第1の信号を生成するものである。分周回路は、第1の信号を分周して帰還クロック信号を生成するものである。デューティ比補正回路は、バッファ回路と、波形整形部と、第1の容量素子と、第1の充放電制御回路とを有している。バッファ回路は、第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するものである。波形整形部は、第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成するものである。第1の充放電制御回路は、第3の信号に基づいて第1の容量素子を選択的に充放電することにより第1の制御信号を発生させるものである。
本開示のデューティ比補正回路および位相同期回路では、第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号が生成され、この第2の信号が波形整形され、第3の信号が生成される。そして、この第3の信号に基づいて、第1の容量素子が選択的に充放電されることにより、第1の制御信号が生成される。
本開示のデューティ比補正回路および位相同期回路によれば、第3の信号に基づいて第1の容量素子を選択的に充放電することにより、第1の制御信号を発生させるようにしたので、消費電力を低減することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.適用例
1.第1の実施の形態
2.第2の実施の形態
3.適用例
<1.第1の実施の形態>
[構成例]
図1は、第1の実施の形態に係るデューティ比補正回路の一構成例を表すものである。デューティ比補正回路1は、チャージポンプを用いて負帰還制御によりデューティ比を補正する回路である。デューティ比補正回路1は、バッファ回路10と、インバータ21,22と、デューティ比検出回路30とを備えている。
[構成例]
図1は、第1の実施の形態に係るデューティ比補正回路の一構成例を表すものである。デューティ比補正回路1は、チャージポンプを用いて負帰還制御によりデューティ比を補正する回路である。デューティ比補正回路1は、バッファ回路10と、インバータ21,22と、デューティ比検出回路30とを備えている。
バッファ回路10は、差動信号IND(信号INP,INN)に基づいて、制御電圧Vcに応じたコモンモード電圧Vcom2を有する差動信号OUTD(信号OUTP1,OUTN1)を生成するものである。
図2は、バッファ回路10の一構成例を表すものである。バッファ回路10は、バッファ部11と、トランジスタN12と、トランジスタP13とを有している。バッファ部11は、トランジスタN14,P15,N16,P17を有している。
トランジスタN12,N14,N16は、N型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。トランジスタP13,P15,P17は、P型のMOSFETである。トランジスタN12のゲートには制御電圧Vcが供給され、ドレインはトランジスタN14,N16のソースに接続され、ソースは接地されている。トランジスタP13のゲートには制御電圧Vcが供給され、ドレインはトランジスタP15,P17のソースに接続され、ソースには電源電圧VDDが供給されている。トランジスタN14のゲートはトランジスタP15のゲートに接続されるとともに信号INPが供給され、ドレインはトランジスタP15のドレインに接続され、ソースはトランジスタN16のソースおよびトランジスタN12のドレインに接続されている。トランジスタP15のゲートはトランジスタN14のゲートに接続されるとともに信号INPが供給され、ドレインはトランジスタN14のドレインに接続され、ソースはトランジスタP17のソースおよびトランジスタP13のドレインに接続されている。トランジスタN16のゲートはトランジスタP17のゲートに接続されるとともに信号INNが供給され、ドレインはトランジスタP17のドレインに接続され、ソースはトランジスタN14のソースおよびトランジスタN12のドレインに接続されている。トランジスタP17のゲートはトランジスタN16のゲートに接続されるとともに信号INNが供給され、ドレインはトランジスタN16のドレインに接続され、ソースはトランジスタP15のソースおよびトランジスタP13のドレインに接続されている。
この構成により、トランジスタN14,P15は、信号INPを反転して信号OUTP1を生成し、トランジスタN16,P17は、信号INNを反転して信号OUTN1を生成する。その際、トランジスタN12,P13は、信号OUTP1,OUTN1のコモンモード電圧Vcom2を調整する。具体的には、例えば、制御電圧Vcの電圧レベルが高い場合には、トランジスタN12のドレイン・ソース間抵抗が小さくなるとともに、トランジスタP13のドレイン・ソース間抵抗が大きくなる。これにより、トランジスタN12の駆動力が上がるととともにトランジスタP13の駆動力が下がり、その結果、信号OUTP1,OUTN1のコモンモード電圧Vcom2が低くなる。また、例えば、制御電圧Vcの電圧レベルが低い場合には、トランジスタN12のドレイン・ソース間抵抗が大きくなるとともに、トランジスタP13のドレイン・ソース間抵抗が小さくなる。これにより、トランジスタN12の駆動力が下がるととともにトランジスタP13の駆動力が上がり、その結果、信号OUTP1,OUTN1のコモンモード電圧Vcom2が高くなる。このようにして、バッファ回路10は、信号INP,INNに基づいて、制御電圧Vcに応じたコモンモード電圧Vcom2を有する信号OUTP1,OUTN1を生成するようになっている。
なお、信号INP,INNのスルーレートは、低い方が望ましい。すなわち、例えば、信号INP,INNのスルーレートが高い場合には、例えば、制御電圧Vcを高くしても、トランジスタN12の駆動力が十分に上がらないおそれがあり、また、制御電圧Vcを低くしても、トランジスタP13の駆動力が十分に上がらないおそれがある。このような場合には、制御電圧Vcを変化させても、コモンモード電圧Vcom2が変化しにくくなる。よって、信号INP,INNのスルーレートは、コモンモード電圧Vcom2が変化しやすい程度に低い方が望ましい。
インバータ21は、論理しきい値電圧Vlogicを基準にして、アナログ信号である信号OUTP1を反転して増幅し、電源電圧VDD(高レベル)と接地電圧GND(低レベル)との間で遷移するデジタル信号である信号OUTPを生成するものである。インバータ22は、論理しきい値電圧Vlogicを基準にして、アナログ信号である信号OUTN1を反転して増幅し、電源電圧VDD(高レベル)と接地電圧GND(低レベル)との間で遷移するデジタル信号である信号OUTNを生成するものである。インバータ21,22の論理しきい値電圧Vlogicは、この例では、電源電圧VDDの半分の電圧(VDD/2)に設定されている。なお、これに限定されるものではなく、論理しきい値電圧Vlogicは、電源電圧VDDの半分の電圧(VDD/2)からずれていてもよい。
デューティ比検出回路30は、信号OUTP,OUTNに基づいて制御電圧Vcを生成するものである。デューティ比検出回路30は、チャージポンプ31と、容量素子36とを有している。
チャージポンプ31は、トランジスタP34,N35と、電流源32,33とを有している。トランジスタP34は、P型のMOSFETであり、トランジスタN35は、N型のMOSFETである。トランジスタP34のゲートはインバータ21の出力端子に接続されて信号OUTPが供給され、ドレインはトランジスタN35のドレインおよび容量素子36の一端に接続されるとともにバッファ回路10のトランジスタN12,P13のゲートに接続され、ソースは電流源32の一端に接続されている。トランジスタN35のゲートはインバータ22の出力端子に接続されて信号OUTNが供給され、ドレインはトランジスタP34のドレインおよび容量素子36の一端に接続されるとともにバッファ回路10のトランジスタN12,P13のゲートに接続され、ソースは電流源33の一端に接続されている。電流源32は、容量素子36に対して流し込む電流Ipを生成する回路であり、一端はトランジスタP34のソースに接続され、他端には電源電圧VDDが供給されている。電流源33は、容量素子36からシンクする電流Inを生成する回路であり、一端はトランジスタN35のソースに接続され、他端は接地されている。この例では、電流源32,33は、電流Ipと電流Inが互いに等しくなるように構成されている。
容量素子36の一端はトランジスタP34,N35のドレインに接続されるとともにバッファ回路10のトランジスタN12,P13のゲートに接続され、他端は接地されている。
この構成により、デューティ比検出回路30では、信号OUTPが低レベルである場合には、トランジスタP34がオン状態になり、電流源32が容量素子36に対して電流Ipを流し込む。また、信号OUTNが高レベルである場合には、トランジスタN35がオン状態になり、電流源33が容量素子36から電流Inをシンクする。そして、デューティ比検出回路30は、容量素子36の一端の電圧を制御電圧Vcとして、バッファ回路10に供給するようになっている。
このように、デューティ比補正回路1では、バッファ回路10が、差動信号IND(信号INP,INN)に基づいて、制御電圧Vcに応じたコモンモード電圧Vcom2を有する差動信号OUTD(信号OUTP1,OUTN1)を生成し、インバータ21,22が信号OUTP1,OUTN1に基づいて信号OUTP,OUTNをそれぞれ生成する。そして、デューティ比検出回路30は、信号OUTP,OUTNに基づいて制御電圧Vcを生成する。これにより、デューティ比補正回路1では、後述するように、信号OUTP,OUTNのデューティ比が50%付近になるように負帰還制御を行うようになっている。
ここで、信号INP,INNは、本開示における「第1の信号」の一具体例に対応する。信号OUTP1,OUTN1は、本開示における「第2の信号」の一具体例に対応する。信号OUTP,OUTNは、本開示における「第3の信号」の一具体例に対応する。インバータ21,22は、本開示における「波形整形部」の一具体例に対応する。トランジスタP34,N35は、本開示における「第1の充放電制御回路」の一具体例に対応する。電流源32は、本開示における「第1の電流源」の一具体例に対応する。電流源33は、本開示における「第2の電流源」の一具体例に対応する。
[動作および作用]
続いて、本実施の形態のデューティ比補正回路1の動作および作用について説明する。
続いて、本実施の形態のデューティ比補正回路1の動作および作用について説明する。
(全体動作概要)
まず、図1,2を参照して、デューティ比補正回路1の全体動作概要を説明する。バッファ回路10は、差動信号IND(信号INP,INN)に基づいて、制御電圧Vcに応じたコモンモード電圧Vcom2を有する差動信号OUTD(信号OUTP1,OUTN1)を生成する。インバータ21は、論理しきい値電圧Vlogicを基準にして信号OUTP1を反転して増幅し、信号OUTPを生成する。インバータ22は、論理しきい値電圧Vlogicを基準にして信号OUTN1を反転して増幅し、信号OUTNを生成する。デューティ比検出回路30は、信号OUTP,OUTNに基づいて制御電圧Vcを生成する。具体的には、トランジスタP34は、信号OUTPが低レベルである場合にオン状態になり、電流源32が容量素子36に対して電流Ipを流し込む。また、トランジスタN35は、信号OUTNが高レベルである場合にオン状態になり、電流源33が容量素子36から電流Inをシンクする。デューティ比検出回路30は、容量素子36の一端の電圧を制御電圧Vcとして、バッファ回路10に供給する。
まず、図1,2を参照して、デューティ比補正回路1の全体動作概要を説明する。バッファ回路10は、差動信号IND(信号INP,INN)に基づいて、制御電圧Vcに応じたコモンモード電圧Vcom2を有する差動信号OUTD(信号OUTP1,OUTN1)を生成する。インバータ21は、論理しきい値電圧Vlogicを基準にして信号OUTP1を反転して増幅し、信号OUTPを生成する。インバータ22は、論理しきい値電圧Vlogicを基準にして信号OUTN1を反転して増幅し、信号OUTNを生成する。デューティ比検出回路30は、信号OUTP,OUTNに基づいて制御電圧Vcを生成する。具体的には、トランジスタP34は、信号OUTPが低レベルである場合にオン状態になり、電流源32が容量素子36に対して電流Ipを流し込む。また、トランジスタN35は、信号OUTNが高レベルである場合にオン状態になり、電流源33が容量素子36から電流Inをシンクする。デューティ比検出回路30は、容量素子36の一端の電圧を制御電圧Vcとして、バッファ回路10に供給する。
(詳細動作)
図3は、信号OUTP,OUTNのデューティ比が50%からずれている場合の動作を表すものであり、(A)は信号INPの波形を示し、(B)は信号INNの波形を示し、(C)は信号OUTP1の波形を示し、(D)は信号OUTN1の波形を示し、(E)は信号OUTPの波形を示し、(F)は信号OUTNの波形を示し、(G)は容量素子36に対する充放電電流Icpの波形を示し、(H)は制御電圧Vcの波形を示す。
図3は、信号OUTP,OUTNのデューティ比が50%からずれている場合の動作を表すものであり、(A)は信号INPの波形を示し、(B)は信号INNの波形を示し、(C)は信号OUTP1の波形を示し、(D)は信号OUTN1の波形を示し、(E)は信号OUTPの波形を示し、(F)は信号OUTNの波形を示し、(G)は容量素子36に対する充放電電流Icpの波形を示し、(H)は制御電圧Vcの波形を示す。
この例では、前段の回路から、電源電圧VDDの半分の電圧(VDD/2)よりもやや高いコモンモード電圧Vcom1を有する差動信号IND(信号INP,INN)が供給される(図3(A),(B))。そして、バッファ回路10は、このような差動信号IND(信号INP,INN)に基づいて、電源電圧VDDの半分の電圧(VDD/2)よりもやや高いコモンモード電圧Vcom2を有する差動信号OUTD(信号OUTP1,OUTN1)を生成する(図3(C),(D))。インバータ21は、論理しきい値電圧Vlogicを基準にして信号OUTP1を反転して増幅し、信号OUTPを生成する(図3(E))。インバータ22は、論理しきい値電圧Vlogicを基準にして信号OUTN1を反転して増幅し、信号OUTNを生成する(図3(F))。このとき、信号OUTP,OUTNのデューティ比は、それぞれ50%よりも低くなっている。すなわち、この例では、差動信号OUTD(信号OUTP1,OUTN1)のコモンモード電圧Vcom2が、インバータ21,22の論理しきい値電圧Vlogicよりも高いため、信号OUTP,OUTNのデューティ比が、それぞれ50%よりも低くなっている。
トランジスタP34は、信号OUTPが低レベルである期間(例えばタイミングt1〜t4の期間)においてオン状態になり、信号OUTPが高レベルである期間(例えばタイミングt4〜t5の期間)においてオフ状態になる。これにより、容量素子36は、信号OUTPが低レベルである期間(例えばタイミングt1〜t4の期間)において、電流Ipにより充電される(図3(G))。また、トランジスタN35は、信号OUTNが高レベルである期間(例えばタイミングt2〜t3の期間)においてオン状態になり、信号OUTNが低レベルである期間(例えばタイミングt3〜t6の期間)においてオフ状態になる。これにより、容量素子36は、信号OUTNが高レベルである期間(例えばタイミングt2〜t3の期間)において、電流Inにより放電される(図3(G))。その際、電流Ipにより充電される期間が、電流Inにより放電される期間よりも長いため、容量素子36における充電量が放電量よりも大きくなり、制御電圧Vcが徐々に上昇する(図3(H))。
バッファ回路10は、制御電圧Vcが徐々に上昇することにより、信号OUTP1,OUTN1のコモンモード電圧Vcom2を徐々に低下させる。具体的には、制御電圧Vcが高くなることにより、トランジスタN12のドレイン・ソース間抵抗が徐々に小さくなるとともに、トランジスタP13のドレイン・ソース間抵抗が徐々に大きくなる。これにより、トランジスタN12の駆動力が上がるととともにトランジスタP13の駆動力が下がり、それに応じて、信号OUTP1,OUTN1のコモンモード電圧Vcom2が徐々に低くなる。その結果、信号OUTP,OUTNのデューティ比は50%に向かって徐々に変化する。
以上の例では、信号OUTP1,OUTN1のコモンモード電圧Vcom2が、インバータ21,22の論理しきい値電圧Vlogicよりも高い場合について説明した。一方、信号OUTP1,OUTN1のコモンモード電圧Vcom2が、この論理しきい値電圧Vlogicよりも低い場合には、信号OUTP,OUTNのデューティ比が、それぞれ50%よりも高くなる。この場合には、容量素子36における放電量が充電量よりも大きいため、制御電圧Vcは徐々に低下し、それに応じて、信号OUTP1,OUTN1のコモンモード電圧Vcom2が徐々に高くなる。その結果、信号OUTP,OUTNのデューティ比は50%に向かって徐々に変化する。
このように、デューティ比補正回路1では、信号OUTP1,OUTN1のコモンモード電圧Vcom2が論理しきい値電圧Vlogicよりも高い場合には、制御電圧Vcを高くすることにより、信号OUTP1,OUTN1のコモンモード電圧Vcom2を低くするように制御する。また、信号OUTP1,OUTN1のコモンモード電圧Vcom2が論理しきい値電圧Vlogicよりも低い場合には、制御電圧Vcを低くすることにより、コモンモード電圧Vcom2を高くするように制御する。このような負帰還動作により、信号OUTP1,OUTN1のコモンモード電圧Vcom2は、論理しきい値電圧Vlogic程度になり、信号OUTP,OUTNのデューティ比は、50%付近に収束する。
図4は、信号OUTP,OUTNのデューティ比が50%付近に収束している場合の動作を表すものであり、(A)は信号INPの波形を示し、(B)は信号INNの波形を示し、(C)は信号OUTP1の波形を示し、(D)は信号OUTN1の波形を示し、(E)は信号OUTPの波形を示し、(F)は信号OUTNの波形を示し、(G)は容量素子36に対する充放電電流Icpの波形を示し、(H)は制御電圧Vcの波形を示す。
バッファ回路10は、制御電圧Vcに基づいて、論理しきい値電圧Vlogicと同程度のコモンモード電圧Vcom2を有する信号OUTP1,OUTN1を生成する(図4(C),(D))。そして、インバータ21,22は、これらの信号OUTP1,OUTN1に基づいて、信号OUTP,OUTNをそれぞれ生成する(図4(E),(F))。トランジスタP34は、信号OUTPが低レベルである期間(例えばタイミングt11〜t12の期間)においてオン状態になり、容量素子36は、この期間において、電流Ipにより充電される(図4(G))。同様に、トランジスタN35は、信号OUTNが高レベルである期間(例えばタイミングt11〜t12の期間)においてオン状態になり、容量素子36は、この期間において、電流Inにより放電される(図4(G))。その際、電流Ipにより充電される期間の長さが、電流Inにより放電される期間の長さと等しくなるため、容量素子36における充電量と放電量がつりあい、制御電圧Vcが維持される(図4(H))。言い換えれば、容量素子36における充電量と放電量がつりあうように、信号OUTP1,OUTN1のコモンモード電圧Vcom2が設定される。このようにして、デューティ比補正回路1では、信号OUTP,OUTNのデューティ比を、それぞれ50%程度にすることができる。
このように、デューティ比補正回路1では、チャージポンプ31により制御電圧Vcを生成するようにしたので、後述する比較例に係るデューティ比補正回路1Rの場合と異なり、デューティ比検出回路30において電流が定常的に流れないため、消費電力を低減することができる。
また、デューティ比補正回路1では、チャージポンプ31を用いるようにしたので、後述する比較例に係るデューティ比補正回路1Rの場合に比べて、回路構成をシンプルにすることができ、回路の配置面積を小さくすることができる。
(比較例)
次に、比較例に係るデューティ比補正回路1Rについて説明する。
次に、比較例に係るデューティ比補正回路1Rについて説明する。
図5は、比較例に係るデューティ比補正回路1Rの一構成例を表すものである。デューティ比補正回路1Rは、特許文献1に記載の回路と同様の回路である。デューティ比補正回路1Rは、バッファ回路10Rと、デューティ比検出回路40Rとを備えている。
バッファ回路10Rは、信号INに基づいて、制御電圧Vcに応じた直流レベルVdcを有する信号OUTを生成するものである。バッファ回路10Rは、トランジスタN18,P19を有している。トランジスタN18は、N型のMOSFETであり、トランジスタP19は、P型のMOSFETである。トランジスタN18のゲートはトランジスタP19のゲートに接続されるとともに信号INが供給され、ドレインはトランジスタP19のドレインに接続され、ソースはトランジスタN12のドレインに接続されている。トランジスタP19のゲートはトランジスタN18のゲートに接続されるとともに信号INが供給され、ドレインはトランジスタN18のドレインに接続され、ソースはトランジスタP13のドレインに接続されている。この構成により、トランジスタN18,P19は、信号INを反転して信号OUTを生成する。そして、トランジスタN12,P13は、本実施の形態の場合と同様に、信号OUTの直流レベルVdcを調整するようになっている。
デューティ比検出回路40Rは、信号OUTに基づいて制御電圧Vcを生成するものである。デューティ比検出回路40Rは、バッファ41と、抵抗素子42と、容量素子43と、差動アンプ44と、抵抗素子45と、容量素子46とを有している。バッファ41は、信号OUTを波形整形して出力する回路である。抵抗素子42の一端はバッファ41の出力端子に接続され、他端は差動アンプ44の正入力端子(後述)に接続されている。容量素子43の一端は、抵抗素子42の他端および差動アンプ44の正入力端子(後述)に接続され、他端は接地されている。抵抗素子42および容量素子43は、バッファ41の出力信号の直流レベルを抽出する低域通過フィルタとして機能するものである。差動アンプ44は、正入力端子の電圧と負入力端子の電圧との電圧差を増幅する回路である。差動アンプ44の正入力端子は、抵抗素子42の他端および容量素子43の一端に接続され、負入力端子には、電源電圧VDDの半分の電圧(VDD/2)が供給されている。抵抗素子45の一端は、差動アンプ44の出力端子に接続され、他端は容量素子46に接続されるとともにバッファ回路10RのトランジスタN12,P13のゲートに接続されている。容量素子46の一端は、抵抗素子45の他端に接続されるとともにバッファ回路10RのトランジスタN12,P13のゲートに接続され、他端は接地されている。
この構成により、デューティ比補正回路1Rでは、信号OUTのデューティ比が50%付近になるように負帰還制御が行われる。すなわち、デューティ比補正回路1Rでは、信号OUTのデューティ比が50%より高い場合には、制御電圧Vcを高くして、信号OUTの直流レベルVdcを下げる。これにより、信号OUTのデューティ比が低くなる。また、デューティ比補正回路1Rでは、信号OUTのデューティ比が50%より低い場合には、制御電圧Vcを低くして、信号OUTの直流レベルVdcを高くする。これにより、信号OUTのデューティ比が高くなる。
比較例に係るデューティ比補正回路1Rでは、デューティ比検出回路40Rが時間的に継続して動作する回路であるため、定常電流が流れ、消費電力が大きくなってしまうおそれがある。また、デューティ比補正回路1Rでは、差動アンプ44がバッファ41の出力信号の直流レベルと、電源電圧VDDの半分の電圧(VDD/2)との電圧差を増幅することにより、その直流レベルが電源電圧VDDの半分の電圧程度になるように負帰還制御が行われる。よって、このような差動アンプ44は、例えば、デューティ比補正の精度を高めるため、利得が十分に高いことが求められ、あるいは、入力オフセット電圧が十分に低いことが求められる。このように利得を十分に高くする場合には、例えば、消費電力が大きくなってしまうおそれがある。また、入力オフセット電圧を低くする場合には、例えば、差動アンプ44の入力段の差動対を構成するトランジスタの面積が大きくなってしまうおそれがある。また、デューティ比補正回路1Rでは、バッファ41の出力信号から、抵抗素子42および容量素子43からなる低域通過フィルタにより直流レベルを抽出する。一般に、このような抵抗素子42の抵抗値は大きい値になり、また、このような容量素子43の容量値は大きい値となる。このため、抵抗素子42や容量素子43の配置面積が大きくなってしまうおそれがある。
一方、本実施の形態に係るデューティ比補正回路1では、チャージポンプ31を設け、電流Ip,Inが間欠的に流れるようにしたので、電流が定常的に流れる場合と比較して、消費電力を低減することができる。特に、デューティ比補正回路1では、電流Ip,Inの値を小さい値に設定するとともに、容量素子36の容量値を小さくすることにより、負帰還動作のループ応答特性を維持したまま消費電力を低減することができる。
また、デューティ比補正回路1では、チャージポンプ31を用いるようにしたので、差動アンプ44などを用いる比較例の場合に比べて、回路構成をシンプルにすることができる。また、デューティ比補正回路1では、抵抗値の大きな抵抗素子や、容量値の大きな容量素子を含まないため、回路の配置面積を小さくすることができる。特に、トランジスタは、製造プロセスの世代が進むにつれて、微細化に応じて小型化されるため、トランジスタP34,N35や、電流源33,34を構成するトランジスタの配置面積は、今後もさらなる縮小が期待される。
[効果]
以上のように本実施の形態では、チャージポンプを設け、電流が間欠的に流れるようにしたので、消費電力を低減することができる。
以上のように本実施の形態では、チャージポンプを設け、電流が間欠的に流れるようにしたので、消費電力を低減することができる。
本実施の形態では、チャージポンプを設けるようにしたので、回路構成をシンプルにすることができ、回路の配置面積を小さくすることができる。
[変形例1−1]
上記実施の形態では、バッファ回路10は差動信号を扱うようにしたが、これに限定されるものではなく、これに代えて、例えば、シングルエンド信号を扱うようにしてもよい。以下に、本変形例に係るデューティ比補正回路2について詳細に説明する。
上記実施の形態では、バッファ回路10は差動信号を扱うようにしたが、これに限定されるものではなく、これに代えて、例えば、シングルエンド信号を扱うようにしてもよい。以下に、本変形例に係るデューティ比補正回路2について詳細に説明する。
図6は、デューティ比補正回路2の一構成例を表すものである。デューティ比補正回路2は、バッファ回路50と、バッファ23と、インバータ24と、デューティ比検出回路60とを備えている。
バッファ回路50は、信号INに基づいて、制御電圧Vcに応じた直流レベルVdc2を有する信号OUT1を生成するものである。
図7は、バッファ回路50の一構成例を表すものである。バッファ回路50は、バッファ部51と、トランジスタN12と、トランジスタP13とを有している。バッファ部51は、トランジスタN54,P55を有している。トランジスタN54のゲートはトランジスタP55のゲートに接続されるとともに信号INが供給され、ドレインはトランジスタP55のドレインに接続され、ソースはトランジスタN12のドレインに接続されている。トランジスタP55のゲートはトランジスタN54のゲートに接続されるとともに信号INが供給され、ドレインはトランジスタN54のドレインに接続され、ソースはトランジスタP13のドレインに接続されている。この構成により、トランジスタN54,P55は、信号INを反転して信号OUTを生成する。そして、トランジスタN12,P13は、上記第1の実施の形態の場合と同様に、信号OUT1の直流レベルVdc2を調整するようになっている。
バッファ23は、論理しきい値電圧Vlogicを基準にして、アナログ信号である信号OUT1を増幅し、電源電圧VDD(高レベル)と接地電圧GND(低レベル)との間で遷移するデジタル信号である信号OUTPを生成するものである。インバータ24は、論理しきい値電圧Vlogicを基準にして、アナログ信号である信号OUT1を反転して増幅し、電源電圧VDD(高レベル)と接地電圧GND(低レベル)との間で遷移するデジタル信号である信号OUTNを生成するものである。バッファ23およびインバータ24の論理しきい値電圧Vlogicは、この例では、電源電圧VDDの半分の電圧(VDD/2)に設定されている。
デューティ比検出回路60は、信号OUTNに基づいて制御電圧Vcを生成するものである。デューティ比検出回路60は、チャージポンプ61と、容量素子36とを有している。チャージポンプ61は、トランジスタP64,N65と、電流源32,33とを有している。トランジスタP64は、P型のMOSFETであり、トランジスタN65は、N型のMOSFETである。トランジスタP64のゲートは、トランジスタN65のゲートおよびインバータ24の出力端子に接続されて信号OUTNが供給され、ドレインはトランジスタN65のドレインおよび容量素子36の一端に接続されるとともにバッファ回路50のトランジスタN12,P13のゲートに接続され、ソースは電流源32の一端に接続されている。トランジスタN65のゲートは、トランジスタP64のゲートおよびインバータ24の出力端子に接続されて信号OUTNが供給され、ドレインはトランジスタP64のドレインおよび容量素子36の一端に接続されるとともにバッファ回路50のトランジスタN12,P13のゲートに接続され、ソースは電流源33の一端に接続されている。この構成により、デューティ比検出回路60では、信号OUTNが低レベルである場合には、トランジスタP64がオン状態になり、電流源32が容量素子36に対して電流Ipを流し込む。また、信号OUTNが高レベルである場合には、トランジスタN65がオン状態になり、電流源33が容量素子36から電流Inをシンクする。そして、デューティ比検出回路60は、容量素子36の一端の電圧を制御電圧Vcとして、バッファ回路50に供給するようになっている。
ここで、信号INは、本開示における「第1の信号」の一具体例に対応する。信号OUT1は、本開示における「第2の信号」の一具体例に対応する。信号OUTNは、本開示における「第3の信号」の一具体例に対応する。インバータ24は、本開示における「波形整形部」の一具体例に対応する。トランジスタP64,N65は、本開示における「第1の充放電制御回路」の一具体例に対応する。
図8は、信号OUTP,OUTNのデューティ比が50%からずれている場合の動作を表すものであり、(A)は信号INの波形を示し、(B)は信号OUT1の波形を示し、(C)は信号OUTPの波形を示し、(D)は信号OUTNの波形を示し、(E)は容量素子36に対する充放電電流Icpの波形を示し、(F)は制御電圧Vcの波形を示す。
この例では、前段の回路から、電源電圧VDDの半分の電圧(VDD/2)よりもやや高い直流レベルVdc1を有する信号INが供給される(図8(A))。そして、バッファ回路50は、このような信号INに基づいて、電源電圧VDDの半分の電圧よりもやや高い直流レベルVdc2を有する信号OUT1を生成する(図8(B))。バッファ23は、論理しきい値電圧Vlogicを基準にして信号OUT1を増幅し、信号OUTPを生成する(図8(C))。インバータ24は、論理しきい値電圧Vlogicを基準にして信号OUT1を反転して増幅し、信号OUTNを生成する(図8(D))。このとき、信号OUTPのデューティ比は50%よりも高くなり、信号OUTNのデューティ比は50%よりも低くなる。
トランジスタP64は、信号OUTNが低レベルである期間(例えばタイミングt21〜t22の期間)においてオン状態になり、信号OUTNが高レベルである期間(例えばタイミングt22〜t23の期間)においてオフ状態になる。これにより、容量素子36は、信号OUTNが低レベルである期間(例えばタイミングt21〜t22の期間)において、電流Ipにより充電される(図8(E))。また、トランジスタN65は、信号OUTNが高レベルである期間(例えばタイミングt22〜t23の期間)においてオン状態になり、信号OUTNが低レベルである期間(例えばタイミングt21〜t22の期間)においてオフ状態になる。これにより、容量素子36は、信号OUTNが高レベルである期間(例えばタイミングt22〜t23の期間)において、電流Inにより放電される(図8(E))。その際、電流Ipにより充電される期間が、電流Inにより放電される期間よりも長いため、容量素子36における充電量が放電量よりも大きくなり、制御電圧Vcが徐々に上昇する(図8(F))。
バッファ回路50は、制御電圧Vcが徐々に上昇することにより、信号OUT1の直流レベルVdc2を徐々に低下させる。これにより、信号OUTP,OUTNのデューティ比は50%に向かって徐々に変化する。
以上の例では、信号OUT1の直流レベルVdc2が、バッファ23およびインバータ24の論理しきい値電圧Vlogicよりも高い場合について説明した。一方、信号OUT1の直流レベルVdc2が、この論理しきい値電圧Vlogicよりも低い場合には、信号OUTPのデューティ比が50%よりも低くなり、信号OUTNのデューティ比が50%よりも高くなる。この場合には、容量素子36における放電量が充電量よりも大きいため、制御電圧Vcは徐々に低下し、それに応じて、信号OUT1の直流レベルVdc2が徐々に高くなる。その結果、信号OUTP,OUTNのデューティ比は50%に向かって徐々に変化する。
図9は、信号OUTP,OUTNのデューティ比が50%付近に収束している場合の動作を表すものであり、(A)は信号INの波形を示し、(B)は信号OUT1の波形を示し、(C)は信号OUTPの波形を示し、(D)は信号OUTNの波形を示し、(E)は容量素子36に対する充放電電流Icpの波形を示し、(F)は制御電圧Vcの波形を示す。
バッファ回路50は、制御電圧Vcに基づいて、論理しきい値電圧Vlogicと同程度の直流レベルVdc2を有する信号OUT1を生成する(図9(B))。そして、バッファ23およびインバータ24は、信号OUT1に基づいて、信号OUTP,OUTNを生成する(図9(C),(D))。トランジスタP64は、信号OUTNが低レベルである期間(例えばタイミングt31〜t32の期間)においてオン状態になり、容量素子36は、この期間において、電流Ipにより充電される(図9(E))。同様に、トランジスタN65は、信号OUTNが高レベルである期間(例えばタイミングt32〜t33の期間)においてオン状態になり、容量素子36は、この期間において、電流Inにより放電される(図9(E))。その際、電流Ipにより充電される期間の長さが、電流Inにより放電される期間の長さと等しくなるため、容量素子36における充電量と放電量がつりあい、制御電圧Vcが維持される(図9(F))。言い換えれば、容量素子36における充電量と放電量がつりあうように、信号OUT1の直流レベルVdc2が設定される。このようにして、デューティ比補正回路2では、信号OUTP,OUTNのデューティ比を、それぞれ50%程度にすることができる。
<2.第2の実施の形態>
次に、第2の実施の形態に係るデューティ比補正回路3について説明する。本実施の形態は、第1の実施の形態に係るデューティ比検出回路30において、電流源32が生成する電流Ipと、電流源33が生成する電流Inとが等しくなるように負帰還制御を行うようにしたものである。なお、上記第1の実施の形態に係るデューティ比補正回路1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第2の実施の形態に係るデューティ比補正回路3について説明する。本実施の形態は、第1の実施の形態に係るデューティ比検出回路30において、電流源32が生成する電流Ipと、電流源33が生成する電流Inとが等しくなるように負帰還制御を行うようにしたものである。なお、上記第1の実施の形態に係るデューティ比補正回路1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
図10は、本実施の形態に係るデューティ比補正回路3の一構成例を表すものである。デューティ比補正回路3は、デューティ比検出回路70を備えている。デューティ比検出回路70は、インバータ77,78と、トランジスタP74,N75と、容量素子76と、差動アンプ79と、可変電流源73とを有している。トランジスタP34,N35、電流源32、および可変電流源73は、チャージポンプ71を構成し、トランジスタP74,N75、電流源32、および可変電流源73は、チャージポンプ72を構成する。すなわち、チャージポンプ71およびチャージポンプ72は、電流源32を共有するとともに、可変電流源73を共有している。ここで、チャージポンプ71は、第1の実施の形態に係るチャージポンプ31に対応するものである。
インバータ77は、信号OUTPを論理反転して出力するものである。インバータ78は、信号OUTNを論理反転して出力するものである。
トランジスタP74は、P型のMOSFETであり、トランジスタN75は、N型のMOSFETである。トランジスタP74のゲートはインバータ77の出力端子に接続され、ドレインはトランジスタN75のドレインおよび容量素子76の一端に接続されるとともに差動アンプ79の正入力端子(後述)に接続され、ソースはトランジスタP34のソースおよび電流源32の一端に接続されている。トランジスタN75のゲートはインバータ78の出力端子に接続され、ドレインはトランジスタP74のドレインおよび容量素子76の一端に接続されるとともに差動アンプ79の正入力端子(後述)に接続され、ソースは可変電流源73の一端に接続されている。容量素子76の一端はトランジスタP74,N75のドレインに接続されるとともに差動アンプ79の正入力端子(後述)に接続され、他端は接地されている。
差動アンプ79は、正入力端子の電圧と負入力端子の電圧との電圧差を増幅する回路である。差動アンプ79の正入力端子は、トランジスタP74,N75のドレインおよび容量素子76の一端に接続され、負入力端子は、トランジスタP34,N35のドレインおよび容量素子36の一端に接続されるとともにバッファ回路10のトランジスタN12,P13のゲートに接続されている。
可変電流源73は、容量素子36,76からシンクする電流Inを生成する回路であり、差動アンプ79の出力電圧に基づいて電流Inの大きさを変更できるように構成したものである。この例では、可変電流源73は、差動アンプ79の出力電圧が高いほど電流Inの電流量を大きくするようになっている。可変電流源73の一端はトランジスタN35,N75のソースに接続され、他端は接地されている。
この構成により、デューティ比補正回路3では、上記第1の実施の形態に係るデューティ比補正回路1と同様に、信号OUTP,OUTNのデューティ比が50%付近になるように負帰還制御を行う。その際、デューティ比検出回路70では、後述するように、可変電流源73の電流Inが、電流源32の電流Ipと等しくなるように負帰還制御を行うようになっている。
ここで、トランジスタP74,N75は、本開示における「第2の充放電制御回路」の一具体例に対応する。
図11は、電流Inが電流Ipよりも大きい場合の動作を表すものであり、(A)は信号INPの波形を示し、(B)は信号INNの波形を示し、(C)は信号OUTP1の波形を示し、(D)は信号OUTN1の波形を示し、(E)は信号OUTPの波形を示し、(F)は信号OUTNの波形を示し、(G)は容量素子36に対する充放電電流Icpの波形を示し、(H)は制御電圧Vcの波形を示し、(I)は容量素子76に対応する充放電電流Icp2の波形を示し、(J)は制御電圧Vc2の波形を示す。
バッファ回路10は、信号INP,INNに基づいて、電源電圧VDDの半分の電圧(VDD/2)よりもやや高いコモンモード電圧Vcom2を有する信号OUTP1,OUTN1を生成する(図11(C),(D))。そして、インバータ21,22は、これらの信号OUTP1,OUTN1に基づいて、信号OUTP,OUTNをそれぞれ生成する(図11(E),(F))。これにより、信号OUTP,OUTNのデューティ比は、上記第1の実施の形態の場合(図3)と同様に、それぞれ50%よりも低くなっている。
デューティ比検出回路70では、信号OUTPが低レベルである場合には、トランジスタP34がオン状態になり、電流源32が容量素子36に対して電流Ipを流し込み、信号OUTPが高レベルである場合には、トランジスタP74がオン状態になり、電流源32が容量素子76に対して電流Ipを流し込む。また、デューティ比検出回路70では、信号OUTNが高レベルである場合には、トランジスタN35がオン状態になり、電流源73が容量素子36から電流Inをシンクし、信号OUTNが低レベルである場合には、トランジスタN75がオン状態になり、電流源73が容量素子76から電流Inをシンクする。
具体的には、チャージポンプ71では、トランジスタP34は、上記第1の実施の形態の場合と同様に、信号OUTPが低レベルである期間(例えばタイミングt41〜t44の期間)においてオン状態になり、容量素子36は、この期間において、電流Ipにより充電される(図11(G))。また、トランジスタN35は、上記第1の実施の形態の場合と同様に、信号OUTNが高レベルである期間(例えばタイミングt42〜t43の期間)においてオン状態になり、容量素子36は、この期間において、電流Inにより放電される(図11(G))。その際、電流Ipにより充電される期間が、電流Inにより放電される期間よりも長くなる。しかしながら、電流Inが電流Ipよりも大きいため、この例では容量素子36における充電量と放電量はつりあい、制御電圧Vcは維持される(図11(H))。
また、チャージポンプ72では、トランジスタP74は、信号OUTPが高レベルである期間(例えばタイミングt44〜t45の期間)においてオン状態になり、容量素子76は、この期間において、電流Ipにより充電される(図11(I))。また、トランジスタN75は、信号OUTNが低レベルである期間(例えばタイミングt43〜t46の期間)においてオン状態になり、容量素子76は、この期間において、電流Inにより放電される(図11(I))。その際、電流Ipにより充電される期間が、電流Inにより放電される期間よりも短くなる。また、電流Ipは電流Inよりも小さい。よって、容量素子76における放電量が充電量よりも大きくなるため、制御電圧Vc2が徐々に低下する(図11(J))。
差動アンプ79は、容量素子76の一端の電圧(制御電圧Vc2)と容量素子36の一端の電圧(制御電圧Vc)の電圧差に基づいて、可変電流源73の電流Inの値を調整する。すなわち、この例では、制御電圧Vcが維持され、制御電圧Vc2が徐々に低下しているため、差動アンプ79の出力電圧は徐々に低下し、電流Inは徐々に小さくなる。
以上の例では、電流Inが電流Ipよりも大きい場合について説明した。一方、電流Inが電流Ipよりも小さい場合には、制御電圧Vc2は徐々に上昇し、それに応じて、電流Inは徐々に大きくなる。
このように、デューティ比補正回路3では、電流Inが電流Ipよりも大きい場合には、制御電圧Vc2を低くすることにより、電流Inを小さくするように制御する。また、電流Inが電流Ipよりも小さい場合には、制御電圧Vc2を高くすることにより、電流Inを大きくするように制御する。このような負帰還動作により、電流Inが電流Ipと等しくなるように制御される。
図12は、電流Inが電流Ipと同程度の電流値に収束した場合の動作を表すものであり、(A)は信号INPの波形を示し、(B)は信号INNの波形を示し、(C)は信号OUTP1の波形を示し、(D)は信号OUTN1の波形を示し、(E)は信号OUTPの波形を示し、(F)は信号OUTNの波形を示し、(G)は容量素子36に対する充放電電流Icpの波形を示し、(H)は制御電圧Vcの波形を示し、(I)は容量素子76に対応する充放電電流Icp2の波形を示し、(J)は制御電圧Vc2の波形を示す。
バッファ回路10は、制御電圧Vcに基づいて、論理しきい値電圧Vlogicと同程度のコモンモード電圧Vcom2を有する信号OUTP1,OUTN1を生成する(図12(C),(D))。そして、インバータ21,22は、これらの信号OUTP1,OUTN1に基づいて、信号OUTP,OUTNをそれぞれ生成する(図12(E),(F))。
チャージポンプ71では、トランジスタP34は、信号OUTPが低レベルである期間(例えばタイミングt51〜t52の期間)においてオン状態になり、容量素子36は、この期間において、電流Ipにより充電される(図12(G))。同様に、トランジスタN35は、信号OUTNが高レベルである期間(例えばタイミングt51〜t52の期間)においてオン状態になり、容量素子36は、この期間において、電流Inにより放電される(図12(G))。その際、電流Ipにより充電される期間の長さが、電流Inにより放電される期間の長さと等しくなるとともに、電流Inが電流Ipと等しくなるため、容量素子36における充電量と放電量がつりあい、制御電圧Vcが維持される(図12(H))。
また、チャージポンプ72では、トランジスタP74は、信号OUTPが高レベルである期間(例えばタイミングt52〜t53の期間)においてオン状態になり、容量素子76は、この期間において、電流Ipにより充電される(図12(I))。同様に、トランジスタN75は、信号OUTNが低レベルである期間(例えばタイミングt52〜t53の期間)においてオン状態になり、容量素子76は、この期間において、電流Inにより放電される(図12(I))。その際、電流Ipにより充電される期間の長さが、電流Inにより放電される期間の長さと等しくなるとともに、電流Inが電流Ipと等しくなるため、容量素子76における充電量と放電量がつりあい、制御電圧Vcが維持される(図12(J))。
このように、デューティ比補正回路3では、容量素子36における充電量と放電量がつりあい、かつ、容量素子76における充電量と放電量がつりあうように、可変電流源73の電流Inおよび信号OUTP1,OUTN1のコモンモード電圧Vcom2が制御される。このようにして、デューティ比補正回路3では、信号OUTP,OUTNのデューティ比を、それぞれ50%程度にすることができる。
このように、デューティ比補正回路3では、チャージポンプ72をさらに設け、電流Inを制御するようにした。これにより、電流Ipと電流Inとをほぼ等しくすることができるため、信号OUTP,OUTNのデューティ比を高い精度で補正することができる。すなわち、例えば、上記第1の実施の形態に係るデューティ比補正回路1と同等の構成において、電流Ipと電流Inとの間にいわゆる電流ミスマッチが生じ、電流値が互いに異なってしまった場合には、以下に説明するように、信号OUTP,OUTNのデューティ比が50%から大きくずれるおそれがある。
図13は、デューティ比補正回路1において電流ミスマッチがある場合の動作を表すものであり、(A)は信号INPの波形を示し、(B)は信号INNの波形を示し、(C)は信号OUTP1の波形を示し、(D)は信号OUTN1の波形を示し、(E)は信号OUTPの波形を示し、(F)は信号OUTNの波形を示し、(G)は容量素子36に対する充放電電流Icpの波形を示し、(H)は制御電圧Vcの波形を示す。図13は、電流Inが電流Ipよりも大きい場合の例を示す。デューティ補正回路1では、容量素子36における充電量と放電量がつりあうように、信号OUTP1,OUTN1のコモンモード電圧Vcom2が制御される。その際、電流Inが電流Ipよりも大きいため、電流Ipが流れる期間(例えばタイミングt61〜t64の期間)は、電流Inが流れる期間(例えばタイミングt62〜t63の期間)よりも長くなる。よって、信号OUTP,OUTNのデューティ比は、図13(E),(F)に示したように、50%よりも低くなってしまう。
一方、デューティ比補正回路3では、チャージポンプ72をさらに設け、電流Inを制御するようにした。これにより、電流Ipと電流Inとをほぼ等しくすることができるため、電流Ipと電流Inとが異なることに起因するデューティ比のずれを抑えることができる。これにより、デューティ比補正回路3では、信号OUTP,OUTNのデューティ比を高い精度で補正することができる。
以上のように本実施の形態では、チャージポンプ72をさらに設け、電流Inが電流Ipと等しくなるように制御したので、デューティ比を高い精度で補正することができる。その他の効果は、上記第1の実施の形態の場合と同様である。
[変形例2−1]
上記実施の形態では、バッファ回路10は差動信号を扱うようにしたが、これに限定されるものではなく、これに代えて、例えば、変形例1−1に係るデューティ比補正回路2と同様に、シングルエンド信号を扱うようにしてもよい。以下に、本変形例に係るデューティ比補正回路4について詳細に説明する。
上記実施の形態では、バッファ回路10は差動信号を扱うようにしたが、これに限定されるものではなく、これに代えて、例えば、変形例1−1に係るデューティ比補正回路2と同様に、シングルエンド信号を扱うようにしてもよい。以下に、本変形例に係るデューティ比補正回路4について詳細に説明する。
図14は、デューティ比補正回路4の一構成例を表すものである。デューティ比補正回路4は、デューティ比検出回路80を備えている。デューティ比検出回路80は、トランジスタP84,N85を有している。トランジスタP64,N55、電流源32、および可変電流源73は、チャージポンプ81を構成し、トランジスタP84,N85、電流源32、および可変電流源73は、チャージポンプ82を構成する。すなわち、チャージポンプ81およびチャージポンプ82は、電流源32を共有するとともに、可変電流源73を共有している。ここで、チャージポンプ81は、第1の実施の形態の変形例に係るチャージポンプ61に対応するものである。トランジスタP84は、P型のMOSFETであり、トランジスタN85は、N型のMOSFETである。トランジスタP84のゲートは、トランジスタN85のゲートに接続されるとともにバッファ23の出力端子に接続され、ドレインはトランジスタN85のドレインおよび容量素子76の一端に接続されるとともに差動アンプ79の正入力端子に接続され、ソースはトランジスタP64のソースおよび電流源32の一端に接続されている。トランジスタN85のゲートは、トランジスタP84のゲートに接続されるとともにバッファ23の出力端子に接続され、ドレインはトランジスタP84のドレインおよび容量素子76の一端に接続されるとともに差動アンプ79の正入力端子(後述)に接続され、ソースは可変電流源73の一端に接続されている。
この構成により、デューティ比検出回路80では、信号OUTPが低レベルである場合には、トランジスタP84がオン状態になり、電流源32が容量素子76に対して電流Ipを流し込む。また、信号OUTPが高レベルである場合には、トランジスタN85がオン状態になり、可変電流源73が容量素子76から電流Inをシンクする。そして、差動アンプ79が、容量素子76の一端の電圧(制御電圧Vc2)と容量素子36の一端の電圧(制御電圧Vc)の電圧差に基づいて、可変電流源73の電流Inの値を調整するようになっている。
ここで、バッファ23およびインバータ24は、本開示における「波形整形部」の一具体例に対応する。トランジスタP84,N85は、本開示における「第2の充放電制御回路」の一具体例に対応する。
図15は、電流Inが電流Ipよりも大きい場合の動作を表すものであり、(A)は信号INの波形を示し、(B)は信号OUT1の波形を示し、(C)は信号OUTPの波形を示し、(D)は信号OUTNの波形を示し、(E)は容量素子36に対する充放電電流Icpの波形を示し、(F)は制御電圧Vcの波形を示し、(G)は容量素子76に対する充放電電流Icp2の波形を示し、(H)は制御電圧Vc2の波形を示す。
バッファ回路50は、信号INに基づいて、電源電圧VDDの半分の電圧(VDD/2)よりもやや高い直流レベルVdc2を有する信号OUT1を生成する(図15(B))。そして、バッファ23およびインバータ24は、信号OUT1に基づいて、信号OUTP,OUTNを生成する(図15(C),(D))。これにより、信号OUTPのデューティ比は50%よりも高くなり、信号OUTNのデューティ比は50%よりも低くなる。
チャージポンプ81では、トランジスタP64は、信号OUTNが低レベルである期間(例えばタイミングt71〜t72の期間)においてオン状態になり、容量素子36は、この期間において、電流Ipにより充電される(図15(E))。また、トランジスタN65は、信号OUTNが高レベルである期間(例えばタイミングt72〜t73の期間)においてオン状態になり、容量素子36は、この期間において、電流Inにより放電される(図15(E))。その際、電流Ipにより充電される期間が、電流Inにより放電される期間よりも長くなる。しかしながら、電流Inが電流Ipよりも大きいため、この例では容量素子36における充電量と放電量はつりあい、制御電圧Vcは維持される(図15(F))。
また、チャージポンプ82では、トランジスタP84は、信号OUTPが低レベルである期間(例えばタイミングt72〜t73の期間)においてオン状態になり、容量素子76は、この期間において、電流Ipにより充電される(図15(G))。また、トランジスタN85は、信号OUTPが高レベルである期間(例えばタイミングt71〜t72の期間)においてオン状態になり、容量素子76は、この期間において、電流Inにより放電される(図15(G))。その際、電流Ipにより充電される期間が、電流Inにより放電される期間よりも短くなる。また、電流Ipは電流Inよりも小さい。よって、容量素子76における放電量が充電量よりも大きくなるため、制御電圧Vc2が徐々に低下する(図15(H))。
差動アンプ79は、容量素子76の一端の電圧(制御電圧Vc2)と容量素子36の一端の電圧(制御電圧Vc)の電圧差に基づいて、可変電流源73の電流Inの値を調整する。すなわち、この例では、制御電圧Vcが維持され、制御電圧Vc2が徐々に低下しているため、差動アンプ79の出力電圧は徐々に低下し、電流Inは徐々に小さくなる。
図16は、電流Inが電流Ipと同程度の電流値に収束した場合の動作を表すものであり、(A)は信号INの波形を示し、(B)は信号OUT1の波形を示し、(C)は信号OUTPの波形を示し、(D)は信号OUTNの波形を示し、(E)は容量素子36に対する充放電電流Icpの波形を示し、(F)は制御電圧Vcの波形を示し、(G)は容量素子76に対する充放電電流Icp2の波形を示し、(H)は制御電圧Vc2の波形を示す。
バッファ回路50は、制御電圧Vcに基づいて、論理しきい値電圧Vlogicと同程度の直流レベルVdc2を有する信号OUT1を生成する(図16(B))。そして、バッファ23およびインバータ24は、信号OUT1に基づいて、信号OUTP,OUTNを生成する(図16(C),(D))。
チャージポンプ81では、トランジスタP64は、信号OUTNが低レベルである期間(例えばタイミングt81〜t82の期間)においてオン状態になり、容量素子36は、この期間において、電流Ipにより充電される(図16(E))。同様に、トランジスタN65は、信号OUTNが高レベルである期間(例えばタイミングt82〜t83の期間)においてオン状態になり、容量素子36は、この期間において、電流Inにより放電される(図16(E))。その際、電流Ipにより充電される期間の長さが、電流Inにより放電される期間の長さと等しくなるとともに、電流Inが電流Ipと等しくなるため、容量素子36における充電量と放電量がつりあい、制御電圧Vcが維持される(図16(F))。
また、チャージポンプ82では、トランジスタP84は、信号OUTPが低レベルである期間(例えばタイミングt82〜t83の期間)においてオン状態になり、容量素子76は、この期間において、電流Ipにより充電される(図16(G))。同様に、トランジスタN85は、信号OUTPが高レベルである期間(例えばタイミングt81〜t82の期間)においてオン状態になり、容量素子76は、この期間において、電流Inにより放電される(図16(G))。その際、電流Ipにより充電される期間の長さが、電流Inにより放電される期間の長さと等しくなるとともに、電流Inが電流Ipと等しくなるため、容量素子76における充電量と放電量がつりあい、制御電圧Vcが維持される(図16(H))。
このように、デューティ比補正回路4では、容量素子36における充電量と放電量がつりあい、かつ、容量素子76における充電量と放電量がつりあうように、可変電流源73の電流Inおよび信号OUT1の直流レベルVdc2が設定される。このようにして、デューティ比補正回路4では、信号OUTP,OUTNのデューティ比を、それぞれ50%程度にすることができる。
<3.適用例>
次に、上記実施の形態および変形例で説明したデューティ比補正回路の適用例について説明する。
次に、上記実施の形態および変形例で説明したデューティ比補正回路の適用例について説明する。
図17は、上記実施の形態等のデューティ比補正回路が適用される位相同期回路100の一構成例を表すものである。位相同期回路100は、位相周波数比較回路(PFD;Phase Frequency Detector)101と、チャージポンプ102と、ループフィルタ103と、電圧制御発振回路104と、分周回路105と、デューティ比補正回路106とを備えている。位相周波数比較回路101は、クロック信号CK1の位相と、クロック信号CK3の位相とを比較し、比較結果を出力するものである。チャージポンプ102は、位相周波数比較回路101から供給された比較結果に基づいて、ループフィルタ103に対して電流を流し込み、もしくはループフィルタ103から電流をシンクするものである。ループフィルタ103は、チャージポンプ102から供給された電流信号をフィルタリングしつつ電圧信号に変換して、電圧Vctrlを生成する。電圧制御発振回路104は、電圧Vctrlに応じた周波数のクロック信号CK2を生成するものである。分周回路105は、クロック信号CK2を所定の分周比で分周してクロック信号CK3を生成するものである。デューティ比補正回路106は、クロック信号CK2のデューティ比を補正し、クロック信号CK4を生成するものである。このデューティ比補正回路106は、上記実施の形態等に係るデューティ比補正回路1〜4等により構成されている。
この例では、デューティ比補正回路1〜4などを位相同期回路100に適用したが、これに限定されるものではなく、信号のデューティ比を補正する必要がある様々な用途に適用することができる。具体的には、例えば、クロックデータリカバリなどの用途に適用することができる。
以上、いくつかの実施の形態および変形例、ならびに適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の第2の実施の形態に係るデューティ比補正回路3,4では、電流Inが電流Ipと等しくなるように制御したが、これに限定されるものではなく、これに代えて、例えば、図18に示すデューティ比補正回路3Aのように、電流Ipが電流Inと等しくなるように制御してもよい。デューティ比補正回路3Aは、デューティ比検出回路70Aを備えている。デューティ比検出回路70Aは、差動アンプ79Aと、可変電流源72Aを有している。トランジスタP34,N35、可変電流源72A、および電流源33は、チャージポンプ91を構成し、トランジスタP74,N75、可変電流源72A、および電流源33は、チャージポンプ92を構成する。差動アンプ79Aの正入力端子は、トランジスタP34,N35のドレインおよび容量素子36の一端に接続されるとともにバッファ回路10のトランジスタN12,P13のゲートに接続され、負入力端子は、トランジスタP74,N75のドレインおよび容量素子76の一端に接続されている。可変電流源72Aは、容量素子36,76に対して流し込む電流Ipを生成する回路であり、差動アンプ79Aの出力電圧に基づいて電流Ipの大きさを変更できるように構成したものである。この例では、可変電流源72Aは、差動アンプ79Aの出力電圧が高いほど電流Ipの電流量を大きくするようになっている。可変電流源72Aの一端はトランジスタP34,74のソースに接続され、他端には電源電圧VDDが供給されている。デューティ比補正回路3Aでは、電流Ipが電流Inよりも小さい場合には、制御電圧Vc2を低くすることにより、電流Ipを大きくするように制御する。また、電流Ipが電流Inよりも大きい場合には、制御電圧Vc2を高くすることにより、電流Ipを小さくするように制御する。このような負帰還動作により、電流Ipが電流Inと等しくなるように制御される。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。
(1)第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するバッファ回路と、
前記第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、
第1の容量素子と、
前記第3の信号に基づいて前記第1の容量素子を選択的に充放電することにより前記第1の制御信号を発生させる第1の充放電制御回路と
を備えたデューティ比補正回路。
前記第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、
第1の容量素子と、
前記第3の信号に基づいて前記第1の容量素子を選択的に充放電することにより前記第1の制御信号を発生させる第1の充放電制御回路と
を備えたデューティ比補正回路。
(2)第1の電流源と、
第2の電流源と
をさらに備え、
前記第1の充放電制御回路は、前記第1の電流源の電流により前記第1の容量素子を充電し、前記第2の電流源の電流により前記第1の容量素子を放電する
前記(1)に記載のデューティ比補正回路。
第2の電流源と
をさらに備え、
前記第1の充放電制御回路は、前記第1の電流源の電流により前記第1の容量素子を充電し、前記第2の電流源の電流により前記第1の容量素子を放電する
前記(1)に記載のデューティ比補正回路。
(3)第2の容量素子と、
前記第3の信号に基づいて前記第2の容量素子を選択的に充放電することにより第2の制御信号を発生させる第2の充放電制御回路をさらに備え、
前記第1の電流源または前記第2の電流源は、前記第1の制御信号と前記第2の制御信号との信号差に基づいて電流値が変化する可変電流源である
前記(2)に記載のデューティ比補正回路。
前記第3の信号に基づいて前記第2の容量素子を選択的に充放電することにより第2の制御信号を発生させる第2の充放電制御回路をさらに備え、
前記第1の電流源または前記第2の電流源は、前記第1の制御信号と前記第2の制御信号との信号差に基づいて電流値が変化する可変電流源である
前記(2)に記載のデューティ比補正回路。
(4)前記第2の充放電制御回路は、前記第1の電流源の電流により前記第2の容量素子を充電し、前記第2の電流源の電流により前記第2の容量素子を放電する
前記(3)に記載のデューティ比補正回路。
前記(3)に記載のデューティ比補正回路。
(5)前記第2の信号は、第1の極性信号および第2の極性信号からなり、
前記波形整形部は、
前記第1の極性信号を波形整形して、デューティ比補正の対象となる第3の極性信号を生成する第1の波形整形部と、
前記第2の極性信号を波形整形して、デューティ比補正の対象となる第4の極性信号を生成する第2の波形整形部と
を有し、
前記第1の充放電制御回路は、
前記第3の極性信号に基づいて前記第1の電流源と前記第1の容量素子との間を接続切断する第1のトランジスタと、
前記第4の極性信号に基づいて前記第2の電流源と前記第1の容量素子との間を接続切断する第2のトランジスタと
を有する
前記(3)または(4)に記載のデューティ比補正回路。
前記波形整形部は、
前記第1の極性信号を波形整形して、デューティ比補正の対象となる第3の極性信号を生成する第1の波形整形部と、
前記第2の極性信号を波形整形して、デューティ比補正の対象となる第4の極性信号を生成する第2の波形整形部と
を有し、
前記第1の充放電制御回路は、
前記第3の極性信号に基づいて前記第1の電流源と前記第1の容量素子との間を接続切断する第1のトランジスタと、
前記第4の極性信号に基づいて前記第2の電流源と前記第1の容量素子との間を接続切断する第2のトランジスタと
を有する
前記(3)または(4)に記載のデューティ比補正回路。
(6)前記第1の充放電制御回路は、
前記第3の信号に基づいて前記第1の電流源と前記第1の容量素子との間を接続切断する第1のトランジスタと、
前記第3の信号に基づいて前記第2の電流源と前記第1の容量素子との間を接続切断する第2のトランジスタと
を有する
前記(3)または(4)に記載のデューティ比補正回路。
前記第3の信号に基づいて前記第1の電流源と前記第1の容量素子との間を接続切断する第1のトランジスタと、
前記第3の信号に基づいて前記第2の電流源と前記第1の容量素子との間を接続切断する第2のトランジスタと
を有する
前記(3)または(4)に記載のデューティ比補正回路。
(7)前記第2の充放電制御回路は、
前記第1の電流源と前記第2の容量素子との間に挿設され、前記第1のトランジスタが切断状態になる期間において接続状態になる第3のトランジスタと、
前記第2の電流源と前記第2の容量素子との間に挿設され、前記第2のトランジスタが切断状態になる期間において接続状態になる第4のトランジスタと
を有する
前記(5)または(6)に記載のデューティ比補正回路。
前記第1の電流源と前記第2の容量素子との間に挿設され、前記第1のトランジスタが切断状態になる期間において接続状態になる第3のトランジスタと、
前記第2の電流源と前記第2の容量素子との間に挿設され、前記第2のトランジスタが切断状態になる期間において接続状態になる第4のトランジスタと
を有する
前記(5)または(6)に記載のデューティ比補正回路。
(8)入力クロック信号の位相と、帰還クロック信号の位相とを比較する位相比較回路と、
前記位相比較回路における比較結果に基づいて第1の信号を生成する発振回路と、
前記第1の信号を分周して前記帰還クロック信号を生成する分周回路と、
前記第1の信号に基づいて動作するデューティ比補正回路と
を備え、
前記デューティ比補正回路は、
前記第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するバッファ回路と、
前記第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、
第1の容量素子と、
前記第3の信号に基づいて前記第1の容量素子を選択的に充放電することにより前記第1の制御信号を発生させる第1の充放電制御回路と
を有する
位相同期回路。
前記位相比較回路における比較結果に基づいて第1の信号を生成する発振回路と、
前記第1の信号を分周して前記帰還クロック信号を生成する分周回路と、
前記第1の信号に基づいて動作するデューティ比補正回路と
を備え、
前記デューティ比補正回路は、
前記第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するバッファ回路と、
前記第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、
第1の容量素子と、
前記第3の信号に基づいて前記第1の容量素子を選択的に充放電することにより前記第1の制御信号を発生させる第1の充放電制御回路と
を有する
位相同期回路。
1〜4,3A…デューティ比補正回路、10,50…バッファ回路、11,51…バッファ部、N12,P13,N14,P15,N16,P17,P34,N35,N54,P55,P64,N65,P74,N75,P84,N85…トランジスタ,21,22,24,77,78…インバータ、23…バッファ、30,60,70,70A,80…デューティ比検出回路、31,61,71,72,81,82,91,92…チャージポンプ、32,33…電流源、36,76…容量素子、72A,73…可変電流源、79,79A…差動アンプ、Icp,Icp2…充放電電流、IND,OUTD…差動信号、IN,INP,INN,OUTN,OUTN1,OUTP,OUTP1…信号、Ip,In…電流、Vc,Vc2…制御電圧、Vcom1,Vcom2…コモンモード電圧、Vdc1,Vdc2…直流レベル。
Claims (8)
- 第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するバッファ回路と、
前記第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、
第1の容量素子と、
前記第3の信号に基づいて前記第1の容量素子を選択的に充放電することにより前記第1の制御信号を発生させる第1の充放電制御回路と
を備えたデューティ比補正回路。 - 第1の電流源と、
第2の電流源と
をさらに備え、
前記第1の充放電制御回路は、前記第1の電流源の電流により前記第1の容量素子を充電し、前記第2の電流源の電流により前記第1の容量素子を放電する
請求項1に記載のデューティ比補正回路。 - 第2の容量素子と、
前記第3の信号に基づいて前記第2の容量素子を選択的に充放電することにより第2の制御信号を発生させる第2の充放電制御回路をさらに備え、
前記第1の電流源または前記第2の電流源は、前記第1の制御信号と前記第2の制御信号との信号差に基づいて電流値が変化する可変電流源である
請求項2に記載のデューティ比補正回路。 - 前記第2の充放電制御回路は、前記第1の電流源の電流により前記第2の容量素子を充電し、前記第2の電流源の電流により前記第2の容量素子を放電する
請求項3に記載のデューティ比補正回路。 - 前記第2の信号は、第1の極性信号および第2の極性信号からなり、
前記波形整形部は、
前記第1の極性信号を波形整形して、デューティ比補正の対象となる第3の極性信号を生成する第1の波形整形部と、
前記第2の極性信号を波形整形して、デューティ比補正の対象となる第4の極性信号を生成する第2の波形整形部と
を有し、
前記第1の充放電制御回路は、
前記第3の極性信号に基づいて前記第1の電流源と前記第1の容量素子との間を接続切断する第1のトランジスタと、
前記第4の極性信号に基づいて前記第2の電流源と前記第1の容量素子との間を接続切断する第2のトランジスタと
を有する
請求項3に記載のデューティ比補正回路。 - 前記第1の充放電制御回路は、
前記第3の信号に基づいて前記第1の電流源と前記第1の容量素子との間を接続切断する第1のトランジスタと、
前記第3の信号に基づいて前記第2の電流源と前記第1の容量素子との間を接続切断する第2のトランジスタと
を有する
請求項3に記載のデューティ比補正回路。 - 前記第2の充放電制御回路は、
前記第1の電流源と前記第2の容量素子との間に挿設され、前記第1のトランジスタが切断状態になる期間において接続状態になる第3のトランジスタと、
前記第2の電流源と前記第2の容量素子との間に挿設され、前記第2のトランジスタが切断状態になる期間において接続状態になる第4のトランジスタと
を有する
請求項5に記載のデューティ比補正回路。 - 入力クロック信号の位相と、帰還クロック信号の位相とを比較する位相比較回路と、
前記位相比較回路における比較結果に基づいて第1の信号を生成する発振回路と、
前記第1の信号を分周して前記帰還クロック信号を生成する分周回路と、
前記第1の信号に基づいて動作するデューティ比補正回路と
を備え、
前記デューティ比補正回路は、
前記第1の信号に基づいて、第1の制御信号に応じた直流成分を有する第2の信号を生成するバッファ回路と、
前記第2の信号を波形整形して、デューティ比補正の対象となる第3の信号を生成する波形整形部と、
第1の容量素子と、
前記第3の信号に基づいて前記第1の容量素子を選択的に充放電することにより前記第1の制御信号を発生させる第1の充放電制御回路と
を有する
位相同期回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014011748A JP2015139206A (ja) | 2014-01-24 | 2014-01-24 | デューティ比補正回路および位相同期回路 |
US14/566,837 US9276565B2 (en) | 2014-01-24 | 2014-12-11 | Duty ratio correction circuit and phase synchronization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014011748A JP2015139206A (ja) | 2014-01-24 | 2014-01-24 | デューティ比補正回路および位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015139206A true JP2015139206A (ja) | 2015-07-30 |
Family
ID=53680048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014011748A Pending JP2015139206A (ja) | 2014-01-24 | 2014-01-24 | デューティ比補正回路および位相同期回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9276565B2 (ja) |
JP (1) | JP2015139206A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2679588A (en) * | 1951-07-07 | 1954-05-25 | Sperry Prod Inc | Amplitude selective amplifier |
JP2015139206A (ja) * | 2014-01-24 | 2015-07-30 | ソニー株式会社 | デューティ比補正回路および位相同期回路 |
CN104467121B (zh) * | 2014-12-31 | 2017-03-15 | 展讯通信(上海)有限公司 | 充电方法、装置、充电器、待充电设备及充电*** |
JP2017063300A (ja) * | 2015-09-24 | 2017-03-30 | エスアイアイ・セミコンダクタ株式会社 | 入力回路 |
US9419632B1 (en) * | 2016-04-22 | 2016-08-16 | Via Alliance Semiconductor Co., Ltd. | Charge pump for use in phase-locked loop |
JP2020085679A (ja) * | 2018-11-27 | 2020-06-04 | 日本電産株式会社 | 信号処理装置、モータおよびファンモータ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2756070B2 (ja) * | 1992-04-09 | 1998-05-25 | 三菱電機エンジニアリング株式会社 | 波形整形方法及び波形整形装置並びに搬送色信号の輪郭補正装置 |
JPH11243327A (ja) | 1998-02-25 | 1999-09-07 | Hitachi Ltd | パルスデューティ補正回路 |
US8729941B2 (en) * | 2010-10-06 | 2014-05-20 | Micron Technology, Inc. | Differential amplifiers, clock generator circuits, delay lines and methods |
KR101198140B1 (ko) * | 2010-12-21 | 2012-11-12 | 에스케이하이닉스 주식회사 | 시프트 레지스터 및 이를 이용한 동기 회로 |
US9853533B2 (en) * | 2013-04-25 | 2017-12-26 | Infineon Technologies Austria Ag | Circuit arrangement and method for reproducing a current |
US9413339B2 (en) * | 2013-10-03 | 2016-08-09 | Samsung Display Co., Ltd. | Apparatus and method for offset cancellation in duty cycle corrections |
JP2015139206A (ja) * | 2014-01-24 | 2015-07-30 | ソニー株式会社 | デューティ比補正回路および位相同期回路 |
US9461595B2 (en) * | 2014-03-14 | 2016-10-04 | Qualcomm Incoporated | Integrator for class D audio amplifier |
-
2014
- 2014-01-24 JP JP2014011748A patent/JP2015139206A/ja active Pending
- 2014-12-11 US US14/566,837 patent/US9276565B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9276565B2 (en) | 2016-03-01 |
US20150214932A1 (en) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015139206A (ja) | デューティ比補正回路および位相同期回路 | |
US9531358B2 (en) | Signal generating system and signal generating method | |
US9502970B2 (en) | Charge pump with suppressed feedthrough effect | |
US20070030041A1 (en) | DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner | |
JP2006345405A (ja) | デューティ比可変回路およびこれを用いたad変換回路 | |
US7965118B2 (en) | Method and apparatus for achieving 50% duty cycle on the output VCO of a phased locked loop | |
JP6167914B2 (ja) | 出力回路 | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
TW201820771A (zh) | 振盪器及時脈產生器 | |
US20140266361A1 (en) | Duty cycle correction circuit | |
EP1536561B1 (en) | Current controlled oscillator | |
JP4556648B2 (ja) | デューティ比補正回路 | |
JP6768617B2 (ja) | チャージポンプ回路 | |
TWI513177B (zh) | 倍頻器以及訊號倍頻方法 | |
JP2011151452A (ja) | 半導体装置及びオフセット補正方法 | |
US9425805B2 (en) | Frequency dividing circuit and phase synchronization circuit | |
EP1538754A1 (en) | Frequency and phase correction in a phase-locked loop | |
US9432027B1 (en) | Power generating circuit, frequency generating circuit and frequency control system | |
KR101630602B1 (ko) | 지연 고정 루프 회로 및 지연 고정 루프 회로의 동작 방법 | |
US20160191030A1 (en) | Voltage controlled delay circuit and voltage controlled oscillator including the same | |
CN110635789B (zh) | 时钟调整电路及时钟调整方法 | |
JP2009194547A (ja) | 低域ろ波回路 | |
CN109787618B (zh) | 压控振荡器与锁相回路 | |
JP2011254226A (ja) | パルス幅調整回路及びこれを用いたデューティ比補正回路 | |
TWI678072B (zh) | 振盪電路裝置 |