JP2015135849A - 電子部品モジュール及びその製造方法 - Google Patents
電子部品モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2015135849A JP2015135849A JP2014005736A JP2014005736A JP2015135849A JP 2015135849 A JP2015135849 A JP 2015135849A JP 2014005736 A JP2014005736 A JP 2014005736A JP 2014005736 A JP2014005736 A JP 2014005736A JP 2015135849 A JP2015135849 A JP 2015135849A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- metal post
- insulating resin
- component module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
図1は、第1の実施の形態に係る電子部品モジュールを例示する図であり、図1(a)は平面図、図1(b)は底面図である。但し、図1において、後述するモールド樹脂50の図示は省略されている。図2は、第1の実施の形態に係る電子部品モジュールを例示する断面図であり、図2(a)は図1(a)及び図1(b)のA−A線に沿う断面を示している。又、図2(b)は電子部品モジュールがマザーボード等の基板に実装された状態を示している。
第1の実施の形態の変形例1では、電子部品モジュール1の第1の実施の形態とは異なる製造工程を例示する。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部についての説明は省略する。
第1の実施の形態の変形例2では、電子部品モジュール1の第1の実施の形態とは異なる構造を例示する。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部についての説明は省略する。
第1の実施の形態の変形例3では、電子部品モジュール1の第1の実施の形態とは異なる構造を例示する。なお、第1の実施の形態の変形例3において、既に説明した実施の形態と同一構成部についての説明は省略する。
第1の実施の形態の変形例4では、金属ポスト40の第1の実施の形態とは異なる製造工程を例示する。なお、第1の実施の形態の変形例4において、既に説明した実施の形態と同一構成部についての説明は省略する。
10、100 基板
10S シート基板
10x 凹部
20 能動部品
30 受動部品
40 金属ポスト
45 金属層
50 モールド樹脂
60 金属膜
70 金属プレート
210 基体
210x 開口部
220 接着層
300 実装ツール
310 導電性接着剤
320 転写台
Claims (10)
- 基板と、
前記基板の一方の面側に実装された第1の電子部品と、
前記基板の他方の面側に実装された受動部品からなる第2の電子部品と、
前記基板の他方の面側に接合された金属ポストと、
前記基板の他方の面側に形成され、前記第2の電子部品及び前記金属ポストを封止する絶縁性樹脂と、を有し、
前記絶縁性樹脂は、前記第2の電子部品を覆い、前記金属ポストの端面を露出するように設けられ、
前記第2の電子部品の前記基板の他方の面から突出する部分の高さは、前記基板の他方の面から前記金属ポストの端面までの高さ未満である電子部品モジュール。 - 前記第2の電子部品は、前記基板の他方の面に実装され、
前記第2の電子部品自体の高さが、前記金属ポスト自体の高さ未満である請求項1記載の電子部品モジュール。 - 前記第2の電子部品は、前記基板の他方の面に設けられた凹部内に実装されている請求項1記載の電子部品モジュール。
- 前記金属ポストの端面と、前記絶縁性樹脂の前記端面を露出する面とは、同一平面である請求項1乃至3の何れか一項記載の電子部品モジュール。
- 前記基板の一方の面側に形成され、前記第1の電子部品を封止する他の絶縁性樹脂を有する請求項1乃至4の何れか一項記載の電子部品モジュール。
- 基板の一方の面側に第1の電子部品を実装する工程と、
前記基板の他方の面側に第2の電子部品を実装する工程と、
前記基板の他方の面側に、前記第2の電子部品の前記基板の他方の面から突出する部分の高さよりも高い金属ポストを接合する工程と、
前記基板の他方の面側に、前記第2の電子部品及び前記金属ポストを封止する絶縁性樹脂を形成する工程と、
前記第2の電子部品が覆われ、前記金属ポストの端面が露出した状態になるまで、前記絶縁性樹脂を研磨する工程と、を有する電子部品モジュールの製造方法。 - 前記金属ポストを接合する工程よりも前に、基体上に複数の前記金属ポストを配置する工程を有し、
前記金属ポストを接合する工程では、前記基板の他方の面側に、前記基体上に配置された複数の前記金属ポストを一括で接合し、
前記絶縁性樹脂を研磨する工程では、前記絶縁性樹脂を研磨すると共に前記基体を研磨して前記基体を除去し、複数の前記金属ポストの端面を前記絶縁性樹脂から露出させる請求項6記載の電子部品モジュールの製造方法。 - 前記基体には開口部が形成され、
前記絶縁性樹脂を形成する工程では、前記開口部を介して前記絶縁性樹脂が流動する請求項7記載の電子部品モジュールの製造方法。 - 前記基板の一方の面側に、前記第1の電子部品を封止する他の絶縁性樹脂を形成する工程を有する請求項6乃至8の何れか一項記載の電子部品モジュールの製造方法。
- 前記基板は、夫々が電子部品モジュールとなる複数の領域を備えたシート状の基板であり、
前記絶縁性樹脂を研磨する工程よりも後に、前記絶縁性樹脂及び前記シート状の基板を切断して個片化する工程を有する請求項6乃至9の何れか一項記載の電子部品モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014005736A JP2015135849A (ja) | 2014-01-16 | 2014-01-16 | 電子部品モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014005736A JP2015135849A (ja) | 2014-01-16 | 2014-01-16 | 電子部品モジュール及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015135849A true JP2015135849A (ja) | 2015-07-27 |
Family
ID=53767529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014005736A Pending JP2015135849A (ja) | 2014-01-16 | 2014-01-16 | 電子部品モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015135849A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193404A (ja) * | 2002-12-12 | 2004-07-08 | Alps Electric Co Ltd | 回路モジュール、及びその製造方法 |
JP2008016729A (ja) * | 2006-07-07 | 2008-01-24 | Kyushu Institute Of Technology | 両面電極構造の半導体装置の製造方法 |
WO2009066504A1 (ja) * | 2007-11-20 | 2009-05-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュール |
JP2011044583A (ja) * | 2009-08-21 | 2011-03-03 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
WO2011129161A1 (ja) * | 2010-04-13 | 2011-10-20 | 株式会社村田製作所 | モジュール基板、モジュール基板の製造方法、及び端子接続基板 |
JP2013179246A (ja) * | 2012-02-08 | 2013-09-09 | Mitsumi Electric Co Ltd | 電子部品モジュール及び製造方法 |
-
2014
- 2014-01-16 JP JP2014005736A patent/JP2015135849A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193404A (ja) * | 2002-12-12 | 2004-07-08 | Alps Electric Co Ltd | 回路モジュール、及びその製造方法 |
JP2008016729A (ja) * | 2006-07-07 | 2008-01-24 | Kyushu Institute Of Technology | 両面電極構造の半導体装置の製造方法 |
WO2009066504A1 (ja) * | 2007-11-20 | 2009-05-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュール |
JP2011044583A (ja) * | 2009-08-21 | 2011-03-03 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
WO2011129161A1 (ja) * | 2010-04-13 | 2011-10-20 | 株式会社村田製作所 | モジュール基板、モジュール基板の製造方法、及び端子接続基板 |
JP2013179246A (ja) * | 2012-02-08 | 2013-09-09 | Mitsumi Electric Co Ltd | 電子部品モジュール及び製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220293496A1 (en) | Semiconductor package with plurality of leads and sealing resin | |
TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
JP4659660B2 (ja) | 半導体装置の製造方法 | |
JP4766050B2 (ja) | 電子回路装置の製造方法 | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JP2014179476A (ja) | モジュールおよびその製造方法 | |
US9029199B2 (en) | Method for manufacturing semiconductor device | |
JP5930893B2 (ja) | 半導体発光装置の製造方法 | |
JP2004071898A (ja) | 回路装置およびその製造方法 | |
JP2019519930A (ja) | モジュール及び複数のモジュールを製造するための方法 | |
JP2004071899A (ja) | 回路装置およびその製造方法 | |
JPWO2019207884A1 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
KR20150131130A (ko) | 반도체 장치 및 그 제조 방법 | |
US10804190B2 (en) | Multi-chip module and method for manufacturing same | |
KR101494414B1 (ko) | 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법 | |
US6608372B2 (en) | Surface mountable chip type semiconductor device and manufacturing method | |
JP4970388B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2021005670A (ja) | 電子部品装置及び電子部品装置の製造方法 | |
CN107134444B (zh) | 在半导体器件中集成电容器的方法及对应器件 | |
WO2015015850A1 (ja) | モジュールおよびその製造方法 | |
US7443043B2 (en) | Circuit device and method of manufacture thereof | |
JP2020129637A (ja) | 電子装置及び電子装置の製造方法 | |
KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
JP2011249526A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180206 |