JP2015133860A - スイッチング電源装置 - Google Patents

Abstract

【課題】主スイッチング素子のベース電流が常に適切な値に自動調節され、電源効率が高く回路構成もシンプルなリンギングチョーク方式スイッチング電源装置を提供する。【解決手段】タイマコンデンサ５０と、入力電圧Viに相当する電圧Vijの高低に応じた電流I52を発生させ、主スイッチング素子１４がオンの期間に、電圧降下素子６２を介してタイマコンデンサ５０の他端に流し込む充電回路５２とを備える。主スイッチング素子１４がオフの期間中にタイマコンデンサ５０を短絡するリセット回路５４を備える。アノードが補助巻線１２ｃの第二端子２６(2)に接続された第一ダイオード５６を備える。コレクタが第一ダイオード５６のカソードに接続され、ベースが充電回路５２と電圧降下素子６２との中点に接続された第一トランジスタ５８を備える。第一トランジスタ５８のエミッタと主スイッチング素子１４のベースとの間に接続された第一抵抗６０を備える。【選択図】図１

Description

本発明は、主スイッチング素子にバイポーラトランジスタを使用したリンギングチョーク方式のスイッチング電源装置に関する。

この種のスイッチング電源装置は、補助巻線と主スイッチング素子のベースとの間に、正帰還コンデンサ、正帰還抵抗、ダイオード等で構成した正帰還回路が設けられる。正帰還回路は、主スイッチング素子がオンに転じる動作及びオフに転じる動作を加速させ、主スイッチング素子を自励発振させる働きをする。さらに、主スイッチング素子がオンの期間中、所定のコレクタ電流を流すことができるように、主スイッチング素子に一定以上のベース電流を供給する動作も行う。ただし、ベース電流が大きすぎると、主スイッチング素子のストレージ時間が長くなってスイッチング動作が不安定になったり、正帰還抵抗の損失が大きくなったりするので、ベース電流は、過不足のない適切な値であることが求められる。

リンギングチョーク方式の場合、使用条件（入力電圧、出力電流）によって主スイッチング素子のコレクタ電流やスイッチング周波数が大きく変化するため、好適なベース電流の値が使用条件ごとに変化する。したがって、入力電圧範囲が広いスイッチング電源装置などは、ベース電流が全ての使用条件で適切な値になるように設計するのが非常に難しく、正帰還回路の定数設定に多大な工数が掛かっていた。

そこで、上記の課題を解決するため、従来から複数の提案がされている。例えば、特許文献１に開示されているように、正帰還コンデンサと正帰還抵抗とを直列接続した正帰還回路と、主スイッチング素子（スイッチングトランジスタ）のコレクタ電流を検出するコレクタ電流検出手段と、この検出出力に基づき、ベース電流（ドライブ電流）を最適値に制御するドライブ電流制御手段とを有するスイッチング電源装置があった。ドライブ電流制御手段は、コレクタが補助巻線（ベース巻線）に接続された制御用トランジスタと、制御用トランジスタのエミッタと主スイッチング素子のベースとの間に接続されたドライブ抵抗と、制御用トランジスタのエミッタの電圧をコレクタ電流検出手段の検出電圧に応じて変化させる差動増幅器とで構成されている。この構成により、ドライブ抵抗の電流Ib2は、コレクタ電流とほぼ相似形の波形であって、入力電圧に略比例した傾きで上昇するノコギリ波状の波形となる。つまり、使用条件（入力電圧、出力電流）によってコレクタ電流が変化すると、これに対応して電流Ib2も変化する。

主スイッチング素子のベース電流Ibは、正帰還回路の電流Ib1と上記の電流Ib2との合計である。したがって、使用条件（入力電圧、出力電流）の変化に応じて電流Ib2が変化することによってベース電流Ibが変化し、ベース電流Ibが適切な値に自動調節される。

また、特許文献２に開示されているように、正帰還コンデンサと正帰還抵抗（ベース抵抗）を直列接続して成る正帰還回路を有し、この正帰還抵抗と並列に、第二の抵抗とスイッチング素子との直列回路を接続したスイッチングレギュレータがあった。スイッチング素子は、補助巻線（正帰還巻線）の電圧を積分する積分回路によって駆動され、主スイッチング素子（スイッチングトランジスタ）がオンして所定時間経過後にオンする。したがって、正帰還抵抗に流れる電流Ib1は、主スイッチング素子がオンした直後から流れ始め、第二の抵抗の電流Ib2は、主スイッチング素子がオンして所定時間が経過した後から流れ始める。

主スイッチング素子のベース電流Ibは、上記の電流Ib1と電流Ib2との合計である。したがって、使用条件（入力電圧、出力電流）が変化し、コレクタ電流が小さいときは、主スイッチング素子のオン時間が短いのでベース電流Ibが小さくなる。一方、コレクタ電流が大きいときは、主スイッチング素子のオン時間が上記の所定時間より長くなり、ベース電流が大きくなる。このように、使用条件（入力電圧、出力電流）の変化に応じ、ベース電流Ibが自動的に調節される。

実開平５−２９２８８号公報 特開平６−５４５３４号公報

特許文献１のスイッチング電源装置は、オペアンプ等で差動増幅器を構成し、差動増幅回路の動作用電源が必要になるので、回路が複雑になりコスト増となる。また、コレクタ電流検出手段を設けることによる弊害も大きい。特許文献１に記載された実施例のように、主スイッチング素子にエミッタ抵抗（過電流検出用抵抗）を挿入したコレクタ電流検出手段を設けると、エミッタ抵抗に大きな損失が発生して電源効率が低下してしまう。その他、カレントトランスを用いてコレクタ電流検出手段を構成することも考えられるが、損失を小さくできる半面、大幅なコスト増となる。リンギングチョーク方式のスイッチング電源装置では、コレクタ電流検出手段を設けずに過電流保護を実現するケースも少なくないので、新たにコレクタ電流検出手段を設けるのは、上記の弊害のため好ましくない。

また、特許文献２のスイッチングレギュレータは、出力電流の変化に対し、ベース電流Ibが２段階で切り替わるのみである（Ib＝Ib1又はIb1+Ib2）。したがって、ベース電流Ibを常に過不足のない適切な値に調節することを考えると、調節の刻みが粗すぎるので、効果が十分とは言えない。

本発明は、上記背景技術に鑑みて成されたものであり、主スイッチング素子のベース電流が常に適切な値に自動調節され、電源効率が高く回路構成もシンプルなリンギングチョーク方式のスイッチング電源装置を提供することを目的とする。

本発明は、入力巻線、出力巻線及び補助巻線を有する主トランスと、ＮＰＮ形のバイポーラトランジタであって、コレクタが前記入力巻線の一端に接続され、エミッタが前記補助巻線の第一端子に接続された主スイッチング素子と、前記主スイッチング素子がオフの期間に前記出力巻線に発生する電圧を整流平滑し、負荷に出力電圧及び出力電流を供給する整流平滑回路と、正帰還コンデンサを有し、前記補助巻線の他端である第二端子の電圧変化を、前記正帰還コンデンサを通じて前記主スイッチング素子のベースに伝達する正帰還回路と、前記主スイッチング素子のベース・エミッタ間を短絡又は開放する補助スイッチング素子を有し、前記補助スイッチング素子を駆動することによって、前記主スイッチング素子がオフするタイミングを制御するスイッチング制御回路とを備え、前記入力巻線と前記主スイッチング素子との直列回路の両端に入力電圧が印加され、前記主スイッチング素子がオンしたとき、前記補助巻線の第二端子に正の電圧が発生するリンギングチョーク方式のスイッチング電源装置であって、
一端が前記主スイッチング素子のエミッタに接続されたタイマコンデンサと、前記入力電圧又はこれに相当する電圧を検出し、その検出電圧の高低に応じた電流を発生させ、この電流を前記主スイッチング素子がオンの期間に前記タイマコンデンサの他端に流し込む充電回路と、前記主スイッチング素子がオフの期間中に前記タイマコンデンサを放電し、前記主スイッチング素子がオンするタイミングにおける前記タイマコンデンサの電圧を略ゼロにするリセット回路と、アノードが前記補助巻線の第二端子に接続された第一ダイオードと、ＮＰＮ形のバイポーラトランジスタであって、コレクタが前記第一ダイオードのカソードに接続され、ベースが前記充電回路と前記タイマコンデンサとの中点に接続された第一トランジスタと、前記第一トランジスタのエミッタと前記主スイッチング素子のベースとの間に接続された第一抵抗とが設けられたスイッチング電源装置である。

前記主スイッチング素子のベース・エミッタ間に第二ダイオードが設けられ、前記第二ダイオードは、アノードが該エミッタに、カソードが該ベースにそれぞれ接続されている構成であることが好ましい。また、前記充電回路と前記第一トランジスタのベースとの接続点は、電圧降下素子を介して前記タイマコンデンサに接続され、前記充電回路が発生させた電流が前記電圧降下素子に流れたとき、前記電圧降下素子の両端に、前記主スイッチング素子及び前記第一トランジスタのベース・エミッタ間飽和電圧の合計値と略等しい電圧降下が発生する構成であることが好ましい。

また、前記第一トランジスタのエミッタ電圧を平均化し、前記スイッチング制御回路に向けて出力する平滑回路と、前記補助巻線の電圧を整流平滑することによって前記出力電圧に相当する電圧を生成し、前記スイッチング制御回路に向けて出力する出力電圧検出回路とが設けられ、前記スイッチング制御回路は、前記平滑回路の出力及び前記出力電圧検出回路の出力に基づいて、前記主スイッチング素子がオフするタイミングを制御する構成にしてもよい。

例えば、前記充電回路は、前記第一ダイオードのカソードと前記第一トランジスタのベースとの間に接続された第二抵抗であり、前記リセット回路は、前記補助巻線の第二端子と前記タイマコンデンサの前記第一トランジスタ側の一端との間に設けられたダイオードであって、カソードを前記補助巻線の第二端子側に配して接続された第三ダイオードと、前記第三ダイオードと直列の位置に挿入された第三抵抗と、前記前記タイマコンデンサと並列に設けられ、カソードを前記第一トランジスタ側に配して接続された第四ダイオードとで構成されている。

本発明のスイッチング電源装置は、使用条件（入力電圧、出力電流）の変化に応じて第一抵抗の電流が変化し、主スイッチング素子のベース電流が、常に過不足のない適切な値に自動調節される。したがって、ベース電流の過不足によって主スイッチング素子のコレクタ電流が制限されたり、主スイッチング素子のオフのストレージ時間が長くなったりする不具合を容易に回避することができる。また、正帰還回路の電流を、主スイッチング素子の自励発振が可能な範囲で小さい値に設定できるので、正帰還抵抗の損失も小さく抑えることができる。

また、差動増幅器やコレクタ電流検出手段を設ける必要がないので、回路をシンプルで安価に構成することができ、電源効率も高くすることができる。

本発明のスイッチング電源装置の第一実施形態を示すブロック図である。 第一実施形態のスイッチング電源装置の具体的な構成を示す回路図である。 第一実施形態のスイッチング電源装置の動作を示す各部の波形である（入力電圧が高く、出力電流が大きいとき）。 第一実施形態のスイッチング電源装置の動作を示す各部の波形である（入力電圧が低く、出力電流が大きいとき）。 第一実施形態のスイッチング電源装置の動作を示す各部の波形である（入力電圧が低く、出力電流が小さいとき）。 本発明のスイッチング電源装置の第二実施形態の具体的な構成を示す回路図である。 本発明のスイッチング電源装置の第三実施形態の具体的な構成を示す回路図である。 本発明のスイッチング電源装置の第四実施形態の具体的な構成を示すブロック図である。

以下、本発明のスイッチング電源装置の第一実施形態について、図１〜図５に基づいて説明する。第一実施形態のスイッチング電源装置１０は、図１のブロック図に示すように、入力巻線１２ａ、出力巻線１２ｂ及び補助巻線１２ｃを有する主トランス１２を備え、入力巻線１２ａと直列に、ＮＰＮ形のバイポーラトランジスタである主スイッチング素子１４が接続されている。入力巻線１２ａは、極性を表わすドットが付された一端がViライン１６に接続され、他の一端が主スイッチング素子１４のコレクタに接続されている。主スイッチング素子１４のエミッタは、GNDライン１８に接続されている。入力電源２０がViライン１６とGNDライン１８との間に投入されると、主スイッチング素子１４のスイッチング動作により、入力巻線１２ａに入力電圧Viを断続した電圧が印加される。

出力巻線１２ｂには、主スイッチング素子１４がオフのときの発生電圧を整流する出力整流素子２２ａと、その整流電圧を平滑して出力電圧Voを生成する出力コンデンサ２２ｂとで構成された整流平滑回路２２が接続されている。出力コンデンサ２２ｂの両端はスイッチング電源装置１０の出力であり、外部に接続された負荷２４に出力電圧Vo及び出力電流Ioを供給する。

補助巻線１２ｃは、第一及び第二端子２６(1)，２６(2)を有し、ドットが付されていない側の第一端子２６(1)がグランドライン１８に接続され、主スイッチング素子１４のエミッタと同電位になっている。したがって、ドットが付された側の第二端子２６(2)には、主スイッチング素子１４がオンの期間に入力電圧Viに略比例した正電圧が発生し、主スイッチング素子１４がオフの期間に出力電圧Voに略比例した負電圧が発生する。

Viライン１６と主スイッチング素子１４のベースとの間には、起動回路２８が接続されている。起動回路２８は、入力電源２０が投入されると、主スイッチング素子１４のベースに起動電流を供給する回路であり、図２に示すように抵抗２８ａでシンプルに構成してもよいし、過電流垂下特性を考慮して定電流回路を使用してもよい。

補助巻線１２ｃの第二端子２６(2)と主スイッチング素子１４のベースとの間には、正帰還回路３０が接続されている。正帰還回路３０は、正帰還コンデンサ３２と正帰還抵抗３４との直列回路で構成され、第二端子２６(2)の電圧変化を、正帰還コンデンサ３２を通じて主スイッチング素子１４のベースに伝達する働きをする。正帰還コンデンサ３２に流れる電流I32は、主スイッチング素子１４がオンに転じる時にその動作を加速させるための電流（ベース電流Ib1）と、オフに転じる時にその動作を加速させるための逆向きの電流である。電流I32の大きさは、正帰還コンデンサ３２の容量と正帰還抵抗３４の抵抗値とで設定することができ、正帰還抵抗３４は必要に応じて削除（短絡除去）してもよい。

主スイッチング素子１４のベース・エミッタ間には第二ダイオード３６が設けられ、アノードがエミッタに、カソードがベースにそれぞれ接続されている。第二ダイオード３６は、主スイッチング素子１４がオフの期間中に導通し、正帰還コンデンサ３２の電圧をリセットすると共に、後述する補助スイッチング素子４０のコレクタに負電圧が発生するのを防止する働きをする。

主スイッチング素子１４のベースには、スイッチング制御回路３８が接続されている。スイッチング制御回路３８は、主スイッチング素子１４のベース・エミッタ間を短絡又は開放する補助スイッチング素子４０を有し、出力電圧Voに相当する電圧Vojに応じて補助スイッチング素子４０を駆動し、電圧Vojが目標電圧に保持されるように、主スイッチング素子１４がオフするタイミングを制御する。

スイッチング制御回路３８の具体的な構成は図２のように表され、補助スイッチング素子４０は、補助巻線１２ｃの第二端子２６(2)とGNDライン１８との間に接続された積分回路、すなわち補助抵抗４２と補助コンデンサ４４の直列回路によって駆動される。補助抵抗４２は、主スイッチング素子１４がオンの期間に第二端子(2)に発生する正電圧が一端に印加され、補助コンデンサ４４を充電する電流I42を流す。主スイッチング素子１４がオフの期間は、第二端子(2)に発生する負電圧が印加され、補助コンデンサ４４を放電する電流I42を流す。したがって、補助コンデンサ４４の電圧V44は、主スイッチング素子１４がオンの期間に所定の傾きで上昇し、オフの期間に所定の傾きで低下する三角波状の波形となる。

補助スイッチング素子４０は、ＮＰＮ形のバイポーラトランジスタであり、ベースが補助抵抗４２と補助コンデンサ４４との中点に接続され、エミッタがGNDライン１８に接続されている。したがって、補助スイッチング素子４０は、補助コンデンサ４４の電圧V44が上昇してベース・エミッタ間飽和電圧に達した時にオンし、その後、電圧V44が低下するとオフする。

さらに補助コンデン４４には、補助コンデンサ４４を充電する電流I46を発生させる充電電流調整回路４６が接続されている。充電電流調整回路４６は、出力電圧Voに相当する電圧Vojに応じて電流I46を変化させる動作を行い、例えば、出力電圧Voが上昇して目標電圧よりも高くなると、電流I46が増加し、電圧V44の上昇速度が速くなり、補助スイッチング素子４０がオンするタイミングが早くなる。すると、主スイッチング素子１４がオフするタイミングが早くなって出力電圧Voが低下し、電圧Vojが目標電圧に向かって低下する。

主スイッチング素子１４のベースには、ベース電流制御回路４８が接続されている。ベース電流制御回路４８は、図１に示すように、タイマコンデンサ５０、充電回路５２、リセット回路５４、第一ダイオード５６、第一トランジスタ５８、及び第一抵抗６０で構成されている。

タイマコンデンサ５０は、一端がGNDライン１８に接続され、他端に充電回路５２が設けられている。第一ダイオード５６は、アノードが補助巻線１２ｃの第二端子２６(2)に接続されている。

充電回路５２は、図１に示すように、入力電圧Viに相当する電圧Vijを検出し、電圧Vijの高低に応じて増減する一定の電流I52を発生させ、主スイッチング素子１４がオンの期間にタイマコンデンサ５０を充電する働きをする。充電回路５２の具体的な構成は、図２に示すように、第一ダイオード５６のカソードと第一トランジスタ５８のベースとの間に接続された第二抵抗５２ａである。第二抵抗５２ａは、主スイッチング素子１４がオンの期間、タイマコンデンサ５０と反対側の一端に、補助巻線１２ｃの第二端子２６(2)に発生する正電圧が第一ダイオード５６を介して印加され、タイマコンデンサ５０を充電する電流I52を発生させる。第二端子２６(2)の正電圧は、入力電圧Viに略比例した電圧Vijであり、後述する電圧降下素子６２の電圧V62やタイマコンデンサ５０の電圧V50よりも十分高くなるように設定されている。したがって、電流I52は、ほぼ電圧Vijを第二抵抗５２ａの抵抗値で除算して求まる電流、すなわち、入力電圧Viに応じて増減する一定の電流となる。

リセット回路５４は、図１に示すように、例えばタイマコンデンサ４４に並列接続したスイッチ等で表わすことができ、主スイッチング素子１４がオフの期間中にタイマコンデンサ５０を放電し、主スイッチング素子１４がオンするタイミングにおけるタイマコンデンサ５０の電圧を略ゼロにする働きをする。リセット回路５４の具体的な構成は、図２に示すように、第三ダイオード６４と第三抵抗６６との直列回路、及び第四ダイオード６８である。第三ダイオード６４と第三抵抗６６との直列回路は、補助巻線１２ｃの第二端子２６(2)とタイマコンデンサ５０の第一トランジスタ５８側の一端との間に接続されており、第三ダイオード６４のカソードが第二端子２６(2)側に配されている。第四ダイオード６８は、タイマコンデンサ５０に並列接続され、カソードが第一トランジスタ５８側に配されている。主スイッチング素子１４がオンの期間は、第二端子２６(2)に正電圧が発生し、第三及び第四ダイオード６４が非導通になるので、タイマコンデンサ５０の両端が開放される。主スイッチング素子１４がオフの期間は、第二端子２６(2)に負電圧が発生するので、第三及び第四ダイオード６４，６８が導通し、タイマコンデンサ５０の両端が第四ダイオード６８によってほぼ短絡される。

この充電回路５２及びリセット回路５４の動作により、タイマコンデンサ５０の電圧V50は、主スイッチング素子１４がオンの期間に入力電圧Viに略比例した傾きで上昇し、オフの期間は略ゼロに保持されるノコギリ波状の波形となる。

さらに、図２では、充電回路５２（第二抵抗５２ａ）と第一トランジスタ５８のベースとの接続点が、電圧降下素子６２を介してタイマコンデンサ４４に接続されている。電圧降下素子６２は、２つのダイオードの直列回路であり、上記の電流I52が流れることによって、主スイッチング素子１４のベース・エミッタ間電圧Vbeと第一トランジスタ５８のベース・エミッタ間飽和電圧Vbeとを合計した電圧と略等しい電圧V62が発生する。

第一トランジスタ５８は、ＮＰＮ形のバイポーラトランジスタであり、コレクタが第一ダイオード５６のカソードに接続され、ベースが充電回路５２（第二抵抗５２ａ）とタイマコンデンサ５０との中点に接続され、いわゆるエミッタフォロアの構成になっている。

第一抵抗６０は、第一トランジスタ５８のエミッタと主スイッチング素子１４のベースとの間に接続されている。主スイッチング素子１４がオンの期間、第一抵抗６０の両端には、電圧V50と電圧V62（≒2・Vbe）を合計した電圧から、主スイッチング素子１４のベース・エミッタ間電圧Vbeと第一トランジスタ５８のベース・エミッタ間飽和電圧Vbeとを差し引いた電圧、すなわち電圧V50が印加される。そして、第一抵抗６０に、電圧V50を第一抵抗６０の抵抗値で除算して求まる電流が発生し、主スイッチング素子１４のベース電流Ib2として出力される。

次に、スイッチング電源装置１０の動作について、図３〜５の動作波形に基づいて説明する。なお、図３〜図５において、V12aは入力巻線１２ａの電圧、Icは主スイッチング素子１４のコレクタ電流、V58bは第一トランジスタ５８のベース電圧である。また、期間T1〜T3がスイッチング動作の１周期であり、期間T1は主スイッチング素子１４がオンで出力整流素子２２ａがオフの期間、期間T2は主スイッチング素子１４がオフで出力整流素子２２ａがオンの期間、期間T3は主スイッチング素子１４がオフで出力整流素子２２ａもオフの期間である。

図３は、入力電圧Viが相対的に高く、出力電流Ioが相対的に大きいときの動作波形である。コレクタ電流Icはノコギリ波状の波形であり、期間T1に、入力電圧Viに比例した傾きで増加する電流となる。ここでは入力電圧Viが高いので、上記の傾きが急である。また、出力電流Ioが大きいので、コレクタ電流Icの導通時間もやや長めである。

正帰還回路３０の電流I32は、主スイッチング素子１４がオフからオンに転じるタイミングで正方向に短時間だけ流れ、主スイッチング素子１４がオンからオンに転じるタイミングで負方向に短時間だけ流れる。このうち、正方向に流れる電流がベース電流Ib1であり、主スイッチング素子１４のオンを加速させるための電流である。

第一トランジスタ５８のベース電圧V58bは、タイマコンデンサ５０の電圧V50と電圧降下素子６２の電圧V62の合計となり、第一抵抗６０が出力するベース電流Ib2は、電圧V50と同様に、期間T1に入力電圧Viに略比例した急な傾きで上昇し、期間T2，T3に略ゼロに保持されるノコギリ波状の波形となり、コレクタ電流Icとほぼ相似の波形となる。

図４は、入力電圧Viが相対的に低く、出力電流Ioが相対的に大きいときの動作波形である。コレクタ電流Icの傾きは、入力電圧Viが低いので緩やかである。また、出力電流Ioが大きいので、図３と比べると、入力電圧Viが低い分、コレクタ電流Icの導通時間が長い。

正帰還回路３０の電流I32の波形に現れるベース電流Ib1は、図３と比べると、入力電圧Viが低い分、ピーク値がやや小さい。電圧V50とベース電流Ib2は、期間T1に入力電圧Viに略比例した緩やかな傾きで上昇し、期間T2，T3に略ゼロに保持されるノコギリ波状の波形となり、コレクタ電流Icとほぼ相似の波形となる。

図５は、入力電圧Viが相対的に低く、出力電流Ioが相対的に小さいときの動作波形である。コレクタ電流Icの傾きは、入力電圧Viが低いので緩やかである。また、出力電流Ioが小さいので、図４と比べると、コレクタ電流Icの導通時間が短い。

正帰還回路３０の電流I32の波形に現れるベース電流Ib1は、図４と同様に、ピーク値がやや小さい。電圧V50とベース電流Ib2は、期間T1に入力電圧Viに略比例した緩やかな傾きで上昇し、期間T2，T3に略ゼロに保持されるノコギリ波状の波形となり、コレクタ電流Icとほぼ相似の波形となる。

コレクタ電流Icを流すために必要なベース電流Ib2の下限値は、主スイッチング素子１４の電流増幅率から算出することができる。つまり、ベース電流Ib2の大きさは、この下限値以上であればよく、大きすぎないことが重要である。ここで問題になるのは、図３〜図５から分かるように、コレクタ電流Icの波形が使用条件（入力電圧Vi、出力電流Io）によって上記の下限値が変化し、好ましいベース電流Ib2の大きさが変化する点である。

この点、スイッチング電源装置１０のベース電流Ib2の波形は、コレクタ電流Icの波形の変化と同様に変化し、コレクタ電流Icとほぼ相似の状態が維持されるので、ある使用条件でベース電流Ib2を適切な値に設定すれば、使用条件が変更されても、ベース電流Ib2が適切な値に自動調節されることになる。また、正帰還回路３０の電流I32は、主スイッチング素子１４の自励発振が可能な範囲で小さい値に設定できるので、正帰還抵抗３４の損失も小さく抑えることができる。

次に、主スイッチング素子１４のベース・エミッタ間に接続されている第二ダイオード３６について説明する。第二ダイオード３６は、主スイッチング素子１４がオフの期間に正帰還コンデンサ３４の電圧をリセットすると共に、補助スイッチング素子４０が逆方向の電流を流す動作（いわゆる逆トランジスタ動作）を防止する働きをする。第二ダイオード３６を設けない場合、主スイッチング素子１４がオフの期間、補助スイッチング素子４０のコレクタベース間に逆電圧が印加され、エミッタからコレクタの向きに導通可能な状態になるので、第二ダイオード３６がなくても、正帰還コンデンサ３４をリセットすることができる。しかし、逆トランジスタ動作は、正規の動作に比べると特性のばらつきが大きく、動作が不安定になるケースも考えられるので、補助スイッチング素子４０用の素子を選定する際に注意が必要になる。これに対して、第二ダイオード３６を設けると、補助スイッチング素子４０が逆トランジスタ動作せず、正帰還コンデンサ３４の電圧をリセットする動作も確実に行われるので、補助スイッチング素子４０用の素子の選定が容易になる。

以上説明したように、スイッチング電源装置１０は、使用条件の変化に応じて主スイッチング素子１４のベース電流が変化し、常に過不足のない適切な値になるように自動調節される。したがって、全ての使用条件において、主スイッチング素子１４の良好なスイッチング動作を維持することができる。また、従来のスイッチング電源装置ように差動増幅器やコレクタ電流検出手段を設ける必要がないので、回路をシンプルで安価に構成することができ、電源効率も高くすることができる。

また、電圧降下素子６２を設けることによって、主スイッチング素子１４及び第一トランジスタ５８のベース・エミッタ間飽和電圧の影響がキャンセルされ、ベース電流Ib2の波形とコレクタ電流Icの波形との相似性を高くすることができる。これは、タイマコンデンサ５０の電圧V50の振幅が比較的小さい場合に効果が大きいので、V50>>2・Vbeの場合は、電圧降下素子６２を削除（短絡除去）しても構わない。

次に、本発明の第二実施形態について図６に基づいて説明する。ここで、図１、図２に示すスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第二実施形態のスイッチング電源装置７０は、図１、図２に示すスイッチング電源装置１０と比べると、ベース電流制限回路４８に代えて新たなベース電流制限回路７２が設けられている点が異なる。また、ここでは、第二ダイオード３６が削除（開放除去）され、正帰還コンデンサ３２の電圧をリセットする働きは、スイッチング制御回路３８の補助スイッチング素子４０が行う。

以下、ベース電流制御回路７２を中心に説明する。ベース電流制御回路７２は、タイマコンデンサ５０、充電回路７４、リセット回路７６、第一ダイオード５６、第一トランジスタ５８、及び第一抵抗６０で構成されている。

タイマコンデンサ５０を充電するための充電回路７４は、補助巻線１２ｃの第二端子２６(2)と第一トランジスタ５８のベースとの間に接続された第二抵抗７４ａである。第二抵抗７４ａは、主スイッチング素子１４がオンの期間、第二端子２６(2)に発生する正電圧が一端に印加され、タイマコンデンサ５０を充電する電流I74を発生させる。第二端子２６(2)の正電圧は、入力電圧Viに略比例した電圧Vijであり、タイマコンデンサ５０の電圧V50よりも十分高くなるように設定されている。したがって、電流I74は、ほぼ電圧Vijを第二抵抗７４ａの抵抗値で除算して求まる電流、すなわち、入力電圧Viに応じて増減する一定の電流となる。

リセット回路７６は、上記の第二抵抗７４ａ及び第四ダイオード６８である。主スイッチング素子１４がオンの期間は、第二端子２６(2)に正電圧が発生するので、第四ダイオード６８が非導通となり、タイマコンデンサ５０の両端が開放される。主スイッチング素子１４がオフの期間は、第二端子２６(2)に負電圧が発生するので、第四ダイオード６８が導通し、タイマコンデンサ５０の両端が第四ダイオードによってほぼ短絡される。

この充電回路７４及びリセット回路６８の動作により、タイマコンデンサ５０の電圧V50は、上記と同様に、主スイッチング素子１４がオンの期間に入力電圧Viに略比例した傾きで上昇し、オフの期間に略ゼロに保持されるノコギリ波状の波形となる。なお、充電回路７４及びリセット回路７６を使用する場合、２つのダイオードで成る電圧降下素子６２を設けることはできない。主スイッチング素子１４がオフの期間、第四ダイオードが導通できなくなるからである。

第一ダイオード５６、第一トランジスタ５８、及び第一抵抗６０の構成は上記と同様であり、主スイッチング素子１４がオンの期間、第一抵抗６０の両端に、電圧V50から、主スイッチング素子１４のベース・エミッタ間電圧Vbeと第一トランジスタ５８のベース・エミッタ間飽和電圧Vbeとを差し引いた電圧が印加される。ここでは、V50>>2・Vbeなので、第一抵抗６０の印加電圧は、ほぼ電圧V50となる。したがって、第一抵抗６０に、電圧V50を第一抵抗６０の抵抗値で除算して求まる電流が発生し、主スイッチング素子１４のベース電流Ib2として出力される。したがって、ベース電流Ib2は、電圧V50と同様に、主スイッチング素子がオンの期間に入力電圧Viに略比例した傾きで上昇し、オフの期間に略ゼロに低下するノコギリ波状の波形となり、使用条件が変更されても、コレクタ電流Icとほぼ相似の状態に維持される。

以上説明したように、第二実施形態のスイッチング電源装置７０によれば、部品点数が少ないシンプルな構成のベース電流制御回路７２により、上記のスイッチング電源装置１０と同様の作用効果を得ることができる。

次に、本発明の第三実施形態について図７に基づいて説明する。ここで、図１、図２に示すスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第三実施形態のスイッチング電源装置７０は、図１、図２のスイッチング電源装置１０と比べると、ベース電流制限回路４８に代えて新たなベース電流制限回路８０が設けられ、起動回路が他の回路と兼用されている点で構成が異なる。

ベース電流制御回路８０は、タイマコンデンサ５０、充電回路８２、リセット回路５４、第一ダイオード５６、第一トランジスタ５８、及び第一抵抗６０で構成されている。

タイマコンデンサ５０を充電するための充電回路８２は、Viライン１６と第一トランジスタ５８のベースとの間に接続された第二抵抗８２ａである。第二抵抗８２ａは、主スイッチング素子１４がオンの期間、入力電圧Viが一端に印加され、タイマコンデンサ５０を充電する電流I82を発生させる。タイマコンデンサ５０の電圧V50は、入力電圧Viよりも十分低くなるように設定されている。したがって、電流I82は、ほぼ電圧Viを第二抵抗８２ａの抵抗値で除算して求まる電流、すなわち、入力電圧Viに応じて増減する一定の電流となる。電流I82は、主スイッチング素子１４がオフの期間にも流れ続けるが、この期間は、リセット回路５４の第三ダイオード６４を通じて補助巻線１２ｃにバイパスされるので、タイマコンデンサ５０を充電する電流にはならない。

この充電回路８２及びリセット回路５４の動作により、タイマコンデンサ５０の電圧V50は、主スイッチング素子１４がオンの期間に入力電圧Viに略比例した傾きで上昇し、オフの期間に略ゼロに保持されるノコギリ波状の波形となる。

第一ダイオード５６、第一トランジスタ５８、及び第一抵抗６０の構成は上記と同様であり、ベース電流Ib2は、電圧V50と同様に、主スイッチング素子１４がオンの期間に入力電圧Viに略比例した傾きで上昇し、オフの期間に略ゼロに保持されるノコギリ波状の波形となり、使用条件が変更されても、コレクタ電流Icとほぼ相似の状態に維持される。

スイッチング電源装置７８の起動回路は、第二抵抗８２ａ、第一トランジスタ５８、及び第一抵抗６０と兼用されている。すなわち、入力電圧Viが投入されると、起動電流が、第二抵抗８２ａ、第一トランジスタ５８のベース・エミッタ間のPN接合、第一抵抗６０を通じて主スイッチング素子１４のベースに供給される。したがって、図１、図２に示す起動回路２８のように、専用の起動回路を別個に設けなくてもよい。

以上説明したように、第三実施形態のスイッチング電源装置７８によれば、上記のスイッチング電源装置１０と同様の作用効果を得ることができる。また、専用の起動回路を設けなくてもよいので、部品点数を少なくすることができる。ただし、図７の充電回路８２（第二抵抗８２ａ）の構成は、入力電圧範囲が数十ボルト以下の装置に適しており、入力電圧が100Vを超えるような装置の場合は、第二抵抗８２ａの損失が大きくなるので、上記の充電回路５２（第二抵抗５２ａ）の構成の方が好ましい。

次に、本発明のスイッチング電源装置の第四実施形態について、図８に基づいて説明する。ここで、図１に示すスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第四実施形態のスイッチング電源装置８４は、スイッチング電源装置１０の構成に加え、新たに平滑回路８６が設けられている。また、出力電圧Voに相当する電圧Vojを取得するための出力電圧検出回路８８の構成についても具体的に記載してある。

平滑回路８６は、第一トランジスタ５８のエミッタ電圧V58e（エミッタフォロアの出力）を平均化した電圧V(Ioj)を生成し、スイッチング制御回路３８に向けて出力する。例えば、抵抗とコンデンサとで構成した積分回路等である。電圧V58eの波形は、コレクタ電流Icとほぼ相似なので、電圧V58eを平均化した電圧V(Ioj)は、出力電流Ioにほぼ比例した電圧、すなわち出力電流Ioに相当する電圧となる。

出力電圧検出回路８８は、補助巻線１２ｃに接続された整流ダイオード８８ａと平滑コンデンサ８８ｂとで構成され、整流ダイオード８８ａは、主スイッチング素子１４がオフの時に補助巻線１２ｃに発生する電圧を整流し、平滑コンデンサ８８ｂは、整流電圧を平滑し、出力電圧にほぼ比例した負の電圧Vojを発生させる。この電圧Vojは、出力電圧Voに相当する電圧として、スイッチング制御回路３８に向けて出力される。

スイッチング制御回路３８は、上記のように、出力電圧Voに相当する電圧Vojが目標電圧に近づくように主スイッチング素子１４のオフを制御し、出力電圧Voを間接的に制御する。一般に、間接制御は、比較的安価に回路を構成できるものの、出力電流Ioが変化したときの出力電圧Voの変動（いわゆる負荷変動）が大きくなりやすいという問題がある。負荷変動が大きくなるのは、出力電流Ioが変化することで、電圧Vojと出力電圧Voとの比例関係に誤差が発生することが主な原因である。そこで、スイッチング制御回路３８は、電圧V(Ioj)に基づいて、出力電圧Voの負荷変動が小さくなるように電圧Voj（又は、目標電圧）を補正し、主スイッチング素子１４のオフのタイミングを制御する。

以上説明したように、第四実施形態のスイッチング電源装置７８によれば、上記のスイッチング電源装置１０と同様の作用効果を得ることができ、さらに、平滑回路８６を設けることによって、間接制御を行う構成でありながら、負荷変動を容易に小さくすることができる。また、第一トランジスタ５８のエミッタは、出力インピーダンスが低いエミッタフォロアの出力なので、新たに平滑回路８６を付設しても、第一抵抗６０からベース電流Ib2を出力する動作にほとんど影響がないので、設計が容易であるという利点もある。

なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。充電回路は、入力電圧Vi又はこれに相当する電圧Vijに応じて増減する電流を生成し、タイマコンデンサに流し込むものであればよく、上記の第二抵抗５２ａ，７４ａ，８２ａに代えて、例えば公知の電圧・電流変換回路等を使用することができる。

リセット回路は、主スイッチング素子がオフの期間中にタイマコンデンサを放電し、主スイッチング素子がオンするタイミングでのタイマコンデンサの電圧を略ゼロにするものであればよく、上記の第四ダイオード６８を用いてタイマコンデンサを短絡・開放する構成に代えて、トランジスタ等を用いて短絡・開放する構成にしてもよい。

スイッチング制御回路は、主スイッチング素子のベース・エミッタ間を短絡又は開放する補助スイッチング素子を有し、補助スイッチング素子を駆動することによって、主スイッチング素子がオフするタイミングを制御するものであればよく、上記のスイッチング制御回路３８以外の構成に変更してもよい。その場合、主スイッチング素子のベース・エミッタ間に第二ダイオードを設けることによって、スイッチング制御回路の設計の自由度を高くすることができる。例えば、上記のスイッチング制御回路３８の場合、主スイッチング素子１４がオフの期間、補助スイッチング素子４０（ＮＰＮ形のバイポーラトランジスタ）の逆トランジスタ動作により正帰還コンデンサ３２の電圧がリセットされるので、第二ダイオード３６を省略することができるが、他の構成に変更すると、第二ダイオードを省略できない場合も考えられるので注意する。

電圧降下素子は、充電回路が発生させた電流が流れることによって、自己の両端に、主スイッチング素子及び第一トランジスタのベース・エミッタ間飽和電圧の合計値と略等しい電圧降下が発生する素子であればよく、上記の電圧降下素子６２のように複数のダイオード素子を直列接続した構成に代えて、例えばツェナダイオードを用いた構成や、抵抗とダイオードを組み合わせた構成にしてもよい。

なお、上記実施形態は直流電圧が入力されるＤＣ−ＤＣコンバータであるが、交流電圧が入力される場合は、交流電圧を整流平滑する回路（例えば、力率改善用のアクティブフィルタ、ブリッジ整流器と平滑コンデンサ）を入力段に付加する。また、主トランスの各巻線の両端、主スイッチング素子の両端、出力整流素子の両端等に、スイッチングノイズ吸収用のスナバ回路（ＣＲスナバ、ＤＣＲスナバ、アクティブスナバ等）を設ける構成にしてもよい。

１０，７０，７８，８４ スイッチング電源装置
１２ 主トランス
１２ａ 入力巻線
１２ｂ 出力巻線
１２ｃ 補助巻線
１４ 主スイッチング素子
２２ 整流平滑回路
２６(1) 第一端子（補助巻線）
２６(2) 第二端子（補助巻線）
３０ 正帰還回路
３２ 正帰還コンデンサ
３６ 第二ダイオード
３８ スイッチング制御回路
４０ 補助スイッチング素子
４８，７２，８０ ベース電流制御回路
５０ タイマコンデンサ
５２，７４，８２ 充電回路
５２ａ，７４ａ，８２ａ 第二抵抗
５４，７６ リセット回路
５６ 第一ダイオード
５８ 第一トランジスタ
６０ 第一抵抗
６２ 電圧降下素子
６４ 第三ダイオード
６６ 第三抵抗
６８ 第四ダイオード
８６ 平滑回路
８８ 出力電圧検出回路
Io 出力電流
Vi 入力電圧
Vij 入力電圧に相当する電圧
Vo 出力電圧
Voj 出力電圧に相当する電圧
Ib1 正帰還回路から供給される主スイッチング素子のベース電流
Ib2 第一抵抗６０から出力される主スイッチング素子のベース電流
Vbe 主スイッチング素子又は第一トランジスタのベース・エミッタ間飽和電圧

Claims (5)

1. 入力巻線、出力巻線及び補助巻線を有する主トランスと、ＮＰＮ形のバイポーラトランジタであって、コレクタが前記入力巻線の一端に接続され、エミッタが前記補助巻線の第一端子に接続された主スイッチング素子と、前記主スイッチング素子がオフの期間に前記出力巻線に発生する電圧を整流平滑し、負荷に出力電圧及び出力電流を供給する整流平滑回路と、正帰還コンデンサを有し、前記補助巻線の他端である第二端子の電圧変化を、前記正帰還コンデンサを通じて前記主スイッチング素子のベースに伝達する正帰還回路と、前記主スイッチング素子のベース・エミッタ間を短絡又は開放する補助スイッチング素子を有し、前記補助スイッチング素子を駆動することによって、前記主スイッチング素子がオフするタイミングを制御するスイッチング制御回路とを備え、前記入力巻線と前記主スイッチング素子との直列回路の両端に入力電圧が印加され、前記主スイッチング素子がオンしたとき、前記補助巻線の第二端子に正の電圧が発生するリンギングチョーク方式のスイッチング電源装置において、
   一端が前記主スイッチング素子のエミッタに接続されたタイマコンデンサと、前記入力電圧又はこれに相当する電圧を検出し、その検出電圧の高低に応じた電流を発生させ、この電流を前記主スイッチング素子がオンの期間に前記タイマコンデンサの他端に流し込む充電回路と、前記主スイッチング素子がオフの期間中に前記タイマコンデンサを放電し、前記主スイッチング素子がオンするタイミングにおける前記タイマコンデンサの電圧を略ゼロにするリセット回路と、アノードが前記補助巻線の第二端子に接続された第一ダイオードと、ＮＰＮ形のバイポーラトランジスタであって、コレクタが前記第一ダイオードのカソードに接続され、ベースが前記充電回路と前記タイマコンデンサとの中点に接続された第一トランジスタと、前記第一トランジスタのエミッタと前記主スイッチング素子のベースとの間に接続された第一抵抗と、が設けられたことを特徴とするスイッチング電源装置。
2. 前記主スイッチング素子のベース・エミッタ間に第二ダイオードが設けられ、前記第二ダイオードは、アノードが該エミッタに、カソードが該ベースにそれぞれ接続されている請求項１記載のスイッチング電源装置。
3. 前記充電回路と前記第一トランジスタのベースとの接続点は、電圧降下素子を介して前記タイマコンデンサに接続され、前記充電回路が発生させた電流が前記電圧降下素子に流れたとき、前記電圧降下素子の両端に、前記主スイッチング素子及び前記第一トランジスタのベース・エミッタ間飽和電圧の合計値と略等しい電圧降下が発生する請求項１記載のスイッチング電源装置。
4. 前記第一トランジスタのエミッタ電圧を平均化し、前記スイッチング制御回路に向けて出力する平滑回路と、前記補助巻線の電圧を整流平滑することによって前記出力電圧に相当する電圧を生成し、前記スイッチング制御回路に向けて出力する出力電圧検出回路とが設けられ、前記スイッチング制御回路は、前記平滑回路の出力及び前記出力電圧検出回路の出力に基づいて、前記主スイッチング素子がオフするタイミングを制御する請求項１記載のスイッチング電源装置。
5. 前記充電回路は、前記第一ダイオードのカソードと前記第一トランジスタのベースとの間に接続された第二抵抗であり、前記リセット回路は、前記補助巻線の第二端子と前記タイマコンデンサの前記第一トランジスタ側の一端との間に設けられたダイオードであって、カソードを前記補助巻線の第二端子側に配して接続された第三ダイオードと、前記第三ダイオードと直列の位置に挿入された第三抵抗と、前記前記タイマコンデンサと並列に設けられ、カソードを前記第一トランジスタ側に配して接続された第四ダイオードとで構成されている請求項１乃至４のいずれか記載のスイッチング電源装置。

Images