JP2015103833A - Microstrip line - Google Patents
Microstrip line Download PDFInfo
- Publication number
- JP2015103833A JP2015103833A JP2013240736A JP2013240736A JP2015103833A JP 2015103833 A JP2015103833 A JP 2015103833A JP 2013240736 A JP2013240736 A JP 2013240736A JP 2013240736 A JP2013240736 A JP 2013240736A JP 2015103833 A JP2015103833 A JP 2015103833A
- Authority
- JP
- Japan
- Prior art keywords
- line
- width
- microstrip line
- gap
- characteristic impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えば化合物半導体高速ＩＣに好適な高周波伝送線路であるマイクロストリップ線路に関するものである。 The present invention relates to a microstrip line which is a high-frequency transmission line suitable for a compound semiconductor high-speed IC, for example.
マイクロストリップ線路は、基板の表面と裏面に導体パターンを形成した簡潔な構造によって伝送路を構成することができることから、高周波伝送線路として広く使われている（非特許文献１参照）。図７（Ａ）はマイクロストリップ線路の構造を示す平面図、図７（Ｂ）は図７（Ａ）のＢ−Ｂ線断面図である。マイクロストリップ線路は、裏面に導体Ｌ１が形成された板状の誘電体１０の表面に線状の導体Ｌ３を形成した構造を持ち、電磁波を伝達する伝送線路である。表面の線状の導体Ｌ３が伝送線路で、裏面の導体Ｌ１はＧＮＤになっている。図７（Ａ）、図７（Ｂ）では、伝送線路の幅をＷ、長さをＬとしている。 A microstrip line is widely used as a high-frequency transmission line because a transmission line can be configured with a simple structure in which a conductor pattern is formed on the front and back surfaces of a substrate (see Non-Patent Document 1). 7A is a plan view showing the structure of the microstrip line, and FIG. 7B is a cross-sectional view taken along the line BB of FIG. 7A. The microstrip line is a transmission line that has a structure in which a linear conductor L3 is formed on the surface of a plate-like dielectric 10 having a conductor L1 formed on the back surface, and transmits electromagnetic waves. The linear conductor L3 on the front surface is a transmission line, and the conductor L1 on the back surface is GND. 7A and 7B, the width of the transmission line is W and the length is L.
マイクロストリップ線路の場合、特性インピーダンスＺ0を決定するものとして、線路幅Ｗと誘電体１０の厚さＸと誘電体１０の誘電率εｒが挙げられるが、誘電体１０の厚さＸや誘電率εｒは簡単には変えることが出来ない。そこで通常、ＩＣ設計では、線路幅Ｗを変化させ、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に設定している。 In the case of a microstrip line, the characteristic impedance Z 0 is determined by the line width W, the thickness X of the dielectric 10, and the dielectric constant εr of the dielectric 10. εr cannot be changed easily. Therefore, normally, in IC design, the line width W is changed and the characteristic impedance Z 0 of the microstrip line is set to a desired value.
しかしながら、ＩＣチップの小型化および低コスト化や線路の損失の低減が求められるアプリケーションに対しては、線路幅Ｗにも制約が生じる。具体的には、ＩＣチップの小型化のためには、線路幅Ｗを小さくする必要があり、線路の伝送損失の低減のためには、線路幅Ｗを大きくする必要がある。したがって、チップサイズと線路の伝送損失とに要求値がある場合には、許容される線路幅Ｗの範囲が制限される。この結果、線路の特性インピーダンスＺ0を所望の値に設定することが困難であった。 However, the line width W is also limited for applications that require reduction in size and cost of the IC chip and reduction in line loss. Specifically, it is necessary to reduce the line width W in order to reduce the size of the IC chip, and it is necessary to increase the line width W in order to reduce transmission loss of the line. Therefore, when there are required values for the chip size and the transmission loss of the line, the allowable range of the line width W is limited. As a result, it has been difficult to set the characteristic impedance Z 0 of the line to a desired value.
本発明は、上記課題を解決するためになされたもので、特性インピーダンスを所望の値に設定することができるマイクロストリップ線路を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a microstrip line capable of setting a characteristic impedance to a desired value.
本発明のマイクロストリップ線路は、誘電体の表面に形成された信号線路と、前記誘電体の裏面に形成された裏面グランドと、前記信号線路と前記裏面グランドとの間の誘電体中に形成され、前記信号線路の信号伝搬方向に沿って２本のギャップが設けられた内層グランドとを備え、前記２本のギャップは、信号伝搬方向に沿った前記信号線路の中心線から信号伝搬方向と垂直な方向に沿って左右に距離ａだけ離れた水平位置と、各々のギャップの中心線の水平位置とが一致するように配置されることを特徴とするものである。
また、本発明のマイクロストリップ線路の１構成例において、信号伝搬方向と垂直な方向における前記ギャップの幅ｂは、０＜ｂ＜∞の範囲である。
また、本発明のマイクロストリップ線路の１構成例において、前記信号線路の中心線から前記ギャップの中心線までの距離ａおよび信号伝搬方向と垂直な方向における前記ギャップの幅ｂは、前記信号線路の所望の幅Ｗとマイクロストリップ線路の特性インピーダンスＺ0の所望の値とに応じて設定される。
The microstrip line of the present invention is formed in a signal line formed on the surface of the dielectric, a back surface ground formed on the back surface of the dielectric, and a dielectric between the signal line and the back surface ground. And an inner-layer ground provided with two gaps along the signal propagation direction of the signal line, and the two gaps are perpendicular to the signal propagation direction from the center line of the signal line along the signal propagation direction. It is characterized in that the horizontal position separated by a distance a on the left and right along a certain direction and the horizontal position of the center line of each gap coincide with each other.
In one configuration example of the microstrip line of the present invention, the width b of the gap in the direction perpendicular to the signal propagation direction is in the range of 0 <b <∞.
Further, in one configuration example of the microstrip line of the present invention, the distance a from the center line of the signal line to the center line of the gap and the width b of the gap in the direction perpendicular to the signal propagation direction are: It is set according to the desired width W and the desired value of the characteristic impedance Z 0 of the microstrip line.
本発明によれば、信号線路と裏面グランドとの間の誘電体中に内層グランドを設け、内層グランドに信号線路に沿って２本のギャップを設けることにより、信号線路の中心線からギャップの中心線までの距離ａおよびギャップの幅の値を適宜調節すれば、線路幅を一定に保持したまま（すなわち、トレードオフの関係にある信号線路のサイズとマイクロストリップ線路の伝送損失とを一定に保持したまま）、マイクロストリップ線路の特性インピーダンスを所望の値に設定することができる。また、距離ａおよびギャップの幅の値を調節することにより、マイクロストリップ線路の特性インピーダンスを一定に保持したまま、チップサイズと伝送損失の要求条件から最適な線路幅を設定することができる。つまり、チップサイズと伝送損失はトレードオフの関係にあるので、ＩＣチップの小型化が求められるアプリケーションにおいては、特性インピーダンスを一定に保持できる範囲において、線路幅を小さく設定することができ（伝送損失は大きくなる）、マイクロストリップ線路の伝送損失の低減が求められるアプリケーションにおいては、特性インピーダンスを一定に保持できる範囲において、線路幅を大きく設定することができる。 According to the present invention, an inner layer ground is provided in the dielectric between the signal line and the back surface ground, and two gaps are provided along the signal line in the inner layer ground, so that the center of the gap from the center line of the signal line. If the values of the distance a to the line and the width of the gap are appropriately adjusted, the line width is kept constant (that is, the signal line size and the transmission loss of the microstrip line in a trade-off relationship are kept constant) The characteristic impedance of the microstrip line can be set to a desired value. Further, by adjusting the values of the distance a and the width of the gap, the optimum line width can be set from the requirements of the chip size and the transmission loss while keeping the characteristic impedance of the microstrip line constant. In other words, since chip size and transmission loss are in a trade-off relationship, in applications where IC chip miniaturization is required, the line width can be set small within a range where the characteristic impedance can be kept constant (transmission loss). In applications that require a reduction in the transmission loss of the microstrip line, the line width can be set large within a range in which the characteristic impedance can be kept constant.
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）は本実施の形態に係るマイクロストリップ線路の構造を示す平面図、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図である。本実施の形態のマイクロストリップ線路は、板状の誘電体１０の表面に選択的に形成された帯状の導体からなる信号線路Ｌ３と、誘電体１０の裏面全体に形成された板状の導体からなる裏面グランドＬ１と、信号線路Ｌ３および裏面グランドＬ１と平行になるように誘電体１０中に形成された板状の導体からなる内層グランドＬ２とを備え、内層グランドＬ２が形成されている誘電体１０の層に、内層グランドＬ２が無く誘電体１０で満たされた領域である２本のギャップ１１が、信号線路Ｌ３の信号伝搬方向（図１（Ａ）上下方向）に沿って形成されていることを特徴としている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a plan view showing the structure of the microstrip line according to the present embodiment, and FIG. 1B is a cross-sectional view taken along line AA of FIG. The microstrip line of the present embodiment includes a signal line L3 made of a strip-like conductor selectively formed on the surface of the plate-like dielectric 10, and a plate-like conductor formed on the entire back surface of the dielectric 10. A dielectric having an inner layer ground L2 and a back surface ground L1 and an inner layer ground L2 made of a plate-like conductor formed in the dielectric 10 so as to be parallel to the signal line L3 and the back surface ground L1. Two
本実施の形態では、信号線路Ｌ３の厚みを２．０μｍ、内層グランドＬ２の厚みを１．４μｍ、裏面グランドＬ１の厚みを０．３μｍとした。なお、信号線路Ｌ３と裏面グランドＬ１との間に内層グランドＬ２を挿入する場合、導体の厚みよりも誘電体１０の厚みの方がマイクロストリップ線路の特性に強く影響を及ぼし、また信号を伝送した場合、電荷は導体の内部に一様に分布するのではなく、表面に集中するので、本発明の場合、信号線路Ｌ３と裏面グランドＬ１と内層グランドＬ２の厚みは上記の数値に限定されるものではない。 In the present embodiment, the signal line L3 has a thickness of 2.0 μm, the inner layer ground L2 has a thickness of 1.4 μm, and the back surface ground L1 has a thickness of 0.3 μm. When the inner layer ground L2 is inserted between the signal line L3 and the back surface ground L1, the thickness of the dielectric 10 has a stronger influence on the characteristics of the microstrip line than the thickness of the conductor, and the signal is transmitted. In this case, the electric charge is not uniformly distributed inside the conductor but concentrated on the surface. Therefore, in the case of the present invention, the thickness of the signal line L3, the back surface ground L1, and the inner layer ground L2 is limited to the above values. is not.
内層グランドＬ２に形成された２本のギャップ１１は、信号伝搬方向に沿った信号線路Ｌ３の中心線ａ0から信号伝搬方向と垂直な方向に沿って左右に距離ａだけ離れた水平位置（図１（Ｂ）の左右方向の位置）ｂ1，ｂ2と、各々のギャップ１１の中心線の水平位置とが一致するように配置される。
The two
裏面グランドＬ１と内層グランドＬ２とは、誘電体１０中に形成された導体からなるグランドビア（不図示）によって接続されている。特に、本実施の形態では、２本のギャップ１１によって挟まれた領域の内層グランドＬ２が、その両脇の内層グランドＬ２から分離しているので、２本のギャップ１１によって挟まれた領域の内層グランドＬ２をグランドビアによって裏面グランドＬ１と接続しておく必要がある。
The back surface ground L1 and the inner layer ground L2 are connected by a ground via (not shown) made of a conductor formed in the dielectric 10. In particular, in the present embodiment, since the inner layer ground L2 in the region sandwiched between the two
信号線路Ｌ３の中心線ａ0からギャップ１１の中心線までの距離ａおよび信号伝搬方向と垂直な方向におけるギャップ１１の幅ｂの値を調節することにより、信号線路Ｌ３の線路幅Ｗを一定に保持したまま、マイクロストリップ線路の特性インピーダンスＺ0を変化させることが可能となる。また、距離ａおよび幅ｂの値を調節すれば、マイクロストリップ線路の特性インピーダンスＺ0を一定に保持したまま、線路幅Ｗを任意に設定することが可能となる。
By adjusting the value of the width b of the distance a and the signal propagation direction perpendicular gap in the
また、信号線路Ｌ３と内層グランドＬ２間の距離をＸ、内層グランドＬ２と裏面グランドＬ１間の距離をＹとすると、距離ａおよび幅ｂの値の変化がマイクロストリップ線路の特性インピーダンスＺ0の変化に及ぼす影響は、Ｘ＞Ｙの場合よりもＸ＜Ｙの関係にある方が大きい。この関係は、従来のプロセスにおける層構成（上層にいくほど誘電体の厚さが大きくなる、すなわちＸ＞Ｙ）とは逆の構成となる。 If the distance between the signal line L3 and the inner layer ground L2 is X, and the distance between the inner layer ground L2 and the back surface ground L1 is Y, the change in the values of the distance a and the width b changes the characteristic impedance Z 0 of the microstrip line. The effect on X is greater when X <Y than when X> Y. This relationship is opposite to the layer configuration in the conventional process (the dielectric layer increases in thickness as it goes to the upper layer, that is, X> Y).
マイクロストリップ線路の特性インピーダンスＺ0は式（１）で表される（文献「谷本 英之，“オンチップ伝送線路のモデリングと最適化 Modeling and Optimization of On-CHIP Transmission Line”，東京大学大学院修士論文，Ｐ５，Ｐ１６−１９，２００６年２月３日」参照）。 The characteristic impedance Z 0 of the microstrip line is expressed by the equation (1) (references “Hideyuki Tanimoto,“ Modeling and Optimization of On-Chip Transmission Line ”, University of Tokyo Master's thesis, P5, P16-19, February 3, 2006 ").
ここで、Ｒはマイクロストリップ線路の単位長あたりの直列抵抗（Ω）、Ｌはマイクロストリップ線路の単位長あたりの直列インダクタンス（Ｈ）、Ｇはマイクロストリップ線路の単位長あたりの並列コンダクタンス（Ｓ）、Ｃはマイクロストリップ線路の単位長あたりの並列静電容量（Ｆ）である。 Here, R is a series resistance (Ω) per unit length of the microstrip line, L is a series inductance (H) per unit length of the microstrip line, and G is a parallel conductance (S) per unit length of the microstrip line. , C is the parallel capacitance (F) per unit length of the microstrip line.
ギャップ１１の幅ｂ＝０の場合、並列静電容量Ｃや並列コンダクタンスＧの値が大きくなり、マイクロストリップ線路の特性インピーダンスＺ0は小さくなる。この時の特性インピーダンスＺ0の値をＺ1とする。
ａ−ｂ／２＞０の関係を満たし、ギャップ１１の幅ｂ＝∞の場合（内層グランドＬ２が存在しない場合）、並列静電容量Ｃや並列コンダクタンスＧの値が小さくなり、マイクロストリップ線路の特性インピーダンスＺ0は大きくなる。この時の特性インピーダンスＺ0の値をＺ2とする。
When the width b = 0 of the
When the relationship of ab / 2> 0 is satisfied and the width of the
ギャップ１１の幅ｂが０〜∞の間では、距離ａおよび幅ｂの値を調節することにより、マイクロストリップ線路の特性インピーダンスＺ0をＺ1〜Ｚ2の間で任意に決定することができる。
また、線路幅Ｗを大きくすると、並列静電容量Ｃや並列コンダクタンスＧの値が大きくなり、マイクロストリップ線路の特性インピーダンスＺ0は小さくなる。この特性インピーダンスＺ0の減少分を、距離ａおよび幅ｂの値の調節によって補償することで、特性インピーダンスＺ0を一定に保持したまま、線路幅Ｗの値をある範囲内で任意に設定することができる。
When the width b of the
When the line width W is increased, the values of the parallel capacitance C and the parallel conductance G are increased, and the characteristic impedance Z 0 of the microstrip line is decreased. By compensating for the decrease in the characteristic impedance Z 0 by adjusting the values of the distance a and the width b, the value of the line width W is arbitrarily set within a certain range while keeping the characteristic impedance Z 0 constant. be able to.
なお、式（１）によると、マイクロストリップ線路の特性インピーダンスＺ0は周波数の関数である。すなわち、低周波数（ＧＨｚ以下）では特性インピーダンスＺ0は高くなり、高周波数になるにつれて特性インピーダンスＺ0は低くなる。ただし、数十ＧＨｚ以上になると、特性インピーダンスＺ0は周波数に殆ど依存しない値となる。本実施の形態では、高周波数（ＧＨｚオーダー）の信号を伝送するマイクロストリップ線路を想定しているので、マイクロストリップ線路の特性インピーダンスＺ0は周波数によって殆ど変動しない。以下の例で示す特性インピーダンスＺ0および伝送損失ＴＬの値は周波数６０ＧＨｚの信号を伝送した場合のものである。 According to equation (1), the characteristic impedance Z 0 of the microstrip line is a function of frequency. That is, the characteristic impedance Z 0 at a low frequency (GHz hereinafter) becomes high, the characteristic impedance Z 0 as becomes higher frequency becomes lower. However, when the frequency is several tens of GHz or more, the characteristic impedance Z 0 becomes a value almost independent of the frequency. In the present embodiment, since a microstrip line that transmits a high-frequency (GHz order) signal is assumed, the characteristic impedance Z 0 of the microstrip line hardly varies depending on the frequency. The values of characteristic impedance Z 0 and transmission loss TL shown in the following example are those when a signal with a frequency of 60 GHz is transmitted.
裏面グランドＬ１と内層グランドＬ２と信号線路Ｌ３の材料としてＡｕ（金）を使用し、誘電体１０としてベンゾシクロブテン（ＢＣＢ）基板（εｒ＝２．７、（文献「酒井啓之他，“ＢＣＢ誘電体を用いた低損失ミリ波フリップチップＩＣ”，電子情報通信学会技術研究報告．ＥＤ，電子デバイス９６（４６２），Ｐ４１−４６，１９９７−０１−２４」参照））を用いた、線路長Ｌ＝３００μｍのマイクロストリップ線路の特性インピーダンスＺ0の変化を図２に示す。ここでは、内層グランドＬ２と裏面グランドＬ１間の距離Ｙ＝２．８μｍ、信号線路Ｌ３と内層グランドＬ２間の距離Ｘ＝１．０μｍとした。 Au (gold) is used as the material of the back surface ground L1, the inner layer ground L2, and the signal line L3. Line length L using a low-loss millimeter-wave flip-chip IC using a body, ”IEICE technical report. ED, electronic device 96 (462), P41-46, 1997-01-24”). FIG. 2 shows a change in the characteristic impedance Z 0 of the microstrip line of 300 μm. Here, the distance Y between the inner layer ground L2 and the back surface ground L1 is 2.8 μm, and the distance X between the signal line L3 and the inner layer ground L2 is 1.0 μm.
図２の２０がギャップ１１の幅ｂ＝∞の場合の特性インピーダンスＺ0の変化を示し、２１がギャップ１１の幅ｂ＝０μｍの場合の特性インピーダンスＺ0の変化を示している。ギャップ１１の幅ｂ＝∞の場合は、裏面グランドＬ１が有って内層グランドＬ２が無い従来のマイクロストリップ線路となり、ギャップ１１の幅ｂ＝０μｍの場合は、Ｌ２が裏面グランドとして機能する従来のマイクロストリップ線路となる。本実施の形態のマイクロストリップ線路の構成は、ギャップ１１の幅ｂの値が０＜ｂ＜∞の場合（ただし２ａ＞ｂ）であり、図２の２０と２１の間のエリアが本実施の形態のマイクロストリップ線路の特性インピーダンスＺ0となる。
2 shows the change in the characteristic impedance Z 0 when the width b of the
図３は線路幅Ｗおよび距離ａの値を共に６μｍに固定した場合のギャップ１１の幅ｂとマイクロストリップ線路の特性インピーダンスＺ0との関係を示す図である。図２、図３より、ギャップ１１の幅ｂの値を変化させることで、図２の２０の値（ｂ＝∞の時のＺ0＝Ｚ2）から図２の２１の値（ｂ＝０の時のＺ0＝Ｚ1）までの範囲で、線路幅Ｗを変えることなく、特性インピーダンスＺ0を任意に設定可能なことが分かる。また、距離ａおよび幅ｂの値を変化させることで、特性インピーダンスＺ0を変化させずに、線路幅Ｗを任意に設定可能なことが分かる。例えば特性インピーダンスＺ0を５０Ωに固定した場合、ギャップ１１の幅ｂの値を０〜∞まで変化させることにより、線路幅Ｗを３．４μｍ〜９．５μｍの範囲で変化させることができる。
FIG. 3 is a diagram showing the relationship between the width b of the
裏面グランドＬ１と内層グランドＬ２と信号線路Ｌ３の材料としてＡｕ（金）を使用し、誘電体１０としてベンゾシクロブテン（ＢＣＢ）基板（εｒ＝２．７）を用いた、線路長Ｌ＝３００μｍのマイクロストリップ線路の伝送損失ＴＬの変化を図４に示す。図２、図３の場合と同様に、内層グランドＬ２と裏面グランドＬ１間の距離Ｙ＝２．８μｍ、信号線路Ｌ３と内層グランドＬ２間の距離Ｘ＝１．０μｍとした。 Using Au (gold) as the material of the back surface ground L1, the inner layer ground L2, and the signal line L3, and using a benzocyclobutene (BCB) substrate (εr = 2.7) as the dielectric 10, the line length L = 300 μm FIG. 4 shows changes in the transmission loss TL of the microstrip line. As in the case of FIGS. 2 and 3, the distance Y between the inner layer ground L2 and the back surface ground L1 is 2.8 μm, and the distance X between the signal line L3 and the inner layer ground L2 is 1.0 μm.
図４の４０がギャップ１１の幅ｂ＝∞の場合の伝送損失ＴＬの変化を示し、４１がギャップ１１の幅ｂ＝０μｍの場合の伝送損失ＴＬの変化を示している。ギャップ１１の幅ｂ＝∞の場合は、裏面グランドＬ１が有って内層グランドＬ２が無い従来のマイクロストリップ線路となり、ギャップ１１の幅ｂ＝０μｍの場合は、Ｌ２が裏面グランドとして機能する従来のマイクロストリップ線路となる。本実施の形態のマイクロストリップ線路の構成は、ギャップ１１の幅ｂの値が０＜ｂ＜∞の場合（ただし２ａ＞ｂ）であり、図４の４０と４１の間のエリアが本実施の形態のマイクロストリップ線路の伝送損失ＴＬとなる。
4 shows a change in the transmission loss TL when the width b of the
図５は線路幅Ｗおよび距離ａの値を共に６μｍに固定した場合のギャップ１１の幅ｂとマイクロストリップ線路の伝送損失ＴＬとの関係を示す図である。図４、図５より、ギャップ１１の幅ｂの値を変化させることにより、マイクロストリップ線路の伝送損失ＴＬの値も変化することが分かる。
FIG. 5 is a diagram showing the relationship between the width b of the
裏面グランドＬ１と内層グランドＬ２と信号線路Ｌ３の材料としてＡｕ（金）を使用し、誘電体１０としてベンゾシクロブテン（ＢＣＢ）基板（εｒ＝２．７）を用いた、線路長Ｌ＝３００μｍのマイクロストリップ線路の特性インピーダンスＺ0および伝送損失ＴＬとギャップ１１の幅ｂとの関係を図６に示す。図２、図３の場合と同様に、内層グランドＬ２と裏面グランドＬ１間の距離Ｙ＝２．８μｍ、信号線路Ｌ３と内層グランドＬ２間の距離Ｘ＝１．０μｍとした。図６は線路幅Ｗおよび距離ａの値を共に６μｍに固定した場合のものである。
Using Au (gold) as the material of the back surface ground L1, the inner layer ground L2, and the signal line L3, and using a benzocyclobutene (BCB) substrate (εr = 2.7) as the dielectric 10, the line length L = 300 μm The relationship between the characteristic impedance Z 0 and transmission loss TL of the microstrip line and the width b of the
図６の６０がマイクロストリップ線路の特性インピーダンスＺ0の変化を示し、６１がマイクロストリップ線路の伝送損失ＴＬの変化を示している。図６より、線路幅Ｗの小さいマイクロストリップ線路（Ｗ＝６μｍ）では、内層グランドＬ２を設けない場合（ｂ＝∞の場合）、特性インピーダンスＺ0が大きくなることが分かる。ｂ＝∞で、線路幅Ｗ＝６μｍの場合、特性インピーダンスＺ0＝６５Ωである。 60 in FIG. 6 indicates a change in the characteristic impedance Z 0 of the microstrip line, and 61 indicates a change in the transmission loss TL of the microstrip line. As can be seen from FIG. 6, in the microstrip line (W = 6 μm) having a small line width W, the characteristic impedance Z 0 is increased when the inner layer ground L2 is not provided (when b = ∞). When b = ∞ and the line width W = 6 μm, the characteristic impedance Z 0 = 65Ω.
また、Ｌ２が裏面グランドになる場合（ｂ＝０μｍの場合）、特性インピーダンスＺ0が小さくなることが分かる。ｂ＝０μｍで、線路幅Ｗ＝６μｍの場合、特性インピーダンスＺ0＝３３Ωである。このように、信号線路Ｌ３と裏面グランドＬ１の間に内層グランドＬ２を設け、ギャップ１１の幅ｂを０＜ｂ＜∞の範囲で変化させることにより、マイクロストリップ線路の特性インピーダンスＺ0を下げることができ、かつマイクロストリップ線路の伝送損失ＴＬをＬ２が裏面グランドの場合（ｂ＝０μｍ）よりも小さくすることができる。
It can also be seen that the characteristic impedance Z 0 is small when L2 becomes the back ground (when b = 0 μm). When b = 0 μm and the line width W = 6 μm, the characteristic impedance Z 0 = 33Ω. In this way, the inner layer ground L2 is provided between the signal line L3 and the back surface ground L1, and the width b of the
例えば、光通信用受信モジュールに使用されるトランスインピーダンスアンプ（ＴＩＡ）の入出力インピーダンスは５０Ωであるため、インピーダンス不整合による反射の影響を低減するためには、マイクロストリップ線路の特性インピーダンスＺ0も５０Ωであることが望ましい。
線路幅Ｗ＝６μｍの場合、ギャップ１１の幅ｂ＝１０μｍに設定すると、特性インピーダンスＺ0を５０Ωに設定することができる。
For example, since the input / output impedance of the transimpedance amplifier (TIA) used in the optical communication receiver module is 50Ω, the characteristic impedance Z 0 of the microstrip line is also reduced in order to reduce the influence of reflection due to impedance mismatch. It is desirable to be 50Ω.
When the line width W = 6 μm, the characteristic impedance Z 0 can be set to 50Ω when the width b of the
以上のように、本実施の形態では、信号線路Ｌ３と裏面グランドＬ１との間に内層グランドＬ２を設け、この内層グランドＬ２に２本のギャップ１１を設けて、信号線路Ｌ３の中心線ａ0からギャップ１１の中心線までの距離ａおよびギャップ１１の幅ｂの値を適宜調節することにより、線路幅Ｗを一定に保持したまま（すなわち、トレードオフの関係にある信号線路Ｌ３のサイズとマイクロストリップ線路の伝送損失とを一定に保持したまま）、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に設定することができる。また、距離ａおよびギャップ１１の幅ｂの値を調節することにより、マイクロストリップ線路の特性インピーダンスＺ0を一定に保持したまま、チップサイズと伝送損失の要求条件から最適な線路幅Ｗを設定することができる。
As described above, in this embodiment, the inner layer ground L2 is provided between the signal line L3 and the back surface ground L1, and the two
本発明は、ＩＣ等に用いる高周波伝送線路に適用することができる。 The present invention can be applied to a high-frequency transmission line used for an IC or the like.
Ｌ１…裏面グランド、Ｌ２…内層グランド、Ｌ３…信号線路、１０…誘電体、１１…ギャップ。 L1 ... back surface ground, L2 ... inner layer ground, L3 ... signal line, 10 ... dielectric, 11 ... gap.
Claims (3)
前記誘電体の裏面に形成された裏面グランドと、
前記信号線路と前記裏面グランドとの間の誘電体中に形成され、前記信号線路の信号伝搬方向に沿って２本のギャップが設けられた内層グランドとを備え、
前記２本のギャップは、信号伝搬方向に沿った前記信号線路の中心線から信号伝搬方向と垂直な方向に沿って左右に距離ａだけ離れた水平位置と、各々のギャップの中心線の水平位置とが一致するように配置されることを特徴とするマイクロストリップ線路。 A signal line formed on the surface of the dielectric,
A back surface ground formed on the back surface of the dielectric;
An inner layer ground formed in a dielectric between the signal line and the back surface ground, and provided with two gaps along the signal propagation direction of the signal line;
The two gaps are a horizontal position separated from the center line of the signal line along the signal propagation direction by a distance a to the left and right along a direction perpendicular to the signal propagation direction, and a horizontal position of the center line of each gap. And a microstrip line that is arranged so as to match.
信号伝搬方向と垂直な方向における前記ギャップの幅ｂは、０＜ｂ＜∞の範囲であることを特徴とするマイクロストリップ線路。 The microstrip line according to claim 1, wherein
The microstrip line, wherein a width b of the gap in a direction perpendicular to the signal propagation direction is in a range of 0 <b <∞.
前記信号線路の中心線から前記ギャップの中心線までの距離ａおよび信号伝搬方向と垂直な方向における前記ギャップの幅ｂは、前記信号線路の所望の幅Ｗとマイクロストリップ線路の特性インピーダンスＺ0の所望の値とに応じて設定されることを特徴とするマイクロストリップ線路。 The microstrip line according to claim 1 or 2,
The distance a from the center line of the signal line to the center line of the gap and the width b of the gap in the direction perpendicular to the signal propagation direction are the desired width W of the signal line and the characteristic impedance Z 0 of the microstrip line. A microstrip line, which is set according to a desired value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013240736A JP2015103833A (en) | 2013-11-21 | 2013-11-21 | Microstrip line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013240736A JP2015103833A (en) | 2013-11-21 | 2013-11-21 | Microstrip line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015103833A true JP2015103833A (en) | 2015-06-04 |
Family
ID=53379250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013240736A Pending JP2015103833A (en) | 2013-11-21 | 2013-11-21 | Microstrip line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015103833A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114520212A (en) * | 2022-04-20 | 2022-05-20 | 之江实验室 | Wideband chip packaging structure supporting high-speed signal transmission |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637515A (en) * | 1992-07-20 | 1994-02-10 | Nec Corp | Printed wiring board |
| JPH0936616A (en) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | Microwave circuit device |
| JP2002111230A (en) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | Circuit board for transmitting high-frequency signal, its manufacturing method, and electronic equipment using the same |
| JP2003115704A (en) * | 2001-10-04 | 2003-04-18 | Mitsubishi Electric Corp | High frequency circuit |
| JP2005051309A (en) * | 2003-07-29 | 2005-02-24 | Toshiba Corp | Transmission line with slit |
| JP2005277022A (en) * | 2004-03-24 | 2005-10-06 | Toshiba Corp | Multilayer substrate and transceiving module |
| US20110128090A1 (en) * | 2009-06-02 | 2011-06-02 | Kazuyuki Sakiyama | Stripline |
| JP2011160231A (en) * | 2010-02-01 | 2011-08-18 | Mitsubishi Electric Corp | High frequency transmission line |
-
2013
- 2013-11-21 JP JP2013240736A patent/JP2015103833A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637515A (en) * | 1992-07-20 | 1994-02-10 | Nec Corp | Printed wiring board |
| JPH0936616A (en) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | Microwave circuit device |
| JP2002111230A (en) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | Circuit board for transmitting high-frequency signal, its manufacturing method, and electronic equipment using the same |
| JP2003115704A (en) * | 2001-10-04 | 2003-04-18 | Mitsubishi Electric Corp | High frequency circuit |
| JP2005051309A (en) * | 2003-07-29 | 2005-02-24 | Toshiba Corp | Transmission line with slit |
| JP2005277022A (en) * | 2004-03-24 | 2005-10-06 | Toshiba Corp | Multilayer substrate and transceiving module |
| US20110128090A1 (en) * | 2009-06-02 | 2011-06-02 | Kazuyuki Sakiyama | Stripline |
| JP2011160231A (en) * | 2010-02-01 | 2011-08-18 | Mitsubishi Electric Corp | High frequency transmission line |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114520212A (en) * | 2022-04-20 | 2022-05-20 | 之江实验室 | Wideband chip packaging structure supporting high-speed signal transmission |
| CN114520212B (en) * | 2022-04-20 | 2022-08-23 | 之江实验室 | Wideband chip packaging structure supporting high-speed signal transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10056672B2 (en) | Waveguide including first and second metal plates and having a slotted feed to waveguide transition disposed in the first metallic plate | |
| US10418708B2 (en) | Wideband antenna | |
| TWI772360B (en) | 90-degree lumped and distributed doherty impedance inverter | |
| US8610507B2 (en) | Power amplifier | |
| JP2006191027A (en) | On-chip circuit pad structure | |
| TWI663785B (en) | Electronic device, and radio-frequency device and signal transmission component thereof | |
| US9814131B2 (en) | Interconnection substrate | |
| US11233303B2 (en) | High frequency filter | |
| CN103762420A (en) | Terahertz wave back cavity type chip-loaded antenna | |
| JP2017121032A (en) | High frequency device | |
| JP2017098654A (en) | Impedance converter | |
| US20150021748A1 (en) | Semiconductor device | |
| JP2014171154A (en) | Microstrip line | |
| TWI656694B (en) | Radio frequency device | |
| JP2015103833A (en) | Microstrip line | |
| US8829659B2 (en) | Integrated circuit | |
| US9647310B2 (en) | Coplanar waveguide transmission line structure configured into non-linear paths to define inductors which inhibit unwanted signals and pass desired signals | |
| JP6627646B2 (en) | Wireless communication module and method for manufacturing wireless communication module | |
| JP2015149645A (en) | Strip line | |
| JP4413701B2 (en) | Distributed amplifier | |
| US20150200732A1 (en) | Transceivers using resonant coupling and nonlinear effect by plasma wave and receivers used in inter-chip or intra-chip communication | |
| TWI661556B (en) | Field effect transistor | |
| JP5720261B2 (en) | Electronic circuit and transmission / reception system | |
| CN108269791B (en) | Hybrid printed circuit board | |
| Ibrahim et al. | Wideband MEMS switched delay lines with high phase linearity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170718 |