JP2015088539A - 半導体パッケージ、および、これを実装する配線基板 - Google Patents
半導体パッケージ、および、これを実装する配線基板 Download PDFInfo
- Publication number
- JP2015088539A JP2015088539A JP2013224076A JP2013224076A JP2015088539A JP 2015088539 A JP2015088539 A JP 2015088539A JP 2013224076 A JP2013224076 A JP 2013224076A JP 2013224076 A JP2013224076 A JP 2013224076A JP 2015088539 A JP2015088539 A JP 2015088539A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- wiring
- substrate
- connection terminals
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】封止体12はチップ11を覆う。外部接続端子13は、チップ11に接続するとともに封止体12の一方の面から露出し、封止体12の一方の面において格子状に配置されるよう複数設けられている。封止体12の一方の面には、全ての外部接続端子13に関し、一の外部接続端子13から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される8方向のうち少なくとも1方向の所定範囲内に、他の外部接続端子13が配置されていないことを特徴とする。
【選択図】図8
Description
本発明では、封止体の一方の面には、全ての外部接続端子に関し、一の外部接続端子から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される8方向のうち少なくとも1方向の所定範囲内に、他の外部接続端子が配置されていないことを特徴とする。
このように、封止体の一方の面における外部接続端子の配置を工夫した本発明の半導体パッケージであれば、実装する配線基板において任意のパッドから表面配線を他のパッドに接触させることなく容易に引き出すことができ、表面配線を流れる半導体パッケージの入出力信号の信頼性を確保することができる。
本発明の第1実施形態による半導体パッケージ、および、これを実装する配線基板を図1〜5に示し、さらに、これを用いた回転電機を図6に示す。
回転電機2は、電力を供給されることにより駆動し、例えば車両のステアリング操作をアシストするための電動パワーステアリング装置に採用される。
これにより、運転者がハンドル101を回転させると、ハンドル101に接続されたステアリングシャフト102が回転し、ステアリングシャフト102の回転運動は、ピニオンギア106によってラック軸107の直線運動に変換され、ラック軸107の直線運動変位に応じた角度について一対の車輪108が操舵される。
モータケース3は、例えば金属等により有底筒状に形成されている。ステータ4は、例えば鉄等の金属により略円筒状に形成されている。ステータ4は、モータケース3と同軸になるようモータケース3の内側に設けられている。ステータ4は、モータケース3に対し相対回転不能に設けられている。
基板30は、例えばガラス繊維とエポキシ樹脂からなるFR−4等のプリント配線板である。図5に示すように、基板30の一方の面31に、半導体パッケージ10、パワーモジュール20、コンデンサ21およびチョークコイル22等が実装されている。すなわち、これらは表面実装型(SMT:Surface mount type)の電子部品である。
パワー配線80は、表面配線50と同様、例えば銅等の金属薄膜により形成され、基板30の一方の面31に設けられている。本実施形態では、パワー配線80は、表面配線50と同様、例えばフォトリソグラフィ、エッチング等により基板30の一方の面31に形成されている。
本実施形態では、半導体パッケージ10は2つ設けられている。2つの半導体パッケージ10のうち一方は「マイコン」として機能し、他方は「カスタムIC」として機能する。2つの半導体パッケージ10同士は、外部接続端子13間が表面配線50により接続されている。また、半導体パッケージ10には、表面配線50を経由して、トルクセンサ104や車速センサ105のセンサ等から信号が入力される(図5参照)。
図1に示すように、外部接続端子13は、半導体パッケージ10の封止体12の一方の面に、格子状に配置されている。外部接続端子13は、例えばはんだにより球状に形成され、一部が露出するよう封止体12の一方の面に設けられている。すなわち、半導体パッケージ10は、BGA(Ball Grid Array)型の半導体パッケージである。外部接続端子13は、例えばボンディングワイヤ等によりチップ11のI/O等と電気的に接続されている。
本実施形態では、A、B、P、R列においては、1〜15列に外部接続端子13が配置されている。
D、M列においては、1、2、4〜12、14、15列に外部接続端子13が配置され、3、13列には外部接続端子13は配置されていない。
E、F、G、H、J、K、L列においては、1、2、4、12、14、15列に外部接続端子13が配置され、3、5〜11、13列には外部接続端子13は配置されていない。
図3に示すように、パッド40は、基板30の一方の面31に格子状に配置されている。パッド40は、表面配線50と同様、例えば銅等の金属薄膜により形成され、基板30の一方の面31に設けられている。本実施形態では、パッド40は、例えばフォトリソグラフィ、エッチング等により基板30の一方の面31に形成されている。パッド40は、基板30の板厚方向から見て円形状に形成されている。また、パッド40は、中心軸を含む平面による断面が台形状になるよう形成されている(図9(B)参照)。
本実施形態では、A、B、P、R列においては、1〜15列にパッド40が配置されている。
D、M列においては、1、2、4〜12、14、15列にパッド40が配置され、3、13列にはパッド40は配置されていない。
E、F、G、H、J、K、L列においては、1、2、4、12、14、15列にパッド40が配置され、3、5〜11、13列にはパッド40は配置されていない。
本実施形態では、封止体12の一方の面には、全ての外部接続端子13に関し、一の外部接続端子13から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される8方向のうち少なくとも1方向の所定範囲内に、他の外部接続端子13が配置されていないことを特徴とする。
本発明の第2実施形態による半導体パッケージを図10に、配線基板の一部を図11に示す。第2実施形態は、封止体12の一方の面における外部接続端子13の配置、および、基板30の一方の面31におけるパッド40の配置等が第1実施形態と異なる。
B、P列においては、1、15列に外部接続端子13が配置され、2〜14列には外部接続端子13は配置されていない。
C、D、M、N列においては、1、3〜13、15列に外部接続端子13が配置され、2、14列には外部接続端子13は配置されていない。
E、F、G、H、J、K、L列においては、1、3、4、12、13、15列に外部接続端子13が配置され、2、5〜11、14列には外部接続端子13は配置されていない。
B、P列においては、1、15列にパッド40が配置され、2〜14列にはパッド40は配置されていない。
C、D、M、N列においては、1、3〜13、15列にパッド40が配置され、2、14列にはパッド40は配置されていない。
E、F、G、H、J、K、L列においては、1、3、4、12、13、15列にパッド40が配置され、2、5〜11、14列にはパッド40は配置されていない。
上記構成により、第2実施形態では、第1実施形態と同様の効果を奏することができる。
なお、図11では、第1実施形態で示した表面配線50およびビア60の図示を省略している。
本発明の第3実施形態による半導体パッケージを図12に、配線基板の一部を図13に示す。第3実施形態は、封止体12の一方の面における外部接続端子13の配置、および、基板30の一方の面31におけるパッド40の配置等が第1実施形態と異なる。
B、P列においては、1、2、3、5、7、9、11、13、14、15列に外部接続端子13が配置されており、4、6、8、10、12列には外部接続端子13は配置されていない。
C、N列においては、2〜14列に外部接続端子13が配置されており、1、15列には外部接続端子13は配置されていない。
D、F、H、K、M列においては、1、3、13、15列に外部接続端子13が配置されており、2、4〜12、14列には外部接続端子13は配置されていない。
E、G、J、L列においては、2、3、13、14列に外部接続端子13が配置されており、1、4〜12、15列には外部接続端子13は配置されていない。
B、P列においては、1、2、3、5、7、9、11、13、14、15列にパッド40が配置されており、4、6、8、10、12列にはパッド40は配置されていない。
C、N列においては、2〜14列にパッド40が配置されており、1、15列にはパッド40は配置されていない。
D、F、H、K、M列においては、1、3、13、15列にパッド40が配置されており、2、4〜12、14列にはパッド40は配置されていない。
E、G、J、L列においては、2、3、13、14列にパッド40が配置されており、1、4〜12、15列にはパッド40は配置されていない。
上記構成により、第3実施形態では、第1実施形態と同様の効果を奏することができる。
また、図13では、第1実施形態で示した表面配線50およびビア60の図示を省略している。
本発明の第4実施形態による半導体パッケージを図14に、配線基板の一部を図15に示す。第4実施形態は、封止体12の大きさ、封止体12の一方の面における外部接続端子13の配置、および、基板30の一方の面31におけるパッド40の配置等が第1実施形態と異なる。
B列においては、1、3列に外部接続端子13が配置されており、2列には外部接続端子13は配置されていない。
本実施形態では、封止体12上の格子のB2には、外部接続端子13は配置されていない。
B列においては、1、3列にパッド40が配置されており、2列にはパッド40は配置されていない。
本実施形態では、特定領域35は、基板30上の格子の最外周(外側から1番目)の正方形(A、1、C、3列上に位置する正方形)から外側に1列拡張した正方形上、および、B2に形成されている。
上記構成により、第4実施形態では、第1実施形態と同様の効果を奏することができる。
また、図15では、第1実施形態で示した表面配線50およびビア60の図示を省略している。
本発明の他の実施形態では、表面配線の幅は、隣り合うパッド間の隙間長さの最小値より大きく設定されていてもよい。このように表面配線の幅が、隣り合うパッド間の隙間長さの最小値より大きい場合、隣り合うパッド間に表面配線をパッドに接触させることなく設けることは困難である。本発明のようにパッドから見て8方向のうち少なくとも1方向の所定範囲内に特定領域があれば、当該特定領域に表面配線を設けることができ、表面配線の幅の確保と半導体パッケージの入出力信号の信頼性の確保とを両立することができる。
また、本発明の他の実施形態では、配線基板は、パワー配線を備えない構成でもよい。
また、本発明の他の実施形態では、配線基板は、半導体パッケージの制御対象である回転電機と別体に設けられることとしてもよい。
また、本発明の他の実施形態では、半導体パッケージは、大電流が流れる回転電機以外の機器等を制御対象としてもよい。
また、本発明の他の実施形態では、パッド、表面配線、非表面配線およびパワー配線の厚みは、それぞれ任意の厚みに設定してもよい。また、パッドの外径、および、パッドのピッチは、それぞれ任意の大きさに設定してもよい。
また、本発明の他の実施形態では、パッドが格子状に配置される基板において、全てのパッドに関し、一のパッドから見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される8方向のうち少なくとも1方向の所定範囲内に、他のパッドが配置されない領域である特定領域が形成されるのであれば、前記格子の水平列および垂直列の数は、それぞれ、いくつ(3以上)でもよい。
このように、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の形態に適用可能である。
11 ・・・チップ
12 ・・・封止体
13 ・・・外部接続端子
Claims (7)
- チップ(11)と、
前記チップを覆う封止体(12)と、
前記チップに接続するとともに前記封止体の一方の面から露出し、前記封止体の一方の面において格子状に配置された複数の外部接続端子(13)と、を備え、
前記封止体の一方の面には、全ての前記外部接続端子に関し、一の前記外部接続端子から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される8方向のうち少なくとも1方向の所定範囲内に、他の前記外部接続端子が配置されていないことを特徴とする半導体パッケージ(10)。 - 格子状に配置された複数の外部接続端子(13)を有する半導体パッケージ(10)を実装する配線基板(1)であって、
一方の面(31)に前記半導体パッケージが実装される基板(30)と、
前記外部接続端子に対応するよう前記基板の一方の面に複数設けられ、前記外部接続端子が電気的に接続されるパッド(40)と、
一端が前記パッドに電気的に接続するよう前記基板の一方の面に設けられ、幅が所定値(w2、s1)より大きく設定された表面配線(50)と、を備え、
前記基板の一方の面には、全ての前記パッドに関し、一の前記パッドから見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される8方向のうち少なくとも1方向の所定範囲内に、他の前記パッドが配置されない領域である特定領域(35)が形成されていることを特徴とする配線基板。 - 一端が前記基板の一方の面に露出するとともに前記表面配線の他端に電気的に接続し、他端が前記基板の一方の面から他方の面(32)側へ延びるよう形成されるビア(60)と、
前記ビアの他端に電気的に接続するよう前記基板の一方の面と他方の面との間、または、他方の面に設けられる非表面配線(71、72)と、をさらに備える請求項2に記載の配線基板。 - 前記所定値は、隣り合う前記パッド間の隙間長さの最小値(s1)から、隣り合う前記パッド間に前記表面配線を配置した場合に前記表面配線の両側と前記パッドとの間に確保すべき隙間長さ(s3)を引いた値(w2)であることを特徴とする請求項2または3に記載の配線基板。
- 前記所定値は、隣り合う前記パッド間の隙間長さの最小値(s1)であることを特徴とする請求項2または3に記載の配線基板。
- 前記基板の一方の面に設けられ、前記半導体パッケージにより制御される制御対象(2)に供給する電流が流れるパワー配線(80)をさらに備える請求項2〜5のいずれか一項に記載の配線基板。
- 前記制御対象は、操舵アシストトルクを出力する電動パワーステアリング装置(109)の回転電機(2)であることを特徴とする請求項6に記載の配線基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013224076A JP2015088539A (ja) | 2013-10-29 | 2013-10-29 | 半導体パッケージ、および、これを実装する配線基板 |
DE201410114296 DE102014114296A1 (de) | 2013-10-29 | 2014-10-01 | Halbleitergehäuse und Leiterplatte mit einem darauf befindlichen Halbleitergehäuse |
US14/521,609 US9184146B2 (en) | 2013-10-29 | 2014-10-23 | Semiconductor package and wiring board having the semiconductor package thereon |
CN201410592358.8A CN104576561A (zh) | 2013-10-29 | 2014-10-29 | 半导体封装件以及其上具有半导体封装件的布线板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013224076A JP2015088539A (ja) | 2013-10-29 | 2013-10-29 | 半導体パッケージ、および、これを実装する配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015088539A true JP2015088539A (ja) | 2015-05-07 |
Family
ID=52811839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013224076A Pending JP2015088539A (ja) | 2013-10-29 | 2013-10-29 | 半導体パッケージ、および、これを実装する配線基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9184146B2 (ja) |
JP (1) | JP2015088539A (ja) |
CN (1) | CN104576561A (ja) |
DE (1) | DE102014114296A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110741472A (zh) * | 2017-08-03 | 2020-01-31 | 华为技术有限公司 | 一种栅格阵列封装模块及终端 |
US11439010B2 (en) * | 2020-02-05 | 2022-09-06 | Nvidia Corporation | Via pattern for framebuffer interfaces |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068606A (ja) * | 1999-08-30 | 2001-03-16 | Hitachi Ltd | 自動車用制御コントロールユニットおよびその製造方法並びにicチップパッケージ |
JP2001177001A (ja) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Lsi、lsiパッケージ、端子位置決定方法及びその装置 |
JP2001351983A (ja) * | 2000-06-08 | 2001-12-21 | Nec Corp | 半導体装置及びその製造方法 |
JP2006202991A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 |
JP2007019538A (ja) * | 2006-09-20 | 2007-01-25 | Fujitsu Ltd | 半導体装置 |
JP2007227825A (ja) * | 2006-02-27 | 2007-09-06 | Denso Corp | Icパッケージ、電子制御装置およびインターポーザ基板 |
JP2010199622A (ja) * | 2010-05-31 | 2010-09-09 | Hitachi Ltd | 半導体装置,それを用いた電力変換装置及び車載用電機システム |
JP2012028519A (ja) * | 2010-07-22 | 2012-02-09 | Denso Corp | 半導体パッケージ |
US20120241208A1 (en) * | 2011-03-21 | 2012-09-27 | Dialog Semiconductor Gmbh | Signal routing Optimized IC package ball/pad layout |
JP2013062324A (ja) * | 2011-09-12 | 2013-04-04 | Rohm Co Ltd | 半導体装置およびその設計方法、電子機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3345541B2 (ja) * | 1996-01-16 | 2002-11-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP3351706B2 (ja) * | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3996315B2 (ja) * | 2000-02-21 | 2007-10-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US6989600B2 (en) * | 2000-04-20 | 2006-01-24 | Renesas Technology Corporation | Integrated circuit device having reduced substrate size and a method for manufacturing the same |
JP2003188508A (ja) | 2001-12-18 | 2003-07-04 | Toshiba Corp | プリント配線板、面実装形回路部品および回路モジュール |
JP2003273286A (ja) | 2002-03-19 | 2003-09-26 | Shinko Electric Ind Co Ltd | 配線基板 |
JP3855992B2 (ja) * | 2003-12-17 | 2006-12-13 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2006073844A (ja) | 2004-09-03 | 2006-03-16 | Casio Comput Co Ltd | 半導体装置 |
JP2013045997A (ja) | 2011-08-26 | 2013-03-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2013
- 2013-10-29 JP JP2013224076A patent/JP2015088539A/ja active Pending
-
2014
- 2014-10-01 DE DE201410114296 patent/DE102014114296A1/de not_active Withdrawn
- 2014-10-23 US US14/521,609 patent/US9184146B2/en not_active Expired - Fee Related
- 2014-10-29 CN CN201410592358.8A patent/CN104576561A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068606A (ja) * | 1999-08-30 | 2001-03-16 | Hitachi Ltd | 自動車用制御コントロールユニットおよびその製造方法並びにicチップパッケージ |
JP2001177001A (ja) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Lsi、lsiパッケージ、端子位置決定方法及びその装置 |
JP2001351983A (ja) * | 2000-06-08 | 2001-12-21 | Nec Corp | 半導体装置及びその製造方法 |
JP2006202991A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 |
JP2007227825A (ja) * | 2006-02-27 | 2007-09-06 | Denso Corp | Icパッケージ、電子制御装置およびインターポーザ基板 |
JP2007019538A (ja) * | 2006-09-20 | 2007-01-25 | Fujitsu Ltd | 半導体装置 |
JP2010199622A (ja) * | 2010-05-31 | 2010-09-09 | Hitachi Ltd | 半導体装置,それを用いた電力変換装置及び車載用電機システム |
JP2012028519A (ja) * | 2010-07-22 | 2012-02-09 | Denso Corp | 半導体パッケージ |
US20120241208A1 (en) * | 2011-03-21 | 2012-09-27 | Dialog Semiconductor Gmbh | Signal routing Optimized IC package ball/pad layout |
JP2013062324A (ja) * | 2011-09-12 | 2013-04-04 | Rohm Co Ltd | 半導体装置およびその設計方法、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US9184146B2 (en) | 2015-11-10 |
US20150115430A1 (en) | 2015-04-30 |
CN104576561A (zh) | 2015-04-29 |
DE102014114296A1 (de) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6278695B2 (ja) | 電子制御ユニット、および、これを用いた電動パワーステアリング装置 | |
JP6119631B2 (ja) | 回転電機 | |
JP2013103535A (ja) | 電動パワーステアリング用電子制御ユニット | |
CN108702126B (zh) | 电子控制单元及使用该电子控制单元的电动助力转向装置 | |
CN102570937A (zh) | 控制器 | |
JP2017189033A (ja) | 駆動装置、および、これを用いた電動パワーステアリング装置 | |
JP6728110B2 (ja) | 電動駆動装置及び電動パワーステアリング装置 | |
CN112039408B (zh) | 电力转换装置 | |
JP2010063242A (ja) | 電動パワーステアリング用制御装置 | |
JP2015193371A (ja) | 電動パワーステアリング用電子制御装置 | |
JP2016163416A (ja) | モータユニット | |
JP2016163414A (ja) | モータユニット | |
JP7147683B2 (ja) | 電力変換装置 | |
US11387716B2 (en) | Redundant circuit device | |
JP2015088539A (ja) | 半導体パッケージ、および、これを実装する配線基板 | |
US11532972B2 (en) | Driving device | |
JP2013103534A (ja) | 電動パワーステアリング用電子制御ユニット | |
US20220278587A1 (en) | Electronic control unit | |
JP7172849B2 (ja) | 電力変換装置 | |
JP5804869B2 (ja) | 電動パワーステアリング装置のコントロールユニット | |
JP6683020B2 (ja) | 電力変換装置、及び、これを用いた電動パワーステアリング装置 | |
JP6779193B2 (ja) | 電動駆動装置 | |
JP2016163415A (ja) | モータユニット | |
JP7387064B2 (ja) | 多層回路基板、駆動制御装置および電動パワーステアリング用モータユニット | |
JP6131879B2 (ja) | 電子制御ユニット、および、これを用いた電動パワーステアリング装置。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160510 |