JP2015079793A - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP2015079793A
JP2015079793A JP2013214780A JP2013214780A JP2015079793A JP 2015079793 A JP2015079793 A JP 2015079793A JP 2013214780 A JP2013214780 A JP 2013214780A JP 2013214780 A JP2013214780 A JP 2013214780A JP 2015079793 A JP2015079793 A JP 2015079793A
Authority
JP
Japan
Prior art keywords
gas
plasma
etching
film
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013214780A
Other languages
English (en)
Inventor
俊一 味上
Shunichi Mikami
俊一 味上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013214780A priority Critical patent/JP2015079793A/ja
Priority to US14/507,882 priority patent/US9653321B2/en
Priority to KR1020140135823A priority patent/KR102280572B1/ko
Priority to TW103135310A priority patent/TWI658508B/zh
Priority to CN201410543621.4A priority patent/CN104576355B/zh
Publication of JP2015079793A publication Critical patent/JP2015079793A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】下地層を保護しながら、シリコン含有膜をエッチングする際に生じた反応生成物を除去できるプラズマ処理方法を提供することを目的とする。
【解決手段】エッチングパターンが形成されたエッチングマスクを用いて基板上に形成されたシリコン含有膜を処理するプラズマ処理方法であって、シリコン含有膜をエッチングする際に生じた反応生成物を、ハロゲン、水素及び炭素を含有する第１のガスから生成されたプラズマにより除去する除去工程を含む、プラズマ処理方法が提供される。
【選択図】図２

Description

本発明は、プラズマ処理方法に関する。
半導体装置の製造工程においては、プラズマエッチングにより半導体ウエハ等の基板に微細なパターンを形成することが行われている。その際、プラズマエッチングにより、基板上の被エッチング材料とプラズマエッチングに用いられる反応ガスとが反応し、エッチングされたパターンの主に側壁部に反応生成物が堆積することがある。
この反応生成物は、プラズマエッチングの際にエッチングされたパターンの側壁部のエッチングを阻止するための保護膜となる。一方、この反応生成物が残留した状態で、後工程でＣＶＤ（Chemical Vapor Deposition）膜の形成や配線形成等を行うと、反応生成物がパーティクルの原因や配線不具合の原因となることがある。このため、パターンの主に側壁部に堆積する反応生成物を除去する必要がある。
例えば、特許文献１には、反応生成物の除去方法として、パターンが形成された基板を希フッ酸水溶液でウェットエッチング処理し、エッチング面を含む全面にＯＨ又はＨを含む有機材料膜を被覆した後、酸素プラズマによりアッシングする技術が開示されている。
特開２００７−７３８４０号公報
しかしながら、基板を希フッ酸水溶液でウェットエッチング処理すると、エッチングされたパターンの側壁部に堆積した反応生成物が除去されると同時に、基板上に形成された下地層もエッチングされるため、下地層がダメージを受けることがある。
そこで、本発明の一つの案では、下地層を保護しながら、シリコン含有膜をエッチングする際に生じた反応生成物を除去できるプラズマ処理方法を提供することを目的とする。
一つの案では、エッチングパターンが形成されたエッチングマスクを用いて基板上に形成されたシリコン含有膜を処理するプラズマ処理方法であって、シリコン含有膜をエッチングする際に生じた反応生成物を、ハロゲン、水素及び炭素を含有する第１のガスから生成されたプラズマにより除去する除去工程を含む、プラズマ処理方法が提供される。
一態様によれば、下地層を保護しながら、シリコン含有膜をエッチングする際に生じた反応生成物を除去できるプラズマ処理方法を提供できる。
一実施形態に係るプラズマ処理装置の全体構成図である。 一実施形態に係るプラズマ処理方法のフローチャートである。 一実施形態に係る各工程でのシリコン含有膜の概略断面図である。 一実施形態に係る堆積物の組成を示す図である。 一実施形態に係るＴＥＯＳ及びポリシリコンのエッチングレートを示す図である。
以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。
（プラズマ処理装置の全体構成）
まず、本発明の一実施形態に係るプラズマ処理装置１の全体構成について、図１を参照しながら説明する。ここでは、容量結合型平行平板プラズマ処理装置を例に挙げて、プラズマ処理装置１について説明する。
プラズマ処理装置１は、例えば、表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ１０を有している。チャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、サセプタ支持台１４の上に、例えば、アルミニウムからなるサセプタ１６が設けられている。サセプタ１６は、下部電極としても機能し、その上部に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。静電チャック１８は、導電膜からなる電極２０を一対の絶縁層又は絶縁シートで挟んだ構造を有する。電極２０には、直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により、半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えば、シリコンからなる導電性のフォーカスリング２４が配置されている。サセプタ１６及びサセプタ支持台１４の側面には、例えば、石英からなる略円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば、円周上に冷媒室２８が設けられている。冷媒室２８には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば、冷却水が循環供給され、冷媒の温度によってサセプタ１６上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えば、ヘリウム（Ｈｅ）ガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
サセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられており、上部電極３４及びサセプタ１６の間の空間がプラズマ生成空間となる。上部電極３４は、サセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されている。また、上部電極３４は、サセプタ１６との対向面を構成しかつ多数のガス吐出孔３７を有する電極板３６と、電極板３６を着脱自在に支持する電極支持体３８とによって構成されている。電極支持体３８は、導電性材料、例えば、表面が陽極酸化処理されたアルミニウムからなる水冷構造を有している。
電極支持体３８の内部には、ガス拡散室４０が設けられ、ガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。電極支持体３８には、ガス拡散室４０へガスを導くガス導入口６２が形成されている。ガス導入口６２には、ガス供給管６４が接続され、ガス供給管６４には、ガス供給源６６が接続されている。
ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８及び開閉バルブ７０が設けられている。そして、ガス供給源６６から、エッチングのためのガスが、ガス供給管６４からガス拡散室４０に至り、ガス通流孔４１及びガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４はガスを供給するためのシャワーヘッドとして機能する。
上部電極３４には、第１の整合器４６及び給電棒４４を介して、第１高周波電源４８が電気的に接続されている。第１高周波電源４８は、例えば、６０ＭＨｚのプラズマ生成用の高周波電力を出力する。
第１の整合器４６は、第１高周波電源４８の内部（又は出力）インピーダンスに負荷インピーダンスを整合させるものである。すわなち、第１の整合器４６は、チャンバ１０内にプラズマが生成されている時に、第１高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。第１の整合器４６の出力端子は給電棒４４の上端に接続されている。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように略円筒状の接地導体１０ａが設けられている。接地導体１０ａの天壁部分は、筒状の絶縁部材４４ａにより、給電棒４４から電気的に絶縁されている。
サセプタ１６には、第２の整合器８８を介して第２高周波電源９０が電気的に接続されている。第２高周波電源９０は、３００ｋＨｚ〜１３．５６ＭＨｚの範囲内のイオン引き込み（バイアス）用の周波数、例えば、１３．５６ＭＨｚの高周波電力を出力する。この第２高周波電源９０からサセプタ１６に高周波電力が供給されることにより、半導体ウエハＷ側にイオンが引き込まれる。
第２の整合器８８は、第２高周波電源９０の内部（又は出力）インピーダンスに負荷インピーダンスを整合させるためのものである。すなわち、第２の整合器８８は、チャンバ１０内にプラズマが生成されている時に第２高周波電源９０の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
上部電極３４には、第１高周波電源４８からの高周波は通さずに第２高周波電源９０からの高周波をグランドへ通すためのローパスフィルタ（ＬＰＦ）９２が電気的に接続されている。
ＬＰＦ９２は、好適にはＬＲフィルタまたはＬＣフィルタで構成されるが、１本の導線だけでも第１高周波電源４８からの高周波に対しては十分大きなリアクタンスを与えることができるので、１本の導線としても良い。一方、サセプタ１６には、第１高周波電源４８からの高周波をグランドに通すためのハイパスフィルタ（ＨＰＦ）９４が電気的に接続されている。
チャンバ１０の底部には排気口８０が設けられ、排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、例えば、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。
また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、搬入出口８５はゲートバルブ８６により開閉可能となっている。
また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。
チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１及び排気プレート８３としては、アルミニウムにイットリア（Ｙ２Ｏ３）等のセラミックスを被覆したものを好適に用いることができる。
プラズマ処理装置１の各構成部は、制御部９５に接続されて制御される。制御部９５には、工程管理者がプラズマ処理装置１を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
更に、制御部９５には、プラズマ処理装置１で実行される各種処理を実現するための制御プログラムや、処理条件に応じてプラズマ処理装置１の各構成部に処理を実行させるためのプログラム、すなわち、レシピが格納された記憶部９７が接続されている。
レシピは、ハードディスクや半導体メモリに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、プラズマ処理装置１での所望の処理が行われる。なお、本発明の実施の形態で述べるプラズマ処理装置１は、この制御部９５を含むものとする。
このように構成されるプラズマ処理装置１によって、後述する図２に示すプラズマ処理が行われる。
その場合、まず、ゲートバルブ８６を開き、搬入出口８５を介してエッチング対象である半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。次に、制御部９５にて各部を制御することで、ガスや高周波電力がチャンバ１０内へ供給され、所望のプラズマが生成される。生成されたプラズマの作用により所望のプラズマ処理が実行され、半導体ウエハＷに所望のパターンを形成することができる。
以上、本実施形態に係るプラズマ処理装置１の全体構成について説明した。
（プラズマ処理方法）
次に上述した本実施形態に係るプラズマ処理装置１を用いたプラズマ処理方法の一実施形態を、図２から図５を参照しながら説明する。
図２に本実施形態に係るプラズマ処理方法のフローチャートを示す。
本実施形態に係るプラズマ処理方法は、図２に示すように、エッチングパターンが形成されたエッチングマスクを用いてシリコン含有膜を処理する方法であって、エッチング工程（Ｓ１）、除去工程（Ｓ２）、後工程（Ｓ３）の３工程を含む。
Ｓ１は、ハロゲンを含有する第２のガスから生成されたプラズマによりシリコン含有膜をエッチングする工程である。
Ｓ２は、Ｓ１でシリコン含有膜をエッチングした際に生じた反応生成物を、ハロゲン、水素（Ｈ２）及び炭素（Ｃ）を含有する第１のガスから生成されたプラズマにより除去する工程である。
Ｓ３は、Ｓ２で反応生成物を除去した後、酸素（Ｏ２）を含有する第３のガスから生成されたプラズマにより、エッチングマスクを除去する工程である。
なお、本実施形態においては、半導体ウエハＷ上にＴＥＯＳ（TetraEthOxySilane）膜１０１、ポリシリコン膜１０２、シリコン酸化膜１０３及びアモルファスカーボン膜１０４が形成されている場合を一例として説明する。
ポリシリコン膜１０２は、シリコン含有膜の一例であり、アモルファスカーボン膜１０４は、予め、所望のエッチングパターンが形成されたエッチングマスクの一例である。
また、ポリシリコン膜１０２をエッチングする際に用いる第２のガスとして、臭化水素（ＨＢｒ）、Ｈｅ及びＯ２を含有する混合ガスを使用した。また、反応生成物を除去する際に用いる第１のガスとして、四フッ化メタン（ＣＦ４）及びＨ２を含有する混合ガスを使用した。また、アモルファスカーボン膜１０４を除去する際に用いるガスとして、Ｏ２ガスを使用した。
以下では、Ｓ１からＳ３の３工程について順に説明する。
［シリコン含有膜のエッチング工程Ｓ１］
Ｓ１では、シリコン含有膜（ポリシリコン膜１０２）を所望のパターンにエッチングする。
先ず、サセプタ１６上に載置された半導体ウエハＷに対して、ガス供給源６６からＨＢｒ、Ｈｅ及びＯ２を含有する混合ガスが供給される。この際、混合ガスの流量比は、ＨＢｒ／Ｈｅ／Ｏ２＝４００〜６００／３５０〜５３０／７〜１１ｓｃｃｍであることが好ましい。
次に、第１高周波電源４８から６０ＭＨｚのプラズマ生成用の高周波電力が供給される。また、第２高周波電源９０から１３．５６ＭＨｚのイオン引き込み用の高周波電力が供給される。
これにより、図３（Ａ）に示すように、アモルファスカーボン膜１０４のパターンにポリシリコン膜１０２がエッチングされる。また、同時に、パターンの側壁部１１３（ポリシリコン膜１０２、シリコン酸化膜１０３及びアモルファスカーボン膜１０４の側壁部）及びアモルファスカーボン膜１０４の上部には、臭化酸化シリコン（ＳｉＢｒＯ）膜１１１の反応生成物が堆積する。
パターンの側壁部１１３に形成されたＳｉＢｒＯ膜１１１は、パターンの側壁部１１３が過度にエッチングされるのを抑制し、深さ方向のエッチングを選択的に進行させる。
このとき、ＨＢｒガスをメインとして、主に化学的な反応でエッチングが行われているため、又、炭素を含有しない第２のガスからプラズマを生成するため、パターンの側壁部１１３及びポリシリコン膜１０２の表面には、炭素結合（Ｃ−Ｃ）による保護膜１１２が形成されることがない。
したがって、Ｓ１では、ポリシリコン膜１０２を高いアスペクト比（縦横比）でエッチングすることができる。
なお、シリコン含有膜のエッチング工程Ｓ１におけるプロセス条件（圧力、高周波電力の周波数・パワー、ガス流量、処理時間など）は、使用する反応ガスの種類や、シリコン含有膜の種類などに応じて、当業者は適宜選択することができる。
［反応生成物の除去工程Ｓ２］
Ｓ２では、Ｓ１によって、所望のパターンにエッチングされたポリシリコン膜１０２に対して、そのパターンの側壁部１１３に堆積した反応生成物（ＳｉＢｒＯ膜１１１）を除去する。
先ず、ガス供給源６６からＣＦ４及びＨ２を含有する混合ガスが供給される。この際、混合ガスの流量比は、ＣＦ４／Ｈ２＝８０〜１２０／１６０〜２４０ｓｃｃｍであることが好ましい。
次に、第１高周波電源４８から６０ＭＨｚの高周波電力を供給する。これにより、図３（Ｂ）に示すように、ＴＥＯＳ膜１０１やポリシリコン膜１０２をエッチングすることなく、パターンの側壁部１１３に堆積したＳｉＢｒＯ膜１１１が除去される。
なお、Ｓ２においては、Ｓ１で第２高周波電源９０によりサセプタ１６に印加したイオン引き込み用の高周波電力の供給を停止し、高周波電力を印加しないプロセス条件とした。これにより、プラズマ中でのイオンの加速電圧を小さくすることができるため、半導体ウエハＷ上に形成されたＴＥＯＳ膜１０１やポリシリコン膜１０２に対するイオンダメージが小さくなる。
以下、Ｓ２における効果について、プラズマ処理のメカニズムと共に説明する。
一般的に、ハロゲン含有ガスから生成されたプラズマにより基板のエッチングを行うと、側壁部に保護膜が堆積して、側壁部のエッチングが阻止され、主に深さ方向にエッチングが進行する。側壁部の保護膜は、希フッ酸水溶液などのウェットエッチングで除去可能である。
しかしながら、基板を希フッ酸水溶液でウェットエッチング処理すると、側壁部に堆積した反応生成物が除去されると同時に、下地層もエッチングされるため、下地層がダメージを受けることがある。また、Ｓ１で示したシリコン含有膜のエッチングと反応生成物の除去とを別の装置で行う必要があるため、スループットが低下し、製造コストが増大する。
一方、本実施形態に係るプラズマ処理方法では、ポリシリコン膜１０２をエッチングする際に生じたＳｉＢｒＯ膜１１１を、ハロゲン、水素及び炭素を含有する第１のガスから生成されたプラズマにより除去する。
Ｓ２においては、ＳｉＢｒＯ膜１１１と前記第１のガスから生成されたプラズマとの間で後述する化学反応が起こることにより、ＴＥＯＳ膜１０１を保護しながら、ポリシリコン膜１０２をエッチングする際に生じたＳｉＢｒＯ膜１１１を除去できる。
図４は、ＰＲ（Photo Resist）をＣＦ４ガス又はＣＦ４とＨ２との混合ガスから生成されたプラズマによってプラズマ処理した後に、ＰＲ上に堆積した堆積物をＸＰＳ（X-ray Photoelectron Spectroscopy）で分析した結果である。
図４に示すように、ＰＲをＣＦ４とＨ２との混合ガスから生成されたプラズマによってプラズマ処理すると、ＣＦ４ガスのみから生成されたプラズマによってＰＲをプラズマ処理する場合と比較して、堆積物中に含まれるＣの割合が大きく、Ｆの割合が小さい。
すなわち、第１のガスであるＣＦ４とＨ２の混合ガスは、プラズマ中で電子衝突解離により、（１）で示されるように化学反応する。
ＣＦ４＋Ｈ２⇒Ｃ−Ｃ＋ＣＦｘ＋ＣＨ＋Ｈ…（１）
上記反応で生じた各々のプラズマ中の原子及び分子は、反応生成物との間で以下のように反応する。
Ｈ：Ｈ＋ＳｉＢｒＯ⇒ＳｉＢｒ＋ＯＨ…（２）
ＣＦｘ：ＳｉＢｒ＋ＣＦｘ⇒ＳｉＦ↑＋Ｃ＋Ｂｒ…（３）
すなわち、図３（Ａ）でパターンの側壁部１１３に堆積したＳｉＢｒＯ膜１１１は、化学反応式（２）で示されるように、Ｈラジカルによって還元され、臭化シリコン（ＳｉＢｒ）が生成される。ＳｉＢｒは、化学反応式（３）で示されるようにＣＦｘラジカルと反応することによって、図３（Ｂ）に示すように、揮発性のＳｉＦガスとしてパターンの側壁部１１３から離脱し、チャンバ１０から排気される。
一方、（１）で形成されたＣ−Ｃは、ＴＥＯＳ膜１０１の表面及びパターンの側壁部１１３に堆積することにより、ＴＥＯＳ膜１０１の表面及びパターンの側壁部１１３がＣＦｘラジカルによって、エッチングされるのを抑制する保護膜１１２を形成する。
すなわち、ＴＥＯＳ膜１０１の表面及びポリシリコン膜１０２の表面は、ＳｉＢｒＯ膜１１１の除去後に堆積した炭素結合（Ｃ−Ｃ）を含む保護膜１１２によって、ＣＦｘラジカルによってエッチングされることはほとんどない。
図５（Ａ）及び（Ｂ）に、各々、基板上に形成したＴＥＯＳ膜１０１及びポリシリコン膜１０２をＣＦ４とＨ２との混合ガスから生成されたプラズマでプラズマ処理した場合のエッチングレートを示す。なお、図５において、横軸は、基板の位置を示し、縦軸は、各々、ＴＥＯＳ膜１０１及びポリシリコン膜１０２のエッチングレートを示す。
また、凡例のＸａｘｉｓ、Ｙａｘｉｓ、Ｖａｘｉｓ及びＷａｘｉｓは、それぞれ、半導体ウエハＷで任意に選択した一の径方向を示している。
図５（Ａ）及び（Ｂ）に示すように、ＴＥＯＳ膜１０１及びポリシリコン膜１０２は、基板面内のどの方向を取っても、ＣＦ４とＨ２との混合ガスから生成されたプラズマによって、ほとんどエッチングされていない。
以上から、反応生成物の除去工程Ｓ２においては、下地層（ＴＥＯＳ膜１０１）を保護しながら、シリコン含有膜（ポリシリコン膜１０２）をエッチングする際に生じた反応生成物（ＳｉＢｒＯ膜１１１）を除去することができる。また、シリコン含有膜のエッチング工程Ｓ１と反応生成物の除去工程Ｓ２とを同一の装置で行うことができるため、スループットを向上させ、製造コストを低減することができる。
［エッチングマスクの除去工程Ｓ３］
Ｓ３では、酸素（Ｏ２）を含有する第３のガスから生成されたプラズマにより、エッチングマスク（アモルファスカーボン膜１０４）及び炭素結合（Ｃ−Ｃ）を含む保護膜１１２を除去する。
先ず、Ｓ２によって、ＳｉＢｒＯ膜１１１が除去されたポリシリコン膜１０２に対して、ガス供給源６６からＯ２ガスを供給する。この際、Ｏ２ガスの流量は、２８０〜４２０ｓｃｃｍであることが好ましい。
次に、第１高周波電源４８から６０ＭＨｚの高周波電力を供給し、第２高周波電源９０から１３．５６ＭＨｚの高周波電力を供給する。これにより、図３（Ｃ）に示すように、シリコン酸化膜１０３、アモルファスカーボン膜１０４及び保護膜１１２が除去され、所望のパターンを有するポリシリコン膜１０２が形成される。
以上、プラズマ処理装置１を用いたプラズマ処理方法を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
例えば、シリコン含有膜のエッチング工程Ｓ１にて使用されるエッチングガスは、上記実施形態にて説明に使用したＨＢｒ、Ｈｅ及びＯ２の混合ガスに限定されず、ハロゲン含有ガスであればいずれのガスであっても良い。ハロゲン含有ガスの一例としては、ＣＦ４、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、塩素（Ｃｌ２）であっても良く、これらのハロゲン含有ガスの混合ガスであっても良い。
エッチングガスとしてハロゲン含有ガスを用いることで、被エッチング材料を揮発性の高いハロゲン化合物にして除去することができる。
なお、ハロゲン含有ガスとして、Ｃｌ２を用いた場合、ＳｉＢｒＯの代わりにＳｉＣｌＯが反応生成物として生成されるが、本実施形態と同様の方法で除去することができる。
また、反応生成物の除去工程Ｓ２にて使用される処理ガスは、上記実施形態にて説明に使用したＣＦ４及びＨ２の混合ガスに限定されず、少なくともハロゲン、水素及び炭素を含有するガスであればいずれのガスであっても良い。好ましくは、フルオロカーボンガスと水素、又はハイドロフルオロカーボンガスと水素の混合ガスを用いるのが良い。更に好ましくは、フルオロカーボンガス及びハイドロフルオロカーボンガスは、ＣＦ４、二フッ化メタン（ＣＨ２Ｆ２）、フルオロメタン（ＣＨ３Ｆ）の少なくとも何れかである混合ガスを用いるのが良い。
また、本発明に係るプラズマを発生させる手段としては、容量結合型プラズマ（ＣＣＰ：Capacitively Coupled Plasma）発生手段、誘導結合型プラズマ（ＩＣＰ：Inductively Coupled Plasma）発生手段、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）発生手段、ラジアルラインスロットアンテナ（ＲＬＳＡ：Radial Line Slot Antenna）から生成したマイクロ波プラズマやＳＰＡ（Slot Plane Antenna）プラズマを含むマイクロ波励起表面波プラズマ発生手段、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Resonance Plasma）発生手段、上記発生手段を用いたリモートプラズマ発生手段等を用いることができる。
また、基板は、半導体ウエハＷに限られず、フラットパネルディスプレイ用の大型基板、太陽電池用の基板等であっても良い。
１ プラズマ処理装置
１０１ ＴＥＯＳ膜
１０２ ポリシリコン膜
１０３ シリコン酸化膜
１０４ アモルファスカーボン膜
１１１ ＳｉＢｒＯ膜
１１２ 保護膜
１１３ 側壁部

Claims (7)

  1. エッチングパターンが形成されたエッチングマスクを用いて基板上に形成されたシリコン含有膜を処理するプラズマ処理方法であって、
    前記シリコン含有膜をエッチングする際に生じた反応生成物を、ハロゲン、水素及び炭素を含有する第１のガスから生成されたプラズマにより除去する除去工程を含む、
    プラズマ処理方法。
  2. ハロゲンを含有する第２のガスから生成されたプラズマにより前記シリコン含有膜をエッチングするエッチング工程を含み、
    前記除去工程は、前記エッチング工程において生じた反応生成物を除去する、
    請求項１に記載のプラズマ処理方法。
  3. 前記除去工程の後、酸素を含有する第３のガスから生成されたプラズマにより、前記エッチングマスクを除去する後工程を含む、
    請求項１又は２に記載のプラズマ処理方法。
  4. 前記第１のガスは、フルオロカーボンガスと水素、又はハイドロフルオロカーボンガスと水素である、
    請求項１乃至３の何れか一項に記載のプラズマ処理方法。
  5. 前記フルオロカーボンガス及びハイドロフルオロカーボンガスは、ＣＦ４、ＣＨ２Ｆ２及びＣＨ３Ｆの少なくとも何れかである、
    請求項４に記載のプラズマ処理方法。
  6. 前記第２のガスは、炭素を含有しないガスである、
    請求項２乃至５の何れか一項に記載のプラズマ処理方法。
  7. 前記除去工程は、
    前記エッチング工程において、前記基板が載置されるサセプタに印加したイオン引き込み用の高周波電力の供給を停止する、
    請求項２乃至６の何れか一項に記載のプラズマ処理方法。
JP2013214780A 2013-10-15 2013-10-15 プラズマ処理方法 Pending JP2015079793A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013214780A JP2015079793A (ja) 2013-10-15 2013-10-15 プラズマ処理方法
US14/507,882 US9653321B2 (en) 2013-10-15 2014-10-07 Plasma processing method
KR1020140135823A KR102280572B1 (ko) 2013-10-15 2014-10-08 플라즈마 처리 방법
TW103135310A TWI658508B (zh) 2013-10-15 2014-10-13 電漿處理方法
CN201410543621.4A CN104576355B (zh) 2013-10-15 2014-10-15 等离子体处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013214780A JP2015079793A (ja) 2013-10-15 2013-10-15 プラズマ処理方法

Publications (1)

Publication Number Publication Date
JP2015079793A true JP2015079793A (ja) 2015-04-23

Family

ID=52810035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013214780A Pending JP2015079793A (ja) 2013-10-15 2013-10-15 プラズマ処理方法

Country Status (5)

Country Link
US (1) US9653321B2 (ja)
JP (1) JP2015079793A (ja)
KR (1) KR102280572B1 (ja)
CN (1) CN104576355B (ja)
TW (1) TWI658508B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117883A (ja) * 2015-12-22 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2019036650A (ja) * 2017-08-17 2019-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6661283B2 (ja) * 2015-05-14 2020-03-11 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理方法
JP6869024B2 (ja) * 2016-12-20 2021-05-12 東京エレクトロン株式会社 パーティクル除去方法及び基板処理方法
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
JP7190940B2 (ja) * 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465552A (en) * 1983-08-11 1984-08-14 Allied Corporation Method of selectively etching silicon dioxide with SF6 /nitriding component gas
US5849136A (en) * 1991-10-11 1998-12-15 Applied Materials, Inc. High frequency semiconductor wafer processing apparatus and method
US5777370A (en) * 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6207565B1 (en) * 2000-01-13 2001-03-27 Vlsi Technology, Inc Integrated process for ashing resist and treating silicon after masked spacer etch
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2004266249A (ja) * 2003-02-10 2004-09-24 Nec Electronics Corp 半導体装置の製造方法
US7446050B2 (en) * 2003-08-04 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and plasma treatment process to improve a gate profile
WO2005072211A2 (en) * 2004-01-20 2005-08-11 Mattson Technology, Inc. System and method for removal of photoresist and residues following contact etch with a stop layer present
JP2007073840A (ja) 2005-09-08 2007-03-22 Toshiba Corp 半導体装置の製造方法
KR100801308B1 (ko) * 2005-11-12 2008-02-11 주식회사 하이닉스반도체 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
JP4776575B2 (ja) 2007-03-28 2011-09-21 株式会社東芝 表面処理方法、エッチング処理方法および電子デバイスの製造方法
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
US8513129B2 (en) * 2010-05-28 2013-08-20 Applied Materials, Inc. Planarizing etch hardmask to increase pattern density and aspect ratio
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5845754B2 (ja) * 2010-09-15 2016-01-20 東京エレクトロン株式会社 プラズマエッチング処理方法
JP2013026399A (ja) * 2011-07-20 2013-02-04 Hitachi High-Technologies Corp プラズマ処理方法及びプラズマアッシング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117883A (ja) * 2015-12-22 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2019036650A (ja) * 2017-08-17 2019-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法

Also Published As

Publication number Publication date
US20150104950A1 (en) 2015-04-16
KR102280572B1 (ko) 2021-07-22
US9653321B2 (en) 2017-05-16
TW201532134A (zh) 2015-08-16
KR20150043978A (ko) 2015-04-23
CN104576355B (zh) 2018-12-14
CN104576355A (zh) 2015-04-29
TWI658508B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
US20210134604A1 (en) Etching method
JP2019046994A (ja) エッチング方法
JP6185305B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
JP6141855B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR102280572B1 (ko) 플라즈마 처리 방법
TWI603396B (zh) Plasma etching method
JP2008192906A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
US9147556B2 (en) Plasma processing method and plasma processing apparatus
US10811274B2 (en) Etching method and plasma processing apparatus
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
US20200168468A1 (en) Etching method and substrate processing apparatus
US11404279B2 (en) Etching method and substrate processing apparatus
KR102678853B1 (ko) 피처리체를 처리하는 방법
US11380547B2 (en) Plasma processing method and plasma processing apparatus
US11201063B2 (en) Substrate processing method and substrate processing apparatus
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
WO2013180179A1 (ja) プラズマエッチング方法