JP2015070232A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP2015070232A
JP2015070232A JP2013205882A JP2013205882A JP2015070232A JP 2015070232 A JP2015070232 A JP 2015070232A JP 2013205882 A JP2013205882 A JP 2013205882A JP 2013205882 A JP2013205882 A JP 2013205882A JP 2015070232 A JP2015070232 A JP 2015070232A
Authority
JP
Japan
Prior art keywords
resist
layer
manufacturing
semiconductor device
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013205882A
Other languages
English (en)
Inventor
知憲 青山
Tomonori Aoyama
知憲 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013205882A priority Critical patent/JP2015070232A/ja
Priority to US14/192,487 priority patent/US9257299B2/en
Publication of JP2015070232A publication Critical patent/JP2015070232A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】良好なパターンを作製可能な半導体装置の製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法は、基板上にレジスト及び被エッチング層を形成する工程と、Ｒｕ又はＷを含む金属化合物を供給して前記レジスト上に硬化前処理層を形成する工程と、前記硬化前処理層を用いて、前記レジストの表層に硬化層を形成する工程と、前記硬化層及び前記レジストをマスクにして、反応性イオンエッチングにより前記被エッチング層をエッチングする工程と、を有する。
【選択図】図２

Description

本発明は、半導体装置の製造方法及び半導体製造装置に関する。
半導体プロセスにおけるレジストを用いた反応性イオンエッチング（ＲＩＥ）工程では、レジストと被エッチング材料との選択比が小さいとレジストのエッチング量が必要以上に多くなる。
レジストをマスクとしたＲＩＥの際に、レジストの硬さの不均一性やＲＩＥ中のプラズマ密度の不均一性等でエッチングにムラが生じることにより、パターンの幅や形状が領域ごとに異なってしまい、レジスト及び被ＲＩＥ材料からなるパターンにラフネスが発生する。
特開２００３−２７３２９１号公報
本発明が解決しようとする課題は、良好なパターンを作製可能な半導体装置の製造方法を提供することである。
上記課題を解決するために、実施形態の半導体装置の製造方法は、基板上にレジスト及び被エッチング層を形成する工程と、Ｒｕ又はＷを含む金属化合物を供給して前記レジスト上に硬化前処理層を形成する工程と、前記硬化前処理層を用いて、前記レジストの表層に硬化層を形成する工程と、前記硬化層及び前記レジストをマスクにして、反応性イオンエッチングにより前記被エッチング層をエッチングする工程と、を有する。
第１の実施形態の半導体製造装置の構成の概略を示す図。 第１の実施形態の半導体装置の製造方法を示すフロー。 第１の実施形態の半導体装置の製造方法を示す工程断面図。 第１の実施形態の半導体装置の製造方法を示す工程断面図。 第１の実施形態の半導体装置の製造方法を示す工程断面図。 第１の実施形態の半導体装置の製造方法を示す工程断面図。 第１の実施形態の半導体装置の製造方法を示す工程断面図。 第１の実施形態の半導体装置の製造方法を示す工程断面図。 表面が硬化されたレジストを形成せずに反応性イオンエッチング（ＲＩＥ）をして得られた半導体装置を示す図。 第１の実施形態の変形例２に係る半導体装置の製造方法を示す工程断面図。 第１の実施形態の変形例２に係る半導体装置の製造方法を示す工程断面図。 第２の実施形態の半導体製造装置の構成の概略を示す図。
（第１の実施形態）
図１は、第１の実施形態の半導体製造装置２００の構成の概略を示す図である。半導体製造装置２００は、チャンバー１０と、ステージ２０と、バイアス用電圧印加部３０と、ガス供給手段４０、ゲートバルブ５０と、真空引き手段６０と、コイル（プラズマ発生させる機構）７０と、原料供給ノズル８０と、を備える。
チャンバー１０は、成膜処理を行うための容器であり、気密性を保持できるように構成されている。チャンバー１０内部には、ステージ２０及びウェハＷが収容されている。チャンバー１０には、ウェハＷ（以下、ウェハＷと記載する）を搬入出するための開口１０ａが形成されている。
ステージ２０は、上面２０ａにウェハＷを保持する。ステージ２０上のウェハＷにパターンを形成することにより、半導体装置１を形成する。また、ステージ２０は、バイアス用電圧印加部３０により、コイル７０で発生させたプラズマ中の不活性ガスイオンをウェハＷに引き込むことが可能となり、レジスト４上に形成されたレジストを硬化させるための元素を含む層５（硬化前処理層）をレジスト４の表面にノックオンすることができる。
ガス供給手段４０は、ガス供給源（図示しない）に接続され、チャンバー１０内へ各種ガスを供給する。ガス供給手段４０は、チャンバー１０のドライクリーニングに必要なガス（例えば、ＣＦ４ガス、Ｃ２Ｆ６ガス、ＳＦ６ガス、ＮＦ３ガス、Ｃｌ２ガス、ＢＣｌ４ガス）とノックオンに必要なガス（例えば、Ａｒガス、Ｎ２ガス）を供給する系統を備える。これらは、ガスの種類ごとに、ガス流量を制御するＭＦＣ（マスフローコントローラ）と、ガスの供給と遮断を行うバルブを備えている。
ゲートバルブ５０は、チャンバー１０の開口１０ａを開閉する。
真空引き手段６０は、真空引きポンプ６１と、スロットルバルブ６２とを有する。真空引き手段６０の一端側はチャンバー１０に接続され、他端側は真空引きポンプ６１に接続された真空配管６３とを有する。スロットルバルブ６２は、チャンバー１０と真空引きポンプ６１との間に配置され、真空配管６３のコンダクタンスを変化させることにより、チャンバー１０内の圧力を制御する。なお、真空引きポンプ６１の排気側は、除害装置(図示しない)に接続されている。
コイル７０は、チャンバー１０内の磁場を調節し、チャンバー１０内に発生したプラズマを制御するものである。プラズマ発生用の電源としては、ＲＦ、ＩＣＰ、ＥＣＲ等の電源を用いることができる。
原料供給ノズル８０は、チャンバー１０と接続し、チャンバー１０内にＲｕを含む金属化合物を供給する。金属化合物は、蒸気圧が高く除去しやすいという理由から、有機物を含んでいることが望ましい。この場合、金属化合物は、有機金属錯体であり、具体的には、Ｒｕ(ＥｔＣｐ)２、ＲｕＣｐＢｕＣｐ、ＲｕＣｐＰｒＣｐを含む化合物である。Ｅｔはエチル基、Ｐｒはプロピル基、Ｂｕはブチル基、Ｃｐシクロペンタジエニル基を示す。なお、有機物を含む金属化合物は、上記のＲｕ化合物に限らず、Ｗ化合物を含むものであっても良い。また、金属化合物は無機物を含んでいてもよく、この場合、金属化合物は、例えばハロゲン化物を含む化合物である。
半導体製造装置２００は、レジストを硬化させるための元素を含む膜５を形成する工程と、不活性ガスを導入する工程と、異方性プラズマによりノックオンする工程を同一のチャンバー１０内で連続して行うことが可能である。装置の各パーツを削減することができ、製造によるコストを抑えることができる。なお、半導体製造装置２００はレジストを硬化させるための元素を含む膜５を形成する際に用いるチャンバーと、不活性ガスのプラズマによりノックオンする際に用いるチャンバーとを連結したものであってもよい。
図２は、第１の実施形態の半導体装置１の製造方法を示すフローである。図３〜図８は、第１の実施形態の半導体製造方法を示す工程断面図である。
図３に示すように、基板２上に、被エッチング層３を形成する（ステップＳ１０１）。被エッチング層３は、例えばＳｉＯ２等の酸化物を含む層である。
図４に示すように、まずレジスト４を形成する。（ステップＳ１０２）。レジスト４は、例えば有機物を含む化合物である。
図５に示すように、プラズマＣＶＤ法により、Ｒｕを被エッチング層３及びレジスト４上に堆積させて、レジストを硬化させるための元素を含む層５を形成する（ステップＳ１０３）。ここで、レジストを硬化させるための元素を含む層５の元素とはＲｕのことをいう。レジストを硬化させるための元素を含む層５の厚さは、１０ｎｍ以下であることが望ましい。これにより、後述するノックオン（ステップＳ１０４）の工程で、レジストを硬化させるための元素を含む層５がレジスト４内に潜り込むことにより、埋め込まれた層の厚さの分だけレジスト４が盛り上がることを防ぐことができる。
図６に示すように、不活性ガスを導入しながら、コイル７０に印加するバイアスを制御して磁場を制御しプラズマを発生させる。同時にバイアス用電圧印加部３０からステージ２０にバイアスを印加することで異方性を有する不活性ガスイオンを基板２に照射し、入射した不活性ガスイオンによりＲｕ原子をはじき出す（ノックオン）工程を行う（ステップＳ１０４）。これにより、レジスト４の表層に表面が硬化されたレジスト７を形成する。この時、被エッチング層３中にもレジストを硬化させるための元素を含む層５が埋め込まれることになり、Ｒｕを含む層６も形成することになる。
なお、本工程で導入する不活性ガスは、例えば、Ｎｅ、Ａｒ、Ｋｒ及びＸｅ等を含むガスである。また、圧力はプラズマを発生させる範囲内で高い程望ましく、不活性ガスを導入して例えば０．１Ｐａ以上とすることが望ましい。バイアス印加により基板２に対して垂直方向に不活性ガスイオンを打ち込むが、圧力を高めて不活性ガスイオンを気相中で衝突又は反発させることにより、基板２に対して水平方向の運動量を大きくすることができる。これによりレジスト４の側面にもノックオンすることができる。
図７に示すように、プラズマ反応性イオンエッチング（ＲＩＥ）法により、表面が硬化されたレジスト７及びレジスト４をマスクにして、被エッチング層３をエッチングする（ステップＳ１０５）。エッチングは、被エッチング層３を構成する酸化物のエッチングガスをチャンバー１０内に導入して、バイアス印加により異方性イオンを基板２に照射して行う。
表面が硬化されたレジスト７は、Ｏ原子を多く含まないため、Ｒｕ原子と反応しにくい。このため、表面が硬化されたレジスト７はエッチングされにくく、レジスト４の表層に残ることになる。
一方、Ｒｕを含む層６は、ＲＩＥの過程で、被エッチング層３中の酸素原子と反応し、揮発性のＲｕＯ４が形成される。ＲｕＯ４は、ＲＩＥの初期過程ですぐに蒸発するため、基板２上に残らない。このため、Ｒｕを含む層６が被エッチング層３の加工に大きな影響を与えることはない。
図８に示すように、酸素プラズマアッシング処理を行い、レジスト４及びレジスト４中の表面が硬化されたレジスト７を除去する（ステップＳ１０６）。Ｒｕは酸素を用いた酸素アッシング処理中に酸素と反応してＲｕＯ４を形成して揮発するために、基板２上に残ることは無い。基板２上には、被エッチング層３が残り、被エッチング層３によるパターンが形成される。
本実施形態の半導体装置の製造方法の効果について説明する。
本実施形態の半導体装置の製造方法は、レジスト４の表層に表面が硬化されたレジスト７を形成することにより、ＲＩＥの際、レジスト４を保護し、レジスト４自体がエッチングされるのを抑制する。これにより、レジスト４の形状にばらつきが生じることを防ぐことができ、均一で良好なパターンを作製することができる。
表面が硬化されたレジスト７を形成しない場合を検討する。図９は、表面が硬化されたレジスト７を形成せずに反応性イオンエッチング（ＲＩＥ）をして得られた半導体装置を示す図である。図９（ａ）は半導体装置の平面図であり、図９（ｂ）は平面図のＡ−Ａ’面における断面図を示している。ＲＩＥの際、異方性イオンを照射して被エッチング層３をエッチングするが、レジスト４をマスクとしたＲＩＥ工程の際に、レジスト４の硬さの不均一性やＲＩＥ中のプラズマ密度の不均一性等により、レジスト４及び被エッチング層３からなるパターンにラフネスが発生する。
（変形例１）
変形例１において、ステップＳ１０５で、導入ガスとしてＣＯガスを添加する。被エッチング層３は、例えば、Ｓｉを含む化合物であり、酸化物を含まないものとする。
ステップＳ１０５で、導入ガスとしてＣＯガスを添加してＲＩＥを行った場合、ＣＯガスは、被エッチング層３中のＲｕと反応し、Ｒｕ３(ＣＯ)１２を形成する（ステップＳ１０５）。一方、ＣＯガスは有機物に埋め込まれたＲｕ原子、つまり表面が硬化されたレジスト７中のＲｕ原子とは反応しない。このため、被エッチング層３を選択的に除去することができる。
ステップＳ１０６で、酸素プラズマアッシング処理を行い、レジスト４及びレジスト４中の表面が硬化されたレジスト６７を除去する（ステップＳ１０６）。Ｒｕは酸素を用いた酸素アッシング処理中に酸素と反応してＲｕ３(ＣＯ)１２を形成して揮発するために、基板２上に残ることは無い。
本変形例において、導入ガスにＣＯガスを導入してＲＩＥを行う方法は、Ｓｉ及び金属化合物等の酸化物を含まない被エッチング層３に対して有効である。なお、本変形例において対象となる被エッチング層３は、Ｓｉ又は金属化合物に限らず、ＳｉＯ２等の酸化物を含んでいても選択的にエッチングすることが可能である。
（変形例２）
変形例２において、ステップＳ１０３で、図１０に示すように原料供給ノズル８０からＲｕを含むガスを供給すると同時に、ウェハＷをステージ２０で１００乃至２００℃に加熱してレジストを硬化させるための元素を含む膜５を形成する（ステップＳ１０３）。本変形例の被エッチング層３は、変形例１と同様に、例えば、Ｓｉを含む化合物であり、酸化物は含まないものとする。また、第１の実施形態では、コイル７０でプラズマを発生させることで、原料供給ノズル８０から供給された金属化合物を分解して、プラズマＣＶＤ法でレジスト４上の全面にレジストを硬化させるための元素を含む膜５を成膜したが、本変形例では、コイル７０でプラズマを発生させないものとする。
レジストを硬化させるための元素を含む膜５を形成する際、レジスト４の表面とＳｉを含む被エッチング層３の表面で、インキュベーションタイムが異なるため、Ｒｕがレジスト４上に１０ｎｍ以下の厚さで堆積する間に、Ｒｕが被エッチング層３上で成長することがない。インキュベーションタイムとは、Ｒｕを被エッチング層３上又はレジスト４上に堆積してから核形成が起こるまでの時間のことであり、レジストを硬化させるための元素を含む膜５を形成するまでにかかる時間のことある。このため、被エッチング層３上にはレジストを硬化させるための元素を含む膜５を形成せず、レジスト４の表面にのみ、選択的にレジストを硬化させるための元素を含む膜５を形成することが可能である。
ステップＳ１０４のノックオン工程では、図１１に示すように、表面が硬化されたレジスト７を形成する。被エッチング層３上には、レジストを硬化させるための元素を含む膜５がないため、Ｒｕを含む層６を形成することがない。
本変形例では、ノックオンで、Ｒｕを含む層６を形成せずに表面が硬化されたレジスト７のみを形成することにより、ＲＩＥの際、被エッチング層３を選択的にエッチングする効果を高めることができる。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法について説明する。図１２は、第２の実施形の半導体製造装置２００の構成の概略を示す図である。半導体製造装置２００は、チャンバー１０内にスプレーノズル９０が設けられる。スプレーノズル９０は、複数の貫通孔９０ａが設けられており、原料供給ノズル８０から供給される金属化合物を拡散させてチャンバー１０内へ導入する。
半導体装置１の製造する方法は図１のフローと同様である。
第２の実施形態の半導体装置１の製造方法について説明する。第２の実施形態において、上記第１の実施形態と同一の構成部分には、同一符号を伏してその部分は省略し、異なる部分について説明する。
第２の実施形態の被エッチング層３の場合、表面が硬化されたレジスト７をスプレー法で形成する点で第１の実施形態の場合と異なる。この場合、液体状の金属化合物を基板２上に吹掛けて、レジストを硬化させるための元素を含む層５を形成する。
本実施形態の半導体製造方法の効果について説明する。スプレーノズル９０を用いて、金属化合物を基板２上に吹きかけることにより、レジストを硬化させるための元素を含む層５を形成することが可能である。この場合、第１の実施形態の場合と比較して少ない原料で効率的にレジストを硬化させるための元素を含む膜５を形成することができる。さらに、レジストを硬化させるための元素を含む膜５を形成するのに、プラズマを発生させたり、ウェハＷの温度を上げるための電力を必要としない。このため、安価に半導体装置の作製することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置
２ 基板
３ 被エッチング層
４ レジスト
５ レジストを硬化させるための元素を含む膜（硬化前処理層）
６ Ｒｕを含む層
７ 表面が硬化されたレジスト（硬化層）
１０ チャンバー
２０ ステージ
３０ バイアス用電圧印加部
４０ ガス供給手段
５０ ゲートバルブ
６０ 真空引き手段
７０ コイル（プラズマ発生させる機構）
８０ 原料供給ノズル
９０ スプレーノズル
２００ 半導体製造装置
Ｗ ウェハ

Claims (8)

  1. （製造方法（基本工程））
    基板上にレジスト及び被エッチング層を形成する工程と、
    Ｒｕ又はＷを含む金属化合物を供給して前記レジスト上に硬化前処理層を形成する工程と、
    前記硬化前処理層を用いて、前記レジストの表層に硬化層を形成する工程と、
    前記硬化層及び前記レジストをマスクにして、反応性イオンエッチングにより前記被エッチング層をエッチングする工程と、
    を有する半導体装置の製造方法。
  2. レジストを除去する工程（酸素プラズマアッシング工程）
    前記エッチングをする工程の後、酸素プラズマと前記レジスト及び前記硬化層を反応させて、前記レジスト及び前記硬化層を除去する酸素プラズマアッシング処理工程をさらに有する請求項１に記載の半導体装置の製造方法。
  3. 前記金属化合物は、有機金属錯体である請求項１又は２に記載の半導体装置の製造方法。
  4. 金属化合物（材料を限定）
    前記金属化合物は、Ｒｕ（ＥｔＣｐ）２、ＲｕＣｐＢｕＣｐ又はＲｕＣｐＰｒＣｐである請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. （硬化前処理層の限定）
    前記硬化前処理層は、Ｒｕ化合物又はＷ化合物を含む層である請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  6. （スプレー法）
    前記硬化前処理層は、金属化合物を吹掛けて形成する請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. （変形例１）
    前記反応性イオンエッチングの際、ＣＯを含むガスを用いる請求項１乃至６のいずれかに記載の半導体装置の製造方法。
  8. チャンバーと、
    前記チャンバー内に設けられた半導体基板を保持するステージと、
    前記チャンバー内にＲｕ又はＷを含む金属化合物を導入するスプレーノズルと、
    前記チャンバー内に不活性ガスを導入するガス供給手段と、
    前記チャンバー内の磁場を制御し、プラズマ発生させる機構と、
    前記基板にバイアス印加する電圧印加部と、
    を有する半導体製造装置。
JP2013205882A 2013-09-30 2013-09-30 半導体装置の製造方法及び半導体製造装置 Pending JP2015070232A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013205882A JP2015070232A (ja) 2013-09-30 2013-09-30 半導体装置の製造方法及び半導体製造装置
US14/192,487 US9257299B2 (en) 2013-09-30 2014-02-27 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013205882A JP2015070232A (ja) 2013-09-30 2013-09-30 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2015070232A true JP2015070232A (ja) 2015-04-13

Family

ID=52740576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013205882A Pending JP2015070232A (ja) 2013-09-30 2013-09-30 半導体装置の製造方法及び半導体製造装置

Country Status (2)

Country Link
US (1) US9257299B2 (ja)
JP (1) JP2015070232A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858541A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JPWO2021161368A1 (ja) * 2020-02-10 2021-08-19

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102496037B1 (ko) 2016-01-20 2023-02-06 삼성전자주식회사 플라즈마 식각 방법 및 장치
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
US10950444B2 (en) * 2018-01-30 2021-03-16 Tokyo Electron Limited Metal hard mask layers for processing of microelectronic workpieces
JP7037397B2 (ja) 2018-03-16 2022-03-16 キオクシア株式会社 基板処理装置、基板処理方法、および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196663A (ja) * 2005-01-13 2006-07-27 Tokyo Electron Ltd エッチング方法，プログラム，コンピュータ読み取り可能な記録媒体及びプラズマ処理装置
JP2012111696A (ja) * 2010-11-22 2012-06-14 Tosoh Corp ルテニウム錯体混合物、成膜用組成物、ルテニウム含有膜及びその製造方法
JP2012204456A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2121197A (en) * 1982-05-26 1983-12-14 Philips Electronic Associated Plasma-etch resistant mask formation
US4873176A (en) * 1987-08-28 1989-10-10 Shipley Company Inc. Reticulation resistant photoresist coating
JP2532589B2 (ja) * 1988-06-29 1996-09-11 松下電器産業株式会社 微細パタ―ン形成方法
US5536584A (en) * 1992-01-31 1996-07-16 Hitachi, Ltd. Polyimide precursor, polyimide and metalization structure using said polyimide
US5236550A (en) * 1992-04-24 1993-08-17 National Semiconductor Corporation Method for plasma etch of ruthenium
JPH07130631A (ja) 1993-11-05 1995-05-19 Sanyo Electric Co Ltd パターン形成方法及びそれを利用した半導体記憶装置の製造方法
US5648198A (en) 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
JP3738469B2 (ja) * 1995-07-27 2006-01-25 日立化成工業株式会社 ポリイミド及びこれを用いた光部品
US5876903A (en) * 1996-12-31 1999-03-02 Advanced Micro Devices Virtual hard mask for etching
US6031653A (en) * 1997-08-28 2000-02-29 California Institute Of Technology Low-cost thin-metal-film interference filters
US6271154B1 (en) * 1998-05-12 2001-08-07 Advanced Micro Devices, Inc. Methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile
JP2000012796A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 半導体装置ならびにその製造方法および製造装置
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
KR100291332B1 (ko) 1998-12-29 2001-07-12 윤종용 반도체소자의제조방법
US6547979B1 (en) * 2000-08-31 2003-04-15 Micron Technology, Inc. Methods of enhancing selectivity of etching silicon dioxide relative to one or more organic substances; and plasma reaction chambers
US6653231B2 (en) * 2001-03-28 2003-11-25 Advanced Micro Devices, Inc. Process for reducing the critical dimensions of integrated circuit device features
US6589709B1 (en) * 2001-03-28 2003-07-08 Advanced Micro Devices, Inc. Process for preventing deformation of patterned photoresist features
US6774365B2 (en) * 2001-03-28 2004-08-10 Advanced Micro Devices, Inc. SEM inspection and analysis of patterned photoresist features
US6815359B2 (en) * 2001-03-28 2004-11-09 Advanced Micro Devices, Inc. Process for improving the etch stability of ultra-thin photoresist
US6699792B1 (en) * 2001-07-17 2004-03-02 Advanced Micro Devices, Inc. Polymer spacers for creating small geometry space and method of manufacture thereof
JP2003273291A (ja) 2002-03-14 2003-09-26 Nec Kansai Ltd 電子部品及びその製造方法
US8003513B2 (en) * 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US7022611B1 (en) * 2003-04-28 2006-04-04 Lam Research Corporation Plasma in-situ treatment of chemically amplified resist
JP2004332045A (ja) * 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
JP2006019447A (ja) * 2004-06-30 2006-01-19 Canon Inc レジストパターンの形成方法、基板の加工方法及びデバイスの作製方法
US7180061B2 (en) * 2004-09-29 2007-02-20 International Business Machines Corporation Method for electron beam-initiated coating for application of transmission electron microscopy
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US7220671B2 (en) * 2005-03-31 2007-05-22 Intel Corporation Organometallic precursors for the chemical phase deposition of metal films in interconnect applications
US7851136B2 (en) * 2006-05-31 2010-12-14 Globalfoundries Inc. Stabilization of deep ultraviolet photoresist
JP2008016467A (ja) * 2006-07-03 2008-01-24 Fujitsu Ltd パターン製造方法
JPWO2008088076A1 (ja) * 2007-01-17 2010-05-13 ソニー株式会社 現像液、および微細加工体の製造方法
US8018678B1 (en) * 2008-11-26 2011-09-13 Western Digital (Fremont), Llc Method for simultaneous electronic lapping guide (ELG) and perpendicular magnetic recording (PMR) pole formation
US8110085B2 (en) * 2008-12-30 2012-02-07 Hitachi Global Storage Technologies Netherlands B.V. Assisted deposition, narrow trench damascene process for manufacturing a write pole of a magnetic write head
US8254060B1 (en) * 2009-04-17 2012-08-28 Western Digital (Fremont), Llc Straight top main pole for PMR bevel writer
US9202480B2 (en) * 2009-10-14 2015-12-01 Western Digital (Fremont), LLC. Double patterning hard mask for damascene perpendicular magnetic recording (PMR) writer
US8394280B1 (en) * 2009-11-06 2013-03-12 Western Digital (Fremont), Llc Resist pattern protection technique for double patterning application
US8441757B2 (en) * 2009-12-09 2013-05-14 HGST Netherlands B.V. Perpendicular magnetic write head with wrap-around shield, slanted pole and slanted pole bump fabricated by damascene process
US8334203B2 (en) * 2010-06-11 2012-12-18 International Business Machines Corporation Interconnect structure and method of fabricating
JP5002692B2 (ja) * 2010-09-01 2012-08-15 株式会社東芝 磁気記録媒体の製造方法
US20140334773A1 (en) * 2012-01-31 2014-11-13 Sagi Varghese Mathai Apparatus for use in optoelectronics
US20130255717A1 (en) * 2012-04-03 2013-10-03 Kla-Tencor Corporation System and method for cleaning surfaces and components of mask and wafer inspection systems based on the positive column of a glow discharge plasma
WO2013177576A1 (en) * 2012-05-25 2013-11-28 The Regents Of The University Of California Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
US8861137B1 (en) * 2013-05-30 2014-10-14 HGST Netherlands B.V. Perpendicular magnetic recording write head with main pole formed on a metallic amorphous underlayer
US9368717B2 (en) * 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196663A (ja) * 2005-01-13 2006-07-27 Tokyo Electron Ltd エッチング方法，プログラム，コンピュータ読み取り可能な記録媒体及びプラズマ処理装置
JP2012111696A (ja) * 2010-11-22 2012-06-14 Tosoh Corp ルテニウム錯体混合物、成膜用組成物、ルテニウム含有膜及びその製造方法
JP2012204456A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858541A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110858541B (zh) * 2018-08-24 2022-05-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JPWO2021161368A1 (ja) * 2020-02-10 2021-08-19
WO2021161368A1 (ja) * 2020-02-10 2021-08-19 株式会社日立ハイテク プラズマ処理方法
JP7075537B2 (ja) 2020-02-10 2022-05-25 株式会社日立ハイテク プラズマ処理方法
US11887814B2 (en) 2020-02-10 2024-01-30 Hitachi High-Tech Corporation Plasma processing method

Also Published As

Publication number Publication date
US9257299B2 (en) 2016-02-09
US20150093903A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
US20210082692A1 (en) Method of forming a carbon-containing layer and structure including the layer
KR102306470B1 (ko) 감소된 트리밍 레이트에서 탄소 함유 막을 트리밍하는 방법
KR102176750B1 (ko) 탄소 성막-에칭-애싱 갭 충전 프로세스
JP2015070232A (ja) 半導体装置の製造方法及び半導体製造装置
US9859126B2 (en) Method for processing target object
US9911607B2 (en) Method of processing target object
US9911622B2 (en) Method of processing target object
JP6537473B2 (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
US11462412B2 (en) Etching method
TWI716378B (zh) 蝕刻方法
JP2019186322A (ja) 被加工物の処理方法
TW201732892A (zh) 在氫電漿處理之表面上使用摻雜物氣體之保形摻雜
JP2020529739A5 (ja)
JP6504827B2 (ja) エッチング方法
CN110783187B (zh) 等离子体处理方法和等离子体处理装置
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
US20160032445A1 (en) Plasma processing apparatus and plasma processing method
KR101134909B1 (ko) 실리콘 산화막의 건식 식각 방법
KR20220097974A (ko) 무선 주파수 (rf) 전력 램핑을 사용한 플라즈마 강화된 원자층 증착 (ald)
JP2020096155A (ja) 基板処理方法
US11658040B2 (en) Plasma processing method
KR20230026447A (ko) 구조물의 특정면에만 층을 생성하는 방법
CN111261514A (zh) 基片处理方法
KR20030010324A (ko) 산소 플라즈마 전처리 공정을 구비하는 반도체 소자의제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160930