JP2015061406A

JP2015061406A - パワーモジュール

Info

Publication number: JP2015061406A
Application number: JP2013193755A
Authority: JP
Inventors: 祥吾柴田; Shogo Shibata; 加藤　正博; Masahiro Kato; 正博加藤; 敏孝関根; Toshitaka Sekine
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-09-19
Filing date: 2013-09-19
Publication date: 2015-03-30
Anticipated expiration: 2033-09-19
Also published as: JP6234131B2

Abstract

【課題】本発明は、スイッチング時のターンオン動作において、スイッチング損失の抑制とリカバリー電流の抑制を両立し、かつ低ノイズ化が可能であるパワーモジュールの提供を目的とする。
【解決手段】本発明に係るパワーモジュール１００は、駆動回路１１は、スイッチング素子１３の制御端子に与える出力信号を切り替える出力切替回路１２を備え、出力切替回路１２は、スイッチング素子１３のターンオン時に、出力信号がスイッチング素子１３を駆動する駆動能力を、第１の駆動能力、第２の駆動能力、第３の駆動能力の順に切り替え、第２の駆動能力は第１の駆動能力よりも高く、第３の駆動能力は第２の駆動能力よりも低いことを特徴とする。
【選択図】図１

Description

本発明はパワーモジュールに関し、特にスイッチング素子と、スイッチング素子を駆動する駆動回路とを内蔵したパワーモジュールに関する。

従来、スイッチング素子を駆動するための駆動回路において、ＭＯＳＦＥＴなどのスイッチング素子のスイッチング損失抑制とリカバリー電流の抑制を両立させるため、そのターンオン動作において、ターンオン初期は比較的高い駆動能力で駆動し、その後比較的低い駆動能力で駆動する技術が用いられてきた（例えば特許文献１参照）。

特開２０１２−１４７４９２号公報

しかしながら、上述の従来技術においては以下の解決すべき課題があった。すなわち、ターンオン初期に比較的高い駆動能力で駆動するため、電流の立ち上がりが急峻となり、このタイミングでゲート電圧の時間変化（ｄｖ／ｄｔ）が急峻となるため、電磁波ノイズの発生が増大する問題があった。

本発明は以上のような課題を解決するためになされたものであり、スイッチング時のターンオン動作において、スイッチング損失の抑制とリカバリー電流の抑制を両立し、かつ低ノイズ化が可能であるパワーモジュールの提供を目的とする。

本発明に係るパワーモジュールは、スイッチング素子と、スイッチング素子を駆動する駆動回路とを内蔵したパワーモジュールであって、駆動回路は、スイッチング素子の制御端子に与える出力信号を切り替える出力切替回路を備え、出力切替回路は、スイッチング素子のターンオン時に、出力信号がスイッチング素子を駆動する駆動能力を、第１の駆動能力、第２の駆動能力、第３の駆動能力の順に切り替え、第２の駆動能力は第１の駆動能力よりも高く、第３の駆動能力は第２の駆動能力よりも低いことを特徴とする。

本発明に係るパワーモジュールによれば、ターンオン動作の中期において比較的高い駆動能力でスイッチング素子の駆動を行い、かつ末期において比較的低い駆動能力で駆動を行うことにより、スイッチング損失抑制とリカバリー電流の抑制を両立することが可能である。さらに、ターンオン動作の初期において比較的低い駆動能力でスイッチング素子の駆動を行うことにより、ゲート電圧の時間変化（ｄｖ／ｄｔ）を緩やかにして、電磁波ノイズの発生を抑制することが可能である。

実施の形態１に係るパワーモジュールの機能ブロック図である。実施の形態１に係るパワーモジュールの動作の概要を示す図である。実施の形態１に係るパワーモジュールの回路図である。実施の形態１に係るパワーモジュールの動作シーケンスを示す図である。実施の形態２に係るパワーモジュールの回路図である。実施の形態２に係るパワーモジュールの動作シーケンスを示す図である。実施の形態３に係るパワーモジュールの回路図である。実施の形態３に係るパワーモジュールの動作シーケンスを示す図である。実施の形態４に係るパワーモジュールの機能ブロック図である。前提技術に係るパワーモジュールの動作の概要を示す図である。

＜前提技術＞
本発明の実施の形態を説明する前に、本発明の前提となる技術について説明する。図１０は、前提技術におけるパワーモジュールの動作の概要を示す図である。図１０中において、スイッチング素子のゲート電圧、ドレイン電流、およびドレイン・ソース間電圧をそれぞれ、ＶＧ、ＩＤ、ＶＤＳと表記する。また、ゲート電圧の閾値をＶｔｈと表記する。

図１０に示すように、前提技術においては、ターンオン初期は比較的高い駆動能力で駆動し、図１０中のＡで示す領域において駆動能力を切り替えることにより、その後は比較的低い駆動能力で駆動する技術が用いられてきた。このように、２段階の駆動能力でターンオン動作を行うことにより、スイッチング損失抑制とリカバリー電流の抑制を両立していた。

しかし、前提技術においては、ターンオン初期に比較的高い駆動能力で駆動するため、電流の立ち上がりが急峻となり、このタイミングでゲート電圧の時間変化（ｄｖ／ｄｔ）が急峻となるため、電磁波ノイズの発生が増大する問題があった。

＜実施の形態１＞
＜概要＞
図１は、本実施の形態におけるパワーモジュール１００の機能ブロック図である。パワーモジュール１００は、スイッチング素子１３と、入力信号に基づいてスイッチング素子１３の制御端子（以下ゲートと記載）を駆動する駆動回路１１を備える。スイッチング素子１３はＭＯＳＦＥＴであり、駆動回路１１はＩＣチップ内に配置されている。駆動回路１１の出力はスイッチング素子１３のゲートに接続されている。駆動回路１１は入力信号（Ｖｉｎ）に基づいてゲート電圧（ＶＧ）を変化させることにより、スイッチング素子１３のターンオンおよびターンオフを行う。

本実施の形態において、駆動回路１１は、スイッチング素子１３のゲートに与える出力信号を切り替える出力切替回路１２を備える。出力切替回路１２は、スイッチング素子１３のターンオン時に、スイッチング素子１３を駆動する駆動能力を、第１の駆動能力、第２の駆動能力、第３の駆動能力の順に切り替える。本実施の形態において、駆動能力とは駆動回路１１が出力する出力電圧のことである。

本実施の形態において、第２の駆動能力は第１の駆動能力よりも高く、第３の駆動能力は第２の駆動能力よりも低いことを特徴とする。ここで、第１の駆動能力における出力電圧を第１電圧（Ｖ１）、第２の駆動能力における出力電圧を第２電圧（Ｖ２）、第３の駆動能力における出力電圧を第３電圧（Ｖ３）と定義すると、第２電圧（Ｖ２）は第１電圧（Ｖ１）よりも大きく、第３電圧（Ｖ３）は第２電圧（Ｖ２）よりも小さい、と言い換えることができる。

図２は、本実施の形態におけるパワーモジュール１００の動作の概要を示す図である。図２に、ターンオン動作時におけるスイッチング素子１３のゲート電圧（ＶＧ）、ドレイン電流（ＩＤ）およびドレイン・ソース間電圧（ＶＤＳ）の波形の時間変化を示す。駆動回路１１は、まず、第１の駆動能力によって駆動を行い、時刻ｔ１にてゲート閾値（Ｖｔｈ）を超える。その後、駆動回路１１は、時刻ｔ２において第１の駆動能力から第２の駆動能力に切り替えて、時刻ｔ３まで駆動を行う。さらに、時刻ｔ３において第２の駆動能力から第３の駆動能力に切り替えて駆動を行う。

図２において、図２中のＢ、Ｃで示す領域の前後におけるＶＧとＩＤの時間変化に着目する。時刻ｔ２から時刻ｔ３の間の時間変化は、時刻ｔ１から時刻ｔ２の間の時間変化と比較して急峻であることがわかる。これは、図２中のＢで示す領域の前後において、第１の駆動能力から、より駆動能力が高い第２の駆動能力に切り替わるためである。また、時刻ｔ３から時刻ｔ４の間の時間変化は、時刻ｔ２から時刻ｔ３の間の時間変化と比較して緩やかであることがわかる。これは、図２中のＣで示す領域の前後において、第２の駆動能力から、より駆動能力の低い第３の駆動能力に切り替わるためである。

以上のように、本実施の形態における駆動回路１１は、ターンオン動作の初期（時刻ｔ１〜ｔ２）と末期（時刻ｔ３〜ｔ４）においては、比較的低い駆動能力でスイッチング素子１３の駆動を行う。一方、ターンオン動作の中期（時刻ｔ２〜ｔ３）においては、比較的高い駆動能力でスイッチング素子１３の駆動を行う。

＜構成＞
図３は、本実施の形態におけるパワーモジュール１００の回路図である。また、図４は、本実施の形態におけるパワーモジュール１００の動作シーケンスを示す図である。

図３に示すように、駆動回路１１は直列接続されたｎチャネルＭＯＳＦＥＴ１，２を備える。シンク側のｎチャネルＭＯＳＦＥＴ２のゲート前段にはＮＯＴ素子５が挿入されている。入力信号（Ｖｉｎ）のハイレベル／ローレベルのパルスに応じて、入力回路３を介して可変電圧回路４の出力電圧（ＶｒＯｕｔ）がハイレベル／ローレベルに切り替わることにより、ドライブ側のｎチャネルＭＯＳＦＥＴ１およびシンク側のｎチャネルＭＯＳＦＥＴ２が交互にオンオフされ、スイッチング素子１３のゲートが駆動される。ここで、入力回路３は入力信号（Ｖｉｎ）の増幅を行う回路である。可変電圧回路４については後述する。

駆動回路１１はさらに出力切替回路１２を備える。出力切替回路１２は、出力信号が付与されているスイッチング素子１３のゲート電圧（ＶＧ）をフィードバックして所定の電圧値と比較する比較回路と、比較回路の比較結果に基づいて駆動能力の切り替えを行う回路（即ち可変電圧回路４）とを備える。

比較回路はコンパレータ１０Ａ，１０Ｂから構成される。コンパレータ１０Ａの非反転入力には、ゲート電圧（ＶＧ）が入力され、反転入力には、所定の電圧値が入力されている。ここで所定の電圧値とは、第１の駆動能力から第２の駆動能力へ駆動能力が切り替わるタイミング（図４の時刻ｔ２）を決定する電圧である。ＶＧが所定の電圧値を上回ると、コンパレータ１０Ａの出力はローレベルからハイレベルに切り替わる。

また、コンパレータ１０Ｂの非反転入力には、ゲート電圧（ＶＧ）が入力され、反転入力には、所定の電圧値が入力されている。ここで所定の電圧値とは、第２の駆動能力から第３の駆動能力へ駆動能力が切り替わるタイミング（図４の時刻ｔ３）を決定する電圧である。ＶＧが所定の電圧値を上回ると、コンパレータ１０Ｂの出力はローレベルからハイレベルに切り替わる。コンパレータ１０Ａ，１０Ｂの出力は可変電圧回路４に入力される。

＜動作＞
図４に示すように、可変電圧回路４は、入力信号（Ｖｉｎ）がハイレベルで、かつコンパレータ１０Ａ，１０Ｂからの出力信号（ＣｏｍｐＡ、ＣｏｍｐＢ）がローレベルの場合（時刻t１〜t２）は、ＶｒＯｕｔとしてＶ１を出力する。

そして、時刻t２において、ＶＧが前述した所定の電圧を上回ると、コンパレータ１０Ａの出力信号（ＣｏｍｐＡ）がハイレベルに変化する。すると、可変電圧回路４は、ＶｒＯｕｔとして、Ｖ１より大きい電圧のＶ２を出力する。さらに、時刻ｔ３においてＶＧが前述した所定の電圧を上回るとＣｏｍｐＢがハイレベルに変化する。すると、可変電圧回路４はＶｒＯｕｔとして、Ｖ２より小さい電圧のＶ３を出力する。

以上のように、本実施の形態におけるパワーモジュール１００に備わる駆動回路１１は、スイッチング素子１３のゲート電圧（ＶＧ）をフィードバックして比較回路（即ち、コンパレータ１０Ａ，１０Ｂ）において所定の電圧値との比較を行い、その比較結果に基づいて駆動能力の切り替えを行う。駆動回路１１は、時刻ｔ２および時刻ｔ３において駆動能力の切り替えを行うため、３段階の駆動能力でスイッチング素子１３を駆動することが可能である。

なお、本実施の形態では、駆動能力は駆動回路１１が出力する出力電圧であるとしたが、スイッチング素子１３の制御端子に与える出力信号として、電流を想定する場合には、駆動回路１１が出力する出力電流を駆動能力としてもよい。

＜効果＞
本実施の形態におけるパワーモジュール１００は、スイッチング素子１３と、スイッチング素子１３を駆動する駆動回路１１とを内蔵したパワーモジュールであって、駆動回路１１は、スイッチング素子１３の制御端子に与える出力信号を切り替える出力切替回路１２を備え、出力切替回路１２は、スイッチング素子１３のターンオン時に、出力信号がスイッチング素子１３を駆動する駆動能力を、第１の駆動能力、第２の駆動能力、第３の駆動能力の順に切り替え、第２の駆動能力は第１の駆動能力よりも高く、第３の駆動能力は第２の駆動能力よりも低いことを特徴とする。

従って、本実施の形態において駆動回路１１は、ターンオン時において、スイッチング素子１３を駆動する駆動能力を低、高、低の順に３段階に切り替える制御を行う。よって、ターンオン動作の中期において比較的高い駆動能力で駆動を行い、かつ末期において比較的低い駆動能力で駆動を行うことにより、スイッチング損失抑制とリカバリー電流の抑制を両立することが可能である。さらに、ターンオン動作の初期において比較的低い駆動能力で駆動を行うことにより、ゲート電圧の時間変化（ｄｖ／ｄｔ）を緩やかにして、電磁波ノイズの発生を抑制することが可能である。

また、本実施の形態におけるパワーモジュール１００において、出力切替回路１２は、出力信号が付与されているスイッチング素子１３の前記制御端子の電圧をフィードバックして所定の電圧値と比較する比較回路（即ちコンパレータ１０Ａ，１０Ｂ）と、比較回路の比較結果に基づいて駆動能力の切り替えを行う回路（即ち可変電圧回路４）と、を備えることを特徴とする。

従って、２つのコンパレータ１０Ａ，１０Ｂを備える比較回路において、フィードバックしたスイッチング素子１３の制御端子の電圧と所定の電圧値とを比較して、比較結果に基づいて可変電圧回路４が駆動能力の切り替えを行うことにより、駆動能力を３段階に切り替えることが可能である。また、スイッチング素子１３のゲート電圧をフィードバックすることにより、ゲート電圧に対応した駆動能力の切り替えを行うことが可能である。

また、本実施の形態において、スイッチング素子１３はＭＯＳＦＥＴであることを特徴とする。従って、ＭＯＳＦＥＴはターンオン時の電流の立ち上がりが急峻であるため、スイッチング速度を制御する本発明が有効である。

＜実施の形態２＞
図５は、本実施の形態におけるパワーモジュール２００の回路図である。図６は、本実施の形態におけるパワーモジュール２００の動作シーケンスを示す図である。

本実施の形態において、出力切替回路１２Ａは、駆動回路１１への入力信号に基づいて動作するタイマ回路１４と、タイマ回路１４の出力に基づいて駆動能力の切り替えを行う回路（即ち可変電圧回路４）とを備えることを特徴とする。

タイマ回路１４は、コンパレータ２０Ａ，２０Ｂを備える。コンパレータ２０Ａ，２０Ｂの非反転入力は、タイマ用スイッチング素子５０のソースとタイマ用コンデンサ４０との間に接続されている。タイマ用スイッチング素子５０の制御端子には、入力回路３を介して入力信号（Ｖｉｎ）が入力される。

コンパレータ２０Ａの反転入力には、所定の電圧値が入力されている。ここで所定の電圧値とは、第１の駆動能力から第２の駆動能力へ駆動能力が切り替わるタイミング（図６の時刻ｔ２）を決定する電圧である。非反転入力の電圧が反転入力の電圧を上回ると、コンパレータ２０Ａの出力はローレベルからハイレベルに切り替わる。また、コンパレータ２０Ｂの反転入力には、所定の電圧値が入力されている。ここで所定の電圧値とは、第２の駆動能力から第３の駆動能力へ駆動能力が切り替わるタイミング（図６の時刻ｔ３）を決定する電圧である。非反転入力の電圧が反転入力の電圧を上回ると、コンパレータ２０Ｂの出力はローレベルからハイレベルに切り替わる。実施の形態１と同様、コンパレータ２０Ａ，２０Ｂの出力は可変電圧回路４に入力される。その他の構成は実施の形態１（図３）と同じため、説明を省略する。

＜動作＞
図６に示すように、可変電圧回路４は、入力信号Ｖｉｎがハイレベルで、かつコンパレータ２０Ａ，２０Ｂからの出力信号（ＤｅｌｙＡ、ＤｅｌｙＢ）がローレベルの場合（時刻ｔ１〜ｔ２）は、ＶｒＯｕｔとしてＶ１を出力する。同時に、ハイレベルの入力信号Ｖｉｎがタイマ用スイッチング素子５０をオンすることにより、タイマ用コンデンサ４０の充電が開始される。

そして、タイマ用コンデンサ４０の充電が進むことにより、時刻ｔ２において、コンパレータ２０Ａの非反転入力が前述した所定の電圧値を上回ると、コンパレータ２０Ａの出力信号（ＤｅｌｙＡ）がハイレベルに変化する。すると、可変電圧回路４は、ＶｒＯｕｔとして、Ｖ１より大きい電圧のＶ２を出力する。

さらに、タイマ用コンデンサ４０の充電が進むことにより、時刻ｔ３において、コンパレータ２０Ｂの非反転入力が前述した所定の電圧値を上回ると、コンパレータ２０Ｂの出力信号（ＤｅｌｙＢ）がハイレベルに変化する。すると、可変電圧回路４は、ＶｒＯｕｔとして、Ｖ２より小さい電圧のＶ３を出力する。

以上のように、本実施の形態におけるパワーモジュール２００に備わる駆動回路１１は、駆動回路１１への入力信号に基づいて動作するタイマ回路１４が時間差で出力するハイレベル信号に基づいて駆動能力の切り替えを行う。駆動回路１１は、時刻ｔ２および時刻ｔ３において駆動能力の切り替えを行うため、３段階の駆動能力でスイッチング素子１３を駆動することが可能である。

＜効果＞
本実施の形態におけるパワーモジュール２００において、出力切替回路１２Ａは、駆動回路１１への入力信号に基づいて動作するタイマ回路１４と、タイマ回路１４の出力に基づいて駆動能力の切り替えを行う回路（即ち可変電圧回路４）と、を備えることを特徴とする。

従って、タイマ回路１４に備わる２つのコンパレータ２０Ａ，２０Ｂのそれぞれにおいて、タイマ用コンデンサ４０の充電により上昇する電圧と所定の電圧値とを比較する。そして、タイマ回路１４の出力に基づいて可変電圧回路４が駆動能力の切り替えを行うことにより、実施の形態１と同様、駆動能力を３段階に切り替えることが可能である。また、タイマ回路１４を用いて駆動能力切り替えのタイミングを制御することにより、スイッチング素子１３の特性のばらつきに依存せずに駆動能力の切り替えを行うことが可能である。

＜実施の形態３＞
図７は、本実施の形態におけるパワーモジュール３００の回路図である。図８は、本実施の形態におけるパワーモジュール３００の動作シーケンスを示す図である。

図７に示す様に、本実施の形態において、スイッチング素子１３はセンス端子１５を備える。本実施の形態において、出力切替回路１２Ｂは、センス端子１５のセンス電流をフィードバックして所定の電圧値と比較する比較回路と、比較回路の比較結果に基づいて前記駆動能力の切り替えを行う回路（即ち可変電圧回路４）とを備えることを特徴とする。

比較回路はコンパレータ３０Ａ，３０Ｂから構成される。コンパレータ３０Ａの非反転入力には、センス電流が抵抗素子１６を流れることによって生じる電圧（以降、これをセンス電圧と呼ぶ）が入力され、反転入力には、所定の電圧値が入力されている。ここで所定の電圧値とは、第１の駆動能力から第２の駆動能力へ駆動能力が切り替わるタイミング（図８の時刻ｔ２）を決定する電圧である。センス電圧が所定の電圧を上回ると、コンパレータ３０Ａの出力はローレベルからハイレベルに切り替わる。

また、コンパレータ３０Ｂの非反転入力には、コンパレータ３０Ａと同様、センス電圧が入力され、反転入力には、所定の電圧値が入力されている。ここで所定の電圧値とは、第２の駆動能力から第３の駆動能力へ駆動能力が切り替わるタイミング（図８の時刻ｔ３）を決定する電圧である。センス電圧が所定の電圧を上回ると、コンパレータ３０Ｂの出力はローレベルからハイレベルに切り替わる。実施の形態１と同様、コンパレータ３０Ａ，３０Ｂの出力は可変電圧回路４に入力される。その他の構成は実施の形態１（図３）と同じため、説明を省略する。

＜動作＞
図８に示すように、可変電圧回路４は、入力信号（Ｖｉｎ）がハイレベルで、かつコンパレータ３０Ａ，３０Ｂからの出力信号（ＣｏｍｐＡ、ＣｏｍｐＢ）がローレベルの場合（時刻ｔ１〜ｔ２）は、ＶｒＯｕｔとしてＶ１を出力する。

そして、時刻ｔ２において、センス電圧が前述した所定の電圧値を上回ると、コンパレータ３０Ａの出力信号（ＣｏｍｐＡ）がハイレベルに変化する。すると、可変電圧回路４は、ＶｒＯｕｔとして、Ｖ１より大きい電圧のＶ２を出力する。さらに、時刻ｔ３においてセンス電圧が前述した所定の電圧値を上回るとＣｏｍｐＢがハイレベルに変化する。すると、可変電圧回路４はＶｒＯｕｔとして、Ｖ２より小さい電圧のＶ３を出力する。

以上のように、本実施の形態におけるパワーモジュール３００に備わる駆動回路１１は、スイッチング素子１３のセンス電流をフィードバックして比較回路（即ち、コンパレータ３０Ａ，３０Ｂ）において比較を行い、その比較結果に基づいて駆動能力の切り替えを行う。駆動回路１１は、時刻ｔ２および時刻ｔ３において駆動能力の切り替えを行うため、３段階の駆動能力でスイッチング素子１３を駆動することが可能である。

＜効果＞
本実施の形態におけるパワーモジュール３００において、スイッチング素子１３はセンス端子を備え、出力切替回路１２Ｂは、センス端子１５のセンス電流をフィードバックして所定の電圧値と比較する比較回路（即ちコンパレータ３０Ａ，３０Ｂ）と、比較回路の比較結果に基づいて駆動能力の切り替えを行う回路（即ち可変電圧回路４）と、を備えることを特徴とする。

従って、２つのコンパレータ３０Ａ，３０Ｂを備える比較回路において、スイッチング素子１３のセンス端子１５の電流をフィードバックして、所定の電圧値と比較し、比較結果に基づいて可変電圧回路４が駆動能力の切り替えを行うことにより、駆動能力を３段階に切り替えることが可能である。また、スイッチング素子１３のセンス電流をフィードバックすることにより、スイッチング素子１３の特性のばらつきに対応した駆動能力の切り替えを行うことが可能である。

＜実施の形態４＞
図９は、本実施の形態におけるパワーモジュール４００の機能ブロック図である。実施の形態１〜３においては、スイッチング素子１３としてＭＯＳＦＥＴを用いたが、本実施の形態では、スイッチング素子１３としてＩＧＢＴ２１を用いる。特に、近年スイッチングに要する時間の短縮による損失低減を目的として、コレクタの不純物濃度が比較的薄いＩＧＢＴがインバータ用途に広く用いられてきている。

このようなＩＧＢＴは従来のＩＧＢＴと比較して電流の立ち上がりが急峻となり、ＭＯＳＦＥＴに似たターンオン波形となるため、本発明を適用した効果をより顕著に得ることが可能である。なお、ターンオン時の波形がＭＯＳＦＥＴと類似するのであれば、他の種類のスイッチング素子であってもよい。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１，２ｎチャネルＭＯＳＦＥＴ、３入力回路、４可変電圧回路、５ＮＯＴ素子、１０Ａ，１０Ｂ，２０Ａ，２０Ｂ，３０Ａ，３０Ｂコンパレータ、１１駆動回路、１２，１２Ａ，１２Ｂ出力切替回路、１３スイッチング素子、１４タイマ回路、１５センス端子、１６抵抗素子、２１ＩＧＢＴ、４０タイマ用コンデンサ、５０タイマ用スイッチング素子、１００，２００，３００，４００パワーモジュール。

Claims

スイッチング素子と、前記スイッチング素子を駆動する駆動回路とを内蔵したパワーモジュールであって、
前記駆動回路は、前記スイッチング素子の制御端子に与える出力信号を切り替える出力切替回路を備え、
前記出力切替回路は、前記スイッチング素子のターンオン時に、前記出力信号が前記スイッチング素子を駆動する駆動能力を、第１の駆動能力、第２の駆動能力、第３の駆動能力の順に切り替え、
前記第２の駆動能力は前記第１の駆動能力よりも高く、前記第３の駆動能力は前記第２の駆動能力よりも低いことを特徴とする、
パワーモジュール。
前記出力切替回路は、
前記出力信号が付与されている前記スイッチング素子の前記制御端子の電圧をフィードバックして所定の電圧値と比較する比較回路と、
前記比較回路の比較結果に基づいて前記駆動能力の切り替えを行う回路と、
を備えることを特徴とする、
請求項１に記載のパワーモジュール。
前記出力切替回路は、
前記駆動回路への入力信号に基づいて動作するタイマ回路と、
前記タイマ回路の出力に基づいて前記駆動能力の切り替えを行う回路と、
を備えることを特徴とする、
請求項１に記載のパワーモジュール。
前記スイッチング素子はセンス端子を備え、
前記出力切替回路は、
前記センス端子のセンス電流をフィードバックして所定の電圧値と比較する比較回路と、
前記比較回路の比較結果に基づいて前記駆動能力の切り替えを行う回路と、
を備えることを特徴とする、
請求項１に記載のパワーモジュール。
前記スイッチング素子はＭＯＳＦＥＴであることを特徴とする、
請求項１〜４のいずれかに記載のパワーモジュール。
前記スイッチング素子はＩＧＢＴであることを特徴とする、
請求項１〜４のいずれかに記載のパワーモジュール。