JP2015050223A

JP2015050223A - 半導体エネルギー線検出素子

Info

Publication number: JP2015050223A
Application number: JP2013179147A
Authority: JP
Inventors: 山村　和久; Kazuhisa Yamamura; 和久山村; 真太郎鎌田; Shintaro Kamata
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2013-08-30
Filing date: 2013-08-30
Publication date: 2015-03-16
Anticipated expiration: 2033-08-30
Also published as: JP6170379B2; WO2015029705A1

Abstract

【課題】放電の発生を抑制することが可能な半導体エネルギー線検出素子を提供すること。【解決手段】半導体エネルギー線検出素子ＥＤ１は、互いに対向する主面１ａと主面１ｂとを有する半導体基板１を備える。半導体基板１は、主面１ａ側に位置する第一導電型の第一半導体領域３と、主面１ｂ側に位置し、第一半導体領域３よりも不純物濃度が高い第一導電型の第二半導体領域５と、主面１ａ側に位置し、第一半導体領域３とでエネルギー線感応領域を構成する、第二導電型の第三半導体領域７と、主面１ａ側において第三半導体領域７が位置する領域の周囲を囲むように位置する、第二導電型の第四半導体領域９と、主面１ａ側において半導体基板１の外縁に沿うように位置する、第二導電型の第五半導体領域１１と、を有する。【選択図】図１

Description

本発明は、γ線又はＸ線などの高エネルギー放射線、紫外線、可視光、又は赤外線などを含むエネルギー線を検出する半導体エネルギー線検出素子に関する。

半導体エネルギー線検出素子として、互いに対向する第一主面と第二主面とを有する半導体基板を備え、当該半導体基板が、第一主面側に位置する第一導電型の第一半導体領域と、第二主面側に位置し、第一半導体領域よりも高い不純物濃度を有する第一導電型の第二半導体領域と、第一主面側に位置し、第一半導体領域とでエネルギー線感応領域を構成する、第二導電型の第三半導体領域と、を有するものが知られている（たとえば、特許文献１など）。

半導体エネルギー線検出素子では、空乏層が半導体基板の側面に到達すると半導体基板をダイシングしたときに発生する結晶欠陥などにより、リーク電流が増加する懼れがある。このため、半導体基板は、第一主面側において半導体基板の外縁に沿うように位置し、第一半導体領域よりも不純物濃度が高い第一導電型の外縁半導体領域を更に有しており、当該外縁半導体領域が、空乏層が上記側面に到達するのを抑制している。

特開２００１−２９１８９２号公報

半導体エネルギー線検出素子を動作させるために、半導体エネルギー線検出素子に高いバイアス電圧（たとえば、数百〜一千Ｖ程度）が印加される。この場合、第一半導体領域は、第三半導体領域から拡がる空乏層が第一主面側から第二半導体領域との界面まで到達した完全空乏化状態とされる必要がある。しかしながら、半導体エネルギー線検出素子に高いバイアス電圧が印加される場合、以下のような問題点が生じる懼れがある。

半導体エネルギー線検出素子には、一般に、半導体エネルギー線検出素子からの信号を読み出すＲＯＩＣ（Read-out IC）チップが接続される。半導体エネルギー線検出素子とＲＯＩＣチップとは、対応する電極同士がバンプ接続されるため、互いに近接して配置される。半導体エネルギー線検出素子に高いバイアス電圧が印加されると、上記外縁半導体領域が、第一半導体領域と同じ導電型であるため、外縁半導体領域の電位が第一半導体領域と同程度の高電位となる。このため、ＲＯＩＣチップと外縁半導体領域との間の電位差が大きく、当該外縁半導体領域とＲＯＩＣチップとの間で放電が生じやすい。特に、外縁半導体領域は、半導体基板の外縁の形状（角形状）に起因して電界が集中し易く、放電が生じやすい。ＲＯＩＣチップとの間で放電が生じると、半導体エネルギー線検出素子が破壊されてしまう懼れがある。

本発明は、放電の発生を抑制することが可能な半導体エネルギー線検出素子を提供することを目的とする。

本発明は、互いに対向する第一主面と第二主面とを有する半導体基板を備えた半導体エネルギー線検出素子であって、半導体基板は、第一主面側に位置する第一導電型の第一半導体領域と、第二主面側に位置し、第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、第一主面側に位置し、第一半導体領域とでエネルギー線感応領域を構成する、第二導電型の第三半導体領域と、第一主面側において第三半導体領域が位置する領域の周囲を囲むように位置する、第二導電型の第四半導体領域と、第一主面側において半導体基板の外縁に沿うように位置する、第二導電型の第五半導体領域と、を有する。

本発明では、半導体基板は、第一主面側において半導体基板の外縁に沿うように位置する第五半導体領域を有する。第五半導体領域は、第一半導体領域の導電型と異なる、第二導電型であるため、第一半導体領域と第五半導体領域との間で、ＰＮ障壁が形成される。これにより、半導体エネルギー線検出素子に高いバイアス電圧が印加される場合、第一半導体領域と第五半導体領域との間で形成されるＰＮ障壁により、電圧降下が生じ、第五半導体領域の電位が第一半導体領域の電位よりも下がる。したがって、半導体基板（第五半導体領域）とＲＯＩＣチップとの電位差が小さくなり、半導体基板とＲＯＩＣチップとの間で放電が生じにくい。

半導体基板の形状に起因して、放電は、半導体基板の外縁で生じやすく、半導体基板の側面に沿って放電経路（電流経路）が形成されやすい。本発明では、この電流経路上に、第一半導体領域と第五半導体領域との間で形成されるＰＮ障壁が位置することから、当該電流経路を電流が流れ難い。これによっても、半導体基板とＲＯＩＣチップとの間で放電が生じにくい。

半導体基板は、第一主面側において第四半導体領域の周囲を囲むように第四半導体領域と第五半導体領域との間に位置し、第一半導体領域よりも不純物濃度が高い第一導電型の半導体領域を更に有していてもよい。この場合、第一半導体領域が完全空乏化された状態で、空乏層が半導体基板の側面に到達するのが抑制される。

半導体基板は、半導体基板の側面に第一半導体領域が露出しないように側面側に位置し、第一半導体領域よりも不純物濃度が高い第一導電型の半導体領域を更に有していてもよい。この場合、第一半導体領域が完全空乏化された状態で、空乏層が半導体基板の側面に到達するのが抑制される。

半導体基板の側面として露出する第一半導体領域の表面を覆うように配置され、覆われた第一半導体領域の表面側に所定の極性の固定電荷を存在させるためのパッシベーション材料からなる膜と、を更に備えていてもよい。この場合、上記パッシベーション材料からなる膜で覆われた第一半導体領域の表面側に、所定の極性の固定電荷が存在することとなり、所定の極性の固定電荷が存在している第一半導体領域の上記表面側の領域は、アキュムレーション層として機能する。上記パッシベーション材料からなる膜は、側面側において第一半導体領域が側面に露出しないように位置しているため、空乏層が半導体基板の側面に到達するのが確実に抑制される。

第一導電型がＰ型であると共に、第二導電型がＮ型であり、パッシベーション材料が、Ａｌ_２Ｏ_３であってもよい。この場合、上記パッシベーション材料からなる膜で覆われた第一半導体領域の表面側に、正の固定電荷が存在する。

半導体基板の第一主面として第二半導体領域と第三半導体領域との間の領域において露出する第一半導体領域の表面を覆うように配置され、覆われた第一半導体領域の表面側に所定の極性の固定電荷を存在させるためのパッシベーション材料からなる膜と、を更に備えていてもよい。この場合、上記パッシベーション材料からなる膜で覆われた第一半導体領域の表面側に、所定の極性の固定電荷が存在することとなり、所定の極性の固定電荷が存在している第一半導体領域の上記表面側の領域は、アキュムレーション層として機能する。上記パッシベーション材料からなる膜は、第二半導体領域と第三半導体領域との間の領域において露出する第一半導体領域の表面を覆うように配置されているため、空乏層が半導体基板の側面に到達するのが抑制される。

第一導電型がＮ型であると共に、第二導電型がＰ型であり、パッシベーション材料が、ＳｉＯ_２又はＳｉ_３Ｎ_４であってもよい。この場合、上記パッシベーション材料からなる膜で覆われた第一半導体領域の表面側に、負の固定電荷が存在する。

本発明によれば、放電の発生を抑制することが可能な半導体エネルギー線検出素子を提供することができる。

本発明の実施形態に係る半導体エネルギー線検出素子の断面構成を説明するための図である。本実施形態に係る半導体エネルギー線検出素子の平面図である。本実施形態の第一変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。本実施形態の第二変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。本第二変形例に係る半導体エネルギー線検出素子の平面図である。本実施形態の第三変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。本実施形態の第四変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。本実施形態の第五変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１及び図２を参照して、本実施形態に係る半導体エネルギー線検出素子ＥＤ１の構成を説明する。図１は、本実施形態に係る半導体エネルギー線検出素子の断面構成を説明するための図である。図２は、本実施形態に係る半導体エネルギー線検出素子の平面図である。図２では、後述する絶縁膜１３、電極１５，１７，１９、パッシベーション膜２１、及びバンプ電極２３の図示を省略している。

半導体エネルギー線検出素子ＥＤ１は、図１に示されるように、半導体基板１を備える。半導体基板１は、互いに対向する一対の主面１ａ，１ｂと、側面１ｃと、を有する、第一導電型（たとえば、Ｐ型）のシリコン基板である。側面１ｃは、一対の主面１ａ，１ｂ間を連結するように一対の主面１ａ，１ｂの対向方向に延びている。本実施形態では、半導体基板１は、図２に示されるように、平面視で矩形形状を呈しており、４つの側面１ｃを有する。

半導体基板１は、主面１ａ側に位置する第一導電型（たとえば、Ｐ型）の第一半導体領域３と、主面１ｂ側に位置する第一導電型（たとえば、Ｐ型）の第二半導体領域５と、を有している。第二半導体領域５は、第一導電型の不純物（硼素など）が添加された領域であり、第一半導体領域３よりも不純物濃度が高い。第二半導体領域５は、たとえば、イオン注入法又は拡散法により、第一導電型の不純物を主面１ｂ側から半導体基板１に添加することにより形成される。

半導体基板１は、半導体基板１（第一半導体領域３）の主面１ａ側に、複数の第二導電型（たとえば、Ｎ型）の第三半導体領域７を有している。各第三半導体領域７の間には、第一半導体領域３の一部領域が介在している。すなわち、第三半導体領域７同士は、離隔している。各第三半導体領域７は、第二導電型の不純物（アンチモン、砒素、又はリンなど）が添加された領域であり、第一半導体領域３よりも不純物濃度が高い。半導体エネルギー線検出素子ＥＤ１では、第一半導体領域３と各第三半導体領域７とでＰＮ接合が形成されている。すなわち、各第三半導体領域７は、第一半導体領域３とでエネルギー線感応領域を構成している。

半導体基板１は、半導体基板１（第一半導体領域３）の主面１ａ側に、第二導電型（たとえば、Ｎ型）の第四及び第五半導体領域９，１１を有している。第四及び第五半導体領域９，１１も、第二導電型の不純物（アンチモン、砒素、又はリンなど）が添加された領域であり、第一半導体領域３よりも不純物濃度が高い。

第四半導体領域９は、図２に示されるように、主面１ａと主面１ｂとの対向方向から見て、複数の第三半導体領域７が位置する領域の周囲を囲むように位置している。第四半導体領域９は、ガードリングとして機能する。第三半導体領域７と第四半導体領域９との間には、第一半導体領域３の一部領域が介在している。すなわち、第三半導体領域７と第四半導体領域９とは、離隔している。

第五半導体領域１１は、図２に示されるように、主面１ａ側において半導体基板１の外縁に沿うように位置している。第四半導体領域９は、複数の第三半導体領域７が位置する領域と、第五半導体領域１１と、の間に位置している。すなわち、第五半導体領域１１は、主面１ａと主面１ｂとの対向方向から見て、第四半導体領域９の周囲を囲むように位置している。第四半導体領域９と第五半導体領域１１との間には、第一半導体領域３の一部領域が介在している。すなわち、第四半導体領域９と第五半導体領域１１とは、離隔している。

第三、第四、及び第五半導体領域７，９，１１は、たとえば、イオン注入法又は拡散法により、第二導電型の不純物を主面１ａ側から半導体基板１に添加することにより形成される。

半導体基板１には、図１に示されるように、絶縁膜１３及び電極１５，１７，１９が配置されている。絶縁膜１３は、半導体基板１の主面１ａ側に、半導体基板１の主面１ａを覆うように、配置されている。絶縁膜１３は、たとえばＳｉＯ_２からなる。絶縁膜１３は、たとえば、熱酸化法、スパッタ法、又はＰＥＣＶＤ（Plasma-enhanced Chemical Vapor Deposition）法などにより形成される。電極１５，１７，１９は、半導体領域７，９，１１上に形成された絶縁膜１３の一部を除去した後、対応する半導体領域７，９，１１毎に形成される。これにより、電極１５は第三半導体領域７に接続され、電極１７は第四半導体領域９に接続され、電極１９は第五半導体領域１１に接続される。電極１５，１７，１９は、たとえば、アルミニウムなどの電極材料からなる。図示は省略するが、半導体基板１の主面１ｂ側にも、第二半導体領域５に接続される電極が形成される。

半導体基板１には、更に、パッシベーション膜２１及びバンプ電極２３が配置されている。パッシベーション膜２１は、半導体基板１の主面１ａ側に、絶縁膜１３及び電極１５，１７，１９覆うように、配置されている。パッシベーション膜２１は、たとえばＳｉＮからなる。パッシベーション膜２１は、たとえばＣＶＤ（Chemical Vapor Deposition）法により形成される。バンプ電極２３は、第三半導体領域７上に形成されたパッシベーション膜２１の一部を除去した後、対応する第三半導体領域７毎に形成される。バンプ電極２３は、対応する電極１５とそれぞれ電気的に接続されている。バンプ電極２３は、たとえばＳｎ−Ａｇからなる。バンプ電極２３の形成方法は、ハンダボールを搭載する手法又は印刷法を用いることができる。電極１７，１９は、パッシベーション膜２１に覆われている。

半導体エネルギー線検出素子ＥＤ１は、図１に示されるように、ＲＯＩＣチップＲＣに実装されている。具体的には、半導体エネルギー線検出素子ＥＤ１は、ＲＯＩＣチップＲＣにバンプ接続される。ＲＯＩＣチップＲＣは、複数のパッド電極２５を備えており、対応するパッド電極２５とバンプ電極２３とが接続される。半導体エネルギー線検出素子ＥＤ１とＲＯＩＣチップＲＣとは、互いに近接して配置される。半導体基板１の主面１ａが、ＲＯＩＣチップＲＣに対向している。

半導体エネルギー線検出素子ＥＤ１では、第二半導体領域５と第三半導体領域７との間にバイアス電圧（逆バイアス電圧）が印加されることにより、第三半導体領域７から第一半導体領域３に空乏層が拡がる。空乏層が第二半導体領域５に到達した状態が、完全空乏化状態である。

以上のように、本実施形態では、半導体基板１は、主面１ａ側において半導体基板１の外縁に沿うように位置する第五半導体領域１１を有する。第五半導体領域１１は、第一半導体領域３の導電型と異なる、第二導電型であるため、第一半導体領域３と第五半導体領域との間で、ＰＮ障壁が形成される。これにより、半導体エネルギー線検出素子ＥＤ１に高いバイアス電圧（たとえば、数百〜一千Ｖ程度）が印加される場合、第一半導体領域３と第五半導体領域１１との間で形成されるＰＮ障壁により、電圧降下が生じ、第五半導体領域１１の電位が第一半導体領域３の電位よりも下がる。したがって、半導体基板１（第五半導体領域１１）とＲＯＩＣチップＲＣとの電位差が小さくなり、半導体基板１とＲＯＩＣチップＲＣとの間で放電が生じにくい。

半導体基板１の形状に起因して、放電は、半導体基板１の外縁で生じやすく、半導体基板１の側面１ｃに沿って放電経路（電流経路）が形成されやすい。半導体エネルギー線検出素子ＥＤ１では、この電流経路上に、第一半導体領域３と第五半導体領域１１との間で形成されるＰＮ障壁が位置することから、当該電流経路を電流が流れ難い。これによっても、半導体基板１とＲＯＩＣチップＲＣとの間で放電が生じにくい。

これらの結果、半導体エネルギー線検出素子ＥＤ１では、放電の発生を抑制することができる。なお、第四半導体領域９と第五半導体領域１１の間隔を所定の値に設定することにより、空乏層が側面１ｃに到達することを抑制することは可能である。

半導体基板とＲＯＩＣチップとの間の放電を抑制する構成として、半導体基板とＲＯＩＣチップとの電位差が小さくする構成が考えられる。具体的には、半導体基板の端部において、一対の主面側の電位をＲＯＩＣチップの電位と同程度とする両面構造を半導体エネルギー線検出素子に採用することが考えられる。しかしながら、この場合、半導体エネルギー線検出素子を製造するために両面プロセス（Double sided process）を実施する必要があり、製造プロセスの煩雑化及び高コスト化を招く懼れがある。

片面プロセス（Single sided process）により半導体エネルギー線検出素子を製造する場合、上述した製造プロセスの煩雑化及び高コスト化を防ぐことができる。片面プロセスにより製造された半導体エネルギー線検出素子では、放電対策として、半導体基板の端部とＲＯＩＣチップとの間に絶縁樹脂を充填する構成が考えられる。しかしながら、この場合には、絶縁樹脂を充填する工程を、半導体エネルギー線検出をＲＯＩＣチップに実装する際に、又は、実装後に、追加する必要があり、結果的に、製造プロセスの煩雑化は避けられない。

これらに対して、本実施形態の半導体エネルギー線検出素子ＥＤ１では、半導体基板１が、上記第五半導体領域１１を有することにより、放電の発生が抑制されるため、製造プロセスの煩雑化及び高コスト化を招くことはない。

次に、図３を参照して、本実施形態の第一変形例に係る半導体エネルギー線検出素子ＥＤ２の構成を説明する。図３は、本実施形態の第一変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。

半導体エネルギー線検出素子ＥＤ２では、半導体基板１は、半導体基板１（第一半導体領域３）の主面１ａ側に、第一導電型（たとえば、Ｐ型）の半導体領域３１を有している。半導体領域３１は、主面１ａと主面１ｂとの対向方向から見て、第四半導体領域９の周囲を囲むように第四半導体領域９と第五半導体領域１１との間に位置している。半導体領域３１は、第一導電型の不純物（硼素など）が添加された領域であり、第一半導体領域３よりも不純物濃度が高い。

半導体領域３１は、第四半導体領域９と第五半導体領域１１とに接触している。このため、半導体領域３１における不純物濃度は、第三、第四、及び第五半導体領域７，９，１１における不純物濃度より低いことが好ましい。半導体領域３１の厚みは、第三、第四、及び第五半導体領域７，９，１１の厚みよりも小さい。

半導体領域３１は、たとえばイオン注入法により形成される。半導体領域３１が、所定の開口が形成されたマスクを用いることなくイオン注入法により形成される場合、半導体基板１の主面１ａとして露出している第一半導体領域３の表面側に、第一導電型（たとえば、Ｐ型）の半導体領域３３も形成される。半導体領域３３は、第三半導体領域７同士の間、及び、第三半導体領域７と第四半導体領域９との間に、それぞれ形成される。半導体基板１の主面１ａとして露出している第三、第四、及び第五半導体領域７，９，１１の表面側にも、第一導電型（たとえば、Ｐ型）の不純物が存在する領域３５が形成される。この場合でも、半導体領域３１，３３における不純物濃度が、第三、第四、及び第五半導体領域７，９，１１における不純物濃度より低く設定されることにより、第三、第四、及び第五半導体領域７，９，１１の機能に支障が生じるのを抑制できる。

本変形例では、半導体基板１が、主面１ａ側において第四半導体領域９の周囲を囲むように第四半導体領域９と第五半導体領域１１との間に位置し、第一半導体領域３よりも不純物濃度が高い第一導電型の半導体領域３１を有している。これにより、第一半導体領域３が完全空乏化された状態で、空乏層が半導体基板１の側面１ｃに到達するのが抑制される。

次に、図４及び図５を参照して、本実施形態の第二変形例に係る半導体エネルギー線検出素子ＥＤ３の構成を説明する。図４は、本実施形態の第二変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。図５は、本第二変形例に係る半導体エネルギー線検出素子の平面図である。図５では、図２と同様に、絶縁膜１３、電極１５，１７，１９、パッシベーション膜２１、及びバンプ電極２３の図示を省略している。

半導体エネルギー線検出素子ＥＤ３では、半導体基板１は、半導体基板１（第一半導体領域３）の主面１ａ側に、第一導電型（たとえば、Ｐ型）の半導体領域３７を有している。半導体領域３７は、主面１ａと主面１ｂとの対向方向から見て、第四半導体領域９の周囲を囲むように第四半導体領域９と第五半導体領域１１との間に位置している。半導体領域３７は、第一導電型の不純物（硼素など）が添加された領域であり、第一半導体領域３よりも不純物濃度が高い。半導体領域３７は、たとえば、イオン注入法又は拡散法により、第一導電型の不純物を主面１ａ側から半導体基板１に添加することにより形成される。

第四半導体領域９と半導体領域３７との間には、第一半導体領域３の一部領域が介在しており、第五半導体領域１１と半導体領域３７との間にも、第一半導体領域３の一部領域が介在している。すなわち、第四半導体領域９と半導体領域３７とは離隔していると共に、第五半導体領域１１と半導体領域３７とは離隔している。したがって、半導体領域３７の不純物濃度は、上述した半導体領域３１の不純物濃度よりも高く設定することができる。半導体領域３７における不純物濃度は、第三、第四、及び第五半導体領域７，９，１１における不純物濃度と同程度であってもよい。半導体領域３７の厚みは、第三、第四、及び第五半導体領域７，９，１１の厚みよりも小さい。

本変形例では、半導体基板１が、主面１ａ側において第四半導体領域９の周囲を囲むように第四半導体領域９と第五半導体領域１１との間に位置し、第一半導体領域３よりも不純物濃度が高い第一導電型の半導体領域３７を有している。これにより、第一半導体領域３が完全空乏化された状態で、空乏層が半導体基板１の側面１ｃに到達するのが抑制される。

次に、図６を参照して、本実施形態の第三変形例に係る半導体エネルギー線検出素子ＥＤ４の構成を説明する。図６は、本実施形態の第三変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。

半導体エネルギー線検出素子ＥＤ４では、半導体基板１は、第一半導体領域３が側面１ｃに露出しないように側面１ｃ側に位置する半導体領域３９を有している。半導体領域３９は、第一半導体領域３が側面１ｃに露出しないように、一対の主面１ａ，１ｂの対向方向に延びている。半導体領域３９における主面１ａ側の縁は、第五半導体領域１１に接触している。半導体領域３９における主面１ｂ側の縁は、第二半導体領域５に接触している。半導体領域３９は、第一導電型の不純物（硼素など）が添加された領域であり、第一半導体領域３よりも不純物濃度が高い。半導体領域３９は、第五半導体領域１１と接触しているため、半導体領域３９における不純物濃度は、第五半導体領域１１における不純物濃度より低いことが好ましい。半導体領域３９は、たとえばイオン注入法により形成される。

本変形例では、半導体基板１が、第一半導体領域３が側面１ｃに露出しないように側面１ｃ側に位置し、第一半導体領域３よりも不純物濃度が高い第一導電型の半導体領域３９を有している。これにより、第一半導体領域３が完全空乏化された状態で、空乏層が半導体基板１の側面１ｃに到達するのが抑制される。

本変形例では、半導体基板１は、必ずしも半導体領域３７を有している必要はない。しかしながら、上述したように、半導体領域３９の不純物濃度が比較的低く設定されるので、空乏層が半導体基板１の側面１ｃに到達するのを確実に抑制するためには、半導体基板１は、半導体領域３７を有していることが好ましい。

次に、図７を参照して、本実施形態の第四変形例に係る半導体エネルギー線検出素子ＥＤ５の構成を説明する。図７は、本実施形態の第四変形例に係る半導体エネルギー線検出素子の断面構成を説明するための図である。

半導体エネルギー線検出素子ＥＤ５は、Ａｌ_２Ｏ_３からなる膜４１を備えている。膜４１は、半導体基板１の側面１ｃとして露出する第一半導体領域３の表面を覆うように配置されている。Ａｌ_２Ｏ_３は、覆われた第一半導体領域３の表面側に正の固定電荷を存在させるためのパッシベーション材料である。膜４１は、半導体基板１の側面１ｃ上に形成され、側面１ｃが膜４１で覆われる。すなわち、第一半導体領域３だけでなく、半導体基板１の側面１ｃとして露出する第二半導体領域５及び第五半導体領域１１の表面も、膜４１で覆われている。膜４１は、たとえば、ＡＬＤ（Atomic Layer Deposition）法により成膜される。

半導体エネルギー線検出素子ＥＤ５では、Ａｌ_２Ｏ_３からなる膜４１で覆われた第一半導体領域３の表面側には、正の固定電荷が存在する。正の固定電荷が存在している第一半導体領域３の上記表面側の領域は、アキュムレーション層４３として機能する。膜４１は、第一半導体領域３の表面上において、第五半導体領域１１との界面と、第二半導体領域５との界面と、にわたって半導体基板１の厚み方向に延びている。これにより、第一半導体領域３が完全空乏化された状態で、空乏層が半導体基板１の側面１ｃに到達するのが抑制される。

膜４１は、半導体基板１の側面１ｃにおいて、第一半導体領域３の表面だけでなく、第二半導体領域５及び第五半導体領域１１の表面も覆っている。これにより、第一半導体領域３の上記表面が、膜４１で確実に覆われるため、空乏層が第一半導体領域３の上記表面（半導体基板１の側面１ｃ）に到達するのをより一層確実に抑制することができる。

本変形例においても、半導体基板１は、必ずしも半導体領域３７を有している必要はない。しかしながら、空乏層が半導体基板１の側面１ｃに到達するのを確実に抑制するためには、半導体基板１は、半導体領域３７を有していることが好ましい。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

第一導電型がＮ型であると共に、第二導電型がＰ型であってもよい。この場合には、絶縁膜１３が、上述したＳｉＯ_２、又はＳｉ_３Ｎ_４からなることが好ましい。ＳｉＯ_２又はＳｉ_３Ｎ_４は、覆われたＮ型の第一半導体領域３の表面側に負の固定電荷を存在させるためのパッシベーション材料である。

絶縁膜１３は、半導体基板１の主面１ａとして露出する第一半導体領域３の表面を覆うように配置されている。したがって、絶縁膜１３が、ＳｉＯ_２又はＳｉ_３Ｎ_４からなる場合、絶縁膜１３で覆われた第一半導体領域３の表面側には、負の固定電荷が存在する。負の固定電荷が存在している第一半導体領域３の上記表面側の領域は、図８に示されるように、アキュムレーション層４５として機能する。アキュムレーション層４５のうち、第四半導体領域９と第五半導体領域１１との間に位置する領域は、第四半導体領域９と第五半導体領域１１とを電気的に分離する。これにより、第一半導体領域３が完全空乏化された状態で、空乏層が半導体基板１の側面１ｃに到達するのが抑制される。

半導体基板１の形状、第三半導体領域７の数及び形状、並びに、第四及び第五半導体領域９，１１の形状は、上述した実施形態及び変形例に限られない。

１…半導体基板、１ａ，１ｂ…主面、１ｃ…側面、３…第一半導体領域、５…第二半導体領域、７…第三半導体領域、９…第四半導体領域、１１…第五半導体領域、１３…絶縁膜、３１，３７，３９…半導体領域、４１…膜、４３，４５…アキュムレーション層、ＥＤ１，ＥＤ２，ＥＤ３，ＥＤ４，ＥＤ５…半導体エネルギー線検出素子。

Claims

互いに対向する第一主面と第二主面とを有する半導体基板を備えた半導体エネルギー線検出素子であって、
前記半導体基板は、
前記第一主面側に位置する第一導電型の第一半導体領域と、
前記第二主面側に位置し、前記第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、
前記第一主面側に位置し、前記第一半導体領域とでエネルギー線感応領域を構成する、第二導電型の第三半導体領域と、
前記第一主面側において前記第三半導体領域が位置する領域の周囲を囲むように位置する、第二導電型の第四半導体領域と、
前記第一主面側において前記半導体基板の外縁に沿うように位置する、第二導電型の第五半導体領域と、を有することを特徴とする半導体エネルギー線検出素子。
前記半導体基板は、前記第一主面側において前記第四半導体領域の周囲を囲むように前記第四半導体領域と前記第五半導体領域との間に位置し、前記第一半導体領域よりも不純物濃度が高い第一導電型の半導体領域を更に有することを特徴とする請求項１に記載の半導体エネルギー線検出素子。
前記半導体基板は、前記半導体基板の側面に前記第一半導体領域が露出しないように前記側面側に位置し、前記第一半導体領域よりも不純物濃度が高い第一導電型の半導体領域を更に有することを特徴とする請求項１又は２に記載の半導体エネルギー線検出素子。
前記半導体基板の側面として露出する前記第一半導体領域の表面を覆うように配置され、覆われた前記第一半導体領域の前記表面側に所定の極性の固定電荷を存在させるためのパッシベーション材料からなる膜と、を更に備えることを特徴とする請求項１又は２に記載の半導体エネルギー線検出素子。
第一導電型がＰ型であると共に、第二導電型がＮ型であり、
前記パッシベーション材料が、Ａｌ_２Ｏ_３であることを特徴とする請求項４に記載の半導体エネルギー線検出素子。
前記半導体基板の前記第一主面として前記第二半導体領域と前記第三半導体領域との間の領域において露出する前記第一半導体領域の表面を覆うように配置され、覆われた前記第一半導体領域の前記表面側に所定の極性の固定電荷を存在させるためのパッシベーション材料からなる膜と、を更に備えることを特徴とする請求項１に記載の半導体エネルギー線検出素子。
第一導電型がＮ型であると共に、第二導電型がＰ型であり、
前記パッシベーション材料が、ＳｉＯ_２又はＳｉ_３Ｎ_４であることを特徴とする請求項６に記載の半導体エネルギー線検出素子。