JP2015043446A - Multilayer ceramic capacitor - Google Patents
Multilayer ceramic capacitor Download PDFInfo
- Publication number
- JP2015043446A JP2015043446A JP2014204463A JP2014204463A JP2015043446A JP 2015043446 A JP2015043446 A JP 2015043446A JP 2014204463 A JP2014204463 A JP 2014204463A JP 2014204463 A JP2014204463 A JP 2014204463A JP 2015043446 A JP2015043446 A JP 2015043446A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wraparound
- ceramic capacitor
- sintered metal
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、積層セラミックコンデンサに関し、詳しくは、内部電極を備えたセラミック素体に、上記内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサに関する。 The present invention relates to a multilayer ceramic capacitor, and more particularly, to a multilayer ceramic capacitor having a structure in which an external electrode is provided in a ceramic body having an internal electrode so as to be electrically connected to the internal electrode.
代表的なセラミック電子部品の一つに、例えば、特許文献１に開示されているような積層セラミックコンデンサがある。 One typical ceramic electronic component is, for example, a multilayer ceramic capacitor as disclosed in Patent Document 1.
この積層セラミックコンデンサは、図３に示すように、誘電体層であるセラミック層１０１を介して複数の内部電極１０２（１０２ａ，１０２ｂ）が積層されたセラミック積層体（セラミック素体）１１０の一対の端面１０３（１０３ａ，１０３ｂ）に、内部電極１０２（１０２ａ，１０２ｂ）と導通するように一対の外部電極１０４（１０４ａ，１０４ｂ）が配設された構造を有している。
As shown in FIG. 3, this multilayer ceramic capacitor has a pair of ceramic laminates (ceramic bodies) 110 in which a plurality of internal electrodes 102 (102a, 102b) are laminated via a
そして、外部電極１０４（１０４ａ，１０４ｂ）は、例えば、Ｃｕ粉末を導電成分とする導電ペーストを焼き付けることにより形成された、セラミック素体１１０の端面１０３からその主面や側面に回り込むように形成された焼結金属層１０５（１０５ａ，１０５ｂ）と、その表面を覆うように形成されためっき層１０６（１０６ａ，１０６ｂ）から形成されている。
The external electrodes 104 (104a, 104b) are formed so as to wrap around the main surface and side surfaces from the
なお、めっき層１０６（１０６ａ，１０６ｂ）は、焼結金属層１０５（１０５ａ，１０５ｂ）の表面に形成されたＮｉめっき層１０７（１０７ａ，１０７ｂ）と、Ｎｉめっき層１０７（１０７ａ，１０７ｂ）の上に形成されたＳｎめっき層１０８（１０８ａ，１０８ｂ）とを備えている。 The plating layer 106 (106a, 106b) is formed on the Ni plating layer 107 (107a, 107b) and the Ni plating layer 107 (107a, 107b) formed on the surface of the sintered metal layer 105 (105a, 105b). And an Sn plating layer 108 (108a, 108b) formed thereon.
そして、特許文献１では、例えば、少なくともニッケル塩とハロゲン化合物とｐＨ緩衝剤とを含有し、ｐＨが２．２〜５．５に調整されたニッケルめっき液であって、ニッケルイオンｘとハロゲンイオンｙとのモル濃度比ｘ／ｙが、０．５＜ｘ／ｙ≦１．０であるＮｉめっき液を用いて、上記Ｎｉめっき層を形成するようにしており、被めっき物の導電部上に優先的にめっき析出が起こり、はんだ濡れ性を損なうことなく部品素体上へのめっき成長を抑制することができるとされている。 In Patent Document 1, for example, a nickel plating solution containing at least a nickel salt, a halogen compound, and a pH buffer, and having a pH adjusted to 2.2 to 5.5, which includes nickel ions x and halogen ions The Ni plating layer is formed by using a Ni plating solution having a molar concentration ratio x / y of 0.5 <x / y ≦ 1.0, and on the conductive portion of the object to be plated. It is said that plating deposition occurs preferentially, and plating growth on the component body can be suppressed without impairing solder wettability.
しかしながら、特許文献１に示されているような積層セラミックコンデンサでは、外部電極１０４がセラミック素体１１０の端面１０３から主面や側面にまで回り込むように形成されているとともに、焼結金属層１０５がめっき層１０６により被覆された構造を有しているので、セラミック素体１１０の主面および側面に回り込んだ外部電極１０４の回り込み先端部には、Ｎｉめっき層１０７からの引張り応力が加わり、外部電極１０４の回り込み先端部の近傍において、セラミック素体１１０にクラックが発生しやすくなるという問題点がある。
However, in the multilayer ceramic capacitor as shown in Patent Document 1, the
本発明は、上記課題を解決するものであり、セラミック素体の端面から、セラミック素体の主面や側面に回り込むように形成され、内部電極と導通する焼結金属層と、該焼結金属層を被覆するように形成されためっき層とを有する外部電極を備えた積層セラミックコンデンサであって、外部電極の回り込み先端部の近傍からセラミック素体にクラックが発生することを抑制することが可能で、信頼性の高い積層セラミックコンデンサを提供することを目的とする。 The present invention solves the above-mentioned problem, and is formed so as to wrap around from the end surface of the ceramic body to the main surface and side surface of the ceramic body, and to be electrically connected to the internal electrode, and the sintered metal A multilayer ceramic capacitor having an external electrode having a plating layer formed so as to cover the layer, and it is possible to suppress the occurrence of cracks in the ceramic body from the vicinity of the leading end of the external electrode An object of the present invention is to provide a highly reliable multilayer ceramic capacitor.
上記課題を解決するために、本発明の積層セラミックコンデンサは、
誘電体セラミックからなる誘電体層と、前記誘電体層間の複数の界面に配設された複数の内部電極とを備えたセラミック素体であって、第１の主面および前記第１の主面と対向する第２の主面と、前記第１の主面に直交する第１の端面および前記第１の端面と対向する第２の端面と、前記第１の端面に直交する第１の側面および前記第１の側面と対向する第２の側面とを備える直方体形状を有し、前記複数の内部電極が交互に前記第１の端面および第２の端面に引き出されたセラミック素体と、
前記セラミック素体に、前記第１の端面および第２の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
を備えた積層セラミックコンデンサであって、
前記外部電極は、前記セラミック素体の前記第１および第２の端面から、前記第１および第２の主面、および前記第１および第２の側面に回り込むように形成されたＣｕ焼結金属層と、前記Ｃｕ焼結金属層を覆うように形成されたＮｉめっき層とを備え、
前記Ｃｕ焼結金属層の、前記セラミック素体の前記第１および第２の主面、および前記第１および第２の側面に回り込んだ領域の先端側部分である回り込み先端部の、前記Ｎｉめっき層との界面に存在するＣｕ結晶粒子の大きさＡが、前記回り込み先端部の内部に存在するＣｕ結晶粒子の大きさＢよりも小さいこと
を特徴としている。
In order to solve the above problems, the multilayer ceramic capacitor of the present invention is
A ceramic body comprising a dielectric layer made of a dielectric ceramic, and a plurality of internal electrodes disposed at a plurality of interfaces between the dielectric layers, wherein the first main surface and the first main surface A second main surface opposite to the first main surface, a second end surface orthogonal to the first main surface, a second end surface opposite to the first end surface, and a first side surface orthogonal to the first end surface And a ceramic body having a rectangular parallelepiped shape including a first side surface and a second side surface opposite to the first side surface, wherein the plurality of internal electrodes are alternately drawn to the first end surface and the second end surface;
A multilayer ceramic capacitor comprising a pair of external electrodes disposed on the ceramic body so as to be electrically connected to the internal electrodes drawn out to the first end surface and the second end surface;
The external electrode is a sintered Cu metal formed so as to go around from the first and second end faces of the ceramic body to the first and second main faces and the first and second side faces. And a Ni plating layer formed so as to cover the Cu sintered metal layer,
The Ni of the wrapping tip portion which is the tip side portion of the first and second main surfaces of the ceramic body and the region wrapping around the first and second side surfaces of the Cu sintered metal layer. The size A of the Cu crystal particles existing at the interface with the plating layer is smaller than the size B of the Cu crystal particles existing inside the wraparound tip.
また、本発明の積層セラミックコンデンサにおいては、前記Ｎｉめっき層の、前記Ｃｕ焼結金属層の前記回り込み先端部との界面に存在するＮｉ結晶粒子の大きさＣが、前記Ｃｕ焼結金属層の前記回り込み先端部の内部に存在するＣｕ結晶粒子の大きさＢよりも小さいことが好ましい。 Further, in the multilayer ceramic capacitor of the present invention, the size C of the Ni crystal particles existing at the interface between the Ni plating layer and the wraparound tip of the Cu sintered metal layer is the same as that of the Cu sintered metal layer. It is preferable that the size is smaller than the size B of the Cu crystal particles existing inside the wraparound tip.
Ｎｉめっき層の、Ｃｕ焼結金属層の回り込み先端部との界面に存在するＮｉ結晶粒子の大きさＣが、Ｃｕ焼結金属層の回り込み先端部の内部に存在するＣｕ結晶粒子の大きさＢよりも小さくなるようにした場合、Ｎｉめっき層に発生する引張り応力を小さくして、外部電極の回り込み先端部近傍にクラックが発生することを抑制、防止することが可能になる。 The size C of the Ni crystal particles existing at the interface between the Ni plating layer and the wraparound tip of the Cu sintered metal layer is the size B of the Cu crystal particles existing inside the wraparound tip of the Cu sintered metal layer. If it is made smaller than this, the tensile stress generated in the Ni plating layer can be reduced to suppress and prevent the occurrence of cracks in the vicinity of the wraparound tip of the external electrode.
なお、Ｃｕ焼結金属層の回り込み先端部の、Ｎｉめっき層との界面に存在するＣｕ結晶粒子の大きさＡが小さくなると、その影響を受けて、Ｎｉ粒子の大きさＣが小さくなり、その結果、Ｎｉめっき層に発生する引張り応力が小さくなり、外部電極の回り込み先端部近傍へのクラックの発生が抑制される。 In addition, when the size A of the Cu crystal particles existing at the interface with the Ni plating layer at the front end of the Cu sintered metal layer is reduced, the size C of the Ni particles is reduced due to the influence. As a result, the tensile stress generated in the Ni plating layer is reduced, and the occurrence of cracks in the vicinity of the wraparound tip of the external electrode is suppressed.
また、前記Ｃｕ焼結金属層の前記回り込み先端部の厚みが、０．５μｍ以上であることが望ましい。 Moreover, it is desirable that the thickness of the wraparound tip of the Cu sintered metal layer is 0.5 μm or more.
Ｃｕ焼結金属層の前記回り込み先端部の厚みを、０．５μｍ以上とすることにより、Ｎｉ結晶粒子の大きさＣを小さくする効果を得ることが可能になり、本発明をより実効あらしめることができる。 By setting the thickness of the wraparound tip of the Cu sintered metal layer to 0.5 μm or more, it becomes possible to obtain the effect of reducing the size C of the Ni crystal particles, and the present invention is more effectively realized. Can do.
本発明の積層セラミックコンデンサでは、Ｃｕ焼結金属層の、セラミック素体の第１および第２の主面、および第１および第２の側面に回り込んだ領域の先端側部分である回り込み先端部の、Ｎｉめっき層との界面に存在するＣｕ結晶粒子の大きさＡを、回り込み先端部の内部に存在するＣｕ結晶粒子の大きさＢよりも小さくするようにしているので、Ｃｕ焼結金属層の、Ｎｉめっき層との界面のＣｕ結晶粒子の大きさが小さいことによる影響により、Ｎｉめっき層の、Ｃｕ焼結金属層の回り込み先端部との界面に存在するＮｉ結晶粒子の大きさＣを小さくすることが可能になる。
そのため、Ｎｉめっき層に発生する引張り応力を小さくして、外部電極の回り込み先端部近傍へのクラックの発生を抑制することが可能になる。
In the multilayer ceramic capacitor of the present invention, the wraparound tip portion that is the tip side portion of the region that wraps around the first and second main surfaces and the first and second side surfaces of the ceramic body of the Cu sintered metal layer Since the size A of the Cu crystal particles existing at the interface with the Ni plating layer is made smaller than the size B of the Cu crystal particles existing inside the wraparound tip, the Cu sintered metal layer Due to the influence of the small size of the Cu crystal particles at the interface with the Ni plating layer, the size C of the Ni crystal particles existing at the interface between the Ni plating layer and the wraparound tip of the Cu sintered metal layer is reduced. It becomes possible to make it smaller.
Therefore, it is possible to reduce the tensile stress generated in the Ni plating layer and to suppress the generation of cracks in the vicinity of the wraparound tip of the external electrode.
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。 Embodiments of the present invention will be described below to describe the features of the present invention in more detail.
図１は、本発明の一実施形態（実施形態１）にかかる積層セラミックコンデンサ５０の構成を示す正面断面図、図２は積層セラミックコンデンサ５０の外観構成を示す斜視図である。
FIG. 1 is a front sectional view showing a configuration of a multilayer
この積層セラミックコンデンサ５０は、図１および２に示すように、誘電体セラミックからなる誘電体層１と、誘電体層１間の複数の界面に配設された複数の内部電極２（２ａ，２ｂ）とを備えたセラミック素体１０と、セラミック素体１０の外表面に、内部電極２（２ａ，２ｂ）と導通するように配設された一対の外部電極５（５ａ，５ｂ）を備えている。
また、内部電極２（２ａ，２ｂ）と、後述するセラミック素体１０の第１の主面１１ａおよび第２の主面１１ｂとの間には、補助電極６（６ａ，６ｂ）が配設されている。補助電極６（６ａ，６ｂ）は、隣り合う内部電極２（２ａ，２ｂ）と同電位の外部電極と導通されている。ただし外部電極と導通していなくてもよい。
また、上記補助電極６（６ａ，６ｂ）を備えていない構成とすることも可能である。
As shown in FIGS. 1 and 2, the multilayer
An auxiliary electrode 6 (6a, 6b) is disposed between the internal electrode 2 (2a, 2b) and a first
Further, it is possible to adopt a configuration in which the auxiliary electrode 6 (6a, 6b) is not provided.
セラミック素体１０を構成する誘電体層１は、ＢａＴｉＯ3系のセラミック誘電体から形成されている。なお、ＢａＴｉＯ3のＴｉ１００モル部に対して、Ｄｙが１．０モル部、Ｍｇが１．３モル部となるように添加し、さらにＭｎを添加している。
なお、誘電体層１は、ＢａＴｉＯ3系のセラミック誘電体に限らず、ＣａＺｒＯ3系などの他のセラミック誘電体から形成されていてもよい。
また、内部電極２は、ＮｉもしくはＣｕなどの卑金属を主成分とする金属層である。
The dielectric layer 1 constituting the
The dielectric layer 1 is not limited to a BaTiO 3 -based ceramic dielectric but may be formed of other ceramic dielectrics such as a CaZrO 3 -based material.
The
セラミック素体１０は、直方体形状を有しており、第１の主面１１ａおよび第１の主面１１ａと対向する第２の主面１１ｂと、第１の主面１１ａに直交する第１の端面２１ａおよび第１の端面２１ａと対向する第２の端面２１ｂと、第１の端面２１ａに直交する第１の側面３１ａおよび第１の側面３１ａと対向する第２の側面３１ｂとを備えている。
The
なお、第１の主面１１ａと第２の主面１１ｂを結ぶ方向を高さ方向とした場合に、この高さ方向が誘電体層１および内部電極２（２ａ，２ｂ）の積層方向となる。
When the direction connecting the first
第１の端面２１ａと第２の端面２１ｂには、複数の内部電極２（２ａ，２ｂ）が交互に引き出されており、第１の端面２１ａには内部電極２ａが引き出され、第２の端面２１ｂには内部電極２ｂが引き出されている。
A plurality of internal electrodes 2 (2a, 2b) are alternately drawn out on the
この積層セラミックコンデンサ５０において、外部電極５（５ａ，５ｂ）は、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）と、めっき層３２（３２ａ，３２ｂ）とを備えた構造とされている。
In this multilayer
また、この積層セラミックコンデンサ５０において、上述の補助電極６（６ａ，６ｂ）と、その外側のセラミック層（すなわち、第１の主面１１ａおよび第２の主面１１ｂ側のセラミック層）との境界には、ＭｇとＭｎを含有した境界層が６９％以上に設けられている。また、補助電極６（６ａ，６ｂ）は、その連続性が６０％以上である。さらに、連続性が途切れている領域である欠損部の３９％以上にＳｉを含む偏析物が存在している。補助電極６（６ａ，６ｂ）は、第１の主面１１ａ側のみに設けられていてもよく、第２の主面１１ｂ側のみに設けられていてもよい。補助電極６（６ａ，６ｂ）はそれぞれ複数備えていてもよい。なお、境界層中におけるＭｇ含有量に対するＭｎ含有量のモル比Ｍｎ／Ｍｇは特に限定されるものではないが、Ｍｎ／Ｍｇ＝０．００５〜０．７の範囲にあることが、特に好ましい。
In the multilayer
この補助電極６（６ａ，６ｂ）の境界層の存在は以下のようにして確認した。まず、積層セラミックコンデンサを、長さ方向と厚み方向により規定される面が露出するような態様で、研磨機により研磨した。このとき、積層セラミックコンデンサの幅方向の１／２程度の深さまで研磨を行った後、研磨による内部電極のダレを除去した。 The presence of the boundary layer of the auxiliary electrode 6 (6a, 6b) was confirmed as follows. First, the multilayer ceramic capacitor was polished by a polishing machine in such a manner that the surface defined by the length direction and the thickness direction was exposed. At this time, after polishing to a depth of about ½ in the width direction of the multilayer ceramic capacitor, sagging of the internal electrode due to the polishing was removed.
それから、上述のようにして研磨した研磨端面において、積層セラミックコンデンサの長さ方向の中央部の位置において、内部電極２とほぼ直交する直線を引く（想定する）。そして、補助電極６（６ａ，６ｂ）の境界部分と上記直線とが直交する領域（境界層）を電子顕微鏡を用いて倍率１万倍で観察した。そして、この実施形態では、観察視野の幅を１０μｍとし、ＦＥ−ＷＤＸにて観察を行うことにより、補助電極６（６ａ，６ｂ）の境界層の存在を確認した。
Then, on the polished end face polished as described above, a straight line substantially perpendicular to the
また、内部電極２（２ａ，２ｂ）の厚みの平均値は以下のようにして求めた。
まず、上記研磨端面を厚み方向に３等分に分割し、上部領域、中間領域、下部領域の３つの領域に分割した。そして、各領域において、最外の内部電極２を除いて、上記の直線と直交する位置の内部電極２の厚みを、それぞれ無作為に５層ずつ測定して、その平均値を求めた。なお、内部電極の厚みは、走査型電子顕微鏡を用いて測定した。ただし、内部電極が欠落しているなどの理由で測定できない部分は測定対象から除いた。
Moreover, the average value of the thickness of the internal electrode 2 (2a, 2b) was calculated | required as follows.
First, the polishing end face was divided into three equal parts in the thickness direction, and was divided into three regions: an upper region, an intermediate region, and a lower region. And in each area | region, except the outermost
また、誘電体層１の厚みは、上記の上部領域、中間領域、下部領域の３つの領域において、上記の直線と直交する位置の誘電体層１の厚みをそれぞれ無作為に５層ずつ測定して、その平均値を求めた。なお、誘電体層の厚みは、走査型電子顕微鏡を用いて測定した。 In addition, the thickness of the dielectric layer 1 is measured by randomly measuring five layers of the dielectric layer 1 at positions orthogonal to the straight line in each of the three regions, the upper region, the middle region, and the lower region. The average value was obtained. The thickness of the dielectric layer was measured using a scanning electron microscope.
ただし、積層方向の最も外側に位置する最外層の内部電極２の外側に位置する最外誘電体層、および、内部電極が欠損していることにより２層以上の誘電体層が繋がって観察されるなどの理由により測定できない部分は測定対象から除いた。
However, the outermost dielectric layer positioned outside the outermost
Ｃｕ焼結金属層１２（１２ａ，１２ｂ）は、セラミック素体１０の第１の端面２１ａおよび第２の端面２１ｂから、セラミック素体１０の第１および第２の主面１１ａ，１１ｂ、および第１および第２の側面３１ａ，３１ｂに回り込むように形成されている。
The Cu sintered metal layer 12 (12a, 12b) extends from the
めっき層３２（３２ａ，３２ｂ）は、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の全体を覆うように形成されている。
また、この実施形態では、めっき層３２（３２ａ，３２ｂ）は、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）上に形成されたＮｉめっき層３３（３３ａ，３３ｂ）と、Ｎｉめっき層３３（３３ａ，３３ｂ）上に形成されたＳｎめっき層３４（３４ａ，３４ｂ）を備えた２層構造のめっき層とされている。
The plating layer 32 (32a, 32b) is formed so as to cover the entire Cu sintered metal layer 12 (12a, 12b).
In this embodiment, the plating layer 32 (32a, 32b) includes a Ni plating layer 33 (33a, 33b) formed on the Cu sintered metal layer 12 (12a, 12b) and a Ni plating layer 33 (33a). , 33b) is a plating layer having a two-layer structure provided with a Sn plating layer 34 (34a, 34b) formed thereon.
このＣｕ焼結金属層１２は、Ｃｕを導電成分とする導電ペーストをセラミック素体１０に塗布して、焼き付けることにより形成された焼き付け電極（厚膜電極）である。
The Cu sintered
この実施形態では、積層セラミックコンデンサ５０として、
（ａ）外部電極を含めた寸法が、長さ（Ｌ）：１．０ｍｍ、幅（Ｗ）：０．５ｍｍ、高さ（Ｔ）：０．５ｍｍの積層セラミックコンデンサと、
（ｂ）外部電極を含めた寸法が、長さ（Ｌ）：２．０ｍｍ、幅（Ｗ）：１．２ｍｍ、高さ（Ｔ）：１．２ｍｍの積層セラミックコンデンサと
を作製した。
In this embodiment, as the multilayer
(A) Multi-layer ceramic capacitor having dimensions including an external electrode: length (L): 1.0 mm, width (W): 0.5 mm, height (T): 0.5 mm;
(B) A monolithic ceramic capacitor having the dimensions including the external electrode of length (L): 2.0 mm, width (W): 1.2 mm, and height (T): 1.2 mm was produced.
ただし、本発明は上述のような寸法の積層セラミックコンデンサに限られるものではなく、異なる寸法の積層セラミックコンデンサにも適用することが可能である。 However, the present invention is not limited to the monolithic ceramic capacitor having the dimensions as described above, and can be applied to monolithic ceramic capacitors having different dimensions.
また、上述のような寸法の積層セラミックコンデンサの場合、通常、Ｃｕ焼結金属層１２の厚みが０．５μｍ〜１０μｍの範囲にあることが望ましい。
ただし、Ｃｕ焼結金属層１２の厚みは上述の範囲に限られるものではなく、他の厚みとすることも可能である。
In the case of a multilayer ceramic capacitor having the dimensions as described above, it is usually desirable that the thickness of the Cu sintered
However, the thickness of the Cu sintered
そして、この実施形態の積層セラミックコンデンサ５０においては、Ｃｕ焼結金属層１２の、セラミック素体１０の第１および第２の主面１１ａ，１１ｂ、および第１および第２の側面３１ａ，３１ｂに回り込んだ領域の先端側部分である回り込み先端部Ｒ１，Ｒ２における、Ｎｉめっき層３３（３３ａ，３３ｂ）との界面に存在するＣｕ結晶粒子の大きさＡが、回り込み先端部Ｒ１，Ｒ２の内部に存在するＣｕ結晶粒子の大きさＢよりも小さくなるように構成されている。
In the multilayer
なお、本発明において、Ｃｕ焼結金属層の先端部Ｒ１，Ｒ２の、Ｎｉめっき層との界面に存在するＣｕ結晶粒子の大きさＡとは、回り込み先端部Ｒ１，Ｒ２の表面から０．８ｎｍ以内に存在するＣｕ粒子結晶の大きさをいう。 In the present invention, the size A of the Cu crystal particles existing at the interface with the Ni plating layer at the tips R1, R2 of the Cu sintered metal layer is 0.8 nm from the surface of the wraparound tips R1, R2. This refers to the size of the Cu particle crystal existing within the range.
また、回り込み先端部Ｒ１，Ｒ２の内部に存在するＣｕ結晶粒子の大きさＢとは、回り込み先端部Ｒ１，Ｒ２の表面から、回り込み先端部Ｒ１，Ｒ２の厚みｔの約１／２の深さの位置に存在するＣｕ結晶粒子の大きさを意味するものである。 Further, the size B of the Cu crystal particles existing inside the wrap-around tip portions R1 and R2 is a depth of about ½ of the thickness t of the wrap-around tip portions R1 and R2 from the surface of the wrap-around tip portions R1 and R2. This means the size of the Cu crystal particles existing at the position.
また、この実施形態にかかる積層セラミックコンデンサ５０において、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の回り込み先端部Ｒ１，Ｒ２の厚みｔは１．０μｍとされている。
Moreover, in the multilayer
そして、この実施形態にかかる積層セラミックコンデンサ５０においては、Ｎｉめっき層３３（３３ａ，３３ｂ）の、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の回り込み先端部Ｒ１，Ｒ２との界面に存在するＮｉ結晶粒子の大きさＣが、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の回り込み先端部Ｒ１，Ｒ２の内部に存在するＣｕ結晶粒子の大きさＢよりも小さくなるように構成されている。
In the multilayer
なお、Ｎｉめっき層３３（３３ａ，３３ｂ）は、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）上にめっきにより形成されるが、Ｎｉめっき層３３（３３ａ，３３ｂ）の、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の回り込み先端部Ｒ１，Ｒ２との界面に存在するＮｉ結晶粒子の大きさＣは、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の回り込み先端部Ｒ１，Ｒ２の、Ｎｉめっき層３３（３３ａ，３３ｂ）との界面に存在するＣｕ結晶粒子の大きさＡに依存する。
The Ni plating layer 33 (33a, 33b) is formed by plating on the Cu sintered metal layer 12 (12a, 12b), but the Cu sintered
したがって、Ｎｉめっき層との界面に存在するＣｕ結晶粒子の大きさＡを小さくすることにより、Ｎｉめっき層３３（３３ａ，３３ｂ）の、Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の回り込み先端部Ｒ１，Ｒ２との界面に存在するＮｉ結晶粒子の大きさＣを、回り込み先端部Ｒ１，Ｒ２の内部に存在するＣｕ結晶粒子の大きさＢよりも小さくすることが可能になる。 Therefore, by reducing the size A of the Cu crystal particles existing at the interface with the Ni plating layer, the leading end of the Ni plating layer 33 (33a, 33b) wraps around the Cu sintered metal layer 12 (12a, 12b). The size C of the Ni crystal particles existing at the interfaces with R1 and R2 can be made smaller than the size B of the Cu crystal particles existing inside the wraparound tip portions R1 and R2.
そして、このように上記界面に存在するＣｕ結晶粒子Ａと、Ｎｉ結晶粒子の大きさＣを、回り込み先端部Ｒ１，Ｒ２の内部に存在するＣｕ結晶粒子の大きさＢより小さくすることで、Ｎｉめっき層３３（３３ａ，３３ｂ）に生じる引っ張り応力を緩和することが可能になる。 Then, the Cu crystal particle A and Ni crystal particle size C existing at the interface are made smaller than the size B of the Cu crystal particle existing inside the wraparound tip portions R1 and R2, so that Ni It becomes possible to relieve the tensile stress generated in the plating layer 33 (33a, 33b).
また、上記Ｃｕ焼結金属層１２（１２ａ，１２ｂ）の回り込み先端部Ｒ１，Ｒ２の厚みｔが０．５μｍ未満の場合は、Ｎｉめっき層３３（３３ａ，３３ｂ）のＮｉ結晶粒子の大きさＣを小さくする効果が十分に得られず、クラックが発生しやすくなる。 In addition, when the thickness t of the wraparound tip portions R1 and R2 of the Cu sintered metal layer 12 (12a, 12b) is less than 0.5 μm, the size C of the Ni crystal particles of the Ni plating layer 33 (33a, 33b) The effect of reducing the thickness is not sufficiently obtained, and cracks are likely to occur.
なお、Ｃｕ結晶粒子の大きさＡ，Ｂ、およびＮｉ結晶粒子の大きさＣは、回り込み先端部Ｒ１，Ｒ２の近傍の断面をＦＩＢ（集束イオンビーム）で微細加工処理し、ＳＩＭ（走査イオン顕微鏡）により観察することで測定することが可能である。 In addition, the size A and B of the Cu crystal particles and the size C of the Ni crystal particles are obtained by subjecting a cross section in the vicinity of the wraparound tip portions R1 and R2 to fine processing with an FIB (focused ion beam), and an SIM (scanning ion microscope). It is possible to measure by observing.
次に、この積層セラミックコンデンサ５０の製造方法について説明する。
まず、ＢａＴｉＯ3もしくはＣａＺｒＯ3を主成分とする誘電体セラミック粉末にバインダーと溶剤を配合して分散させたセラミック原料スラリーを、ＰＥＴフィルムなどの樹脂フィルム上に薄く伸ばしてシート状に成形することにより、セラミックグリーンシートを作製する。
Next, a method for manufacturing the multilayer
First, a ceramic raw material slurry in which a binder and a solvent are mixed and dispersed in a dielectric ceramic powder mainly composed of BaTiO 3 or CaZrO 3 is thinly stretched on a resin film such as a PET film and formed into a sheet shape. A ceramic green sheet is prepared.
それから、セラミックグリーンシート上に、スクリーン印刷、グラビア印刷などの方法を用いて、導電ペーストを印刷し、内部電極パターンを形成する。そして、内部電極パターンが形成されたセラミックグリーンシートと、内部電極パターンが形成されていないセラミックグリーンシート（外層用セラミックグリーンシート）を、所定の順序で、所定枚数積み重ねる。 Then, a conductive paste is printed on the ceramic green sheet using a method such as screen printing or gravure printing to form an internal electrode pattern. Then, a predetermined number of ceramic green sheets on which internal electrode patterns are formed and ceramic green sheets on which no internal electrode patterns are formed (ceramic green sheets for outer layers) are stacked in a predetermined order.
そして、得られた積層ブロックを、プレスして、各セラミックグリーンシートを圧着する。積層ブロックをプレスするにあたっては、例えば、圧着ブロックを樹脂フィルムで挟み、静水圧プレスなどの方法によりプレスを行う。 And the obtained laminated block is pressed and each ceramic green sheet is crimped | bonded. In pressing the laminated block, for example, the pressure-bonding block is sandwiched between resin films and pressed by a method such as isostatic pressing.
その後、プレスされた積層圧着体を、押切り、切削などの方法を用いて、直方体形状のチップ（個片）に分割する。 Thereafter, the pressed laminated pressure-bonded body is divided into rectangular parallelepiped chips (pieces) using a method such as pressing and cutting.
次に、分割されたチップ（焼成後にセラミック素体１０（図１）となる個片）を、所定の温度に加熱してバインダーを除去した後、例えば、９００〜１０００℃で本焼成を行い、直方体形状のセラミック素体を得る。 Next, after the divided chips (individual pieces that become the ceramic body 10 (FIG. 1) after firing) are heated to a predetermined temperature to remove the binder, for example, main firing is performed at 900 to 1000 ° C., A rectangular parallelepiped ceramic body is obtained.
それから、このセラミック素体の他方端面側を保持し、Ｃｕ粉末を導電成分とする導電ペーストを定盤上に塗布することにより形成した導電ペースト層に、セラミック素体の一方端面を浸漬することで、セラミック素体の一方端面に、焼き付け後にＣｕ焼結金属層となる導電ペーストを塗布し、乾燥する。 Then, the other end face side of the ceramic body is held, and one end face of the ceramic body is immersed in a conductive paste layer formed by applying a conductive paste containing Cu powder as a conductive component on a surface plate. A conductive paste that becomes a Cu sintered metal layer after baking is applied to one end face of the ceramic body and dried.
次に、セラミック素体の他方端面についても、同様の方法で、Ｃｕ焼結金属層となる導電ペーストを塗布し、乾燥する。 Next, also on the other end surface of the ceramic body, a conductive paste to be a Cu sintered metal layer is applied and dried by the same method.
それから、上述のようにして付与したセラミック素体の一方端部および他方端部の導電ペーストを焼き付けることにより、Ｃｕ焼結金属層を形成する。 Then, a Cu sintered metal layer is formed by baking the conductive paste at one end and the other end of the ceramic body applied as described above.
次に、バレルに、Ｃｕ焼結金属層を形成したセラミック素体と、研磨メディアとを投入し、乾式のバレル研磨を行うことで、Ｃｕ焼結金属層の表面のＣｕ結晶粒子のサイズを小さくする。 Next, the ceramic body on which the Cu sintered metal layer is formed and the polishing media are placed in the barrel, and dry barrel polishing is performed to reduce the size of the Cu crystal particles on the surface of the Cu sintered metal layer. To do.
なお、４０分以上、上述の乾式バレル研磨を行うことにより、Ｃｕ焼結金属層の表面のＣｕ結晶粒子の大きさを、必要な大きさにまで小さくすることができる。 In addition, by performing the above-described dry barrel polishing for 40 minutes or more, the size of the Cu crystal particles on the surface of the Cu sintered metal layer can be reduced to a required size.
乾式バレル研磨の時間を調整してＣｕ焼結金属層の表面のＣｕ結晶粒子の大きさを所定の大きさに調整した後、Ｃｕ焼結金属層上に、ＮｉめっきおよびＳｎめっきの順でめっきを行い、Ｎｉめっき層およびＳｎめっき層を形成する。
これにより、図１および２に示すような構造を備えた本発明の実施形態にかかる積層セラミックコンデンサ５０が得られる。
After adjusting the time of dry barrel polishing to adjust the size of Cu crystal particles on the surface of the Cu sintered metal layer to a predetermined size, plating on the Cu sintered metal layer in the order of Ni plating and Sn plating To form a Ni plating layer and a Sn plating layer.
Thereby, the multilayer
＜試験＞
本発明の効果を確認するため、以下に説明する方法で積層セラミックコンデンサを作製し、得られた積層セラミックコンデンサを試料として、以下の試験を行った。
<Test>
In order to confirm the effect of the present invention, a multilayer ceramic capacitor was produced by the method described below, and the following test was performed using the obtained multilayer ceramic capacitor as a sample.
まず、焼成後の誘電体層の厚みが０．８μｍ、内部電極の厚みが０．６６μｍとなるように、所定の厚みを有するセラミックグリーンシートに導電ペーストを印刷した。それから、このセラミックグリーンシートを４００層積層した。 First, a conductive paste was printed on a ceramic green sheet having a predetermined thickness so that the thickness of the dielectric layer after firing was 0.8 μm and the thickness of the internal electrode was 0.66 μm. Then, 400 layers of this ceramic green sheet were laminated.
さらに、内部電極が形成されていない外層用のセラミックグリーンシートを、焼成後に厚みが１８μｍの外層が形成されるように積層して、圧着することにより、外層部を備えた積層圧着体を形成した。 Further, the outer layer ceramic green sheet on which the inner electrode was not formed was laminated so that an outer layer having a thickness of 18 μm was formed after firing, and was pressed to form a laminated crimped body having an outer layer portion. .
そして、積層圧着体をカットして、焼成後のセラミック素体の寸法が、長さ：１．０ｍｍ、幅：０．５ｍｍ、高さ：０．５ｍｍとなるように分割し、上記実施形態で示した方法と同様の方法で、Ｃｕ焼結金属層の表面のＣｕ結晶粒子の大きさを、必要な大きさにまで小さくする工程を経て、図１に示すような構造を有する試験用の積層セラミックコンデンサ（実施例としての試料）を作製した。 Then, the laminated pressure-bonded body is cut and divided so that the dimensions of the fired ceramic body are length: 1.0 mm, width: 0.5 mm, height: 0.5 mm. A test laminate having a structure as shown in FIG. 1 through a step of reducing the size of Cu crystal particles on the surface of the Cu sintered metal layer to the required size by the same method as shown above. A ceramic capacitor (sample as an example) was produced.
また、比較のため、Ｃｕ焼結金属層の表面のＣｕ結晶粒子の大きさを、必要な大きさにまで小さくする工程を実施せず、その他は上記実施例の積層セラミックコンデンサの場合と同じ方法、条件で、比較例としての積層セラミックコンデンサ（試料）を作製した。 For comparison, the process of reducing the size of the Cu crystal particles on the surface of the Cu sintered metal layer to the required size is not performed, and the other methods are the same as in the case of the multilayer ceramic capacitor of the above example. Under the conditions, a multilayer ceramic capacitor (sample) as a comparative example was produced.
そして、上述のようにして作製した実施例の積層セラミックコンデンサ（試料）と、比較例の積層セラミックコンデンサを、それぞれ２０個、基板のランド上にはんだ付け実装した後、基板を撓ませて、クラックの発生の有無を調べた。 And after soldering and mounting the multilayer ceramic capacitor (sample) of the example manufactured as described above and the multilayer ceramic capacitor of the comparative example 20 on the land of the substrate, the substrate is bent and cracked. The presence or absence of occurrence of was investigated.
その結果、比較例の試料の場合、２０個のうち１２個の試料について、セラミック素体の、Ｃｕ焼結金属層の回り込み先端部の近傍でクラックが発生することが確認された。 As a result, in the case of the sample of the comparative example, it was confirmed that cracks occurred in the vicinity of the wraparound tip of the Cu sintered metal layer of the ceramic body for 12 samples out of 20.
これは、Ｃｕ焼結金属層の回り込み先端部の、Ｎｉめっき層との界面におけるＣｕ結晶粒子の大きさが大きく、Ｎｉめっき層のＮｉ結晶粒子もその影響を受けて大きくなることから、Ｎｉめっき層に発生する引張り応力が大きくなり、Ｃｕ焼結金属層の回り込み先端部の近傍において、セラミック素体にクラックが発生したものと考えられる。 This is because the size of the Cu crystal particles at the interface with the Ni plating layer at the leading edge of the Cu sintered metal layer is large, and the Ni crystal particles in the Ni plating layer are also affected by the influence of the Ni plating. It is considered that the tensile stress generated in the layer increased, and cracks occurred in the ceramic body in the vicinity of the wraparound tip of the Cu sintered metal layer.
一方、本発明の実施例にかかる試料の場合、２０個の試料のいずれについてもクラックの発生は認められなかった。 On the other hand, in the case of the sample according to the example of the present invention, no crack was observed in any of the 20 samples.
これは、Ｃｕ焼結金属層の回り込み先端部の、Ｎｉめっき層との界面におけるＣｕ結晶粒子が小さくなるように乾式バレル研磨を施したことから、Ｎｉめっき層のＮｉ結晶粒子もその影響を受けて小さくなり、Ｎｉめっき層に生じる引張り応力が小さくなったことによるものと考えられる。 This is because dry barrel polishing was performed so that the Cu crystal particles at the interface with the Ni plating layer at the wraparound tip of the Cu sintered metal layer were reduced, so that the Ni crystal particles in the Ni plating layer were also affected. This is probably because the tensile stress generated in the Ni plating layer is reduced.
なお、本発明は上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。 In addition, this invention is not limited to the said embodiment, A various application and deformation | transformation are possible within the scope of the invention.
１ 誘電体層
２（２ａ，２ｂ） 内部電極
５（５ａ，５ｂ） 外部電極
６（６ａ，６ｂ） 補助電極
１０ セラミック素体
１１ａ セラミック素体の第１の主面
１１ｂ セラミック素体の第２の主面
１２（１２ａ，１２ｂ） Ｃｕ焼結金属層
２１ａ セラミック素体の第１の端面
２１ｂ セラミック素体の第２の端面
３１ａ セラミック素体の第１の側面
３１ｂ セラミック素体の第２の側面
３２（３２ａ，３２ｂ） めっき層
３３（３３ａ，３３ｂ） Ｎｉめっき層
３４（３４ａ，３４ｂ） Ｓｎめっき層
Ａ 積層セラミックコンデンサ
Ｒ１，Ｒ２ Ｃｕ焼結金属層の回り込み先端部
Ｌ 積層セラミックコンデンサの長さ
Ｔ 積層セラミックコンデンサの高さ
Ｗ 積層セラミックコンデンサの幅
ｔ 回り込み先端部の厚み
DESCRIPTION OF SYMBOLS 1 Dielectric layer 2 (2a, 2b) Internal electrode 5 (5a, 5b) External electrode 6 (6a, 6b)
Claims (3)
前記セラミック素体に、前記第１の端面および第２の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
を備えた積層セラミックコンデンサであって、
前記外部電極は、前記セラミック素体の前記第１および第２の端面から、前記第１および第２の主面、および前記第１および第２の側面に回り込むように形成されたＣｕ焼結金属層と、
前記Ｃｕ焼結金属層を覆うように形成されたＮｉめっき層とを備え、
前記Ｃｕ焼結金属層の、前記セラミック素体の前記第１および第２の主面、および前記第１および第２の側面に回り込んだ領域の先端側部分である回り込み先端部の、前記Ｎｉめっき層との界面に存在するＣｕ結晶粒子の大きさＡが、前記回り込み先端部の内部に存在するＣｕ結晶粒子の大きさＢよりも小さいこと
を特徴とする積層セラミックコンデンサ。 A ceramic body comprising a dielectric layer made of a dielectric ceramic, and a plurality of internal electrodes disposed at a plurality of interfaces between the dielectric layers, wherein the first main surface and the first main surface A second main surface opposite to the first main surface, a second end surface orthogonal to the first main surface, a second end surface opposite to the first end surface, and a first side surface orthogonal to the first end surface And a ceramic body having a rectangular parallelepiped shape including a first side surface and a second side surface opposite to the first side surface, wherein the plurality of internal electrodes are alternately drawn to the first end surface and the second end surface;
A multilayer ceramic capacitor comprising a pair of external electrodes disposed on the ceramic body so as to be electrically connected to the internal electrodes drawn out to the first end surface and the second end surface;
The external electrode is a sintered Cu metal formed so as to go around from the first and second end faces of the ceramic body to the first and second main faces and the first and second side faces. Layers,
Ni plating layer formed so as to cover the Cu sintered metal layer,
The Ni of the wrapping tip portion which is the tip side portion of the first and second main surfaces of the ceramic body and the region wrapping around the first and second side surfaces of the Cu sintered metal layer. A multilayer ceramic capacitor, wherein a size A of Cu crystal particles existing at an interface with the plating layer is smaller than a size B of Cu crystal particles existing inside the wraparound tip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014204463A JP2015043446A (en) | 2014-10-03 | 2014-10-03 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014204463A JP2015043446A (en) | 2014-10-03 | 2014-10-03 | Multilayer ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015043446A true JP2015043446A (en) | 2015-03-05 |
Family
ID=52696814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014204463A Pending JP2015043446A (en) | 2014-10-03 | 2014-10-03 | Multilayer ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015043446A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028253A (en) * | 2015-07-17 | 2017-02-02 | 株式会社村田製作所 | Multilayer ceramic electronic component and method of manufacturing the same |
| CN110838406A (en) * | 2018-08-16 | 2020-02-25 | 三星电机株式会社 | Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component |
-
2014
- 2014-10-03 JP JP2014204463A patent/JP2015043446A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028253A (en) * | 2015-07-17 | 2017-02-02 | 株式会社村田製作所 | Multilayer ceramic electronic component and method of manufacturing the same |
| CN110838406A (en) * | 2018-08-16 | 2020-02-25 | 三星电机株式会社 | Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
| JP5271377B2 (en) | Multilayer ceramic capacitor | |
| US10535468B2 (en) | Method for manufacturing multilayer ceramic capacitor | |
| US9978519B2 (en) | Multilayer ceramic electronic component | |
| KR101397835B1 (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| JP2014241453A (en) | Laminated ceramic capacitor | |
| KR20130084853A (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| KR102061507B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| KR20130084852A (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| JP2015029158A (en) | Multilayer ceramic capacitor | |
| TWI471884B (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
| JP6714840B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2015057834A (en) | Multilayer ceramic capacitor | |
| JP2021111659A (en) | Multilayer ceramic capacitor | |
| JP2017022365A (en) | Multilayer ceramic capacitor | |
| WO2013108533A1 (en) | Ceramic electronic component | |
| JP2018037473A (en) | Multilayer ceramic capacitor | |
| JP2015053526A (en) | Multilayer ceramic capacitor | |
| JP6609137B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| JP2018046086A (en) | Multilayer ceramic capacitor | |
| JP2015053512A (en) | Multilayer ceramic capacitor | |
| JP2017204390A (en) | Production method of conductive paste and electronic component | |
| JP2015043446A (en) | Multilayer ceramic capacitor | |
| JP2015037175A (en) | Multilayer ceramic electronic component, and method for manufacturing the same and mounting board for the same | |
| JP2015043424A (en) | Multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141219 |