JP2015035560A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2015035560A JP2015035560A JP2013166974A JP2013166974A JP2015035560A JP 2015035560 A JP2015035560 A JP 2015035560A JP 2013166974 A JP2013166974 A JP 2013166974A JP 2013166974 A JP2013166974 A JP 2013166974A JP 2015035560 A JP2015035560 A JP 2015035560A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pair
- core
- insulator
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】第2の面にフィルム100a,100bが貼着されたコア基板31a,31bを、フィルム100a,100bが貼着されていないコア基板31a,31bの面を対向するように配置する。構造体110a,110bの間に支持体120を配置する。また、構造体110aと支持体120の間に絶縁体131aを配置し、構造体110bと支持体120の間に絶縁体131bを配置する。そして、それらを加圧して積層する。絶縁体131a,131bは、コア基板31a,31bの開口部に入り、電子部品40a,40bを固定する。また、絶縁体131a,131bを硬化させてコア基板31a,31bの第1の面を覆う絶縁層を形成する。そして、コア基板31a,31bからフィルム100a,100bを剥離する。
【選択図】図3
Description
なお、添付図面は、部分的に拡大して示している場合があり、寸法,比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
なお、各図の説明に必要な部材について符号を付し、説明しない部材については符号を省略する場合がある。
所定の厚さのコア基板31に貫通孔32を形成する。貫通孔32の形成には、例えばレーザ加工機やドリル機を用いることができる。例えば、レーザ加工機により貫通孔32を形成した場合、デスミア処理を行い、貫通孔32内に残留する樹脂スミア等を除去する。デスミア処理として、例えば過マンガン酸カリウム等を用いることができる。
そして、このように、貼着したフィルム100により電子部品40を固定したコア基板31を含む構造体110を2つ形成する。
(1)コア基板31aの第2の面にフィルム100aが貼着され、コア基板31aの開口部34a内に配置された電子部品40aがフィルム100aに固定された構造体110aを形成する。同様に、コア基板31bの第2の面にフィルム100bが貼着され、コア基板31bの開口部34b内に配置された電子部品40bがフィルム100bに固定された構造体110bを形成する。これらの構造体110a,110bを、フィルム100a,100bが貼着されていないコア基板31a,31bの面を対向するように配置する。構造体110a,110bの間に支持体120を配置する。また、構造体110aと支持体120の間に絶縁体131aを配置し、構造体110bと支持体120の間に絶縁体131bを配置する。そして、それらを加圧して積層する。絶縁体131a,131bは、コア基板31a,31bの開口部34a,34bに入り、電子部品40a,40bを固定する。また、絶縁体131a,131bを硬化させてコア基板31a,31bの第1の面を覆う絶縁層52a,52bを形成する。そして、コア基板31a,31bからフィルム100a,100bを剥離する。
図1に示す配線基板20は、コア基板31に対して配線層51側に半導体チップ11を搭載するように形成されているが、コア基板31に対して配線層61側に半導体チップ11を搭載するように配線基板を形成してもよい。
例えば、図3(c)に示す工程では、絶縁体121とセパレート銅箔122a,122bと支持板銅箔123a,123bを積層した支持体120を用いた。これに対し、構造体110a,110bと絶縁体131a,131bの積層と同時に、支持体120に含まれる絶縁体121とセパレート銅箔122a,122bと支持板銅箔123a,123bを積層してもよい。このようにすると、1回の積層で図4(a)に示す構造体を得ることができ、工程数を少なくすることができる。
また、絶縁体131a,131bを、構造体110a,110b又は支持体120に貼り付けた後、これらを積層してもよい。
31,31a,31b コア基板
34,34a,34b 開口部
40,40a,40b 電子部品
52,52a,52b 第1の絶縁層
62,62a,62b 第2の絶縁層
100,100a,100b フィルム
120 支持体
131a,131b 第1の絶縁体
Claims (5)
- 配線基板の製造方法であって、
第1の面と対向する第2の面との間を貫通する開口部を有し、前記第2の面に前記開口部を覆うようにフィルムが貼着され、前記開口部に露出する前記フィルム上に電子部品が貼着された一対のコア基板を形成する工程と、
前記一対のコア基板を支持体を介して対向配置し、前記支持体と前記一対のコア基板の間にそれぞれ第1の絶縁体を配置する工程と、
前記一対のコア基板と前記支持体と前記第1の絶縁体とを積層し、前記第1の絶縁体により前記一対のコア基板の前記第1の面に第1の絶縁層を形成するとともに、前記第1の絶縁体が前記開口部内を充填して前記電子部品を固定する工程と、
前記一対のコア基板から前記フィルムをそれぞれ剥離する工程と、
前記一対のコア基板の第2の面のそれぞれに積層した第2の絶縁体により第2の絶縁層を形成する工程と、
前記一対のコア基板を互いに分離する工程と、
を有する配線基板の製造方法。 - 前記コア基板を形成する工程は、前記第2の面に前記開口部を囲む配線を含む第2の配線層を形成する工程を含み、
前記電子部品を固定する工程において、前記第1の絶縁体は、前記コア基板の前記第1の面と前記支持体との間の空間と、前記開口部内と、前記第2の面と前記フィルムの間であって前記第2の配線層に囲まれた空間に充填され、
前記第2の絶縁層は、前記第2の配線層を被覆するように形成されること、
を特徴とする請求項1に記載の配線基板の製造方法。 - 前記支持体は、支持板と、前記支持板の両面のセパレート銅箔と、前記セパレート銅箔の表面に配置された支持板銅箔と、を含み、
前記支持板銅箔を前記セパレート銅箔から分離して前記一対のコア基板と前記支持板銅箔を含む一対の構造体を前記支持板から分離すること、
を特徴とする請求項1または2に記載の配線基板の製造方法。 - 前記支持体は、外周部分が互いに接着された2枚の支持板銅箔を含み、前記2枚の銅箔の外周部分を切断して前記一対のコア基板と前記支持板銅箔を含む一対の構造体を互いに分離すること、
を特徴とする請求項1または2に記載の配線基板の製造方法。 - 前記分離した構造体において、前記支持板銅箔を用いて配線層を形成すること、
を特徴とする請求項3または4に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166974A JP6293436B2 (ja) | 2013-08-09 | 2013-08-09 | 配線基板の製造方法 |
US14/446,794 US9420696B2 (en) | 2013-08-09 | 2014-07-30 | Method of manufacturing wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166974A JP6293436B2 (ja) | 2013-08-09 | 2013-08-09 | 配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015035560A true JP2015035560A (ja) | 2015-02-19 |
JP2015035560A5 JP2015035560A5 (ja) | 2016-07-21 |
JP6293436B2 JP6293436B2 (ja) | 2018-03-14 |
Family
ID=52447575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013166974A Active JP6293436B2 (ja) | 2013-08-09 | 2013-08-09 | 配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9420696B2 (ja) |
JP (1) | JP6293436B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102268388B1 (ko) * | 2014-08-11 | 2021-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2016076658A (ja) * | 2014-10-08 | 2016-05-12 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
CN109637981B (zh) * | 2018-11-20 | 2021-10-12 | 奥特斯科技(重庆)有限公司 | 制造部件承载件的方法、部件承载件以及半制成产品 |
US10624213B1 (en) * | 2018-12-20 | 2020-04-14 | Intel Corporation | Asymmetric electronic substrate and method of manufacture |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098286A (ja) * | 2008-10-20 | 2010-04-30 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
JP2011029585A (ja) * | 2009-07-23 | 2011-02-10 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びこれの製造方法 |
WO2011145490A1 (ja) * | 2010-05-17 | 2011-11-24 | 太陽誘電株式会社 | 基板内蔵用電子部品および部品内蔵型基板 |
JP2013030603A (ja) * | 2011-07-28 | 2013-02-07 | Hitachi Chem Co Ltd | 配線基板の製造方法 |
JP2013105992A (ja) * | 2011-11-16 | 2013-05-30 | Casio Comput Co Ltd | 半導体装置内蔵基板モジュール及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5064583A (en) * | 1989-08-01 | 1991-11-12 | Zycon Corporation | Method for applying mold release coating to separator plates for molding printed circuit boards |
US6391220B1 (en) * | 1999-08-18 | 2002-05-21 | Fujitsu Limited, Inc. | Methods for fabricating flexible circuit structures |
JP4648230B2 (ja) | 2006-03-24 | 2011-03-09 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
KR100796523B1 (ko) * | 2006-08-17 | 2008-01-21 | 삼성전기주식회사 | 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법 |
JP5001395B2 (ja) | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
-
2013
- 2013-08-09 JP JP2013166974A patent/JP6293436B2/ja active Active
-
2014
- 2014-07-30 US US14/446,794 patent/US9420696B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098286A (ja) * | 2008-10-20 | 2010-04-30 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
JP2011029585A (ja) * | 2009-07-23 | 2011-02-10 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びこれの製造方法 |
WO2011145490A1 (ja) * | 2010-05-17 | 2011-11-24 | 太陽誘電株式会社 | 基板内蔵用電子部品および部品内蔵型基板 |
JP2013030603A (ja) * | 2011-07-28 | 2013-02-07 | Hitachi Chem Co Ltd | 配線基板の製造方法 |
JP2013105992A (ja) * | 2011-11-16 | 2013-05-30 | Casio Comput Co Ltd | 半導体装置内蔵基板モジュール及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150041053A1 (en) | 2015-02-12 |
JP6293436B2 (ja) | 2018-03-14 |
US9420696B2 (en) | 2016-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6133549B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP5411362B2 (ja) | 積層配線基板及びその製造方法 | |
KR102032171B1 (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
CN109074947B (zh) | 电子部件 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2012039090A (ja) | 半導体装置及びその製造方法 | |
JP2004235323A (ja) | 配線基板の製造方法 | |
KR20140086824A (ko) | 배선 기판의 제조 방법 | |
JP6293436B2 (ja) | 配線基板の製造方法 | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
JPWO2004064150A1 (ja) | 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP5385699B2 (ja) | 積層配線基板の製造方法 | |
CN111385971A (zh) | 电路基板及其制造方法 | |
US20240188216A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
KR100679070B1 (ko) | 전기소자를 내장한 인쇄회로기판 및 그 제조방법 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
JP4209341B2 (ja) | 半導体装置およびその製造方法 | |
JP2005191157A (ja) | 半導体装置およびその製造方法 | |
JP2015211146A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160603 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6293436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |