JP2015035540A - 半導体光デバイス - Google Patents
半導体光デバイス Download PDFInfo
- Publication number
- JP2015035540A JP2015035540A JP2013166540A JP2013166540A JP2015035540A JP 2015035540 A JP2015035540 A JP 2015035540A JP 2013166540 A JP2013166540 A JP 2013166540A JP 2013166540 A JP2013166540 A JP 2013166540A JP 2015035540 A JP2015035540 A JP 2015035540A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting layer
- strain
- light emitting
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】活性層の歪量が精度良く低減された半導体光デバイスを提供する。【解決手段】本発明に係る半導体光デバイスは、基板と活性層とを備えた半導体光デバイスであって、前記活性層は、第一の発光層と、前記第一の発光層とはフォトルミネッセンス波長の異なる第二の発光層とを備え、前記第二の発光層は、前記基板に対して前記第一の発光層と反対方向の歪を有しており、前記第一の発光層の累積歪量をα、前記第二の発光層の累積歪量をβとするとき、|α|> |α+β|の関係を満たし、前記第一及び第二の発光層が、III−V族半導体による三元混晶により構成されている。【選択図】 図1
Description
本発明は、半導体光デバイスに関する。
近年、半導体光デバイスが通信、記録、センサ、電子写真露光等の分野で注目されている。その中でも、面型発光レーザ(Vertical Cavity Surface Emitting Laser、以降VCSELと略す)が注目されている。
VCSELの利点は、端面発光レーザと比較し2次元のアレイ化が容易、レーザ自体の小型化が容易なため高密度集積に適している等が挙げられる。また、今後は特に医用分野への応用も多くなると予想される。
このような状況の中で、寿命が長期間にわたり安定しているデバイスがますます求められる。
特にVCSELの場合、デバイスの寿命は内部温度や活性層の歪量に強く依存することが知られている。
VCSELの利点は、端面発光レーザと比較し2次元のアレイ化が容易、レーザ自体の小型化が容易なため高密度集積に適している等が挙げられる。また、今後は特に医用分野への応用も多くなると予想される。
このような状況の中で、寿命が長期間にわたり安定しているデバイスがますます求められる。
特にVCSELの場合、デバイスの寿命は内部温度や活性層の歪量に強く依存することが知られている。
図2に半導体光デバイスの寿命特性の一例を示す。横軸はデバイスジャンクション部分の内部温度、縦軸はデバイス寿命を表している。
ここで本明細書では、内部温度とは、デバイスに電力をかけた際に生じる発光層での発熱による上昇温度と、環境温度を足したものとする。
図2には、活性層の歪量が大きい(180〜183Å%)グループ201と、活性層の歪量が小さい(141Å%)グループ202の温度、寿命特性を示している。これより、寿命は内部温度と、活性層の歪量に強く依存していることが分かる。
ここで活性層の歪量とは、基板の格子定数と、活性層の格子定数との差と膜厚から算出したものとする。例えば、基板の格子定数をA[Å]、基板の格子定数とは異なる活性層の格子定数をBn[Å]、その膜厚をTbn[Å]とすると、活性層の歪量は、図3に示される式(1)で定義する。nは、基板の格子定数とは異なる層の数である。
ここで、本明細書において活性層とは、電流注入により発光する井戸層、井戸層の周囲に配置されるバリア層、その周囲に配置されるスペーサ層全てを含むものとする。
図2より、内部温度を低く、活性層の歪量を小さくすることで、デバイスの長寿命化を実現できることが分かる。
ここで本明細書では、内部温度とは、デバイスに電力をかけた際に生じる発光層での発熱による上昇温度と、環境温度を足したものとする。
図2には、活性層の歪量が大きい(180〜183Å%)グループ201と、活性層の歪量が小さい(141Å%)グループ202の温度、寿命特性を示している。これより、寿命は内部温度と、活性層の歪量に強く依存していることが分かる。
ここで活性層の歪量とは、基板の格子定数と、活性層の格子定数との差と膜厚から算出したものとする。例えば、基板の格子定数をA[Å]、基板の格子定数とは異なる活性層の格子定数をBn[Å]、その膜厚をTbn[Å]とすると、活性層の歪量は、図3に示される式(1)で定義する。nは、基板の格子定数とは異なる層の数である。
ここで、本明細書において活性層とは、電流注入により発光する井戸層、井戸層の周囲に配置されるバリア層、その周囲に配置されるスペーサ層全てを含むものとする。
図2より、内部温度を低く、活性層の歪量を小さくすることで、デバイスの長寿命化を実現できることが分かる。
活性層の歪量を小さくするためには、式(1)より、井戸層やバリア層、スペーサ層の格子定数を、基板と同じ格子定数とすれば良い。
しかし、高出力化の要求から井戸層に歪を導入する方法が提唱されている。特にAlGaInP系の活性層材料において、井戸層を歪量子井戸とすることにより利得が向上する条件があるため、歪を導入することにより高出力が実現できる。
従って、井戸層の歪を基板の歪に合わせることは、高出力化とトレードオフになることがある。
また、活性層の発光波長と発振波長との差を、ここではデチューニングと呼ぶが、このデチューニング量をある程度大きくすることにより、高温の環境において高出力を得ることができる。
量子井戸層として薄い層を用いることにより、量子効果の影響で発光波長が短波長化するため、デチューニング量は大きくなるが、一方、発光層としての体積が減少するため、光出力が低下する場合がある。
そこで、活性層として多重量子井戸構造とすることにより、発光層の体積を増加させ、高出力化しつつデチューニング量を大きくする多重量子井戸構造とすると、全体の層厚が厚くなるため、活性層の歪量は増加する。
しかし、高出力化の要求から井戸層に歪を導入する方法が提唱されている。特にAlGaInP系の活性層材料において、井戸層を歪量子井戸とすることにより利得が向上する条件があるため、歪を導入することにより高出力が実現できる。
従って、井戸層の歪を基板の歪に合わせることは、高出力化とトレードオフになることがある。
また、活性層の発光波長と発振波長との差を、ここではデチューニングと呼ぶが、このデチューニング量をある程度大きくすることにより、高温の環境において高出力を得ることができる。
量子井戸層として薄い層を用いることにより、量子効果の影響で発光波長が短波長化するため、デチューニング量は大きくなるが、一方、発光層としての体積が減少するため、光出力が低下する場合がある。
そこで、活性層として多重量子井戸構造とすることにより、発光層の体積を増加させ、高出力化しつつデチューニング量を大きくする多重量子井戸構造とすると、全体の層厚が厚くなるため、活性層の歪量は増加する。
井戸層に歪を有した活性層の構成において、活性層の歪量を低減する方法として、井戸層とは基板に対して逆向きの歪を有するバリア層を用いる方法が提案されている。その一例として、特許文献1を挙げる。
図6に、特許文献1に記載されている、多重量子井戸活性層507の構成を示す。
ここで、特許文献1では、井戸層のことをウエル層と記載している。
ウエル層603、605、607として膜厚10nmのGa0.793Sb0.20N0.007Asを用いており、ウエル層は、基板として用いているGaAsに対して歪を有している。
ここで、バリア層602、604、606、608として膜厚10nmのGa0.6In0.4Pを用いることで、基板であるGaAsに対して、ウエル層とは逆方向の歪をかけることができる。基板に対して無歪バリア層を用いた場合に比べ、多重量子井戸活性層507全体の格子歪量を小さくすることができる、と開示されている。
図6に、特許文献1に記載されている、多重量子井戸活性層507の構成を示す。
ここで、特許文献1では、井戸層のことをウエル層と記載している。
ウエル層603、605、607として膜厚10nmのGa0.793Sb0.20N0.007Asを用いており、ウエル層は、基板として用いているGaAsに対して歪を有している。
ここで、バリア層602、604、606、608として膜厚10nmのGa0.6In0.4Pを用いることで、基板であるGaAsに対して、ウエル層とは逆方向の歪をかけることができる。基板に対して無歪バリア層を用いた場合に比べ、多重量子井戸活性層507全体の格子歪量を小さくすることができる、と開示されている。
従来の半導体光デバイスにおいては、つぎのような課題を有している。
厚いスペーサ層や、特許文献1記載の薄いバリア層により活性層の歪量を低減する方法では、特にAlGaInP系活性層を用いる場合、困難が伴う。
活性層の歪量を低減する方法として、特にAlGaInP系活性層を用いる場合、バリア層やスペーサ層で補償しようとすると、Al、Ga、Inの3つの元素の組成を調整し、バンドギャップおよび格子定数を別途調整する必要があり、非常に煩雑、かつ高い精度が要求される。
同じ設計でエピタキシャルウエハ(以後エピウエハと記載する)を作製しても、この3つの元素の組成、バンドギャップ及び格子定数を正確に再現することは非常に難しい。
井戸層の間に配置されるバリア層は、数10Åの薄い量子井戸層で設計されるため、少しの層厚のばらつきが、特性に大きく影響する。
また、スペーサ層は数10〜数100Åと、バリア層に比べれば比較的厚く設計されることが多いため、層厚のばらつきは少ないが、逆に組成の僅かな誤差が全体の歪に大きく影響してしまう。
また、バリア層やスペーサ層で歪を補償する設計をした場合、エピウエハ段階でその歪が設計通りに保証されているかの確認を行うことは非常に難しい。結果として、エピウエハ段階ではなく、その後のデバイス作製プロセスを通し、レーザデバイスとして作製した後にデバイスの特性より歪補償量を間接的に推定することとなる。
厚いスペーサ層や、特許文献1記載の薄いバリア層により活性層の歪量を低減する方法では、特にAlGaInP系活性層を用いる場合、困難が伴う。
活性層の歪量を低減する方法として、特にAlGaInP系活性層を用いる場合、バリア層やスペーサ層で補償しようとすると、Al、Ga、Inの3つの元素の組成を調整し、バンドギャップおよび格子定数を別途調整する必要があり、非常に煩雑、かつ高い精度が要求される。
同じ設計でエピタキシャルウエハ(以後エピウエハと記載する)を作製しても、この3つの元素の組成、バンドギャップ及び格子定数を正確に再現することは非常に難しい。
井戸層の間に配置されるバリア層は、数10Åの薄い量子井戸層で設計されるため、少しの層厚のばらつきが、特性に大きく影響する。
また、スペーサ層は数10〜数100Åと、バリア層に比べれば比較的厚く設計されることが多いため、層厚のばらつきは少ないが、逆に組成の僅かな誤差が全体の歪に大きく影響してしまう。
また、バリア層やスペーサ層で歪を補償する設計をした場合、エピウエハ段階でその歪が設計通りに保証されているかの確認を行うことは非常に難しい。結果として、エピウエハ段階ではなく、その後のデバイス作製プロセスを通し、レーザデバイスとして作製した後にデバイスの特性より歪補償量を間接的に推定することとなる。
本発明は、上記課題に鑑み、活性層の歪量が精度良く低減された半導体光デバイスの提供を目的とする。
本発明に係る半導体光デバイスは、基板と活性層とを備えた半導体光デバイスであって、
前記活性層は、第一の発光層と、前記第一の発光層とはフォトルミネッセンス波長の異なる第二の発光層とを備え、
前記第二の発光層は、前記基板に対して前記第一の発光層と反対方向の歪を有しており、前記第一の発光層の累積歪量をα、前記第二の発光層の累積歪量をβとするとき、|α|> |α+β|の関係を満たし、
前記第一及び第二の発光層が、III−V族半導体による三元混晶により構成されていることを特徴とする。
前記活性層は、第一の発光層と、前記第一の発光層とはフォトルミネッセンス波長の異なる第二の発光層とを備え、
前記第二の発光層は、前記基板に対して前記第一の発光層と反対方向の歪を有しており、前記第一の発光層の累積歪量をα、前記第二の発光層の累積歪量をβとするとき、|α|> |α+β|の関係を満たし、
前記第一及び第二の発光層が、III−V族半導体による三元混晶により構成されていることを特徴とする。
本発明によれば、活性層の歪量が精度良く低減された半導体光デバイスを提供することができる。
本発明の実施の形態における半導体光デバイスは、活性層中に、第一の発光層である井戸層の歪を補償する層として、バリア層やスペーサ層とは別に、第二の発光層である歪補償層を備えている。
これらを説明するため、活性層を挟むように、一対の反射鏡を備えた半導体光デバイスの構成例について説明する。
具体的には、図1に示すように、第一の半導体型基板101上に、第一の半導体型下部多層膜反射鏡(以下DBRと略す)102、活性層104、第二の半導体型DBR106を順に形成する。本実施形態においては反射鏡としてDBRを採用したが、その他にフォトニック結晶から構成された反射鏡などあらゆる反射鏡を採用することができる。
また、図示はしていないが、これらの上下には、活性層104を発光させるための第一の半導体型電極と、第二の半導体型電極を有している。
活性層104は、第一の半導体型スペーサ層103、第一とは異なる型である第二の半導体型スペーサ層105、第一の発光層である井戸層108、第二の発光層である歪補償層107、井戸層の周囲にはバリア層109を有している。
バリア層109と、スペーサ層は、基板101に対して格子整合するようその組成が選択される。
バリア層109、スペーサ層として、四元系の組成を選択することで、バンドギャップと
格子定数に関しては、エピタキシャル成長として現実的な値として、それぞれ独立に選択できる。
これらを説明するため、活性層を挟むように、一対の反射鏡を備えた半導体光デバイスの構成例について説明する。
具体的には、図1に示すように、第一の半導体型基板101上に、第一の半導体型下部多層膜反射鏡(以下DBRと略す)102、活性層104、第二の半導体型DBR106を順に形成する。本実施形態においては反射鏡としてDBRを採用したが、その他にフォトニック結晶から構成された反射鏡などあらゆる反射鏡を採用することができる。
また、図示はしていないが、これらの上下には、活性層104を発光させるための第一の半導体型電極と、第二の半導体型電極を有している。
活性層104は、第一の半導体型スペーサ層103、第一とは異なる型である第二の半導体型スペーサ層105、第一の発光層である井戸層108、第二の発光層である歪補償層107、井戸層の周囲にはバリア層109を有している。
バリア層109と、スペーサ層は、基板101に対して格子整合するようその組成が選択される。
バリア層109、スペーサ層として、四元系の組成を選択することで、バンドギャップと
格子定数に関しては、エピタキシャル成長として現実的な値として、それぞれ独立に選択できる。
一方、第一の発光層である井戸層108は、三元系の組成から構成する。仕様を満たす波長と光出力が得られるよう、基板101に対して歪を生じるよう設計される。
そこで、第二の発光層である歪補償層107を導入する。歪補償層107は、第一の発光層である井戸層108とは基板101に対して反対方向の歪を有しており、井戸層108の累積歪量をα、歪補償層107の累積歪量をβとするとき、|α|>|α+β|の関係を満たすように構成されている。
ここで、各歪量α、βは、井戸層108の格子定数をC[Å]、合計の膜厚をT[Å]、歪補償層107の格子定数をD[Å]、合計膜厚をTd[Å]としたときに、図4に示される式(2)、(3)よりそれぞれ算出した値である。
歪補償層107も、三元系の組成から構成する。
そこで、第二の発光層である歪補償層107を導入する。歪補償層107は、第一の発光層である井戸層108とは基板101に対して反対方向の歪を有しており、井戸層108の累積歪量をα、歪補償層107の累積歪量をβとするとき、|α|>|α+β|の関係を満たすように構成されている。
ここで、各歪量α、βは、井戸層108の格子定数をC[Å]、合計の膜厚をT[Å]、歪補償層107の格子定数をD[Å]、合計膜厚をTd[Å]としたときに、図4に示される式(2)、(3)よりそれぞれ算出した値である。
歪補償層107も、三元系の組成から構成する。
井戸層108と、歪補償層107は、III−V族半導体から構成される三元混晶であり、基板101に対して、井戸層108と歪補償層107は、その層を構成するV族元素が異なる。
三元混晶を用いることにより、各層の膜厚が決まれば、発光波長は組成により決定される。そして、三元混晶では組成と歪量は1対1の関係がある。従って、エピウエハが作製できた段階でフォトルミネッセンス(以下、「PL」とする)観察を行うことにより、その結果から歪量を見積もることができる。
基板とV族元素が同じ場合は、三元混晶では基板に対して一方方向の歪しかかけることができないが、基板と異なるV族元素を用いることにより、三元混晶にて基板に対して圧縮、引っ張り両方の歪をかけることができる。図1では井戸層108として、4層からなる場合について示したが、本発明はこれに限るものではなく、井戸層が1層以上であれば良い。
三元混晶を用いることにより、各層の膜厚が決まれば、発光波長は組成により決定される。そして、三元混晶では組成と歪量は1対1の関係がある。従って、エピウエハが作製できた段階でフォトルミネッセンス(以下、「PL」とする)観察を行うことにより、その結果から歪量を見積もることができる。
基板とV族元素が同じ場合は、三元混晶では基板に対して一方方向の歪しかかけることができないが、基板と異なるV族元素を用いることにより、三元混晶にて基板に対して圧縮、引っ張り両方の歪をかけることができる。図1では井戸層108として、4層からなる場合について示したが、本発明はこれに限るものではなく、井戸層が1層以上であれば良い。
以上の構成とすることにより歪量を低減できるため、デバイスの寿命を延ばすことができ、デバイス応用先がより広がる。
また、エピタキシャル成長後のウエハ状態で、デバイスを作製するプロセスを開始する前に、歪量が設計通りとなっているかどうかを確認することができるため、低コスト化を図ることができる。
より簡便な方法で歪量を低減しているため、再現性が良く、低コストデバイスを作製して提供することができる。
また、エピタキシャル成長後のウエハ状態で、デバイスを作製するプロセスを開始する前に、歪量が設計通りとなっているかどうかを確認することができるため、低コスト化を図ることができる。
より簡便な方法で歪量を低減しているため、再現性が良く、低コストデバイスを作製して提供することができる。
なお、図1では基板として、n型基板を用いた例を示したが、本発明はこれに限られるものではなく、基板としてp型基板を用いても良い。その場合歪補償層は、発光用井戸層よりもn側に設置されることが好ましい。
また、配置する位置に関しては、最適位置がある。周期利得構造の場合は、全てのn側に配置しても良いし、それぞれのグループのn側に配置してもよい。
このようにn側に配置した時のメリットとしては、キャリア注入の均一化があげられる。電子は正孔と比較して有効質量が小さく、一度量子井戸内に入ったキャリアが再び量子井戸内から出てくる確率が大きい。また、電流注入のためにp−nジャンクションに順方向のバイアスをかけた場合、p側から正孔、n側から電子が流れ込んでくる。p−nジャンクション内に歪補償用の量子井戸構造がある場合に、n側に配置することで、主に電子が注入される。電子は有効質量が小さい為、再び井戸内から出てくる確率が正孔と比較して高い。つまり、n側に歪補償用の量子井戸構造を配置した場合、キャリアが捕獲され発光する前に再び量子井戸構造から出てp−nジャンクション内の誘導放出によりレーザ発振を起こすための量子井戸構造へ入る確率が上がることとなり、発光の効率の向上ができる。
また、共振器内に生じる光の定在波に対しても配置する場所の最適値が存在する。
配置する場所としては、レーザ発振時の共振器構造において、光強度分布における節の位置近傍に置くことで、歪補償層の光の吸収の影響を最小限に抑えることができる。
また、配置する位置に関しては、最適位置がある。周期利得構造の場合は、全てのn側に配置しても良いし、それぞれのグループのn側に配置してもよい。
このようにn側に配置した時のメリットとしては、キャリア注入の均一化があげられる。電子は正孔と比較して有効質量が小さく、一度量子井戸内に入ったキャリアが再び量子井戸内から出てくる確率が大きい。また、電流注入のためにp−nジャンクションに順方向のバイアスをかけた場合、p側から正孔、n側から電子が流れ込んでくる。p−nジャンクション内に歪補償用の量子井戸構造がある場合に、n側に配置することで、主に電子が注入される。電子は有効質量が小さい為、再び井戸内から出てくる確率が正孔と比較して高い。つまり、n側に歪補償用の量子井戸構造を配置した場合、キャリアが捕獲され発光する前に再び量子井戸構造から出てp−nジャンクション内の誘導放出によりレーザ発振を起こすための量子井戸構造へ入る確率が上がることとなり、発光の効率の向上ができる。
また、共振器内に生じる光の定在波に対しても配置する場所の最適値が存在する。
配置する場所としては、レーザ発振時の共振器構造において、光強度分布における節の位置近傍に置くことで、歪補償層の光の吸収の影響を最小限に抑えることができる。
ここで、図8に、量子井戸の膜厚に対するPLピークエネルギーの関係を示す(出典:M.Ikeda et al.,“MOCVD GROWTH OF AlGaInP ATOMOSPHERIC PRESSURE USING TRIETHYLMETALS AND PHOSPHINE”,Journal of Crystal Growth 77(1986)380−385)。
図8から、GaInP/AlGaInP量子井戸構造について、井戸層の層厚が薄くなるにつれて、量子効果の影響によりPLピークエネルギー変化が急激になることが分かる。また、層厚が薄いと、エピタキシャル成長時のばらつきに対する影響が大きくなり、層厚に関して再現性を得ることが難しくなる。
また、PL発光波長において、量子効果が大きくなるような薄さでは、PL測定データからの歪見積もり精度が低下するため、好ましくない。従って、歪補償層の層厚は100Å以上とすることが好ましい。
また、井戸層とのPL波長差が20nm以上離れるよう、歪補償層の組成と膜厚を選択することが望ましい。
PL波長差を20nm以上とすることにより、エピタキシャル成長後のウエハの状態(デバイスを作製するプロセスを開始する前)において、PL波長の観察を行うことにより、設計通りの活性層の歪量になっているかどうかを確認することができる。
図8から、GaInP/AlGaInP量子井戸構造について、井戸層の層厚が薄くなるにつれて、量子効果の影響によりPLピークエネルギー変化が急激になることが分かる。また、層厚が薄いと、エピタキシャル成長時のばらつきに対する影響が大きくなり、層厚に関して再現性を得ることが難しくなる。
また、PL発光波長において、量子効果が大きくなるような薄さでは、PL測定データからの歪見積もり精度が低下するため、好ましくない。従って、歪補償層の層厚は100Å以上とすることが好ましい。
また、井戸層とのPL波長差が20nm以上離れるよう、歪補償層の組成と膜厚を選択することが望ましい。
PL波長差を20nm以上とすることにより、エピタキシャル成長後のウエハの状態(デバイスを作製するプロセスを開始する前)において、PL波長の観察を行うことにより、設計通りの活性層の歪量になっているかどうかを確認することができる。
室温での一般的な測定の場合、PL測定によるPL波長ピークの半値幅は20nm程度あるため、PL波長差が20nm未満の場合はお互いのピークが重なりあってしまい、正確なPLピーク波長の同定が困難となる。
井戸層のPL波長が、歪補償層のPL波長より長波長側であり、レーザ発振する波長、より具体的には、共振器の共振波長も歪補償層より長波長側であることが好ましい。このようにすることで、歪補償層のバンドギャップでの吸収を避けることができ、吸収によるレーザ特性の悪化を抑えられる。
また、PLの発光強度を上げるため、歪補償層に関してもキャリアの閉じ込めを行える構造であることが好ましい。具体的には、歪補償層のバンドギャップが歪補償層に接している上下の層のバンドギャップよりも小さい構造であることが好ましい。このような構造となっていることで、バリア層に存在するキャリアが、歪補償層に流れ込み、歪補償層でのPL発光強度を上げることができる。
井戸層のPL波長が、歪補償層のPL波長より長波長側であり、レーザ発振する波長、より具体的には、共振器の共振波長も歪補償層より長波長側であることが好ましい。このようにすることで、歪補償層のバンドギャップでの吸収を避けることができ、吸収によるレーザ特性の悪化を抑えられる。
また、PLの発光強度を上げるため、歪補償層に関してもキャリアの閉じ込めを行える構造であることが好ましい。具体的には、歪補償層のバンドギャップが歪補償層に接している上下の層のバンドギャップよりも小さい構造であることが好ましい。このような構造となっていることで、バリア層に存在するキャリアが、歪補償層に流れ込み、歪補償層でのPL発光強度を上げることができる。
井戸層の構成として、デバイスがVCSELである場合は、周期利得構造であっても良い。
ここで、周期利得構造とは、共振器内での光の強度分布において腹の位置に周期的に井戸層を配置した構造のことを示す。井戸層が周期利得構造である場合においては、歪補償層は各井戸層グループのn側に配置することが好ましい。また、全ての井戸層よりもn側に配置しても良い。
以上、半導体光デバイスがVCSELである場合について述べたが、本発明はこれに限定されるものではなく、端面発光レーザや光増幅器等のデバイスにも適用可能である。
ここで、周期利得構造とは、共振器内での光の強度分布において腹の位置に周期的に井戸層を配置した構造のことを示す。井戸層が周期利得構造である場合においては、歪補償層は各井戸層グループのn側に配置することが好ましい。また、全ての井戸層よりもn側に配置しても良い。
以上、半導体光デバイスがVCSELである場合について述べたが、本発明はこれに限定されるものではなく、端面発光レーザや光増幅器等のデバイスにも適用可能である。
以下に、比較例、実施例について説明する。
[比較例]
図5に、比較例における面型発光半導体レーザのウエハ構成の一部を示す。
本比較例では、n−GaAs基板511、n−DBR層512、活性層514、p−DBR層516を順に積層する。
このウエハに対し、活性層514に電流を注入して発光させるため、基板511の下にn電極(図示せず)、p−DBR層516上にp電極(図示せず)を形成する。
活性層514は、n−スペーサ層513、量子井戸層518、バリア層519、p−スペーサ層515から形成されている。
本比較例では、量子井戸層518を、膜厚65ÅのGaIn0.578P、バリア層519を膜厚55Åの(Al0.35Ga)In0.495Pとしている。
n−スペーサ層513、バリア層519、p−スペーサ層515は、基板511に対して格子整合するよう、Al、Ga、In、Pの4元の組成を調整している。従って、基板511に対しては歪を有さない。
一方、量子井戸層518は、PL波長として668nmとなるように設計されている。
[比較例]
図5に、比較例における面型発光半導体レーザのウエハ構成の一部を示す。
本比較例では、n−GaAs基板511、n−DBR層512、活性層514、p−DBR層516を順に積層する。
このウエハに対し、活性層514に電流を注入して発光させるため、基板511の下にn電極(図示せず)、p−DBR層516上にp電極(図示せず)を形成する。
活性層514は、n−スペーサ層513、量子井戸層518、バリア層519、p−スペーサ層515から形成されている。
本比較例では、量子井戸層518を、膜厚65ÅのGaIn0.578P、バリア層519を膜厚55Åの(Al0.35Ga)In0.495Pとしている。
n−スペーサ層513、バリア層519、p−スペーサ層515は、基板511に対して格子整合するよう、Al、Ga、In、Pの4元の組成を調整している。従って、基板511に対しては歪を有さない。
一方、量子井戸層518は、PL波長として668nmとなるように設計されている。
本比較例では、量子井戸層518を4層としているため、活性層の歪量は、式(1)より、180Å%となる。
従って、この構成で作製した面発光型レーザデバイスの寿命について、要求仕様が例えば1000h以上の寿命という条件に対しては、図2より、内部温度を97℃以下に抑える必要がある。
ここで、内部温度とは、発光層での発熱による上昇温度と環境温度を足したものである。そのため、例えば環境温度として60℃を想定しなければいけないような仕様であれば、発光層での発熱量として37℃以内に抑えなければならないため、デバイスへの注入電流量に大きな制約がかかり、デバイス設計が非常に困難となる。
従って、この構成で作製した面発光型レーザデバイスの寿命について、要求仕様が例えば1000h以上の寿命という条件に対しては、図2より、内部温度を97℃以下に抑える必要がある。
ここで、内部温度とは、発光層での発熱による上昇温度と環境温度を足したものである。そのため、例えば環境温度として60℃を想定しなければいけないような仕様であれば、発光層での発熱量として37℃以内に抑えなければならないため、デバイスへの注入電流量に大きな制約がかかり、デバイス設計が非常に困難となる。
[実施例1]
実施例1として、上記比較例に比べ、歪補償層が追加されている構成例について、図7を用いて説明する。
図7において、比較例と同様の構成には同じ番号を記載している。
本実施例では比較例に比べ、歪補償層701として、膜厚65ÅのGaIn0.458Pを、4層の量子井戸層518よりも基板511側に配置している。
歪補償層701の歪量は、式(3)より、−13Å%である。
従って、歪補償層701を追加することで、合計の活性層の歪量を167Å%と、およそ7.2%減らすことができ、デバイス寿命の要求に対し、許容される内部温度を上昇させることができるため、製品の設計自由度を向上させることができる。
更に、デバイス作製前のウエハの段階で、PL測定を行うことにより、ウエハのエピ構成が設計通りにできているかを確認することができる。つまり、活性層の歪量が設計通りに形成されているか確認することができる。
より具体的には、本実施例における量子井戸層518のPL発光波長は668nm、歪補償層701は630nmである。
従って、PL測定によりこれら2つのピークを確認することにより、デバイス作製前に設計からのずれを確認することができるため、効率が良く、低コストなデバイス作製が可能となる。
実施例1として、上記比較例に比べ、歪補償層が追加されている構成例について、図7を用いて説明する。
図7において、比較例と同様の構成には同じ番号を記載している。
本実施例では比較例に比べ、歪補償層701として、膜厚65ÅのGaIn0.458Pを、4層の量子井戸層518よりも基板511側に配置している。
歪補償層701の歪量は、式(3)より、−13Å%である。
従って、歪補償層701を追加することで、合計の活性層の歪量を167Å%と、およそ7.2%減らすことができ、デバイス寿命の要求に対し、許容される内部温度を上昇させることができるため、製品の設計自由度を向上させることができる。
更に、デバイス作製前のウエハの段階で、PL測定を行うことにより、ウエハのエピ構成が設計通りにできているかを確認することができる。つまり、活性層の歪量が設計通りに形成されているか確認することができる。
より具体的には、本実施例における量子井戸層518のPL発光波長は668nm、歪補償層701は630nmである。
従って、PL測定によりこれら2つのピークを確認することにより、デバイス作製前に設計からのずれを確認することができるため、効率が良く、低コストなデバイス作製が可能となる。
[実施例2]
実施例2として、歪補償層が厚めQWとなる構成例について、図9を用いて説明する。本実施例では、図9に示すように、歪補償層901として、膜厚100ÅのGaIn0.458Pを、4層の量子井戸層518よりも基板511側に配置している。
歪補償層901の歪量は、式(3)より、−20Å%である。
従って、歪補償層901を追加することで、合計の活性層の歪量を159Å%と、およそ11.1%減らすことができ、デバイス寿命の要求に対し、許容される内部温度を上昇させることができるため、製品の設計自由度を向上させることができる。
また、歪補償層901の膜厚を100Åと厚めに設定していることにより、歪補償層全体の膜厚に対して、ウエハのエピタキシャル成長時における膜厚のばらつきを小さく抑える
ことができ、再現性の良いエピウエハ作製が可能となる。
更に、膜厚に対するPL波長の量子効果が小さいため、デバイス作製前のウエハの段階で、PL測定を行うことにより、ウエハのエピ構成が設計通りにできているかを確認することがより正確にできる。つまり、活性層の歪量が設計通りに形成されているか確認することができる。
PL測定によりこれら2つのピークを確認することにより、デバイス作製前に設計からのずれを確認することができるため、効率が良く、低コストなデバイス作製が可能となる。
実施例2として、歪補償層が厚めQWとなる構成例について、図9を用いて説明する。本実施例では、図9に示すように、歪補償層901として、膜厚100ÅのGaIn0.458Pを、4層の量子井戸層518よりも基板511側に配置している。
歪補償層901の歪量は、式(3)より、−20Å%である。
従って、歪補償層901を追加することで、合計の活性層の歪量を159Å%と、およそ11.1%減らすことができ、デバイス寿命の要求に対し、許容される内部温度を上昇させることができるため、製品の設計自由度を向上させることができる。
また、歪補償層901の膜厚を100Åと厚めに設定していることにより、歪補償層全体の膜厚に対して、ウエハのエピタキシャル成長時における膜厚のばらつきを小さく抑える
ことができ、再現性の良いエピウエハ作製が可能となる。
更に、膜厚に対するPL波長の量子効果が小さいため、デバイス作製前のウエハの段階で、PL測定を行うことにより、ウエハのエピ構成が設計通りにできているかを確認することがより正確にできる。つまり、活性層の歪量が設計通りに形成されているか確認することができる。
PL測定によりこれら2つのピークを確認することにより、デバイス作製前に設計からのずれを確認することができるため、効率が良く、低コストなデバイス作製が可能となる。
[実施例3]
実施例3として、P型基板を用いた構成例について、図10を用いて説明する。
本実施例では、図10に示すように、p−GaAs基板311、p−DBR層312、活性層314、n−DBR層316を順に積層する。
このウエハに対し、活性層314に電流を注入して発光させるため、基板311の下にp型電極(図示せず)、n−DBR層316上にn型電極(図示せず)を形成する。
活性層314は、p−スペーサ層313、量子井戸層318、バリア層319、n−スペーサ層315から形成されている。
本実施例では、量子井戸層318を膜厚65ÅのGaIn0.578P、バリア層319を膜厚55Åの(Al0.35Ga)In0.495Pとしている。
p−スペーサ層313、バリア層319、n−スペーサ層315は、基板311に対して格子整合するよう、Al、Ga、In、Pの4元の組成を調整している。
従って、基板311に対しては歪を有さない。一方、量子井戸層318は、PL波長として668nmとなるよう設計している。
実施例3として、P型基板を用いた構成例について、図10を用いて説明する。
本実施例では、図10に示すように、p−GaAs基板311、p−DBR層312、活性層314、n−DBR層316を順に積層する。
このウエハに対し、活性層314に電流を注入して発光させるため、基板311の下にp型電極(図示せず)、n−DBR層316上にn型電極(図示せず)を形成する。
活性層314は、p−スペーサ層313、量子井戸層318、バリア層319、n−スペーサ層315から形成されている。
本実施例では、量子井戸層318を膜厚65ÅのGaIn0.578P、バリア層319を膜厚55Åの(Al0.35Ga)In0.495Pとしている。
p−スペーサ層313、バリア層319、n−スペーサ層315は、基板311に対して格子整合するよう、Al、Ga、In、Pの4元の組成を調整している。
従って、基板311に対しては歪を有さない。一方、量子井戸層318は、PL波長として668nmとなるよう設計している。
歪補償層301として、膜厚65ÅのGaIn0.458Pを、4層の量子井戸層318よりも基板311と反対側、つまりn側に配置している。
歪補償層301を量子井戸層318よりもn側に配置することで、p型電極から注入されるホールの量子井戸層318への注入を妨げることがないため、p側に配置するよりも効率の良い発光が可能となる。
歪補償という観点では、実施例1と同様の効果が得られる。
歪補償層301を量子井戸層318よりもn側に配置することで、p型電極から注入されるホールの量子井戸層318への注入を妨げることがないため、p側に配置するよりも効率の良い発光が可能となる。
歪補償という観点では、実施例1と同様の効果が得られる。
[実施例4]
実施例4として、歪補償層として、複数層を有している構成例について、図11を用いて説明する。
本実施例は、実施例2に、更に歪補償層902を追加した構成となっている。
歪補償層901、902として、それぞれ膜厚100ÅのGaIn0.458Pを、4層の量子井戸層518よりも基板511側に配置している。
歪補償層901、902それぞれの歪量は、式(3)より、−20Å%である。
従って、歪補償層901、902を追加することで、合計の活性層の歪量を140Å%と、およそ22.1%減らすことができ、デバイス寿命の要求に対し、許容される内部温度を、実施例2と比較して更に上昇させることができるため、製品の設計自由度を向上させることができる。
本実施例では、歪補償層として2つの層を用いた例について示したが、本発明はこれに限定されるものではなく、合計の活性層の歪量の絶対値が、歪補償層を追加した場合に下回る範囲内で、歪補償層を3つ以上用いても良い。
実施例4として、歪補償層として、複数層を有している構成例について、図11を用いて説明する。
本実施例は、実施例2に、更に歪補償層902を追加した構成となっている。
歪補償層901、902として、それぞれ膜厚100ÅのGaIn0.458Pを、4層の量子井戸層518よりも基板511側に配置している。
歪補償層901、902それぞれの歪量は、式(3)より、−20Å%である。
従って、歪補償層901、902を追加することで、合計の活性層の歪量を140Å%と、およそ22.1%減らすことができ、デバイス寿命の要求に対し、許容される内部温度を、実施例2と比較して更に上昇させることができるため、製品の設計自由度を向上させることができる。
本実施例では、歪補償層として2つの層を用いた例について示したが、本発明はこれに限定されるものではなく、合計の活性層の歪量の絶対値が、歪補償層を追加した場合に下回る範囲内で、歪補償層を3つ以上用いても良い。
[実施例5]
実施例5として、歪補償層の位置として、共振器において定在波の節の位置に配置した構成例について、図12を用いて説明する。
本実施例は、実施例2に対して、歪補償層901の位置を規定した構成となっている。
図12中、実線903は定在波を、点線904は定在波のうち一つの腹の位置を、点線905は定在波のうち一つの節の位置を示している。
また、4層の井戸層と、その周囲にバリア層を含む領域を、領域906として示す。
本実施例では、歪補償層901として、膜厚100ÅのGaIn0.458Pを、活性層514よりも基板511側の定在波の節の位置である、点線905に配置している。
歪補償層901を節の位置に配置することで、キャリア注入による歪補償層の発光をより防止することができる。
図12では、共振器長が2λ(λはレーザの発振波長)の場合について図示しているが、本発明はこれに限られるものではなく、歪補償層を活性層よりもn側の節の位置に置くことで、本発明の効果が得られる。
実施例5として、歪補償層の位置として、共振器において定在波の節の位置に配置した構成例について、図12を用いて説明する。
本実施例は、実施例2に対して、歪補償層901の位置を規定した構成となっている。
図12中、実線903は定在波を、点線904は定在波のうち一つの腹の位置を、点線905は定在波のうち一つの節の位置を示している。
また、4層の井戸層と、その周囲にバリア層を含む領域を、領域906として示す。
本実施例では、歪補償層901として、膜厚100ÅのGaIn0.458Pを、活性層514よりも基板511側の定在波の節の位置である、点線905に配置している。
歪補償層901を節の位置に配置することで、キャリア注入による歪補償層の発光をより防止することができる。
図12では、共振器長が2λ(λはレーザの発振波長)の場合について図示しているが、本発明はこれに限られるものではなく、歪補償層を活性層よりもn側の節の位置に置くことで、本発明の効果が得られる。
[実施例6]
実施例6として、活性層が周期利得構造を有している構成例について、図13を用いて説明する。
本実施例は、実施例5に対して、井戸層が周期利得構造を有している構成となっている。周期利得構造とは、図13にその一例を示すように、井戸層とバリア層を含む領域9061、9062がそれぞれ、共振器内の定在波において、腹の位置である点線9041、9042に配置されている構造である。
領域9061、9062は、実施例5と同様、図示はしないが、それぞれ4つの量子井戸層と、その周囲にバリア層を有している。
本実施例では、2λ共振器において、n側の二つの腹に位置している構成を示す。
本実施例では、歪補償層901、902として、それぞれ膜厚100ÅのGaIn0.458Pを、各領域9061、9062よりもn側である基板511側の定在波の節の位置である、点線9051、9052に配置している。
実施例6として、活性層が周期利得構造を有している構成例について、図13を用いて説明する。
本実施例は、実施例5に対して、井戸層が周期利得構造を有している構成となっている。周期利得構造とは、図13にその一例を示すように、井戸層とバリア層を含む領域9061、9062がそれぞれ、共振器内の定在波において、腹の位置である点線9041、9042に配置されている構造である。
領域9061、9062は、実施例5と同様、図示はしないが、それぞれ4つの量子井戸層と、その周囲にバリア層を有している。
本実施例では、2λ共振器において、n側の二つの腹に位置している構成を示す。
本実施例では、歪補償層901、902として、それぞれ膜厚100ÅのGaIn0.458Pを、各領域9061、9062よりもn側である基板511側の定在波の節の位置である、点線9051、9052に配置している。
このような配置とすることにより、周期利得構造としたことで発光層の体積を増加し、高出力化が期待できる構成に対しても、各活性層の歪を低減できる。
更に、歪補償層が厚いため、エピウエハの再現性が良い。
また、歪補償層においてPL発光波長として、活性層の発光波長よりも20nm以上短波長の光を発光するため、プロセスを開始する前に、歪補償が設計通りに行われているかを判断することが可能となる。
各歪補償層を、各活性層よりもn側の位置に配置したことにより、キャリア注入による発光を抑制することができる。
また、各歪補償層を共振器構造の定在波の節の位置に配置したことにより、レーザ発振時の利得を最小限に抑えることができる。
更に、歪補償層が厚いため、エピウエハの再現性が良い。
また、歪補償層においてPL発光波長として、活性層の発光波長よりも20nm以上短波長の光を発光するため、プロセスを開始する前に、歪補償が設計通りに行われているかを判断することが可能となる。
各歪補償層を、各活性層よりもn側の位置に配置したことにより、キャリア注入による発光を抑制することができる。
また、各歪補償層を共振器構造の定在波の節の位置に配置したことにより、レーザ発振時の利得を最小限に抑えることができる。
本実施例では、各歪補償層を、各活性層に対して一番近いn側の節に設置した場合について示したが、本発明はこれに限定されるものではなく、1層以上の歪補償層を、全ての活性層よりもn側の節に配置してもよい。
歪補償層が複数の場合、複数の歪補償層が互いに量子効果を及ぼすことがない程度に近付けて、その中心を節の位置とすることが望ましい。
歪補償層が複数の場合、複数の歪補償層が互いに量子効果を及ぼすことがない程度に近付けて、その中心を節の位置とすることが望ましい。
101:第一の半導体型基板
102:第一の半導体型下部多層膜反射鏡
103:第一の半導体型スペーサ層
104:活性層
105:第二の半導体型スペーサ層
106:第二の半導体型下部多層膜反射鏡
107:歪補償層
108:井戸層
109:バリア層
102:第一の半導体型下部多層膜反射鏡
103:第一の半導体型スペーサ層
104:活性層
105:第二の半導体型スペーサ層
106:第二の半導体型下部多層膜反射鏡
107:歪補償層
108:井戸層
109:バリア層
Claims (9)
- 基板と活性層とを備えた半導体光デバイスであって、
前記活性層は、第一の発光層と、前記第一の発光層とはフォトルミネッセンス波長の異なる第二の発光層とを備え、
前記第二の発光層は、前記基板に対して前記第一の発光層と反対方向の歪を有しており、
前記第一の発光層の累積歪量をα、前記第二の発光層の累積歪量をβとするとき、|α|> |α+β|の関係を満たし、
前記第一及び第二の発光層が、III−V族半導体による三元混晶により構成されていることを特徴とする半導体光デバイス。 - 前記基板と、前記第一の発光層を構成するV族元素と第二の発光層を構成するV族元素とが異なることを特徴とする請求項1に記載の半導体光デバイス。
- 前記第一の発光層におけるフォトルミネッセンス波長と前記第二の発光層におけるフォトルミネッセンス波長との差が、20nm以上であることを特徴とする請求項1または2に記載の半導体光デバイス。
- 前記第二の発光層は、第一の発光層よりもn側に位置していることを特徴とする請求項1から3のいずれか1項に記載の半導体光デバイス。
- 前記第二の発光層は、前記第一の発光層が周期利得構造を構成している場合において、前記第一の発光層によって構成されるグループよりもn側に位置することを特徴とする請求項1から4のいずれか1項に記載の半導体光デバイス。
- 前記活性層を挟むように配置された一対の反射鏡を備え、共振器構造が形成されることを特徴とする請求項1から5のいずれか1項に記載の半導体光デバイス。
- 前記一対の反射鏡の少なくとも一方の反射鏡は、半導体多層膜であることを特徴とする請求項6に記載の半導体光デバイス。
- 前記第二の発光層は、前記共振器構造において形成される定在波の節の位置近傍に位置していることを特徴とする請求項6または7に記載の半導体光デバイス。
- 前記第二の発光層の厚さは、100Å以上であることを特徴とする請求項1から8のいずれか1項に記載の半導体光デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166540A JP2015035540A (ja) | 2013-08-09 | 2013-08-09 | 半導体光デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166540A JP2015035540A (ja) | 2013-08-09 | 2013-08-09 | 半導体光デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015035540A true JP2015035540A (ja) | 2015-02-19 |
Family
ID=52543861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013166540A Pending JP2015035540A (ja) | 2013-08-09 | 2013-08-09 | 半導体光デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015035540A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112072467A (zh) * | 2019-06-11 | 2020-12-11 | 全新光电科技股份有限公司 | 半导体雷射二极管 |
WO2022255252A1 (ja) * | 2021-05-31 | 2022-12-08 | 京セラ株式会社 | 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器 |
-
2013
- 2013-08-09 JP JP2013166540A patent/JP2015035540A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112072467A (zh) * | 2019-06-11 | 2020-12-11 | 全新光电科技股份有限公司 | 半导体雷射二极管 |
CN112072467B (zh) * | 2019-06-11 | 2023-07-14 | 全新光电科技股份有限公司 | 半导体雷射二极管 |
WO2022255252A1 (ja) * | 2021-05-31 | 2022-12-08 | 京セラ株式会社 | 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8995489B2 (en) | Semiconductor stack and vertical cavity surface emitting laser | |
US20120287958A1 (en) | Laser Diode Assembly and Method for Producing a Laser Diode Assembly | |
JP2014003329A (ja) | 応力低減電子ブロッキング層を有する窒化ガリウム・ベース半導体デバイス | |
US8073029B2 (en) | Semiconductor optical device | |
TWI236197B (en) | Vertical cavity surface emitting laser including indium, antimony and nitrogen in the active region | |
JP2006310534A (ja) | 半導体積層構造および半導体光素子 | |
US11862938B2 (en) | Semiconductor laser diode | |
JP2010109223A (ja) | 面発光レーザ | |
JP2015035540A (ja) | 半導体光デバイス | |
US7646797B1 (en) | Use of current channeling in multiple node laser systems and methods thereof | |
JPH11261170A (ja) | 半導体レーザおよび半導体発光素子 | |
JP3785683B2 (ja) | 面発光素子 | |
JP2017204579A (ja) | 垂直共振器型発光素子及び垂直共振器型発光素子の製造方法 | |
JP2007234747A (ja) | 半導体レーザ装置 | |
JP2010034267A (ja) | ブロードエリア型半導体レーザ素子、ブロードエリア型半導体レーザアレイ、レーザディスプレイおよびレーザ照射装置 | |
JP2019041102A (ja) | レーザダイオード | |
WO2021157431A1 (ja) | 発光デバイス | |
JP2005252111A (ja) | 半導体装置 | |
US10389089B2 (en) | Nitride semiconductor laser device | |
JPWO2017221519A1 (ja) | 窒化物半導体素子、窒化物半導体基板、窒化物半導体素子の製造方法、および窒化物半導体基板の製造方法 | |
JP2002261399A (ja) | 光通信システム | |
JP2009289907A (ja) | 面発光型半導体レーザ | |
JP2010040926A (ja) | 半導体素子 | |
Chen et al. | Highly strained InGaAs lasers grown by MOVPE with low threshold current density | |
JP2002329923A (ja) | 光通信システム |