JP2015035531A - 回路基板及び電子機器 - Google Patents

回路基板及び電子機器 Download PDF

Info

Publication number
JP2015035531A
JP2015035531A JP2013166262A JP2013166262A JP2015035531A JP 2015035531 A JP2015035531 A JP 2015035531A JP 2013166262 A JP2013166262 A JP 2013166262A JP 2013166262 A JP2013166262 A JP 2013166262A JP 2015035531 A JP2015035531 A JP 2015035531A
Authority
JP
Japan
Prior art keywords
solder
circuit board
land
mounting land
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013166262A
Other languages
English (en)
Other versions
JP2015035531A5 (ja
Inventor
光一 小田垣
Koichi Odagaki
光一 小田垣
収一 加藤
Shuichi Kato
収一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013166262A priority Critical patent/JP2015035531A/ja
Priority to US14/453,146 priority patent/US9521749B2/en
Publication of JP2015035531A publication Critical patent/JP2015035531A/ja
Publication of JP2015035531A5 publication Critical patent/JP2015035531A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】電子部品を表面実装する回路基板において、半田付け面積の大きい端子でも半田の量を実装ランド全体で不均一になり難くすると共に、半田ボイドの発生を低減させる。【解決手段】IC102等の電子部品が実装される回路基板101は、IC102の補強端子106aと半田109aにより接続される補強端子用実装ランド108aを有する。補強端子用実装ランド108aに、補強端子106aと半田109aにより接続される領域が露出するように、外周から中心に向かう樹脂皮膜からなるレジスト舌片部112a〜112dを、補強端子用実装ランド108aを複数の領域に分断しないように設ける。【選択図】図3

Description

本発明は、回路基板及び電子機器に関し、特に電子機器の内部に配置され、半田等により電子部品が実装される回路基板に関する。
電子機器の内部には、ICをはじめとして、抵抗やコネクタ等の様々な電子部品(電子素子)が回路基板に実装されており、これら電子部品の回路基板への実装には、表面実装と呼ばれる手法が広く用いられている。表面実装では、回路基板上の実装ランドに半田印刷を行い、実装ランド上に電子部品の実装端子が乗るように電子部品を回路基板上に載置した後、リフロー炉で熱を加えて半田を溶融させる。こうして溶融した半田が実装ランドと実装端子との間に流れ込んだ後に、溶融した半田を冷却することにより、回路基板に設けられた実装ランドと電子部品の実装端子を固着させ、電子部品を基板に固定すると同時に電子部品と基板との必要な電気的接続を確保する。
このような表面実装では、リフロー炉で熱を加えた際に回路基板上に印刷された半田が含有するフラックス成分が気化して半田内に気体が発生し、発生した気体が半田の外に排出されずに冷却硬化後の半田中に残ることで、所謂、半田ボイドが生じる場合がある。半田ボイドが発生すると、半田接合部に十分な接合強度が得られず、また、温度変化が加わると半田ボイドに起因して半田接合部にクラックが発生して接合強度が更に低下するという問題が起こりやすくなる。
また、半田ボイドが発生すると、電子部品と回路基板との電気的接続の信頼性の低下も懸念される。特に、半田付け面積が大きい実装端子ほど、半田量が多く、実装ランドの中心から実装ランドの外周までの距離が長いため、フラックス成分が気化して発生した気体が半田の外に排出され難くなり、半田ボイドが発生しやすい傾向にある。
そこで、半田付け面積が大きい実装端子での表面実装による半田接合において半田ボイドの発生を防止し、或いは、低減するための技術が種々、提案されている。例えば、特許文献1に記載された技術では、回路基板上に形成された電極ランドに電気部品の部品電極を半田付けした回路基板デバイスにおいて、電極ランドの部品電極に対応する範囲を、所定幅の半田レジストにより複数のランド区域に分割している。そして、複数のランド区域にそれぞれ配置された半田により、部品電極を各ランド区域に電気的、機械的に接合し、このとき、ランド区域間における半田レジストと部品電極の間に部品電極の外部に通じる間隙を形成している。
特開2006−303173号公報
しかしながら、上記特許文献1に記載された技術では、電極ランドが所定幅の半田レジストにより複数の領域に分割されているため、領域毎に半田の量が不均一になるおそれがある。特に、半田付け面積が大きい端子の場合には、半田の表面張力によって周辺部の領域の半田が減少し易くなるため、領域毎の半田の量が不均一になると、領域毎の接合強度にばらつきが発生する。こうして相対的に半田の量が少ない領域の半田接合強度が弱くなることで、電極ランド全体として半田接合部に十分な接合強度が得られなくなるおそれがある。また、半田の量が少ない領域では、電気抵抗値が大きくなり、電気的接続の信頼性が低下することも懸念される。
本発明は、電子部品を回路基板に表面実装する際に、半田付け面積の大きい端子でも実装ランド全体の半田の量が不均一となり難く、半田ボイドの発生を低減させることが可能な回路基板を提供することを目的とする。
本発明に係る回路基板は、実装端子を有する電子部品が実装される回路基板であって、前記回路基板は、前記電子部品の前記実装端子と半田付けにより接続される実装ランドを有し、前記実装ランドには、絶縁材料が前記実装ランドの外側から前記実装ランドの内側に向けて突出するように形成される突出部が設けられ、前記突出部が前記実装ランドを複数の領域に分断しないことを特徴とする。
本発明によれば、実装ランドを複数の領域に分断しないように実装ランドの領域内に延出する樹脂皮膜からなる突出部を設ける。これにより、半田ボイドが発生し難くなり、また、半田付け面積が大きい端子でも、実装ランド全体の半田の量が不均一となり難い。よって、十分な半田接合強度を得ることができると共に、半田による電気的接続の信頼性を高めることができる。
本発明の実施形態に係る回路基板の全体構成を示す斜視図である。 図1の回路基板に表面実装される前のICを単体で示す斜視図と、ICが表面実装される前の回路基板においてICが実装される部分の平面図である。 図1の回路基板に形成された補強端子用実装ランドの拡大平面図と、拡大平面図の矢視A-A断面図である。 図3の補強端子用実装ランド上での半田の状態を模式的に示す図である。 参考例に係る補強端子用実装ランドの平面図である。 図3の補強端子用実装ランドの第1乃至第3の変形例を示す平面図である。
以下、本発明の実施形態に係る回路基板について、特に回路基板に設けられる実装ランドの形態を中心に、添付図面を参照して詳細に説明する。
図1は、本発明の実施形態に係る回路基板101の全体構成を示す斜視図である。回路基板101には、IC102とコネクタ104が実装されている。IC102は、ここでは、受光面103に投影された光から光電変換により画像信号を生成するCMOSセンサやCCDセンサ等の撮像センサ(光電変換デバイス)であるとする。但し、IC102は撮像センサに限定されるもではなく、例えば、トランジスタや抵抗等の他の電子部品であっても構わない。
なお、撮像センサが実装された電子機器としては、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き移動通信端末、カメラ付きゲーム機等が挙げられるが、これらに限定されるものではない。
IC102は、表面実装によって、半田を介して回路基板101に対して電気的に接続されている。IC102で生成された画像信号は、回路基板101上の不図示の配線パターンを通して、回路基板101上に配置されたコネクタ104へ伝送され、更にコネクタ104からコネクタ104の接続先の不図示の別の回路基板へ伝送される。別の回路基板では、受信した画像信号から画像データの生成等のデータ処理が行われる。
図2(a)は、回路基板101に表面実装される前のIC102を単体で示す斜視図であり、回路基板101に実装される際に回路基板101と対向する面(下面)側から見た斜視図である。図2(b)は、IC102が表面実装される前の回路基板101においてIC102が実装される部分を拡大して示す平面図である。
図2(a)に示すように、IC102の下面には、実装端子としての多数の信号端子105と、補強端子106a,106b,106c,106dが設けられている。信号端子105は、IC102で生成された信号やIC102を駆動するために供給される電源信号等の種々の信号に対応した実装端子であり、図2(a)に示すように、ここでは円形状を有している。一方、IC102の角部に設けられた補強端子106a〜106dは、回路基板101にIC102を表面実装した際の、回路基板101とIC102との接続信頼性を向上させるために設けられている実装端子である。そのため、補強端子106a〜106dの1つの面積は、多数の信号端子105の1つの面積よりも大きい。
図2(b)に示すように、回路基板101には、信号端子105の位置に対応した多数の信号端子用実装ランド107と、補強端子106a〜106dの位置に対応した補強端子用実装ランド108a,108b,108c,108dが設けられている。信号端子用実装ランド107は、信号端子105の形状に対応した円形状を有する。また、補強端子用実装ランド108a〜108dは、補強端子106a〜106dに対応した形状を有する。信号端子105と信号端子用実装ランド107とが、補強端子106a〜106dと補強端子用実装ランド108a〜108dとがそれぞれ、半田によって接続される。これにより、IC102が回路基板101に機械的に固定されると同時に、必要な電気的な接続が確立される。
前述の通り、補強端子106a〜106dの1つの面積は多数の信号端子105の1つの面積よりも大きい。そのため、補強端子106a〜106dを補強端子用実装ランド108a〜108dに接続する半田には、表面実装の際に半田ボイドが発生しやすくなる。この問題を解決するための、補強端子用実装ランド108a〜108dの開口形状が、本実施形態の特徴であり、以下に、補強端子用実装ランド108a〜108dについて詳細に説明する。
一般に、実装ランドは、配線層である銅箔パッドと、表層配線上に形成されるソルダーレジストとによって構成されている。実装ランドは、銅箔パッド全体を覆うようにソルダーレジストを塗布した後、銅箔パッドの必要な領域だけが露出するようにソルダーレジストを除去することで形成される。なお、実装ランドには、銅箔パッドに代えて他の導電性材料で形成されたパッドが用いられるものもある。また、ソルダーレジストとは、半田付けが必要な部分の銅箔パッド等のパターンだけを露出させ、半田付けが不要な部分に半田が付かないように回路基板上に形成される皮膜であり、絶縁材料の皮膜である。
実装ランドの形成方法には、一般に、SMDとNSMDと呼ばれる2種類の方法がある。SMDは、ソルダーレジストを銅箔パッドの少なくとも一部が露出しないように除去する方法であり、ソルダーレジスト除去部で形成される開口部が実装ランドの形状となる。一方、NSMDは、ソルダーレジストを銅箔パッドが全て露出するように除去する方法であり、ソルダーレジスト除去部で形成される開口部は銅箔パッドよりも大きく開口することとなり、よって、銅箔パッドの形状が実装ランドの形状となる。
以下の説明では、補強端子用実装ランド108a〜108dは、SMDにて形成されているとし、補強端子用実装ランド108a〜108dはそれぞれ同じ構造を有することから、補強端子用実装ランド108aを取り上げて説明することとする。
図3(a)は、補強端子用実装ランド108aの拡大平面図であり、図3(b)は、図3(a)の矢視A-A断面図である。なお、図3(b)には、図3(a)には不図示のIC102の補強端子106aが補強端子用実装ランド108aに、半田109aにより取り付けられた状態が示されている。
回路基板101の基材101a上に銅箔パッド111が形成されており、銅箔パッド111においてソルダーレジスト110によって覆われていない部分が補強端子用実装ランド108aである。なお、銅箔パッド111は、不図示の配線パターンによってグランド信号線と接続されている。補強端子用実装ランド108aは、銅箔パッド111上にソルダーレジストが舌片状に除去されずに残っている突出部としてのレジスト舌片部112a,112b,112c,112dを含む。なお、レジスト舌片部112a〜112dは、ソルダーレジスト110と一体的に形成されており、よって、ソルダーレジスト110の一部でもある。レジスト舌片部112a〜112dは、補強端子用実装ランド108aの外側から補強端子用実装ランド108aの内側に向けて突出するように形成される。
レジスト舌片部112a〜112dの効果について、図3(b)を参照して説明する。銅箔パッド111においてソルダーレジスト110に覆われていない領域である補強端子用実装ランド108aと補強端子106aとは、半田109aによって機械的に接続、固定されると同時に、電気的な接続が確保されている。図3(b)の断面では、半田109aは、補強端子106aに対して銅箔パッド111から連続しては存在せず、レジスト舌片部112a,112dの上側にはそれぞれ、空間113a,113dが存在する。
空間113a,113dは、表面実装によってIC102を回路基板101に実装する際に、半田に含有されているフラックス成分が気化して発生した気体の逃げ道として機能し、これにより、発生した気体が半田の外に出ることが可能となる。つまり、レジスト舌片部112a,112dを設けることによって形成された空間113a,113dによって、半田ボイドの発生を低減することができる。図3(a)に示すレジスト舌片部112b,112cについても、レジスト舌片部112a,112dと同じ役割を果たすことは言うまでもない。
本実施形態では、図3(a)に示すように、レジスト舌片部112a〜112dのレジスト舌片先端部114a,114b,114c,114dはそれぞれ、互いにつながっていない。その結果、補強端子用実装ランド108aは、分断されずに連続した1つの領域として形成されている。ここで、仮に、レジスト舌片先端部114a〜114dが互いに連通しており、補強端子用実装ランド108aが複数の領域に分断されていた場合は、以下の問題が生じる。
即ち、銅箔パッドへの半田印刷の際には、印刷された半田の厚みにばらつきが生じることがある。また、半田印刷後に電子部品を回路基板に載置した際に、電子部品が回路基板と平行でなく、或いは、電子部品の位置が回路基板に対してずれてしまうことがある。このような場合には、半田が補強端子用実装ランド内で一部(片側)に寄ってしまうことが起こり得る。そのときに補強端子用実装ランドが複数のランド領域に分断されていると、分断されたランド領域毎に半田の量が不均一になってしまい、条件によっては半田が存在しないランド領域が発生してしまうおそれがある。その結果、分断されたランド領域毎に接合強度にばらつきが発生し、半田の量が少ないランド領域の接合強度が弱くなり、補強端子用実装ランド全体として十分な接合強度が得られなくなるおそれがある。また、半田の量が少ないランド領域では、補強端子との接続が不十分となって電気抵抗値が大きくなり、電気的接続の信頼性低下も懸念される。
ここで、半田ボイドを低減させるために、所謂、シフト実装と言われる手法が用いられることがある。シフト実装では、表面実装の際に半田印刷後に電子部品を回路基板に搭置する位置を故意にずらし、半田の表面張力を利用した電子部品のセルフアライメントにより、電子部品が正しい実装位置にくるようにする。
しかし、シフト実装には、半田の偏りが生じやすいという問題がある。そのため、補強端子用実装ランドが複数のランド領域に分断されていた場合は、一旦偏った半田はソルダーレジストの壁を乗り越えて戻ることができずに、ランド領域毎に半田の量が不均一となる現象が特に顕著に現れるおそれがある。したがって、補強端子用実装ランドが複数のランド領域に分断されている場合は、シフト実装を行うことは、却って、接続信頼性を低下させる結果となってしまうことがある。
これに対して、本実施形態では、補強端子用実装ランド108aは分断されずに1つのランド領域として形成されているため、上述の問題を回避することができる。その理由について、図4を参照してより詳しく説明する。
図4(a),(b)はそれぞれ、補強端子用実装ランド108a上での半田109aの状態を模式的に示す図である。図4(a)では、半田109a(図4(a)に斜線ハッチングで示す)が、補強端子用実装ランド108a内で、一旦、片側に寄ってしまった状態を示している。しかし、補強端子用実装ランド108aは、複数のランド領域に分断されていない。そのため、半田109aの表面張力によって、補強端子用実装ランド108a全体に均一に塗れ広がることができ、図4(b)に示すように、補強端子用実装ランド108a全体に均一に半田109aが分布する状態になることができる。
よって、本実施形態によれば、補強端子用実装ランド108a内で半田109aの量が不均一になることを抑制することができ、これにより、半田接合の信頼性低下を防止することができる。また、シフト実装を適用することも可能になり、レジスト舌片部112a〜112dの効果とシフト実装の効果により、効果的に半田ボイドを低減することも可能になる。
ところで、レジスト舌片部112a〜112dは、他のレジスト舌片部の延長線のいずれとも交差することのないように形成されていることが望ましい。この理由について、図5を参照して説明する。
図5は、参考例に係る補強端子用実装ランド908の平面図である。補強端子用実装ランド908のソルダーレジスト及び銅箔パッドの構成は、本実施形態に係る補強端子用実装ランド108aのソルダーレジスト110と銅箔パッド111の構成と同じであるため、図5において同じ符号を付している。銅箔パッド111においてソルダーレジスト110で覆われていない部分が、補強端子用実装ランド908である。
補強端子用実装ランド908は、銅箔パッド111上にソルダーレジスト110が除去されずに舌片状に残ることで形成されたレジスト舌片部912a,912b,912c,912dを含む。なお、レジスト舌片部912a〜912dは、ソルダーレジスト110と一体的に形成されており、よって、ソルダーレジスト110の一部でもある。図4と同様に、図5において、半田909は斜線ハッチングで示されている。
レジスト舌片部912aは、補強端子用実装ランド908の外周部から補強端子用実装ランド908の領域内へ延出するように設けられる。本実施形態では、レジスト舌片部912aは、補強端子用実装ランド908の1つの角部から補強端子用実装ランド908の中心を通り、対角に位置するレジスト舌片部912cに向かって延出するように設けられている。そして、レジスト舌片部912aは、補強端子用実装ランド908の他の対角に位置するレジスト舌片部912b,912dの長手方向と平行な延長線915と交差している。
このような構成において図5に示すように右側に半田909が偏った場合、表面張力により半田909が左側に広がって行こうとしても、レジスト舌片部912aが障害となって、半田909は十分且つ均一に濡れ広がらないおそれがある。
したがって、図3(a)に示したように、補強端子用実装ランド108aに設けるレジスト舌片部112a〜112dは、他のレジスト舌片部の延長線のいずれとも交差することのないように形成されていることが望ましく、これにより、半田109を十分且つ均一に濡れ広がり易くすることができる。但し、レジスト舌片部912a〜912dのような形状設定がなされた補強端子用実装ランド908は、半田ボイドを低減させるという目的に対しては有効である。
なお、補強端子用実装ランド108aにおいて、半田109aの内部で発生した気体が最も逃げ難いのは、補強端子用実装ランド108aにおいて外周から最も遠い部位、つまり、補強端子用実装ランド108aの中心付近である。そのため、補強端子用実装ランド108aの中心付近で発生した気体を逃がす経路として、レジスト舌片部112a〜112dがそれぞれ補強端子用実装ランド108aの略中心を向かうように設けられていると、効果的に発生した気体を逃がすことができる。つまり、補強端子用実装ランド108aのように、レジスト舌片部112a〜112dは、補強端子用実装ランド108aの略中心に向かうように設計することが望ましい。
上記説明の通り、本実施形態に係る回路基板101に設けられた補強端子用実装ランド108a〜108dによれば、補強端子用実装ランド108a〜108dにおける半田ボイドの発生を抑制することができる。また、補強端子用実装ランド108a〜108dのそれぞれにおいて、半田109aの分布が不均一になることを抑制することができる。こうして、補強端子106a〜106dと補強端子用実装ランド108a〜108dとの機械的接続及び電気的接続の信頼性を向上させることができる。
次に、補強端子用実装ランド108aの変形例について説明する。図6(a),(b),(c)はそれぞれ、補強端子用実装ランド108aの第1、第2、第3の変形例に係る補強端子用実装ランド208a,308a,408aの平面図である。補強端子用実装ランド208a,308a,408aを構成するソルダーレジスト110及び銅箔パッド211,311,411の構成(図3(b)に示す構成)は、上述した補強端子用実装ランド108aのソルダーレジスト110及び銅箔パッド111の構成と同等である。
図6(a)において、銅箔パッド211においてソルダーレジスト110で覆われていない部分が、補強端子用実装ランド208aである。補強端子用実装ランド208aは、銅箔パッド211上にソルダーレジスト110が除去されずに舌片状に残ることで形成されたレジスト舌片部212a,212b,212c,212dを含む。なお、レジスト舌片部212a〜212dは、ソルダーレジスト110と一体的に形成されており、よって、ソルダーレジスト110の一部でもある。
先に説明した補強端子用実装ランド108a(図3参照)では、レジスト舌片部112a〜112dを補強端子用実装ランド108aの角部から補強端子用実装ランド108a中心へ向かって延出させた。これに対して、図6(a)に示す補強端子用実装ランド208aでは、補強端子用実装ランド208の辺部の略中心から補強端子用実装ランド108aの中心へ向かって延出させている。
図6(b)において、銅箔パッド311においてソルダーレジスト110で覆われていない部分が、補強端子用実装ランド308aである。補強端子用実装ランド308aは、銅箔パッド311上にソルダーレジスト110が除去されずに舌片状に残ることで形成されたレジスト舌片部312a,312b,312cを含む。なお、レジスト舌片部312a〜312cは、ソルダーレジスト110と一体的に形成されており、よって、ソルダーレジスト110の一部でもある。
先に説明した補強端子用実装ランド108a(図3参照)は、4本のレジスト舌片部112a〜112dを有する構成とした。これに対して、図6(b)に示す補強端子用実装ランド308aでは、3本のレジスト舌片部312a〜312cを有する構成としている。本発明において、補強端子用実装ランドに設けるレジスト舌片部の数は、半田ボイドを低減させるという効果を得るためには少なくとも1本あればよく、その数に制限はない。但し、レジスト舌片部の数が多くなると、実際に半田が乗る補強端子用実装ランドの面積が小さくなり、機械的な接続強度の低下や電気抵抗の増加が懸念されるため、このような問題が生じない範囲で、レジスト舌片部の数や幅、長さを設定することが望ましい。
図6(c)において、銅箔パッド411においてソルダーレジスト110で覆われていない部分が、補強端子用実装ランド408aである。補強端子用実装ランド408aは、銅箔パッド411上にソルダーレジスト110が除去されずに舌片状に残ることで形成されたレジスト舌片部412a,412bを含む。なお、レジスト舌片部412a,412bは、ソルダーレジスト110と一体的に形成されており、よって、ソルダーレジスト110の一部でもある。
先に説明した補強端子用実装ランド108a(図3参照)は、略四角形の形状を有し、4本のレジスト舌片部112a〜112dを有している。これに対して、補強端子用実装ランド408aでは、銅箔パッド411が略円形の形状を有し、2本のレジスト舌片部412a,412bが設けられている。本発明において、補強端子用実装ランドの形状は、特に限定されるものではなく、回路基板に実装される電子部品の補強端子の形状等に合わせて、任意に設定することができ、例えば、三角形やその他の多角形、楕円形や長円形等であってもよい。なお、補強端子用実装ランド408aに設けるレジスト舌片部の数は、勿論、2本に限定されるものではなく、3本以上であってもよいし、逆に1本であってもよい。図6(a)〜(c)に示した補強端子用実装ランド208a,308a,408aでも、補強端子用実装ランド108aと同等の効果が得られる。
<その他の実施形態>
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。さらに、上述した各実施形態は本発明の一実施形態を示すものにすぎず、各実施形態を適宜組み合わせることも可能である。
例えば、上記実施形態では、SMDにて実装ランドが形成されているものとして説明を行ったが、実装ランドはNSMDにて形成されていてもよく、NSMDにより形成された実装ランドでも、レジスト舌片部に対応した部分の銅箔パッドは露出しない。また、上記実施形態では、銅箔パッドは不図示の配線パターンによってグランド信号線と接続されているとしたが、銅箔パッドはグランド信号線の銅箔の面と連続的かつ一体的に形成されていてもよい。更に、銅箔パッドが他のどの信号線とも接続されていない構成であっても構わないし、グランド信号線以外の他の信号線と接続されていても構わない。更に、上記実施形態では、回路基板に設けられた補強端子用実装ランドを例に取り上げたが、本発明の特徴である実装ランドの形態は、信号端子用実装ランドにも適用することができる。
101 回路基板
102 IC
106a 補強端子
108a 補強端子用実装ランド
109a 半田
110 ソルダーレジスト
111 銅箔パッド
112 レジスト舌片部

Claims (5)

  1. 実装端子を有する電子部品が実装される回路基板であって、
    前記回路基板は、前記電子部品の前記実装端子と半田付けにより接続される実装ランドを有し、
    前記実装ランドには、絶縁材料が前記実装ランドの外側から前記実装ランドの内側に向けて突出するように形成される突出部が設けられ、
    前記突出部が前記実装ランドを複数の領域に分断しないことを特徴とする回路基板。
  2. 前記絶縁材料は、前記回路基板の表層配線上に設けられるソルダーレジストであることを特徴とする請求項1に記載の回路基板。
  3. 前記突出部は、前記実装ランドの略中心に向かって突出するように形成されていることを特徴とする請求項1又は2に記載の回路基板。
  4. 前記実装ランドには、複数の前記突出部が設けられ、
    複数の前記突出部は、互いにそれぞれの前記突出部の延長線と交差しないように形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の回路基板。
  5. 電子部品が実装された請求項1乃至4に記載の回路基板を有することを特徴とする電子機器。
JP2013166262A 2013-08-09 2013-08-09 回路基板及び電子機器 Pending JP2015035531A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013166262A JP2015035531A (ja) 2013-08-09 2013-08-09 回路基板及び電子機器
US14/453,146 US9521749B2 (en) 2013-08-09 2014-08-06 Circuit substrate and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013166262A JP2015035531A (ja) 2013-08-09 2013-08-09 回路基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2015035531A true JP2015035531A (ja) 2015-02-19
JP2015035531A5 JP2015035531A5 (ja) 2016-09-08

Family

ID=52448500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013166262A Pending JP2015035531A (ja) 2013-08-09 2013-08-09 回路基板及び電子機器

Country Status (2)

Country Link
US (1) US9521749B2 (ja)
JP (1) JP2015035531A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038139A (ko) * 2017-09-29 2019-04-08 엘지이노텍 주식회사 인쇄회로기판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
JP6750862B2 (ja) * 2016-07-13 2020-09-02 キヤノン株式会社 撮像素子およびその実装基板
CN110996551B (zh) * 2019-11-22 2021-03-05 珠海景旺柔性电路有限公司 厚补强凹槽内贴器件的加工方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JPH0974267A (ja) * 1995-09-04 1997-03-18 Matsushita Electric Ind Co Ltd 回路基板
JPH10335797A (ja) * 1997-05-29 1998-12-18 Canon Inc 回路基板、及び電子回路装置の製造方法
JP2004158575A (ja) * 2002-11-05 2004-06-03 Kyocera Corp 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2006049675A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2006073601A (ja) * 2004-08-31 2006-03-16 Olympus Corp プリント配線基板
JP2007012850A (ja) * 2005-06-30 2007-01-18 Omron Corp 回路基板
JP2010010203A (ja) * 2008-06-24 2010-01-14 Alps Electric Co Ltd 半導体チップの実装構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849805B2 (en) * 2000-12-28 2005-02-01 Canon Kabushiki Kaisha Printed wiring board and electronic apparatus
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
JP2006303173A (ja) 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JPH0974267A (ja) * 1995-09-04 1997-03-18 Matsushita Electric Ind Co Ltd 回路基板
JPH10335797A (ja) * 1997-05-29 1998-12-18 Canon Inc 回路基板、及び電子回路装置の製造方法
JP2004158575A (ja) * 2002-11-05 2004-06-03 Kyocera Corp 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2006049675A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2006073601A (ja) * 2004-08-31 2006-03-16 Olympus Corp プリント配線基板
JP2007012850A (ja) * 2005-06-30 2007-01-18 Omron Corp 回路基板
JP2010010203A (ja) * 2008-06-24 2010-01-14 Alps Electric Co Ltd 半導体チップの実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038139A (ko) * 2017-09-29 2019-04-08 엘지이노텍 주식회사 인쇄회로기판
KR102422055B1 (ko) * 2017-09-29 2022-07-18 엘지이노텍 주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US20150043184A1 (en) 2015-02-12
US9521749B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
JP2015035531A (ja) 回路基板及び電子機器
JP2009054846A (ja) プリント配線基板及び電子装置製造方法
JPWO2016189609A1 (ja) 立体配線板および立体配線板の製造方法
JP2011096819A (ja) 半導体装置および回路基板
JP2005012088A (ja) 多層回路基板および電子機器
JP2011077062A (ja) プリント配線板アセンブリ
JP4821710B2 (ja) プリント配線板
JP2006287060A (ja) 回路基板、およびチップ部品の半田付け構造
JP2006253569A (ja) フレキシブル配線基板およびこれを用いた半導体装置
JP2022126814A (ja) プリント回路板、及び電子機器
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
JP4114488B2 (ja) 半導体パッケージの実装構造
JP2020167394A (ja) プリント回路板、及び電子機器
JP6153406B2 (ja) プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器
JP2021005586A (ja) 半導体モジュール、電子機器、及びプリント配線板
JP6261438B2 (ja) プリント配線基板およびプリント回路の製造方法
JP2004207287A (ja) はんだ付け用ランド、プリント配線基板
JP2007227780A (ja) 半導体部品の配線構造
JP4803071B2 (ja) 回路基板および電子部品付回路基板
WO2020095474A1 (ja) 回路基板
JP2023092556A (ja) プリント基板
JP2005340346A (ja) プリント基板の表面実装部品用パッド
JP2002211154A (ja) スクリーン印刷用マスクおよびそれを用いた半導体部品の実装方法
JP2024061095A (ja) 電子制御装置及び電子制御装置の製造方法
JP2009176915A (ja) 回路基板及びこれを用いた電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171017