JP2015027147A - インバータ装置 - Google Patents

Abstract

【課題】上下アーム短絡防止のためのデッドタイムの最小化を図る。
【解決手段】上アーム１１及び下アーム１２と、上アーム１１を駆動する上アーム駆動回路１３と、下アーム１２を駆動する下アーム駆動回路１４と、上アーム駆動回路１３にＯＦＦ制御信号を入力すると同時に下アーム駆動回路１４にＯＮ制御信号を入力する制御回路２と、上アーム１１のゲート電圧Ｖｇｓ１を監視して上アーム１１のＯＦＦ状態検知信号を下アーム駆動回路１４に入力する上アーム電圧検知回路２１とを備え、下アーム駆動回路１４が制御回路２からのＯＮ制御信号及び上アーム電圧検知回路２１からのＯＦＦ状態検知信号の両方を受け付けたときに下アーム１２のゲート端子１２０ＡをＯＮ駆動する。
【選択図】図４

Description

本発明は、インバータ装置に関するものである。

従来、上アーム及び下アームを直列接続してなるインバータ装置では、図６に示すように、スイッチング動作の際に上下アームの短絡を防止するため、デッドタイムＤＴを設定していた。このデッドタイムＤＴは、損失の増加等の原因となるので、その最小化を図るために、特許文献１に示すように、一方のアームにおけるオフ指令信号を受けたスイッチング素子のゲート電圧を監視して、このゲート電圧が所定の基準電圧以下になった場合にターンオフを検出するとともに、他方のアーム（対向アーム）におけるスイッチング素子をターンオンさせるものがある。

しかしながら、一方のアームのゲート電圧が所定の基準電圧以下になった直後に対抗アームをターンオンさせると、対抗アームのｄｉ／ｄｔの大きさにより、ＩＧＢＴの寄生容量を通ってゲートを流れる電流が、ゲート抵抗によりゲート電圧が再度上昇し、わずかなゲート電流でも誤点孤しやすい状況となる。したがって、結果として基準電圧はほぼ０Ｖに設定せざるを得なくなり、当初の目的であるデッドタイムを最小化するには至らないという問題が発生する。

加えて、例えばＩＧＢＴ素子等のスイッチング素子は、低電流時においてターンオフ時間が長くなるという性質がある。したがって、特許文献１に示すようなインバータ装置では、低電流時に一方のアームのスイッチング素子のターンオフを検出して対向アームにおけるスイッチング素子をターンオンさせた場合に、電圧の下がりが遅く、上下アームの短絡が発生するという問題がある。

上記のような低電流時における上下アーム短絡を防止するために、前記特許文献１では、ターンオフ時に負荷側に流れるターンオフ電流を監視して、このターンオフ電流が所定の設定値以上の場合は対向アームにおけるＩＧＢＴ素子のターンオンを遅延させている。

しかしながら、対向アームにおけるＩＧＢＴ素子のターンオンを遅延させることは、デッドタイムの延長に他ならず、前記上下アーム短絡防止のためのデッドタイムＤＴの増加を招くという問題がある。

特開２００２−２７２１３１号公報

そこで本発明は、上下アームの短絡を防止するためのデッドタイムの最小化を図ることを主たる所期課題とするものである。

すなわち本発明に係るインバータ装置は、互いに直列に接続された上アーム及び下アームと、前記上アームを駆動する上アーム駆動回路と、前記下アームを駆動する下アーム駆動回路と、前記上アームのゲート端子及び前記上アーム駆動回路の間に設けられた上アームゲート抵抗と、前記下アームのゲート端子及び前記下アーム駆動回路の間に設けられた下アームゲート抵抗と、前記上アームのゲート端子及び前記上アームゲート抵抗の間に一端が接続され、スイッチ素子を有する上アーム誤点弧防止ラインと、前記下アームのゲート端子及び前記下アームゲート抵抗の間に一端が接続され、スイッチ素子を有する下アーム誤点弧防止ラインと、上アーム又は下アームの一方である第１アームの駆動回路にＯＦＦ制御信号を入力すると同時に他方である第２アームの駆動回路にＯＮ制御信号を入力する制御回路と、前記第１アームのゲート電圧を監視して、当該ゲート電圧が所定の閾値以下のＯＦＦ状態となったときに、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号を入力する電圧検知回路とを備え、前記第２アームの駆動回路が、前記制御回路から入力されるＯＮ制御信号及び前記電圧検知回路から入力される前記第１アームのＯＦＦ状態検知信号の両方を受け付けたときに第２アームをＯＮ駆動し、前記第１アームの誤点弧防止ラインが、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号が入力されると同時にＯＮ駆動されることを特徴とする。

このようなものであれば、第２アームの駆動回路が、第１アームの駆動回路にＯＦＦ制御信号が入力されると同時に入力されるＯＮ制御信号と、第１アームのゲート電圧が所定の閾値以下となったときに入力される第１アームのＯＦＦ状態検知信号との両方を受け付けたときに、第２アームをＯＮ駆動するので、上下アームの短絡を防止しながら、デッドタイムを最小化することができる。また、前記上アームのゲート端子及び前記上アーム駆動回路の間に接続され、上アーム駆動回路にＯＦＦ制御信号が入力されると同時にＯＮされる上アーム誤点弧防止ラインと、前記下アームのゲート端子及び前記下アーム駆動回路の間に接続され、下アーム駆動回路にＯＦＦ制御信号が入力されると同時にＯＮされる下アーム誤点弧防止ラインとを備えるので、ＯＦＦ制御信号を受けたアームにおいて、当該アームの寄生容量が放電等したとしてもゲート抵抗に電流が流れないので、ゲート抵抗によりゲート電圧Ｖｇｓが再度上昇することを防止し、誤点孤を防止することができる。

また、本発明に係るインバータ装置は、互いに直列に接続された上アーム及び下アームと、前記上アームを駆動する上アーム駆動回路と、前記下アームを駆動する下アーム駆動回路と、前記上アームのゲート端子及び前記上アーム駆動回路の間に設けられた上アームゲート抵抗と、前記下アームのゲート端子及び前記下アーム駆動回路の間に設けられた下アームゲート抵抗と、前記上アームのゲート端子及び前記上アームゲート抵抗の間に一端が接続され、スイッチ素子を有する上アーム誤点弧防止ラインと、前記下アームのゲート端子及び前記下アームゲート抵抗の間に一端が接続され、スイッチ素子を有する下アーム誤点弧防止ラインと、上アーム又は下アームの一方である第１アームの駆動回路にＯＦＦ制御信号を入力すると同時に他方である第２アームの駆動回路にＯＮ制御信号を入力する制御回路と、前記第１アームのドレイン電圧を監視して、当該ドレイン電圧が所定の閾値以下のＯＦＦ状態となったときに、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号を入力する電圧検知回路とを備え、前記第２アームの駆動回路が、前記制御回路から入力されるＯＮ制御信号及び前記電圧検知回路から入力される前記第１アームのＯＦＦ状態検知信号の両方を受け付けたときに第２アームをＯＮ駆動し、前記第１アームの誤点弧防止ラインが、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号が入力されると同時にＯＮ駆動されることを特徴とする。

このようなものであれば、第２アームの駆動回路が、第１アームの駆動回路にＯＦＦ制御信号が入力されると同時に入力されるＯＮ制御信号と、第１アームのドレイン電圧が所定の閾値以下となったときに入力される第１アームのＯＦＦ状態検知信号との両方を受け付けたときに、第２アームをＯＮ駆動するので、デッドタイムを最小化することができる。また、前記上アーム誤点弧防止ライン及び前記下アーム誤点弧防止ラインを備えるので、ＯＦＦ制御信号を受けたアームにおいて、当該アームの寄生容量が放電等したとしてもゲート抵抗に電流が流れないので、ゲート抵抗によりゲート電圧Ｖｇｓが再度上昇することを防止し、誤点孤を防止することができる。

また、前記電圧検知回路が、前記第１アームがＯＦＦ状態となったときに、前記第１アームのゲート端子を短絡させて完全にＯＦＦ状態にすることが望ましい。
これならば、第２アームをＯＮ駆動させるときに、第１アームを完全にＯＦＦの状態にするので、上下アームの短絡の防止を一層確実にすることができる。

このように構成した本発明によれば、上下アームの短絡を防止するためのデッドタイムの最小化を図ることができる。

本実施形態におけるインバータ回路の構成を示す図。 同実施形態のスイッチング素子の構成を示す拡大図。 従来のインバータ装置におけるスイッチング動作を示す図。 同実施形態におけるスイッチング動作を示す図。 同実施形態におけるＦＷＤ有無によるモジュール損失を示す図。 従来のインバータ装置におけるデッドタイムを示す図。

以下に本発明の一実施形態について図面を参照して説明する。

本実施形態に係るインバータ装置１００は、図１に示すように、互いに直列に接続された上アーム１１及び下アーム１２と、上アーム１１を駆動する上アーム駆動回路１３と、下アーム１２を駆動する下アーム駆動回路１４と、上アーム１１のゲート端子１１０Ａ及び上アーム駆動回路１３の間に設けられた上アームゲート抵抗１７と、下アーム１２のゲート端子１２０Ａ及び下アーム駆動回路１４の間に設けられた下アームゲート抵抗１８と、ゲート端子１１０Ａ及び上アームゲート抵抗１７の間に接続され、スイッチ素子１５１を有する上アーム誤点弧防止ライン１５と、ゲート端子１２０Ａ及び下アームゲート抵抗１８の間に接続され、スイッチ素子１６１を有する下アーム誤点弧防止ライン１６と、上アーム駆動回路１３及び下アーム駆動回路１４を制御する制御回路２と、上アーム１１のゲート電圧Ｖｇｓ１を検知する上アーム電圧検知回路２１と、下アーム１２のゲート電圧Ｖｇｓ２を検知する下アーム電圧検知回路２２と、を有する。なお、上アーム１１及び下アーム１２からなるスイッチング回路と、上アーム駆動回路１３と、下アーム駆動回路１４と、上アーム誤点弧防止ライン１５と、下アーム誤点弧防止ライン１６と、上アームゲート抵抗１７と、下アームゲート抵抗１８とによりインバータ回路１が構成される。

上アーム１１及び下アーム１２は、図２に示すように、それぞれＳｉＣを用いたＭＯＳＦＥＴ（電界効果トランジスタ）等のスイッチング素子である。なお、図１及び図２における符号１１１及び１２１は、ＭＯＳＦＥＴのソース及びドレイン間に生じる寄生ダイオードである。

上アーム駆動回路１３及び下アーム駆動回路１４は、前記各アーム１１、１２のゲート端子（制御端子）１１０Ａ又は１２０Ａにゲート電圧Ｖｇｓを印加して、各アーム１１、１２のＯＮ／ＯＦＦを切り替えるものである。

上アーム１１のゲート端子１１０Ａと上アーム駆動回路１３との間には、ゲート端子１１０Ａに印加される電流を制限するゲート抵抗１７が設けられている。また、下アーム１２のゲート端子１２０Ａと下アーム駆動回路１４との間には、ゲート端子１２０Ａに印加される電流を制限するゲート抵抗１８が設けられている。

上アーム誤点弧防止ライン１５は、一端が上アーム１１のゲート端子１１０Ａとゲート抵抗１７との間に接続されており、ＳｉＣを用いたトランジスタ等のスイッチ素子１５１を有する。ここで、上アーム誤点弧防止ライン１５の他端は上アーム１１のソース端子側に接続されている。

下アーム誤点弧防止ライン１６は、一方の端部が下アーム１２のゲート端子１２０Ａとゲート抵抗１８との間に接続されており、ＳｉＣを用いたトランジスタ等のスイッチ素子１６１を有する。ここで、下アーム誤点弧防止ライン１６の他端は下アーム１２のソース端子側に接続されている。

制御回路２は、図１に示すように、各アーム１１、１２それぞれのＯＮ／ＯＦＦを交互に切り替えるためのＯＮ／ＯＦＦ制御信号と、各アーム誤点弧防止ライン１５、１６それぞれのＯＮ／ＯＦＦを切り替えるための誤点弧防止制御信号とを各アーム１１、１２の駆動回路１３、１４に入力するものである。ここで、上アーム駆動回路１３に入力されるＯＮ／ＯＦＦ制御信号と下アーム駆動回路１４に入力されるＯＮ／ＯＦＦ制御信号との間にデットタイムが設けられていない。つまり、制御回路２は、一方のアーム駆動回路にＯＦＦ制御信号を入力すると同時に、他方のアーム駆動回路にＯＮ制御信号を入力する。

上アーム電圧検知回路２１は、上アーム１１のゲート電圧Ｖｇｓ１を検知して、ゲート電圧Ｖｇｓ１が所定の閾値ＴＬ以下となった場合に、下アーム駆動回路１４及び制御回路２に上アーム１１のＯＦＦ状態検知信号を入力するものである。

下アーム電圧検知回路２２は、下アーム１２のゲート電圧Ｖｇｓ２を検知して、ゲート電圧Ｖｇｓ２が所定の閾値ＴＬ以下となった場合に、上アーム駆動回路１３及び制御回路２に下アーム１２のＯＦＦ状態検知信号を入力するものである。

ここで、前記所定の閾値ＴＬは、電圧レベルにおいてＯＮ状態からＯＦＦ状態に切り替わる（ターンオフ）電圧である。なお、所定の閾値ＴＬは、各アーム１１、１２同士の短絡を防止できるように設定されていれば良く、例えば使用するスイッチング素子の種類等、インバータ装置１００の使用状態等に合わせて適宜設定される。

また、上アーム電圧検知回路２１及び下アーム電圧検知回路２２は、それぞれが検知対象としている当該アーム１１、１２のゲート電圧Ｖｇｓが所定の閾値ＴＬ以下となった場合に、他方のアーム駆動回路にＯＦＦ状態検知信号を入力すると同時に、当該アームのゲート端子を短絡させて完全にＯＦＦ状態にする。

しかして、本実施形態の上アーム駆動回路１３及び下アーム駆動回路１４は、制御回路２からＯＮ制御信号が入力された場合には、当該ＯＮ制御信号と、上アーム電圧検知回路２１又は下アーム電圧検知回路２２から入力される他方のアームのＯＦＦ状態検知信号とを用いて、各アーム１１、１２をＯＮ駆動する。なお、上アーム駆動回路１３及び下アーム駆動回路１４は、制御回路２からＯＦＦ制御信号が入力された場合には、当該ＯＦＦ信号を用いて、各アーム１１、１２をＯＦＦにする。

また、制御回路２は、上アーム電圧検知回路２１又は下アーム電圧検知回路２２からＯＦＦ状態検知信号を受け付けると同時に、ＯＦＦされている側のアーム駆動回路に、当該アームのアーム誤点弧防止ラインをＯＮさせる誤点弧防止制御信号を入力する。これにより、ＯＮ駆動される側のアームと、ＯＦＦされている側のアーム誤点弧防止ラインとが同時にＯＮする。

例えば、上アーム駆動回路１３に制御回路２からＯＦＦ制御信号が入力された場合には、当該上アーム駆動回路１３は、上アーム１１のゲート端子１１０ＡをＯＦＦにする。このとき、下アーム駆動回路１４には、前記上アーム駆動回路１３にＯＦＦ信号が入力されると同時にＯＮ制御信号が入力される。ここで、上アーム１１のゲート電圧Ｖｇｓ１が所定の閾値ＴＬ以下となった場合に、上アーム電圧検知回路２１が下アーム駆動回路１４及び制御回路２にＯＦＦ状態検知信号を入力する。そして、下アーム駆動回路１４は、前記ＯＮ制御信号と、上アーム電圧検知回路２１から入力される上アーム１１のＯＦＦ状態検知信号との両方を受け付けたときに、下アーム１２をＯＮ駆動する。これと同期して、制御回路２は、上アーム駆動回路１３に上アーム誤点弧防止ライン１５をＯＮさせる誤点弧防止制御信号を入力し、誤点弧防止制御信号を受け付けた上アーム駆動回路１３は、上アーム誤点弧防止ライン１５をＯＮ駆動する。

以下、このように構成されたインバータ装置１００の動作とともに、従来のインバータ装置に対してデットタイムが短縮できることを説明する。

まず、インバータ装置１００は、図３及び図４に示すように、上アーム１１がＯＮ状態の場合、所定のタイミングで制御回路２から上アーム駆動回路１３にＯＦＦ制御信号が入力されるとともに、下アーム駆動回路１４にＯＮ制御信号が入力される（ステップＳ１）。ここで、上アーム駆動回路１３は、制御回路２からのＯＦＦ制御信号を受け付け、上アーム１１のゲート端子１１０ＡをＯＦＦにする。ＯＦＦにされたゲート端子１１０Ａにおけるゲート電圧Ｖｇｓ１は、徐々に下がっていく。下アーム駆動回路１４は、制御回路２からのＯＮ制御信号を受け付けた後、上アーム１１のＯＦＦ状態検知信号を受け付けるまで待機状態となる。なお、前記所定のタイミングは、インバータ装置１００のスイッチング周期により定まり、インバータ装置１００の用途に合わせて適宜設定される。

ここで、従来のインバータ装置における制御内容について説明する。従来のインバータ装置は、図３に示すように、上アーム駆動回路１３にＯＦＦ制御信号が入力された後に、上アーム１１と下アーム１２との間の短絡を防止するために、予め定められたデッドタイムＤＴ_（従来）を確保している。そして、従来のインバータ装置は、デッドタイムＤＴ_（従来）の経過後に下アーム駆動回路１４にＯＮ制御信号を入力して、下アーム１２のゲート端子１２０Ａにゲート電圧Ｖｇｓ２を印加させる（ステップＳ２ｚ）。

以上の通り、従来の制御方法では、デッドタイムＤＴ_（従来）が予め定められているので、ＯＦＦ制御信号が入力された一方のアームのゲート電圧がＯＦＦ状態（上下アーム短絡の危険性が低い）であるにも関らず、他方のアームにＯＮ制御信号を出さない冗長な期間（図３に示すＺ期間）が生じる。

次に、本実施形態のインバータ装置１００におけるステップＳ１以降の制御内容を説明する。

本実施形態のインバータ装置１００では、図４に示すように、上アーム駆動回路１３にＯＦＦ制御信号が入力されると、上アーム１１のゲート電圧Ｖｇｓ１が下がり、所定の閾値ＴＬよりゲート電圧Ｖｇｓ１が低くなる。ここで、上アーム電圧検知回路２１は、ゲート電圧Ｖｇｓ１が所定の閾値ＴＬ以下となったことを検知して、上アーム１１のゲート端子１１０Ａを短絡させ、上アーム１１を完全ＯＦＦ状態にする。同時に、上アーム電圧検知回路２１は、下アーム駆動回路１４及び制御回路２に上アーム１１のＯＦＦ状態検知信号を入力する。これにより、下アーム駆動回路１４は、既に受け付けている制御回路２からのＯＮ制御信号と、上アーム電圧検知回路２１からの上アーム１１のＯＦＦ状態検知信号との両方を受付けたので、下アーム１２のゲート端子１２０Ａにゲート電圧Ｖｇｓ２を印加することで、下アーム１２をＯＮ駆動する。また、制御回路２は、上アーム電圧検知回路２１からＯＦＦ状態検知信号を受け付けると同時に、上アーム駆動回路１３に、上アーム誤点弧防止ライン１５をＯＮさせる誤点弧防止制御信号を入力する。これにより、ＯＮ駆動される下アーム１２と、上アーム誤点弧防止ライン１５とが同時にＯＮする（ステップＳ２）。

そして、下アーム１２におけるゲート電圧Ｖｇｓ２が所定の電圧まで上昇し、下アーム１２がＯＮ状態となる（ステップＳ３）。

その後、上記ステップＳ１〜Ｓ３と同様の制御をすることにより、ＯＮ状態となるアームを下アーム１２から上アーム１１に切り替えることができる。これらの動作を繰り返すことによって、インバータ装置１００は、上アーム１１及び下アーム１２のスイッチング動作を行う。

＜本実施形態の効果＞
このように構成したインバータ装置１００によれば、下アーム駆動回路１４が、上アーム駆動回路１３にＯＦＦ制御信号が入力されると同時に入力されるＯＮ制御信号と、上アーム電圧検知回路２１から入力される上アーム１１のＯＦＦ状態検知信号との両方を受け付けたときに下アーム１２をＯＮ駆動するので、ゲート電圧Ｖｇｓ１の降下速度に応じて、冗長な期間を含まない最適なデッドタイムＤＴとなる。したがって、デッドタイムＤＴを最小化することができる。また、上アーム１１のゲート端子及び上アーム駆動回路１３の間に接続され、上アーム駆動回路１３にＯＦＦ制御信号が入力されると同時にＯＮされる上アーム誤点弧防止ライン１５と、下アーム１２のゲート端子及び下アーム駆動回路１４の間に接続され、下アーム駆動回路１４にＯＦＦ制御信号が入力されると同時にＯＮされる下アーム誤点弧防止ライン１６とを備えるので、ＯＦＦ制御信号を受けたアームにおいて、当該アームの寄生容量が放電等したとしてもゲート抵抗に電流が流れないので、ゲート抵抗によりゲート電圧Ｖｇｓが再度上昇することを防止し、誤点孤を防止することができる。

また、上アーム電圧検知回路２１が、ゲート電圧Ｖｇｓ１が所定の閾値ＴＬ以下となったときに上アーム１１のゲート端子１１０Ａを短絡させるので、下アーム１２をＯＮ駆動させるときに上アーム１１が完全にＯＦＦの状態となり、上アーム１１と下アーム１２との間の短絡を確実に防止することができる。

さらに、従来のインバータ装置では、寄生ダイオードのＶｆ特性が良くないためにＭＯＳＦＥＴと並列でＦＷＤ（フリーホイールダイオード）が実装されていた。これに対し、本実施形態のインバータ装置１００は、デッドタイムＤＴを最小化することができるので、寄生ダイオード１１１又は寄生ダイオード１２１に流れる還流電流を可及的に最小化でき、インバータ回路１からＦＷＤを削除することができる。加えて、本実施形態のインバータ装置１００は、図５に示すように、ＦＷＤを削除したことによるモジュール損失を低減することができる。

加えて、上アーム誤点弧防止ライン１５及び下アーム誤点弧防止ライン１６を備えるので、ＯＦＦ制御信号を受けたアームにおいて、ＩＧＢＴの寄生容量が放電等したとしてもゲート抵抗１７、１８に電流が流れないので、ゲート抵抗１７、１８によりゲート電圧Ｖｇｓが再度上昇することを防止し、誤点孤を防止することができる。

＜その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
例えば、上アーム電圧検知回路２１又は下アーム電圧検知回路２２は、上アーム１１又は下アーム１２のゲート電圧Ｖｇｓを監視するものに限定されず、上アーム１１又は下アーム１２のドレイン電圧Ｖｄｓを監視するものであっても良い。

また、上アーム誤点弧防止ライン１５及び下アーム誤点弧防止ライン１６の他端は、各アーム１１、１２のソース端子側に接続されるものに限られず、例えば接地されている構成等、各アーム１１、１２の寄生容量が放電等したとしてもゲート抵抗１７、１８に電流が流れないように構成されていれば良い。

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。

１００・・・インバータ装置
１ ・・・インバータ回路
１１ ・・・上アーム（第１アーム）
１２ ・・・下アーム（第２アーム）
１３ ・・・上アーム駆動回路
１４ ・・・下アーム駆動回路
１５ ・・・上アーム誤点弧防止ライン
１６ ・・・下アーム誤点弧防止ライン
２ ・・・制御回路
２１ ・・・上アーム電圧検知回路
２２ ・・・下アーム電圧検知回路

Claims (3)

1. 互いに直列に接続された上アーム及び下アームと、
   前記上アームを駆動する上アーム駆動回路と、
   前記下アームを駆動する下アーム駆動回路と、
   前記上アームのゲート端子及び前記上アーム駆動回路の間に設けられた上アームゲート抵抗と、
   前記下アームのゲート端子及び前記下アーム駆動回路の間に設けられた下アームゲート抵抗と、
   前記上アームのゲート端子及び前記上アームゲート抵抗の間に一端が接続され、スイッチ素子を有する上アーム誤点弧防止ラインと、
   前記下アームのゲート端子及び前記下アームゲート抵抗の間に一端が接続され、スイッチ素子を有する下アーム誤点弧防止ラインと、
   上アーム又は下アームの一方である第１アームの駆動回路にＯＦＦ制御信号を入力すると同時に他方である第２アームの駆動回路にＯＮ制御信号を入力する制御回路と、
   前記第１アームのゲート電圧を監視して、当該ゲート電圧が所定の閾値以下のＯＦＦ状態となったときに、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号を入力する電圧検知回路とを備え、
   前記第２アームの駆動回路が、前記制御回路から入力されるＯＮ制御信号及び前記電圧検知回路から入力される前記第１アームのＯＦＦ状態検知信号の両方を受け付けたときに第２アームのゲート端子をＯＮ駆動し、
   前記第１アームの誤点弧防止ラインが、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号が入力されると同時にＯＮ駆動されることを特徴とするインバータ装置。
2. 互いに直列に接続された上アーム及び下アームと、
   前記上アームを駆動する上アーム駆動回路と、
   前記下アームを駆動する下アーム駆動回路と、
   前記上アームのゲート端子及び前記上アーム駆動回路の間に設けられた上アームゲート抵抗と、
   前記下アームのゲート端子及び前記下アーム駆動回路の間に設けられた下アームゲート抵抗と、
   前記上アームのゲート端子及び前記上アームゲート抵抗の間に一端が接続され、スイッチ素子を有する上アーム誤点弧防止ラインと、
   前記下アームのゲート端子及び前記下アームゲート抵抗の間に一端が接続され、スイッチ素子を有する下アーム誤点弧防止ラインと、
   上アーム又は下アームの一方である第１アームの駆動回路にＯＦＦ制御信号を入力すると同時に他方である第２アームの駆動回路にＯＮ制御信号を入力する制御回路と、
   前記第１アームのドレイン電圧を監視して、当該ドレイン電圧が所定の閾値以下のＯＦＦ状態となったときに、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号を入力する電圧検知回路とを備え、
   前記第２アームの駆動回路が、前記制御回路から入力されるＯＮ制御信号及び前記電圧検知回路から入力される前記第１アームのＯＦＦ状態検知信号の両方を受け付けたときに第２アームのゲート端子をＯＮ駆動し、
   前記第１アームの誤点弧防止ラインが、前記第２アームの駆動回路に前記第１アームのＯＦＦ状態検知信号が入力されると同時にＯＮ駆動されることを特徴とするインバータ装置。
3. 前記電圧検知回路が、前記第１アームがＯＦＦ状態となったときに、前記第１アームのゲート端子を短絡させて完全にＯＦＦ状態にする請求項１又は２記載のインバータ装置。