JP2015012286A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2015012286A
JP2015012286A JP2014012454A JP2014012454A JP2015012286A JP 2015012286 A JP2015012286 A JP 2015012286A JP 2014012454 A JP2014012454 A JP 2014012454A JP 2014012454 A JP2014012454 A JP 2014012454A JP 2015012286 A JP2015012286 A JP 2015012286A
Authority
JP
Japan
Prior art keywords
wiring layer
via electrode
circuit board
printed circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014012454A
Other languages
English (en)
Inventor
ハ・キョン・ム
Kyung Moo Har
ジョン・ヒュン・ジン
Hyung Jin Jeon
キム・ジン・グ
Jin-Gu Kim
イ・ヨン・ゼ
Young Jae Lee
クォン・ヨン・ド
Yong-Do Kwon
イ・チャン・ベ
Chang Bae Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015012286A publication Critical patent/JP2015012286A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】構造的に安定し且つ電気的接続への信頼性が高い、印刷回路基板及びその製造方法を提供する。
【解決手段】本発明の印刷回路基板100は、下部配線層110a及び該下部配線層110aを埋め立てる絶縁層120及び該絶縁層120上に形成される上部配線層110bを含み、上部配線層110bと下部配線層110aとの層間接続は、その間に設けられ、上面は上部配線層110bに接合され、下面は下部配線層10aに接合するビア電極130を介してなされ、ビア電極130の下面は上面より面積が大きい。
【選択図】図1

Description

本発明は印刷回路基板に関し、特に、配線層の層間接続のための特定形状のビア電極構造を有する印刷回路基板及びその製造方法に関する。
印刷回路基板(Printed Circuit Board:PCB)は、電気絶縁性基板に銅などの伝導性材料で回路ラインパターンを印刷して形成したもので、電子製品の小型化、薄板化、高密度化、パッケージ化の傾向に伴って、印刷回路基板も多層化、配線密度の向上などへの研究・開発が進められてきている。
印刷回路基板の微細パターンの形成、信頼性及び設計密度を高めるため、原資材の変更とともに、回路の層構成を複合化する構造に変化している。これによって、絶縁基板の一面のみに配線を形成した断面PCBの他に、両面に配線を形成した両面印刷回路基板、または多層で配線した多層印刷回路基板(Multi layer board)が広く使われている。
このうち、多層印刷回路基板は、回路配線層の実装領域を拡大するために、いわゆるビルドアップ方式によって製造される。このビルドアップ方式による多層印刷回路基板では、絶縁層及び回路配線層を順に積層し、各層の回路配線層はビア電極を介して導通される。
特許文献1に示されているように、ビア電極の一般的な形成方法は、先に基板部材上に、例えば第1層の回路配線層を形成し、これを覆う絶縁層を塗布し、該絶縁層の所定位置にレーザー工程またはフォトリソグラフィ工程によってビアホールを加工して、第1層の回路配線層を露出させる。続いて、前記絶縁層上に第2層の回路配線層を形成し、ビアフィル(Via Fill)工程によってビアホールの内部をメッキ充填し、第1層の回路配線層と第2層の回路配線層とを接続する。
初めには、各層のビア電極が互いにはずれて層間接続が成されるようにしたが、最近は、電子機器の高機能化、軽薄短小化、高密度化に伴って早い信号特性が求められ、例えば第1層のビア電極の真上に第2層のビア電極を載置するようなスタックビア(Stack via)構造が示されている。このようなスタックビア構造は、既存の製品に比べて回路デザイン時間を最大30%以上縮めさせると共に、信号損失や信号干渉などの電気的特性に優れる。そのため、スタックビア構造はビア電極の直上にビア電極を形成すため、ビアホールの内部に金属が完全に充填されなければならない。
韓国特許出願公開第2013-0051286号公報
しかし、益々高くなるビアホールの縦横比(Aspect Ratio)によって、ビアフィル工程による金属充填の際、ビアホールの内部の一部空間に金属物質が満たされないようなボイド現象が発生することになる。
また、金属の充填方向は、ビアホールの側壁から始めて中央方へ進行され、該ビアホールの中央に充填される金属量が減って、ビア電極の表面に溝が形成されるようなディンプル(Dimple)現象が発生することもある。
このようなボイドやディンプル現象は、回路配線層の層間電気的接続への信頼性を低下させ、不良の印刷回路基板を生産するような原因になる。
本発明は上記の問題点に鑑みて成されたものであって、構造的に安定し且つ電気的接続への信頼性が高い、印刷回路基板及びその製造方法を提供することに、その目的がある。
上記目的を解決するために、本発明の一形態によれば、下部配線層、これを埋め立てる絶縁層及び該絶縁層上に形成される上部配線層を含む印刷回路基板であって、上部配線層と下部配線層との層間接続は、その間に設けられ、上面は前記上部配線層に接合され、下面は前記下部配線層に接合するビア電極を介してなされ、前記ビア電極の下面は上面より面積が大きい、印刷回路基板が提供される。
また、前記ビア電極は、その側壁が下部に行くほど直径が大きくなるようなテーパー形状を有する。
また、前記絶縁層は、前記ビア電極が形成された後、前記下部配線層及び前記ビア電極を埋め立てるように形成される。
また、前記配線層は、信号ライン、パワーライン及び接地ラインのうちのいずれか一つまたはこれらの組み合わせで構成される。
また、上記目的を解決するために、本発明の他の形態によれば、基板部材の一面または両面に配線層及びこれを埋め立てる絶縁層の繰り返し積層によって成される印刷回路基板であって、前記各配線層間の層間接続は、その間に設けられ、下面は一つの絶縁層を基準にそれに埋め立てられた配線層に接合し、上面はその絶縁層上に形成される配線層に接合するビア電極を介してなされ、前記ビア電極の下面は上面より面積が大きい。
また、前記ビア電極は、その側壁が下部に行くほど直径が大きくなるようなテーパー形状を有する。
また、前記各層のビア電極は、垂直方向に互いに対向して配置される。
また、上記目的を解決するために、本発明のさらに他の形態によれば、基板部材上に下部配線層を形成するステップと、前記下部配線層が形成された基板部材上にフォトレジストを塗布するステップと、前記フォトレジストに下部に行くほど直径が大きくなるテーパー形状のビアホールを形成し、前記下部配線層を露出させるステップと、前記ビアホールの内部をメッキ充填してビア電極を形成するステップと、前記フォトレジストを除去するステップと、前記下部配線層及び前記ビア電極を埋め立てる絶縁層を形成するステップと、前記ビア電極の上面に接合する上部配線層を前記絶縁層上に形成するステップとを含む印刷回路基板の製造方法が提供される。
また、前記絶縁層を形成するステップにおいて、前記下部配線層の厚さと前記ビア電極の厚さとの和に対応する厚さで前記絶縁層を形成する。
また、前記下部配線層及び前記上部配線層は、サブトラクティブ法(Subtractive)、アディティブ法(Additive)、セミアディティブ法(Semi−Additive)、修正済セミアディティブ法(Modified Semi−Additive)のうちのいずれか一つを用いて形成される。
また、前記フォトレジストは、光照射によって硬化されるネガティブタイプを使って、前記ビアホールを形成するステップにおいて前記ビア電極が形成される位置に露光マスクを前記フォトレジストに付着し、露光・現像して前記ビアホールを形成する。
また、前記ビア電極が形成される位置に付着される露光マスクの面積は、ビア電極の上面の面積に対応する。
また、前記ビア電極を形成するステップにおいて、前記下部配線層を引入線として電解メッキを実施して前記ビア電極を形成する。
本発明によれば、従来のビアフィル工程によるボイドやディンプル現象を防止することによって、スタックビア構造においても電気的接続の信頼性を大きく高めることができるという効果が奏する。
また、台形状のビア電極構造によって積層荷重によるストレスを効率よく分散させることができ、構造的に安定な印刷回路基板を提供することができるという効果が奏する。
本発明の一実施形態による多層印刷回路基板の断面図である。 本発明の他の実施形態による印刷回路基板の断面図である。 本発明のさらに他の実施形態による印刷回路基板の製造方法を示す断面図である。 同じく、印刷回路基板の製造方法を示す断面図である。 同じく、印刷回路基板の製造方法を示す断面図である。 同じく、印刷回路基板の製造方法を示す断面図である。 同じく、印刷回路基板の製造方法を示す断面図である。 同じく、印刷回路基板の製造方法を示す断面図である。 同じく、印刷回路基板の製造方法を示す断面図である。 同じく、印刷回路基板の製造方法を示す断面図である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そし、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。
図1は、本発明の一実施形態による多層印刷回路基板の断面図である。
図1を参照して、本発明の印刷回路基板100は、下部配線層110a、これを埋め立てる絶縁層120及び該絶縁層120上に形成される上部配線層110bを含む。
図1では、発明の主要特徴を明らかに示すために、コアになる基板部材10の一面のみに上部配線層110a、下部配線層110b及び絶縁層120が形成されていることと示したが、これらの上部配線層110a、下部配線層110b及び絶縁層120は基板部材10のいずれか一面だけでなく両面に形成されてもよい。
上部配線層110a及び下部配線層110bは、電流が流れる回路配線であって、電気伝導性が優秀な銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)または白金(Pt)の群より選ばれるいずれか少なくとも一つのまたは少なくとも二つの混合物から成る。また、その用途によって、電気的な通路の役目をして信号を伝達する信号ライン、電源供給手段になるパワーライン及び接地領域を形成する接地ラインのうちのいずれか一つまたはこれらの組み合わせで構成される。
上部配線層110bと下部配線層110aとの層間接続は、上部配線層110bと下部配線層110aとの間に設けられるビア電極130を介して行われる。詳しくは、ビア電極130の上面130bは上部配線層110bに接合され、下面130aは下部配線層110aに接合するようになる。
ビア電極130の下面130aは、上面130bよりその面積が大きく形成される。これによって、ビア電極130は図1に示すように、その側壁が下部に行くほど直径が大きくなるようなテーパー形状、すなわち台形状を有する。このような形状のビア電極130を含むことによって発揮される効果については後述する事にする。
絶縁層120は、上部配線層110a及び下部配線層110bを保護すると共にそれらの間を絶縁するための層であって、絶縁性、耐熱性、耐湿性などを考慮してその材料を適切に選択してもよい。例えば、絶縁層120を形成するための最適の高分子材料には、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス纎維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが挙げられる。
このような絶縁層120は、ビア電極130が形成された後、下部配線層110a及びビア電極130を埋め立てるように形成される。ビア電極130の上面130bが上部配線層110bに接合されるように、絶縁層120の厚さは下部配線層110aの厚さとビア電極130の厚さとの和に対応する値を有する。
図2は、本発明の他の実施形態による印刷回路基板の断面図である。本発明の他の実施形態による印刷回路基板200は、3層以上の配線層110を含み、前述の台形形状のビア電極130が少なくとも二つの層以上の複数層で構成される。
詳しくは、本発明の他の実施形態による印刷回路基板200は、配線層110及び該配線層110を埋め立てる絶縁層120を繰り返して積層することによって構成される。図中では、基板部材10の両面に配線層110及び絶縁層120が形成されたことと示されているが、基板部材10の一面のみに配線層110及び絶縁層120が複数形成されてもよい。
各配線層110間の層間接続は、各配線層110間に設けられたビア電極130を介して行われる。すなわち、ビア電極130の下面130aは一つの絶縁層120を基準にそれに埋め立てられた配線層110に接合し、上面130bはその絶縁層120上に形成される配線層110に接合する。前述のように、ビア電極130は下面130aの面積が上面130bより大きい台形状に形成される。
各層におけるビア電極130は、垂直方向に互いに対向して配置される。よって、本発明の他の実施形態による印刷回路基板200は、一つのビア電極130の真上に他のビア電極130が連続して積層されるスタックビア構造を有する。
このようなスタックビア構造では、ビア電極の連続積層によって積層荷重が累積し、基板が曲がるなどの不良が発生することがあるが、本発明のように、台形状のビア電極130を利用する場合、各層におけるビア電極130に集中する積層荷重は、面積が広い下部方へ分散されることによって、構造的により安定な形態を維持することができるようになる。
以下、本発明の印刷回路基板の製造方法について詳記する。
図3〜図10は各々、本発明の印刷回路基板の製造方法を順次に示す断面図である。まず、図3に示すように、基板部材10上に下部配線層110aを形成する。
基板部材10はコアになる基板であって、熱硬化性または熱可塑性の高分子基板、セラミックス基板、有無機複合素材基板またはガラス纎維含浸基板などが使われる。
下部配線層110aは、公知のサブトラクティブ法、アディティブ法、セミアディティブ法、修正済セミアディティブ法などの回路形成工法のうちのいずれか一つを利用して形成される。ここでは示されていないが、基板部材10と下部配線層110aとの間には電解メッキの引入線になるシード層が設けられてもよい。
続いて、図4に示すように、下部配線層110aの形成された基板部材10上にフォトレジスト20を塗布する。
フォトレジスト20は、受光部分が光重合反応を起こして硬化されるネガティブタイプのものを使う。そのため、図5に示すように、ビア電極130が形成される位置に露光マスク30をフォトレジスト20上に付着した後光照射する。すると、フォトレジスト20において露光マスク30が付着された部分は光を受けなく、後続の現像工程を経てると、図6に示すように下部配線層110aを露出させるビアホール130’が形成される。
ビア電極130が形成される位置に付着される露光マスク30の面積は、ビア電極130の上面130bの面積に対応する。そのため、引き続いて相対的に光重合反応率が低下するように、フォトレジスト20の光吸収率、光源の波長、光量などを適切に調節して照射すると、図6のような台形状のビアホール130'が形成される。
続いて、図7に示すように、ビアホール130'の内部をメッキ充填してビア電極130を形成する。このビア電極130の形成は、ビアホール130'の内部にCu、Ag、Sn、Au、Ni、Pdのうちのいずれか一つの金属物質をスクリーン印刷(screen printing)、スパッタリング(suppering)、蒸発法(evaporation)、インクジェット、ディスペンシングなどの様々な工法によって行われる。一実施形態によれば、台形状のビアホール130'において角部(図6中のA)の充填密度を高めるために、下部配線層110aを引入線として電解メッキを実施し、ビアホール130'の高さまでビア電極130をメッキ成長させることが望ましい。
こうしてビア電極130が形成されると、エッチング液などを用いて、図8に示すようにフォトレジスト20を除去し、続いて、テープキャスティング(tape casting)方式やスピンコーティング(spin coating)、その他インクジェットプリンティング方式(inkjet printing)などの様々なコーティング方式を使って、図9に示すように、下部配線層110a及びビア電極130を埋め立てる絶縁層120を形成する。
ビア電極130が台形状を有することによって、絶縁層120コーティング時、ビア電極130と下部配線層110aとの接合部位Bにも充填率の高いコーティングが可能になる。もし、ビア電極130が下部に行くほど直径が小くなるような逆台形状を有する場合、ビア電極130と下部配線層110aとの接合部位Bは奥方へ凹になる形態になり、絶縁物質の充填が難しくなることがある。
コーティングされる絶縁層120の厚さは、絶縁層120上に形成されるべき上部配線層110bがビア電極130の上面130bに接合するように、下部配線層110aとビア電極130との厚さの和に対応するように設定することが望ましい。または、ビア電極130の上面130bまで完全に覆うように、絶縁層120をコーティングの後、ビア電極130の上面130bが露出するように研磨工程を実施してもよい。
こうして絶縁層120が形成されると、最後に図10に示すように、ビア電極130の上面130bに接合する上部配線層110bを絶縁層120上に形成し、本発明の印刷回路基板を最終に完成する。
上部配線層110bは、下部配線層110aと同様に、サブトラクティブ法、アディティブ法、セミアディティブ法、修正済セミアディティブ法などの公知の回路形成工法のうちのいずれか一つを利用して形成される。また、上部配線層110bの形成後、その上に図4〜図10の工程を繰り返して行って、ビア電極130によって層間接続される配線層を所定の層数分積層するか、基板部材10の両面に対して上記の工程を行ってもよい。
このように、本発明の製造方法では、ビア電極130をまず形成した後、絶縁層120をコーティングすることによって、従来のビアフィル工程によるボイドやディンプル現象を防止すると共に、スタックビア構造でも電気的な接続の信頼性をより一層向上させることができる。
また、台形状のビア電極130の構造によって積層荷重によるストレスを効率よく分散させることができ、構造的に安定な印刷回路基板を提供することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
100、200 本発明の印刷回路基板
10 基板部材
20 フォトレジスト
30 露光マスク
110 配線層
110a 下部配線層
110b 上部配線層
120 絶縁層
130 ビア電極
130a ビア電極の下面
130b ビア電極の上面

Claims (13)

  1. 下部配線層及び該下部配線層を埋め立てる絶縁層及び該絶縁層上に形成される上部配線層を含む印刷回路基板であって、
    上部配線層と下部配線層との層間接続は、その間に設けられ、上面は前記上部配線層に接合され、下面は前記下部配線層に接合するビア電極を介してなされ、前記ビア電極の下面は上面より面積が大きい、印刷回路基板。
  2. 前記ビア電極は、その側壁が下部に行くほど直径が大きくなるようなテーパー形状を有する請求項1に記載の印刷回路基板。
  3. 前記絶縁層は、前記ビア電極が形成された後、前記下部配線層及び前記ビア電極を埋め立てるように形成される請求項1に記載の印刷回路基板。
  4. 前記配線層は、信号ライン、パワーライン及び接地ラインのうちのいずれか一つまたはこれらの組み合わせで構成される請求項1に記載の印刷回路基板。
  5. 基板部材の一面または両面に配線層及びこれを埋め立てる絶縁層の繰り返し積層によって成される印刷回路基板であって、
    前記各配線層間の層間接続は、その間に設けられ、下面は一つの絶縁層を基準にそれに埋め立てられた配線層に接合し、上面はその絶縁層上に形成される配線層に接合するビア電極を介してなされ、前記ビア電極の下面は上面より面積が大きい、印刷回路基板。
  6. 前記ビア電極は、その側壁が下部に行くほど直径が大きくなるようなテーパー形状を有する請求項5に記載の印刷回路基板。
  7. 前記各層のビア電極は、垂直方向に互いに対向する位置に配置される請求項5に記載の印刷回路基板。
  8. 基板部材上に下部配線層を形成するステップと、
    前記下部配線層が形成された基板部材上にフォトレジストを塗布するステップと、
    前記フォトレジストに下部に行くほど直径が大きくなるテーパー形状のビアホールを形成し、前記下部配線層を露出させるステップと、
    前記ビアホールの内部をメッキ充填してビア電極を形成するステップと、
    前記フォトレジストを除去するステップと、
    前記下部配線層及び前記ビア電極を埋め立てる絶縁層を形成するステップと、
    前記ビア電極の上面に接合する上部配線層を前記絶縁層上に形成するステップと
    を含む、印刷回路基板の製造方法。
  9. 前記絶縁層を形成するステップにおいて、前記下部配線層の厚さと前記ビア電極の厚さとの和に対応する厚さで前記絶縁層を形成する請求項8に記載の印刷回路基板の製造方法。
  10. 前記下部配線層及び前記上部配線層は、サブトラクティブ法、アディティブ法、セミアディティブ法及び修正済セミアディティブ法のうちのいずれか一つによって形成される請求項8に記載の印刷回路基板の製造方法。
  11. 前記フォトレジストは、光照射によって硬化されるネガティブタイプを使って、前記ビアホールを形成するステップにおいて前記ビア電極が形成される位置に露光マスクを前記フォトレジストに付着し、露光・現像して前記ビアホールを形成する請求項8に記載の印刷回路基板の製造方法。
  12. 前記ビア電極が形成される位置に付着される露光マスクの面積は、前記ビア電極の上面の面積に対応する請求項11に記載の刷回路基板の製造方法。
  13. 前記ビア電極を形成するステップにおいて、前記下部配線層を引入線として電解メッキを実施して前記ビア電極を形成する請求項8に記載の印刷回路基板の製造方法。
JP2014012454A 2013-07-01 2014-01-27 印刷回路基板及びその製造方法 Pending JP2015012286A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0076447 2013-07-01
KR1020130076447A KR20150003505A (ko) 2013-07-01 2013-07-01 인쇄회로기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
JP2015012286A true JP2015012286A (ja) 2015-01-19

Family

ID=52114494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012454A Pending JP2015012286A (ja) 2013-07-01 2014-01-27 印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US20150000958A1 (ja)
JP (1) JP2015012286A (ja)
KR (1) KR20150003505A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9992859B2 (en) * 2015-09-25 2018-06-05 Intel Corporation Low loss and low cross talk transmission lines using shaped vias
JP2018163918A (ja) * 2017-03-24 2018-10-18 新光電気工業株式会社 配線基板及びその製造方法
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179297A (ja) * 1990-11-14 1992-06-25 Hitachi Cable Ltd 多層配線基板における回路パターン接続方法
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2009260204A (ja) * 2008-04-18 2009-11-05 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2011097054A (ja) * 2009-10-30 2011-05-12 Ibiden Co Ltd プリント配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179297A (ja) * 1990-11-14 1992-06-25 Hitachi Cable Ltd 多層配線基板における回路パターン接続方法
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2009260204A (ja) * 2008-04-18 2009-11-05 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2011097054A (ja) * 2009-10-30 2011-05-12 Ibiden Co Ltd プリント配線板

Also Published As

Publication number Publication date
US20150000958A1 (en) 2015-01-01
KR20150003505A (ko) 2015-01-09

Similar Documents

Publication Publication Date Title
US8541695B2 (en) Wiring board and method for manufacturing the same
CN104576596B (zh) 半导体基板及其制造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP5576546B2 (ja) 配線基板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
US10945334B2 (en) Wiring substrate
JP2016051847A (ja) プリント配線板、その製造方法及び半導体装置
US10879188B2 (en) Wiring substrate
JP2016181574A (ja) 配線基板
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2015012286A (ja) 印刷回路基板及びその製造方法
US11116080B2 (en) Wiring substrate
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP2018032661A (ja) プリント配線板およびその製造方法
JP2020161728A (ja) 配線基板
US11277910B2 (en) Wiring substrate
JP2014204088A (ja) 多層配線基板およびその製造方法
JP5621311B2 (ja) 回路基板の製造方法
JP2020161729A (ja) 配線基板
JP7288339B2 (ja) 配線基板および配線基板の製造方法
JP7411354B2 (ja) プリント配線板およびその製造方法
JP2018152512A (ja) プリント配線板の製造方法
JP2022119655A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170516