JP2015008452A - 通信装置及び通信システム - Google Patents

Abstract

【課題】クロック再生回路を用いることなく、受信データを復号化する。
【解決手段】他の通信装置１−２から送信された第１波形に対応する第１符号化データ、並びに第２波形、第３波形及び第４波形のいずれかに対応する第２符号化データを含む符号化データを受信して復号化する通信装置１−１であって、第２波形における第１状態遷移及び第３波形における第１状態遷移に応じて第２レベルに変化し、第２波形の直後の第１波形における第１状態遷移及び第４波形の直後の第１波形における第１状態遷移に応じて第１レベルに変化する合成信号を発生する信号発生部６１と、合成信号を符号化データにおける第１状態遷移タイミングに同期化させた復号化データを出力する出力部６２と、を備える。
【選択図】図１

Description

本発明は、通信装置及び通信システムに関する。

近年、近距離無線通信（Near Field Communication）、ＲＦＩＤ（Radio Frequency Identification）通信、Ｍ２Ｍ（Machine to Machine）通信のように、比較的小さな容量のデータを無線で送受信する通信方式が知られている。従来、受信機が同じ値のデータを連続して受信した場合でもクロックを再生しやすいように、１ビット内で必ず論理値の状態遷移が発生するマンチェスター符号を用いる方法が開示されている（例えば、特許文献１を参照）。

また、論理値「０」のデータに第１の波形を割り当て、連続しない論理値「１」のデータに第２の波形を割り当て、論理値「１」のデータが２つ以上連続する論理値「１１」のデータに第３の波形を割り当てて通信をする方法も開示されている（例えば、特許文献２を参照）。

特開２０１１−２１５８６５号公報 特許第３８０３３６４号公報

図１９は、従来の通信方式で用いられているマンチェスター符号により符号化されたデータ列を示す。１ビット内で必ず論理値の状態遷移が発生するマンチェスター符号を用いることで、送信機と受信機との間の距離が変動する場合であってもクロックの同期がはずれにくく、ノイズに強い通信をすることができる。

しかし、マンチェスター符号が用いられたデータ列においては、送受信するデータ列によって、データの立ち上がりタイミング（論理値「０」から論理値「１」に状態遷移するタイミング）が変化するので、位相ロックループ回路のようなクロック再生回路が必要であった。クロック再生回路を用いてクロックを再生する場合、消費電力が増加するとともに、クロック再生回路がロックするまでの起動時間が必要であるという問題があった。

図２０は、従来の通信方式で用いられている第３の波形を用いて符号化されたデータ列を示す。図２０に示すデータ列においては、データの立ち上がりタイミングが一定周期になるような第１波形、第２波形及び第３波形が用いられているので、データの立ち上がりタイミングが変化する場合に比べて、一定周期のクロックを再生しやすい。しかし、位相ロックループ回路のようなクロック再生回路を用いることなくデータを復号化するための具体的な方法については検討されていなかった。

そこで、本発明はこれらの点に鑑みてなされたものであり、位相ロックループ回路のようなクロック再生回路を用いることなく受信データを復号化できる通信装置、及び当該通信装置が復号化できる符号化データを生成する通信装置を提供することを目的とする。

本発明の第１の態様に係る通信装置は、他の通信装置から送信された第１波形に対応する第１符号化データ、並びに第２波形、第３波形及び第４波形のいずれかに対応する第２符号化データを含む符号化データを受信して復号化する通信装置であって、第２波形における第１状態遷移及び第３波形における第１状態遷移に応じて第２レベルに変化するとともに、第２波形の直後の第１波形における第１状態遷移及び第４波形の直後の第１波形における第１状態遷移に応じて第１レベルに変化する合成信号を発生する信号発生部と、合成信号を符号化データにおける第１状態遷移タイミングに同期化させた復号化データを出力する出力部と、を備える。上記の第２波形は、複数の第１符号化データに挟まれた単一の第２符号化データに割り当てられており、上記の第３波形は、連続する複数の第２符号化データのうちの最初の第２符号化データに割り当てられており、上記の第４波形は、連続する複数の第２符号化データのうちの最後の第２符号化データに割り当てられている。

上記の連続する複数の第２符号化データのうちの最初の第２符号化データと、連続する複数の第２符号化データのうちの最後の第２符号化データとの間に挟まれた第２符号化データには、例えば、第１波形及び第２波形のいずれかが割り当てられている。

上記の第２波形は、例えば、第１状態遷移の前に第１極性のパルスを含むとともに、当該第１状態遷移の後に第１極性と極性が異なる第２極性のパルスを含み、第３波形は、例えば、第１状態遷移の前に第１極性のパルスを含み、第４波形は、第１状態遷移の後に第２極性のパルスを含む。

上記の第３波形の第１極性のパルスの幅と、第４波形の第２極性のパルスの幅とが等しく、第３波形の第２符号化データと、第４波形の第２符号化データとの間の第２符号化データは、第１状態遷移の前の第１レベルの期間の長さと、第１状態遷移の後の第２レベルの期間の長さとが等しくてもよい。

上記の信号発生部は、例えば、符号化データを所定の遅延時間だけ遅延した遅延信号の第１状態遷移タイミングに、符号化データを反転した反転信号を同期化させた第１同期化信号を発生する第１同期化部と、符号化データの第１状態遷移タイミングに遅延信号を同期化させた第２同期化信号を発生する第２同期化部と、第２同期化信号の第１状態遷移に応じて第２レベルに変化し、第１同期化信号の第２状態遷移に応じて第１レベルに変化する合成信号を発生する合成部と、を有する。

上記の第１同期化部は、例えば、符号化データを反転した反転信号を生成する反転回路と、符号化データを遅延させて遅延信号を生成する遅延回路と、反転信号がデータ入力端子に入力され、かつ、遅延回路により生成された遅延信号がクロック端子に入力される第１フリップフロップ回路と、を有し、第２同期化部は、遅延信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第２フリップフロップ回路を有する。

上記の第１同期化部は、符号化データを反転した反転信号を生成する反転回路と、反転信号が入力されるハイパスフィルタと、符号化データが入力されるローパスフィルタと、ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、ローパスフィルタから出力される遅延信号がクロック端子に入力される第１フリップフロップ回路と、を有し、第２同期化部は、遅延信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第２フリップフロップ回路を有してもよい。

上記の第１同期化部は、符号化データを反転した反転信号を生成する反転回路と、当該反転信号が入力されるハイパスフィルタと、符号化データが入力されるバンドパスフィルタと、ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、バンドパスフィルタから出力される遅延信号がクロック端子に入力される第１フリップフロップ回路と、を有し、第２同期化部は、遅延信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第２フリップフロップ回路を有してもよい。

上記の信号発生部は、符号化データを所定の第１遅延時間だけ遅延した第１遅延信号の第１状態遷移タイミングに、符号化データを反転した反転信号を同期化させた第１同期化信号を発生する第１同期化部と、符号化データの第１状態遷移タイミングに、符号化データを所定の第２遅延時間だけ遅延した第２遅延信号を同期化させた第２同期化信号を発生する第２同期化部と、第２同期化信号の第１状態遷移に応じて第２レベルに変化し、第１同期化信号の第２状態遷移に応じて第１レベルに変化する合成信号を発生する合成部と、を有してもよい。

上記の第１同期化部は、符号化データを反転した反転信号を生成する反転回路と、符号化データが入力される第１ローパスフィルタと、第１ローパスフィルタから出力される信号が入力される論理回路と、上記の反転信号がデータ入力端子に入力され、かつ、上記の論理回路から出力される遅延信号がクロック端子に入力される第１フリップフロップ回路と、を有し、第２同期化部は、符号化データが入力される第２ローパスフィルタと、第２ローパスフィルタから出力される信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第２フリップフロップ回路を有してもよい。

上記の信号発生部は、符号化データを反転させるとともに所定の遅延時間だけ遅延した遅延信号の第１状態遷移タイミングに上記の符号化データを同期化させた第１同期化信号を発生する第１同期化部と、符号化データを反転した反転信号の第１状態遷移タイミングに上記の遅延信号を同期化させた第２同期化信号を発生する第２同期化部と、第２同期化信号の第１状態遷移に応じて第２レベルに変化し、第１同期化信号の第２状態遷移に応じて第１レベルに変化する合成信号を発生する合成部と、を有してもよい。

上記の遅延時間は、例えば、第１極性のパルスの幅及び第２極性のパルスの幅よりも大きい。また、第２波形、第３波形及び第４波形は、それぞれの中央位置で第１レベルから第２レベルに変化し、遅延時間は、第１符号化データ及び第２符号化データの周期の半分の長さよりも短くてもよい。

本発明の第２の態様に係る通信装置は、第１論理値の入力データに対応する第１符号化データ、及び第２論理値の入力データに対応する第２符号化データを含む符号化データを生成する通信装置であって、前記第１符号化データに対応する第１波形、複数の前記第１符号化データに挟まれた単一の第２符号化データに対応する第２波形、連続する複数の前記第２符号化データのうちの最初の第２符号化データに対応する第３波形、及び連続する複数の前記第２符号化データのうちの最後の第２符号化データに対応する第４波形を生成する波形生成部と、前記入力データのパターンに基づいて、前記第１波形、前記第２波形、前記第３波形及び前記第４波形から一の波形を選択する選択部と、を備える。

前記選択部は、例えば、前記入力データを第１遅延時間で遅延させた第１遅延信号と、前記入力データを第２遅延時間で遅延させた第２遅延信号と、前記入力データを第３遅延時間で遅延させた第３遅延信号と、を生成する遅延回路と、前記第１遅延信号、前記第２遅延信号及び前記第３遅延信号に基づいて、前記第１波形、前記第２波形、前記第３波形及び前記第４波形から一の波形を選択する選択回路と、を有する。

本発明の第３の態様に係る通信システムは、第１の通信装置と第２の通信装置とを備える通信システムであって、第２の通信装置から送信された第１波形に対応する第１符号化データ、並びに第２波形、第３波形及び第４波形のいずれかに対応する第２符号化データを含む符号化データを受信して復号化する第１の通信装置は、第２波形及び第３波形における第１状態遷移に応じて第２レベルに変化するとともに、第２波形及び第４波形の直後の第１波形における第１状態遷移に応じて第１レベルに変化する合成信号を発生する信号発生部と、合成信号を符号化データにおける第１状態遷移タイミングに同期化させた復号化データを出力する出力部と、を備え、第２の通信装置は、第１の通信装置が受信する、第１波形に対応する第１符号化データ、並びに第２波形、第３波形及び第４波形のいずれかに対応する第２符号化データを含む符号化データを送信する送信部を備える。上記の第２波形は、複数の第１符号化データに挟まれた単一の第２符号化データに割り当てられており、上記の第３波形は、連続する複数の第２符号化データのうちの最初の第２符号化データに割り当てられており、上記の第４波形は、連続する複数の第２符号化データのうちの最後の第２符号化データに割り当てられている。

本発明によれば、位相ロックループ回路のようなクロック再生回路を用いることなく、受信データを復号化することができるという効果を奏する。

第１の実施形態の通信システムの構成を示す図である。 複数の通信装置の間で送受信される符号化データの波形の種類を示す図である。 第１の実施形態に係る符号化部の構成を示す図である。 波形生成部の構成を示す図である。 選択部の構成を示す図である。 図３から図５に示した符号化部において符号化データを生成する手順を示すタイミング図である。 第１の実施形態に係る復号化部の構成を示す図である。 図７に示した復号化部において符号化データから復号化データに変換する手順を示すタイミング図である。 第２の実施形態に係る復号化部の構成を示す図である。 図９に示した復号化部において符号化データから復号化データに変換する手順を示すタイミング図である。 上記の実施形態に係る復号化部において符号化データから復号化データに変換する手順を示すタイミング図の他の例である。 第４の実施形態に係る第１同期化部の構成を示す図である。 第５の実施形態に係る第１同期化部の構成を示す図である。 第６の実施形態に係る第１同期化部の構成を示す図である。 第７の実施形態に係る第１同期化部の構成を示す図である。 第８の実施形態に係る復号化部の構成を示す図である。 図１６に示した復号化部において符号化データから復号化データに変換する手順を示すタイミング図である。 図７に示した復号化部において符号化データから復号化データに変換する手順を示すタイミング図の他の例である。 従来の通信方式で用いられているマンチェスター符号により符号化されたデータ列を示す。 従来の通信方式で用いられている第３の波形を用いて符号化されたデータ列を示す。

＜第１の実施形態＞
［通信システムＳの構成］
図１は、第１の実施形態の通信システムＳの構成を示す図である。通信システムＳは、複数の通信装置１（通信装置１−１及び通信装置１−２）を備える。通信装置１−１及び通信装置１−２は、無線通信回線２を介して、互いにデータの送受信をする。

通信装置１−１は、例えば、ＮＦＣ（Near Field Communication）のような近距離無線通信方式が用いられる携帯端末、ＲＦＩＤカード又はＩＣタグである。通信装置１−１は、無線通信回線２を介して通信装置１−２から電力の供給を受けて動作する。通信装置１−２は、例えば、近距離無線通信方式によって、携帯端末、ＲＦＩＤカード又はＩＣタグとの間でデータを送受信するＩＣカードリーダー・ライターである。通信装置１−２は、定期的に通信装置１−１が近傍にあるか否かを検出し、通信装置１−１を検出すると、電磁誘導により通信装置１−１に電力を供給する。

［通信装置１の構成］
以下、通信装置１−１及び通信装置１−２に共通する構成及び動作について、通信装置１−１を例に用いて説明する。
制御部１０は、例えばＣＰＵである。記憶部２０は、例えばＲＯＭ又はＲＡＭのようなメモリである。記憶部２０は、通信装置１−２との間で送受信するデータを記憶する。記憶部２０は、制御部１０により実行される通信制御用プログラムを記憶してもよい。

符号化部３０は、通信装置１−２に送信する符号化データを生成する。具体的には、符号化部３０は、通信装置１−２に送信する論理値「０」及び論理値「１」のデータを、所定の波形が割り当てられている第１符号化データ及び第２符号化データから構成される符号化データに変換して、送信部４０に対して出力する。第１符号化データには、第１波形が割り当てられている。第２符号化データには、第２波形、第３波形及び第４波形のいずれかが割り当てられている。第１波形、第２波形、第３波形及び第４波形の詳細については後述する。

送信部４０は、符号化部３０により生成された符号化データを変調し、アンテナを介して通信装置１−２に送信する。送信部４０は、例えば、ＮＦＣにおいて用いられる１３．５６ＭＨｚの周波数帯の変調信号を生成し、当該変調信号を無線で送信する。

受信部５０は、無線通信回線２を介して通信装置１−２から受信した変調信号を復調して復調信号を生成し、当該復調信号を復号化部６０に対して出力する。復調信号は、第１波形、第２波形、第３波形及び第４波形のいずれかを含む。

復号化部６０は、受信部５０から入力された復調信号に含まれる波形の種類に基づいて復号化処理をして、論理値「０」及び論理値「１」のデータから構成される復号化データを生成する。復号化部６０は、復号化データを制御部１０に対して出力する。

［送受信される波形の種類］
図２は、複数の通信装置１の間で送受信される符号化データの波形の種類を示す図である。複数の通信装置１の間では、第１波形に対応する第１符号化データ、並びに第２波形、第３波形及び第４波形のいずれかに対応する第２符号化データを含む符号化データが送受信される。第１符号化データは、例えば、論理値が「０」の入力データに対応するデータである。第２符号化データは、例えば、論理値が「１」の入力データに対応するデータである。本実施形態において、第１符号化データ及び第２符号化データの１ビットの長さはＴであるものとする。複数の通信装置１は、複数の第１符号化データ及び複数の第２符号化データから構成されるデータ列を送受信する。

図２に示すように、第１符号化データには、１ビットの途中で第１状態遷移（例えば、ロウレベルからハイレベルへの立ち上がり遷移）が１回発生する第１波形が割り当てられている。第２符号化データには、第２符号化データの種類に応じて、第２波形、第３波形及び第４波形のいずれかが割り当てられている。

第２波形は、データ列「０１０」における「１」のように、第１符号化データに挟まれた単一の第２符号化データに割り当てられている。第２波形は、第１状態遷移の前に第１極性のパルスを含むとともに、当該第１状態遷移の後に第１極性と極性が異なる第２極性のパルスを含む。すなわち、第２波形は、ハイレベルからロウレベルに変化してからｔ２が経過した後にハイレベルに変化する第１極性のパルスに続いて、ハイレベルに変化してからｔ２が経過した後にロウレベルに変化する第２極性のパルスを含む。

第３波形は、データ列「０１１１０」における最初の「１」のように、連続する複数の第２符号化データのうちの最初の第２符号化データに割り当てられている。第３波形は、第１状態遷移の前に第１極性のパルスを含む。すなわち、第３波形は、ハイレベルからロウレベルに変化してからｔ３が経過した後にハイレベルに変化する第１極性のパルスを１つ含む。

第４波形は、データ列「０１１１０」における最後の「１」のように、連続する複数の第２符号化データのうちの最後の第２符号化データに割り当てられている。第４波形は、第１状態遷移の後に第２極性のパルスを含む。すなわち、第４波形は、ロウレベルからハイレベルに変化してからｔ４が経過した後にロウレベルに変化する第２極性のパルスを１つ含む。

なお、データ列「０１１１０」における２番目の「１」のように、複数の第２符号化データに挟まれた第２符号化データには、第１波形が割り当てられている。すなわち、第３波形と第４波形との間には、第１波形が割り当てられている。

ここで、第１波形及び第２波形のそれぞれにおけるハイレベルの期間の合計値とロウレベルの期間の合計値とは等しい。例えば、第３波形の第２符号化データと第４波形の第２符号化データとの間の第２符号化データに割り当てられている第１波形は、第１状態遷移の前の第１レベル（例えば、ロウレベル）の期間の長さと、第１状態遷移の後の第２レベル（例えば、ハイレベル）の期間の長さとが等しい。また、第３波形の第１極性のパルスの幅ｔ３と、第４波形の第２極性のパルスの幅ｔ４とは等しい。第１波形、第２波形、第３波形及び第４波形がこれらの条件を満たすことにより、符号化データにおける直流成分の変動を抑制できる。

第１波形、第２波形、第３波形及び第４波形において、第１状態遷移は、１回だけ発生する。すなわち、第１符号化データ及び第２符号化データの１ビット長の中で、第１状態遷移は１回だけ発生する。第１状態遷移は、例えば、第１符号化データ及び第２符号化データの開始タイミングと終了タイミングとの中間のタイミングにおいて発生する。

［符号化部３０による符号化手順］
符号化部３０は、例えば、以下の手順により符号化データを生成する。符号化部３０は、制御部１０から入力されたデータの論理値を判定する。符号化部３０は、入力データの論理値が「０」である場合、第１波形を出力する。符号化部３０は、論理値「０」の入力データに続いて入力されたデータの論理値が「１」である場合、次に入力されるデータの論理値が「０」であれば、第２波形を出力し、次に入力されるデータの論理値が「１」であれば、第３波形を出力する。符号化部３０は、連続する論理値「１」の入力データに続いて入力されたデータの論理値が「０」である場合、最後の論理値「１」の入力データに対して第４波形を出力する。符号化部３０は、連続する論理値「１」の入力データに続いて入力された論理値「１」のデータであって、次に入力されるデータの論理値が「１」である入力データに対しては、第１波形を出力する。

図３は、第１の実施形態に係る符号化部３０の構成を示す図である。
符号化部３０は、波形生成部３１及び選択部３２を有する。選択部３２は、遅延回路３３及び選択回路３４を有する。

波形生成部３１は、符号化データを構成する第１符号化データ及び第２符号化データに対応する波形を生成する。具体的には、波形生成部３１は、第１符号化データに対応する第１波形、複数の第１符号化データに挟まれた単一の第２符号化データに対応する第２波形、連続する複数の第２符号化データのうちの最初の第２符号化データに対応する第３波形、及び連続する複数の第２符号化データのうちの最後の第２符号化データに対応する第４波形を生成する。

図４は、波形生成部３１の構成を示す図である。波形生成部３１は、排他的論理和回路３１１、排他的論理和回路３１２、Ｄフリップフロップ回路３１３、Ｄフリップフロップ回路３１４、論理和回路３１５、論理積回路３１６及び論理和回路３１７を有する。排他的論理和回路３１１には、入力データに同期したクロック信号ＣＬＫと、論理値０において符号化部３０をリセットするリセット信号ＲＳＴとが入力される。排他的論理和回路３１１の出力信号は、Ｄフリップフロップ回路３１３のデータ入力端子に入力される。

排他的論理和回路３１２には、クロック信号ＣＬＫを２逓倍したクロック信号２ＣＬＫとリセット信号ＲＳＴとが入力される。排他的論理和回路３１２の出力信号は、Ｄフリップフロップ回路３１４のデータ入力端子に入力される。

Ｄフリップフロップ回路３１３及びＤフリップフロップ回路３１４のクロック入力端子には、クロック信号ＣＬＫを４逓倍したクロック信号４ＣＬＫが入力される。Ｄフリップフロップ回路３１３のデータ入力端子に入力されたデータは、４ＣＬＫによりラッチされ、反転出力端子から第１波形信号が出力される。同様に、Ｄフリップフロップ回路３１４のデータ入力端子に入力されたデータは、４ＣＬＫによりラッチされ、非反転出力端子から第２波形信号が出力される。

論理和回路３１５には、第１波形信号及び第２波形信号が入力され、これらの信号の論理和出力が第３波形信号となる。また、論理積回路３１６には、第１波形信号及び第２波形信号が入力され、これらの信号の論理積出力が第４波形信号となる。
以上の構成により、波形生成部３１は、小さな規模の回路構成により、第１波形信号、第２波形信号、第３波形信号及び第４波形信号を生成することができる。

論理和回路３１７には、３つのクロック信号ＣＬＫ、２ＣＬＫ、４ＣＬＫが入力される。これらの論理和出力ＤＣＬＫは選択部３２に入力され、選択部３２の動作タイミングを提供する。

図５は、選択部３２の構成を示す図である。選択部３２を構成する遅延回路３３は、Ｄフリップフロップ回路３３１、Ｄフリップフロップ回路３３２及びＤフリップフロップ回路３３３から構成される。Ｄフリップフロップ回路３３１のデータ入力端子には、制御部１０が出力した入力データが入力される。Ｄフリップフロップ回路３３１のクロック入力端子には、波形生成部３１が出力したＤＣＬＫが入力される。Ｄフリップフロップ回路３３１は、ＤＣＬＫの立ち上がりタイミングで入力データをラッチして、第１遅延信号Ｑ１をＤフリップフロップ回路３３２のデータ入力端子に対して出力する。

Ｄフリップフロップ回路３３２は、ＤＣＬＫの立ち上がりタイミングで、Ｄフリップフロップ回路３３１から入力される第１遅延信号Ｑ１をラッチして、第２遅延信号Ｑ２をＤフリップフロップ回路３３３のデータ入力端子に対して出力する。
同様に、Ｄフリップフロップ回路３３３は、ＤＣＬＫの立ち上がりタイミングで、Ｄフリップフロップ回路３３２から入力される第２遅延信号Ｑ２をラッチして、第３遅延信号Ｑ３を出力する。

遅延回路３３において生成された第１遅延信号Ｑ１、第２遅延信号Ｑ２及び第３遅延信号Ｑ３、並びにこれらを反転した信号Ｑ１＊、Ｑ２＊及びＱ３＊は、選択回路３４に入力される。選択回路３４は、第１遅延信号、第２遅延信号及び第３遅延信号に基づいて、第１波形、第２波形、第３波形及び第４波形から一の波形を選択する。すなわち、選択回路３４は、Ｑ１、Ｑ２、Ｑ３、Ｑ１＊、Ｑ２＊及びＱ３＊の値に基づいて、波形生成部３１が生成した第１波形信号、第２波形信号、第３波形信号及び第４波形信号のうち、どの信号を出力するかを選択する。

選択回路３４は、論理積回路３４１、３４２、３４３、３４４、３４５と、論理和回路３４６とを有する。論理和回路３４６は、論理積回路３４１、３４２、３４３、３４４、３４５の出力信号の論理和を出力する。

論理積回路３４１には、第１波形信号とＱ２＊が入力される。論理積回路３４１は、Ｑ２の値が０の場合に、論理和回路３４６に対して第１波形信号を出力する。すなわち、論理積回路３４１は、（Ｑ１、Ｑ２、Ｑ３）＝（Ｘ、０、Ｘ）の場合に、論理和回路３４６を介して第１波形信号を出力する。なお、Ｘは、０でも１でもよいことを示す。

論理積回路３４２には、第２波形信号と、Ｑ１＊、Ｑ２、Ｑ３＊とが入力される。論理積回路３４２は、（Ｑ１、Ｑ２、Ｑ３）＝（０、１、０）の場合、すなわち、複数の第１符号化データに挟まれた単一の第２符号化データを出力する場合に、論理和回路３４６を介して第２波形信号を出力する。

論理積回路３４３には、第３波形信号と、Ｑ１、Ｑ２、Ｑ３＊とが入力される。論理積回路３４２は、（Ｑ１、Ｑ２、Ｑ３）＝（１、１、０）の場合、すなわち、連続する複数の第２符号化データのうちの最初の第２符号化データを出力する場合に、論理和回路３４６を介して第３波形信号を出力する。

論理積回路３４４には、第１波形信号と、Ｑ１、Ｑ２、Ｑ３とが入力される。論理積回路３４２は、（Ｑ１、Ｑ２、Ｑ３）＝（１、１、１）の場合、すなわち、３つ以上の第２符号化データを連続して出力する場合に、論理和回路３４６を介して第１波形信号を出力する。

論理積回路３４５には、第４波形信号と、Ｑ１＊、Ｑ２、Ｑ３とが入力される。論理積回路３４２は、（Ｑ１、Ｑ２、Ｑ３）＝（０、１、１）の場合、すなわち、連続する複数の第２符号化データのうちの最後の第２符号化データを出力する場合に、論理和回路３４６を介して第４波形信号を出力する。

図６は、図３から図５に示した符号化部において符号化データを生成する手順を示すタイミング図である。入力データ１０１１１００００１が入力された場合に、第２波形、第１波形、第３波形、第１波形、第４波形、第１波形、第１波形、第１波形、第１波形の順に信号が出力される符号化データが生成されることがわかる。

［復号化部６０の構成と復号化手順］
図７は、第１の実施形態に係る復号化部６０の構成を示す図である。図８は、図７に示した復号化部６０において符号化データから復号化データに変換する手順を示すタイミング図である。以下、図７及び図８を参照しながら、復号化部６０の構成及び動作について説明する。

復号化部６０は、信号発生部６１及び出力部６２を有する。信号発生部６１は、第２波形における第１状態遷移及び第３波形における第１状態遷移に応じて第２レベル（例えば、ハイレベル）に変化し、第２波形の直後の第１波形における第１状態遷移及び第４波形の直後の第１波形における第１状態遷移に応じて第１レベル（例えば、ロウレベル）に変化する合成信号を発生する。すなわち、信号発生部６１は、図８に示すように「０１０１１１００」のデータ列から構成される符号化データが入力されると、合成信号（図８におけるＮＥ）を発生する。

具体的には、信号発生部６１は、２ビット目の第２波形における立ち上がり遷移のタイミングで、合成信号をロウレベルからハイレベルに変化させ、３ビット目の第１波形における立ち上がり遷移のタイミングで、合成信号をハイレベルからロウレベルに変化させる。また、信号発生部６１は、４ビット目の第３波形における立ち上がり遷移のタイミングで、合成信号をロウレベルからハイレベルに変化させ、６ビット目の第４波形の直後の７ビット目の第１波形における立ち上がり遷移のタイミングで、合成信号をハイレベルからロウレベルに変化させる。

以下、本実施形態における信号発生部６１の構成の詳細について説明する。信号発生部６１は、第１同期化部６１０、第２同期化部６３０及び合成部６５０を有する。

第１同期化部６１０は、反転回路６１１、遅延回路６１２及びＤフリップフロップ回路６１３を有する。受信部５０を介して通信装置１−２から受信した符号化データは、反転回路６１１、遅延回路６１２及びＤフリップフロップ回路６３１に入力される。第１同期化部６１０は、符号化データを所定の遅延時間だけ遅延した遅延信号の第１状態遷移タイミングに、符号化データを反転した反転信号を同期化させた第１同期化信号（図８におけるＮＡ）を発生する。

反転回路６１１は、入力された符号化データの論理を反転させて反転信号を生成する。反転回路６１１は、生成した反転信号をＤフリップフロップ回路６１３のデータ入力端子に入力する。遅延回路６１２は、偶数個の反転回路を有しており、反転回路６１１により生じる遅延時間よりも大きな遅延時間ｄだけ符号化データを遅延させた遅延信号を生成する。遅延回路６１２は、生成した遅延信号をＤフリップフロップ回路６１３のクロック端子に入力する。

ここで、遅延回路６１２における遅延時間ｄは、第２波形に含まれる第１極性及び第２極性のパルスの幅ｔ２、第３波形に含まれる第２極性のパルスの幅ｔ３、及び第４波形に含まれる第１極性のパルスの幅ｔ４よりも大きい。すなわち、ｔ２、ｔ３、ｔ４＜ｄである。また、第２波形、第３波形及び第４波形は、それぞれの中央位置で第１レベルから第２レベルに変化し、遅延時間ｄは、第１符号化データ及び第２符号化データの周期Ｔの半分の長さＴ／２よりも短い。

Ｄフリップフロップ回路６１３は、遅延回路６１２から入力された遅延信号の立ち上がりタイミングで、反転回路６１１から入力された反転信号をラッチすることにより、第１同期化信号を発生する。Ｄフリップフロップ回路６１３は、発生した第１同期化信号を、合成部６５０に対して出力する。

第２同期化部６３０は、符号化データの第１状態遷移タイミングに、遅延回路６１２により生成された遅延信号を同期化させた第２同期化信号（図８におけるＮＢ）を発生する。具体的には、第２同期化部６３０は、符号化データの立ち上がりタイミングで、遅延回路６１２から入力された遅延信号をラッチすることにより、第２同期化信号を発生する。

合成部６５０は、第２同期化信号の第１状態遷移に応じて第２レベルに変化し、第１同期化信号の第２状態遷移に応じて第１レベルに変化する合成信号を発生する。合成部６５０は、パルス発生回路６５１、パルス発生回路６５２及びＳＲフリップフロップ回路６５３を有する。

パルス発生回路６５１は、反転回路６１１が出力する第１同期化信号の立ち下りタイミングで、ロウレベルのパルス（図８におけるＮＣ）を生成する。具体的には、パルス発生回路６５１は、第１同期化信号を反転する反転回路、及び、当該反転回路が出力する信号と第１同期化信号との論理和を演算する論理和（ＯＲ）回路を有する。パルス発生回路６５１は、論理和（ＯＲ）回路により生成されたパルスをＳＲフリップフロップ回路６５３のリセット端子に対して出力する。

パルス発生回路６５２は、Ｄフリップフロップ回路６３１が出力する第２同期化信号の立ち上がりタイミングで、ロウレベルのパルス（図８におけるＮＤ）を出力する。具体的には、パルス発生回路６５１は、第２同期化信号を反転する反転回路、及び、当該反転回路が出力する信号と第２同期化信号との論理積の反転値を演算する否定論理積（ＮＡＮＤ）回路を有する。パルス発生回路６５２は、否定論理積回路により生成されたパルスをＳＲフリップフロップ回路６５３のセット入力端子に対して出力する。

ＳＲフリップフロップ回路６５３は、パルス発生回路６５２からロウレベルのパルスが入力されると、出力部６２に対して出力する信号をハイレベルに遷移させ、パルス発生回路６５１からロウレベルのパルスが入力されると、出力部６２に対して出力する信号をロウレベルに遷移させる。すなわち、ＳＲフリップフロップ回路６５３は、第２同期化信号の立ち上がりタイミングでハイレベルに遷移し、第１同期化信号の立下りタイミングでロウレベルに遷移する合成信号（図８におけるＮＥ）を出力する。

出力部６２は、合成信号を符号化データにおける第１状態遷移タイミングに同期化させた復号化データを出力する。具体的には、出力部６２は、例えばＤフリップフロップ回路であり、符号化データにおける立ち上がり遷移タイミングで合成信号をラッチすることにより復号化データを発生する。図８においては、受信した符号化データの２ビット目の第２波形の立ち上がり遷移タイミングを起点として、復号化データ「０１０１１１・・・」が生成されていることがわかる。

［第１の実施形態における効果］
以上の通り、第１の実施形態に係る通信装置１によれば、信号発生部６１が、第２波形における第１状態遷移及び第３波形における第１状態遷移に応じて第２レベルに変化し、第２波形の直後の第１波形における第１状態遷移及び第４波形の直後の第１波形における第１状態遷移に応じて第１レベルに変化する合成信号を発生する。このように、通信装置１は、受信した符号化データの第１状態遷移のタイミングにおいて、波形の種類に応じて定められた変換処理を行うことにより、位相ロックループのようなクロック再生回路によってクロックを再生することなく、第１波形、第２波形、第３波形及び第４波形から構成される符号化データから、それぞれの波形の立ち上がり遷移タイミングに同期して変化する復号化データを得ることができる。

また、遅延時間ｄは、第２波形に含まれる第１極性及び第２極性のパルスの幅ｔ２、第３波形に含まれる第２極性のパルスの幅ｔ３、及び第４波形に含まれる第１極性のパルスの幅ｔ４よりも大きい。遅延時間ｄがこのような条件を満たすことにより、復号化部６０は、第２波形及び第４波形を検出するための第１同期化信号を生成することができる。

また、遅延時間ｄは、第１符号化データ及び第２符号化データの周期Ｔの半分の長さＴ／２よりも短い。遅延時間ｄがこのような条件を満たすことにより、復号化部６０は、第２波形及び第３波形を検出するための第２同期化信号を生成することができる。

本実施形態によれば、クロック再生回路を用いる場合に比べて小規模な回路で復号化データを得られるので、消費電力を低減することができる。したがって、非接触ＩＣカードに内蔵する電力蓄積用コンデンサを小型化することが可能になる。また、クロック再生回路を用いる場合と異なり、ロックするまでの起動時間を要しないので、小容量のデータを効率的に受信することができる。

＜第２の実施形態＞
［排他的論理和回路を用いて合成部６５０を構成する］
図９は、第２の実施形態に係る復号化部６０の構成を示す図である。図１０は、図９に示した復号化部６０において符号化データから復号化データに変換する手順を示すタイミング図である。以下、図９及び図１０を参照しながら、本実施形態に係る復号化部６０の構成及び動作について説明する。本実施形態における復号化部６０は、合成部６５０の構成が、第１の実施形態に係る図７に示した復号化部６０における合成部６５０の構成と異なり、他の点で同じである。

本実施形態における合成部６５０は、排他的論理和回路６５４、Ｄフリップフロップ回路６５５及び論理和回路６５６を有する。
排他的論理和回路６５４は、第１同期化信号と第２同期化信号との排他的論理和を示す排他的論理和信号（図１０におけるＮＦ）を生成し、生成した排他的論理和信号をＤフリップフロップ回路６５５のクロック端子に入力する。

Ｄフリップフロップ回路６５５は、データ入力端子に入力された第２符号化データを、排他的論理和回路６５４から入力された排他的論理和信号によりラッチして、ラッチ信号（図１０におけるＮＧ）を出力する。
論理和回路６５６は、Ｄフリップフロップ回路６１３が出力する第１同期化信号と、Ｄフリップフロップ回路６５５が出力するラッチ信号との論理和を示す論理和信号を合成信号として出力する。論理和回路６５６が出力した合成信号は、出力部６２のデータ入力端子に入力される。

出力部６２のデータ入力端子に入力された合成信号は、符号化データにおける立ち上がり遷移タイミングでラッチされて、復号化データが生成される。図１０においても、図８と同様に、受信した符号化データの２ビット目の第２波形の立ち上がり遷移タイミングを起点として、復号化データ「０１０１１１・・・」が生成されていることがわかる。

＜第３の実施形態＞
［立ち上がりタイミング間隔が一定でない符号化データを復号化する］
図１１は、上記の実施形態に係る復号化部６０において符号化データから復号化データに変換する手順を示すタイミング図の他の例である。図１１に示したタイミング図における符号化データは、第２波形、第３波形及び第４波形が、それぞれの波形の中央位置と異なる位置において立ち上がる。また、第２波形、第３波形及び第４波形に含まれるパルスの幅は、図８及び図１０に示した符号化データと異なる。

図１１の第２波形においては、ロウレベルの第１極性のパルス幅ｔ２１が、ハイレベルの第２極性のパルス幅ｔ２２よりも短く、ｔ２１＜ｔ２＜ｔ２２である。また、第２波形の開始タイミングから第１極性のパルスの立ち下がりタイミングまでの時間はｔ２０であり、第２波形の開始タイミングから第１極性のパルスの立ち上がりタイミングまでの時間はｔ２０＋ｔ２１である。第１極性のパルスの立ち上がりタイミングは、第２波形の中央位置のタイミングよりも早く、ｔ２０＋ｔ２１＜Ｔ／２である。この場合、遅延回路６１２における遅延時間ｄが、第２極性のパルス幅ｔ２２よりも大きく、かつ、第１極性のパルス幅と第２極性のパルス幅との合計値ｔ２１＋ｔ２２よりも小さい場合に、復号化部６０が符号化データを復号化できる。

また、図１１の第３波形においては、ロウレベルの第１極性のパルス幅ｔ３１が、図８及び図１０に示したパルスの幅のｔ３よりも短い。また、第１極性のパルスの立ち上がりタイミングが、第３波形の中央位置のタイミングよりも遅く、第３波形の開始タイミングからパルスの立ち上がりタイミングまでの時間ｔ３０はＴ／２よりも大きい。この場合、遅延回路６１２における遅延時間ｄが、第１極性のパルス幅ｔ３１よりも大きく、かつ、Ｔ−ｔ３０−ｔ３１よりも小さい場合に、復号化部６０が符号化データを復号化できる。

また、図１１の第４波形においては、ハイレベルの第２極性のパルス幅ｔ４１が、図８及び図１０に示したパルスの幅のｔ４よりも短い。また、第２極性のパルスの立ち上がりタイミングが、第４波形の中央位置のタイミングよりも遅く、第４波形の開始タイミングからパルスの立ち上がりタイミングまでの時間ｔ４０はＴ／２よりも大きい。この場合、遅延回路６１２における遅延時間ｄが、第２極性のパルス幅ｔ４１よりも大きく、かつ、Ｔ−ｔ４０−ｔ４１よりも小さい場合に、復号化部６０が符号化データを復号化できる。

以上のとおり、第３の実施形態によれば、復号化部６０は、符号化データにおける第１状態遷移タイミングが、第２波形、第３波形及び第４波形の中央位置のタイミングに一致していない場合であっても、復号化することができる。したがって、復号化部６０は、符号化データにジッタがある場合でも、クロック再生回路を用いることなく復号化することができる。

＜第４の実施形態＞
図１２は、第４の実施形態に係る第１同期化部６１０の構成を示す図である。本実施形態に係る第１同期化部６１０においては、反転回路６１１とＤフリップフロップ回路６１３のデータ入力端子との間に、キャパシタ６１４及び抵抗６１５から構成されるハイパスフィルタが設けられている点で、図７及び図９に示した構成と異なる。

また、本実施形態に係る第１同期化部６１０においては、遅延回路６１２が、抵抗６１６及びキャパシタ６１７から構成されるローパスフィルタを有する点でも、図７及び図９に示した構成と異なる。当該ローパスフィルタとＤフリップフロップ回路６１３のクロック端子との間には、入力レベルの変化に対して出力レベルがヒステリシスを伴って変化するシュミットトリガ回路を有するバッファ６１８が設けられている。
本実施形態の構成によれば、遅延回路６１２が有する反転回路の個数を減らせるので、消費電力を低減することができる。

＜第５の実施形態＞
図１３は、第５の実施形態に係る第１同期化部６１０の構成を示す図である。本実施形態に係る第１同期化部６１０においては、図１２に示した第１同期化部６１０におけるキャパシタ６１４及び抵抗６１５により構成されるハイパスフィルタの前段に、抵抗６１９が設けられている。また、図１２に示した第１同期化部６１０における、抵抗６１６及びキャパシタ６１７により構成されるローパスフィルタの前段にキャパシタ６２０が設けられており、バンドパスフィルタが構成されている。

このように、Ｄフリップフロップ回路６１３のデータ入力端子への入力段に、抵抗６１９が直列に接続されたハイパスフィルタを設けるとともに、Ｄフリップフロップ回路６１３のクロック端子への入力段にバンドパスフィルタを設けることにより、Ｄフリップフロップ回路６１３のデータ入力端子に入力されるデータ入力信号とＤフリップフロップ回路６１３のクロック端子に入力されるクロック信号との間の位相差を容易に調整することができる。データ入力信号とクロック信号との間の位相差を容易に調整できれば、符号化データに含まれる第２波形、第３波形及び第４波形のパルス幅やパルス位置の変動に対する許容範囲を大きくすることができる。その結果、本実施形態に係る第１同期化部６１０の構成によれば、無線通信回線２におけるノイズの影響を受けにくくなるという効果を奏する。

＜第６の実施形態＞
図１４は、第６の実施形態に係る第１同期化部６１０の構成を示す図である。本実施形態に係る第１同期化部６１０は、遅延回路６１２が、抵抗６１６及びキャパシタ６１７から構成されるローパスフィルタと、反転回路６２１と、反転回路６２２とを有する点で、図７に示した第１の実施形態及び図９に示した第２の実施形態に係る第１同期化部６１０と異なる。反転回路６２２は、入力レベルの変化に対して出力レベルがヒステリシスを伴って変化するシュミットトリガ回路を有する。

また、第２同期化部６３０は、Ｄフリップフロップ回路６３１のデータ入力端子に接続された、抵抗６３４及びキャパシタ６３５から構成されるローパスフィルタ６３３を有する点で、図７及び図９に示した第２同期化部６３０と異なる。ローパスフィルタ６３３における遅延時間は、遅延回路６１２における遅延時間と異なる。

遅延回路６１２の遅延時間は、抵抗６１６及びキャパシタ６１７の定数に基づいて調整可能であり、ローパスフィルタ６３３による遅延時間は、抵抗６３４及びキャパシタ６３５の定数に基づいて調整可能である。抵抗６１６、キャパシタ６１７、抵抗６３４及びキャパシタ６３５の定数は、所定の条件を満たすように選択される。

具体的には、ｔ＝ｔ２＝ｔ３＝ｔ４、反転回路６２１及び反転回路６２２のそれぞれの遅延時間をｄ、抵抗６１６の抵抗値をＲ１、キャパシタ６１７の容量値をＣ１、Ｄフリップフロップ回路６１３の閾値をＶ（ただし、０＜Ｖ＜１）としたとき、第２波形の最初の立ち下りから立ち上がりまでの間に遅延回路６１２の出力信号が閾値を下回る必要があるので、Ｒ１及びＣ１は以下の数１の条件を満たすことが求められる。

また、抵抗６１６及びキャパシタ６１７から構成されるローパスフィルタによる遅延時間と反転回路６２１及び反転回路６２２による遅延時間との合計値がｔを超える必要があるので、以下の条件を満たすことが求められる。

さらに、第４波形が遅延回路６１２に入力された場合に、閾値を上回る信号を出力する必要があるので、以下の条件を満たすことが求められる。

また、抵抗６３４の抵抗値をＲ２、キャパシタ６３５の容量値をＣ２、Ｄフリップフロップ回路６３１の閾値をＶとしたとき、第２波形及び第３波形がローパスフィルタ６３３に入力された場合に、立ち下がり時点からｔの時間が経過した後に閾値を上回ればよいので、以下の条件を満たすことが求められる。

本実施形態の構成によれば、遅延回路６１２が有する反転回路の個数を減らせるので、消費電力を低減することができる。

＜第７の実施形態＞
図１５は、第７の実施形態に係る第１同期化部６１０の構成を示す図である。本実施形態に係る第１同期化部６１０は、図１４に示した第１同期化部６１０における抵抗６１６とキャパシタ６１７との接続点と電源との間にキャパシタ６２３が設けられている点で、図１４に示した第６の実施形態に係る第１同期化部６１０の構成と異なり、他の点で同じである。

電源電圧が変動すると、Ｄフリップフロップ回路６１３、反転回路６２１及び反転回路６２２の閾値が変動する。反転回路６２１に入力される符号化データの電位が、閾値の変動に同期して変動しないと、復号化データに誤りが発生する確率が高くなる。本実施形態によれば、キャパシタ６２３を設けることにより、ローパスフィルタにおける抵抗６１６とキャパシタ６１７との接続点の電位を電源電圧の変動に同期して変動させることができるので、電源電圧の変動により復号化データに誤りが発生する確率を下げることができる。

＜第８の実施形態＞
図１６は、第８の実施形態に係る復号化部６０の構成を示す図である。図１７は、図１６に示した復号化部６０において符号化データから復号化データに変換する手順を示すタイミング図である。

図１６に示した復号化部６０における第１同期化部６１０は、受信した符号化データを反転させるとともに所定の遅延時間だけ遅延した遅延信号の第１状態遷移タイミングに符号化データを同期化させた第１同期化信号を発生する。第２同期化部６３０は、符号化データを反転した反転信号の第１状態遷移タイミングに遅延信号を同期化させた第２同期化信号を発生する。合成部６５０は、第２同期化信号の第１状態遷移に応じて第２レベルに変化し、第１同期化信号の第２状態遷移に応じて第１レベルに変化する合成信号を発生する。

すなわち、本実施形態に係る第１同期化部６１０は、符号化データを反転させることなくＤフリップフロップ回路６１３のデータ入力端子に入力する点、及び、遅延回路６２４が奇数個の反転回路を用いて符号化データを遅延させる点で、図７に示した第１の実施形態に係る第１同期化部６１０と異なる。また、本実施形態に係る第２同期化部６３０は、符号化データを反転した信号がＤフリップフロップ回路６３１のクロック端子に入力される点で、図７に示した第１の実施形態に係る第２同期化部６３０と異なる。さらに、本実施形態に係る出力部６２のクロック端子には、反転回路６２５により符号化データが反転されたデータが入力されている点でも、図７に示した第１の実施形態に係る出力部６２と異なる。

図１７に示すように、本実施形態の符号化データにおいては、第１波形、第２波形、第３波形及び第４波形は、図２に示した符号化データの波形に対して上下が反転している。このように、本実施形態によれば、符号化データを構成する波形が図２に示した波形と反対の極性を有する場合であっても、復号化データを生成することができる。

＜第９の実施形態＞
図１８は、図７に示した復号化部６０において符号化データから復号化データに変換する手順を示すタイミング図である。図１８に示す符号化データは、３個以上の「１」が連続するデータ列における第３波形と第４波形との間の波形として、第２波形が用いられている点で、図８に示した符号化データと異なる。すなわち、図１８においては、連続する複数の第２符号化データのうちの最初の第２符号化データと、連続する複数の第２符号化データのうちの最後の第２符号化データとの間に挟まれた第２符号化データに第２波形が割り当てられている。

図１８と図８とを比較すると、ＮＡ、ＮＢの波形が異なっているが、ＮＣ、ＮＤ、ＮＥの波形及び復号化データの波形は、同一である。このように、本発明に係る復号化部６０によれば、第２波形における第１状態遷移及び第３波形における第１状態遷移に応じて第２レベルに変化し、第２波形の直後の第１波形における第１状態遷移及び第４波形の直後の第１波形における第１状態遷移に応じて第１レベルに変化する合成信号を発生することにより、復号化データが生成される。したがって、３個以上の「１」が連続するデータ列における第３波形と第４波形との間の波形によらず、第３波形と第４波形との間の波形は「１」に復号化される。このように、本発明に係る復号化部６０は、さまざまな符号化データに適用され得ることがわかる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

例えば、上記の実施形態においては、第１極性のパルスがハイレベルからロウレベルに遷移した後にハイレベルに遷移するパルスであり、第２極性のパルスがロウレベルからハイレベルに遷移した後にロウレベルに遷移するパルスであるとして説明したが、逆の組み合わせであってもよい。また、上記の実施形態においては、第１レベルをロウレベル、第２レベルをハイレベルとして説明したが、逆の組み合わせであってもよい。

また、上記の実施形態においては、通信装置１−１の例としてＮＦＣ（Near Field Communication）のような近距離無線通信方式が用いられる携帯端末、ＲＦＩＤカード又はＩＣタグを用いて説明し、通信装置１−２の例としてＩＣカードリーダー・ライターを用いて説明したが、通信装置１−１及び通信装置１−２は、他の装置にも適用できる。例えば、Ｍ２Ｍ通信方式によりセンサー間で情報を送受信するセンサーネットワークを始めとする、任意の通信機能を有する装置に適用することができる。

また、符号化部３０の構成は、図３から図５に示した構成に限定されるものではなく、他の構成により実現することもできる。例えば、波形生成部３１が、第１波形、第２波形、第３波形及び第４波形のパターンを記憶したメモリを有しており、入力されるクロックに同期して繰り返し出力される信号を選択部３２に対して出力してもよい。

また、選択部３２は、遅延回路３３が出力する信号をデコードするデコード回路と、デコード回路の出力に基づいて第１波形、第２波形、第３波形及び第４波形から一の波形を選択するセレクタ回路とにより構成してもよい。

１・・・通信装置、２・・・無線通信回線、１０・・・制御部、２０・・・記憶部、３０・・・符号化部、４０・・・送信部、５０・・・受信部、６０・・・復号化部、６１・・・信号発生部、６２・・・出力部、６１０・・・第１同期化部、６１１・・・反転回路、６１２・・・遅延回路、６１３・・・フリップフロップ回路、６１４・・・キャパシタ、６１５・・・抵抗、６１６・・・抵抗、６１７・・・キャパシタ、６１８・・・バッファ、６１９・・・抵抗、６２０・・・キャパシタ、６２１・・・反転回路、６２２・・・反転回路、６２３・・・キャパシタ、６２４・・・遅延回路、６２５・・・反転回路、６３０・・・第２同期化部、６３１・・・フリップフロップ回路、６３２・・・反転回路、６３３・・・ローパスフィルタ、６３４・・・抵抗、６３５・・・キャパシタ、６５０・・・合成部、６５１・・・パルス発生回路、６５２・・・パルス発生回路、６５３・・・フリップフロップ回路、６５４・・・排他的論理和回路、６５５・・・フリップフロップ回路、６５６・・・論理和回路

Claims (16)

1. 他の通信装置から送信された第１波形に対応する第１符号化データ、並びに第２波形、第３波形及び第４波形のいずれかに対応する第２符号化データを含む符号化データを受信して復号化する通信装置であって、
   前記第２波形における第１状態遷移及び前記第３波形における第１状態遷移に応じて第２レベルに変化するとともに、前記第２波形の直後の前記第１波形における第１状態遷移及び前記第４波形の直後の前記第１波形における第１状態遷移に応じて第１レベルに変化する合成信号を発生する信号発生部と、
   前記合成信号を前記符号化データにおける第１状態遷移タイミングに同期化させた復号化データを出力する出力部と、
   を備え、
   前記第２波形は、複数の前記第１符号化データに挟まれた単一の前記第２符号化データに割り当てられており、
   前記第３波形は、連続する複数の前記第２符号化データのうちの最初の第２符号化データに割り当てられており、
   前記第４波形は、連続する複数の前記第２符号化データのうちの最後の第２符号化データに割り当てられている、
   通信装置。
2. 連続する複数の前記第２符号化データのうちの最初の第２符号化データと、連続する複数の前記第２符号化データのうちの最後の第２符号化データとの間に挟まれた前記第２符号化データには、前記第１波形及び前記第２波形のいずれかが割り当てられている、
   請求項１に記載の通信装置。
3. 前記第２波形は、第１状態遷移の前に第１極性のパルスを含むとともに、当該第１状態遷移の後に前記第１極性と極性が異なる第２極性のパルスを含み、
   前記第３波形は、第１状態遷移の前に前記第１極性のパルスを含み、
   前記第４波形は、第１状態遷移の後に前記第２極性のパルスを含む、
   請求項１又は２に記載の通信装置。
4. 前記第３波形の前記第１極性のパルスの幅と、前記第４波形の前記第２極性のパルスの幅とが等しく、
   前記第３波形の前記第２符号化データと、前記第４波形の前記第２符号化データとの間の前記第２符号化データは、第１状態遷移の前の第１レベルの期間の長さと、前記第１状態遷移の後の第２レベルの期間の長さとが等しい、
   請求項３に記載の通信装置。
5. 前記信号発生部は、
   前記符号化データを所定の遅延時間だけ遅延した遅延信号の第１状態遷移タイミングに、前記符号化データを反転した反転信号を同期化させた第１同期化信号を発生する第１同期化部と、
   前記符号化データの第１状態遷移タイミングに前記遅延信号を同期化させた第２同期化信号を発生する第２同期化部と、
   前記第２同期化信号の第１状態遷移に応じて前記第２レベルに変化し、前記第１同期化信号の第２状態遷移に応じて前記第１レベルに変化する前記合成信号を発生する合成部と、
   を有する、
   請求項１から４のいずれか１項に記載の通信装置。
6. 前記第１同期化部は、
   前記符号化データを反転した前記反転信号を生成する反転回路と、
   前記符号化データを遅延させて前記遅延信号を生成する遅延回路と、
   前記反転信号がデータ入力端子に入力され、かつ、前記遅延回路により生成された前記遅延信号がクロック端子に入力される第１フリップフロップ回路と、
   を有し、
   前記第２同期化部は、
   前記遅延信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第２フリップフロップ回路
   を有する、
   請求項５に記載の通信装置。
7. 前記第１同期化部は、
   前記符号化データを反転した前記反転信号を生成する反転回路と、
   前記反転信号が入力されるハイパスフィルタと、
   前記符号化データが入力されるローパスフィルタと、
   前記ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、前記ローパスフィルタから出力される前記遅延信号がクロック端子に入力される第１フリップフロップ回路と、
   を有し、
   前記第２同期化部は、
   前記遅延信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第２フリップフロップ回路
   を有する、
   請求項５に記載の通信装置。
8. 前記第１同期化部は、
   前記符号化データを反転した前記反転信号を生成する反転回路と、
   前記反転信号が入力されるハイパスフィルタと、
   前記符号化データが入力されるバンドパスフィルタと、
   前記ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、前記バンドパスフィルタから出力される前記遅延信号がクロック端子に入力される第１フリップフロップ回路と、
   を有し、
   前記第２同期化部は、
   前記遅延信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第２フリップフロップ回路
   を有する、
   請求項５に記載の通信装置。
9. 前記信号発生部は、
   前記符号化データを所定の第１遅延時間だけ遅延した第１遅延信号の第１状態遷移タイミングに、前記符号化データを反転した反転信号を同期化させた第１同期化信号を発生する第１同期化部と、
   前記符号化データの第１状態遷移タイミングに、前記符号化データを所定の第２遅延時間だけ遅延した第２遅延信号を同期化させた第２同期化信号を発生する第２同期化部と、
   前記第２同期化信号の第１状態遷移に応じて前記第２レベルに変化し、前記第１同期化信号の第２状態遷移に応じて前記第１レベルに変化する前記合成信号を発生する合成部と、
   を有する、
   請求項１から４のいずれか１項に記載の通信装置。
10. 前記第１同期化部は、
    前記符号化データを反転した前記反転信号を生成する反転回路と、
    前記符号化データが入力される第１ローパスフィルタと、
    前記第１ローパスフィルタから出力される信号が入力される論理回路と、
    前記反転信号がデータ入力端子に入力され、かつ、前記論理回路から出力される前記遅延信号がクロック端子に入力される第１フリップフロップ回路と、
    を有し、
    前記第２同期化部は、
    前記符号化データが入力される第２ローパスフィルタと、
    前記第２ローパスフィルタから出力される信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第２フリップフロップ回路
    を有する、
    請求項９に記載の通信装置。
11. 前記信号発生部は、
    前記符号化データを反転させるとともに所定の遅延時間だけ遅延した遅延信号の第１状態遷移タイミングに前記符号化データを同期化させた第１同期化信号を発生する第１同期化部と、
    前記符号化データを反転した反転信号の第１状態遷移タイミングに前記遅延信号を同期化させた第２同期化信号を発生する第２同期化部と、
    前記第２同期化信号の第１状態遷移に応じて前記第２レベルに変化し、前記第１同期化信号の第２状態遷移に応じて前記第１レベルに変化する前記合成信号を発生する合成部と、
    を有する、
    請求項１から４のいずれか１項に記載の通信装置。
12. 前記遅延時間は、前記第１極性のパルスの幅及び前記第２極性のパルスの幅よりも大きい、
    請求項５から１１のいずれか１項に記載の通信装置。
13. 前記第２波形、前記第３波形及び前記第４波形は、それぞれの中央位置で第１レベルから第２レベルに変化し、
    前記遅延時間は、前記第１符号化データ及び前記第２符号化データの周期の半分の長さよりも短い、
    請求項５から１２のいずれか１項に記載の通信装置。
14. 第１論理値の入力データに対応する第１符号化データ、及び第２論理値の入力データに対応する第２符号化データを含む符号化データを生成する通信装置であって、
    前記第１符号化データに対応する第１波形、複数の前記第１符号化データに挟まれた単一の第２符号化データに対応する第２波形、連続する複数の前記第２符号化データのうちの最初の第２符号化データに対応する第３波形、及び連続する複数の前記第２符号化データのうちの最後の第２符号化データに対応する第４波形を生成する波形生成部と、
    前記入力データのパターンに基づいて、前記第１波形、前記第２波形、前記第３波形及び前記第４波形から一の波形を選択する選択部と、
    を備える、通信装置。
15. 前記選択部は、
    前記入力データを第１遅延時間で遅延させた第１遅延信号と、前記入力データを第２遅延時間で遅延させた第２遅延信号と、前記入力データを第３遅延時間で遅延させた第３遅延信号と、を生成する遅延回路と、
    前記第１遅延信号、前記第２遅延信号及び前記第３遅延信号に基づいて、前記第１波形、前記第２波形、前記第３波形及び前記第４波形から一の波形を選択する選択回路と、
    を有する、
    請求項１４に記載の通信装置。
16. 第１の通信装置と第２の通信装置とを備える通信システムであって、
    前記第２の通信装置から送信された第１波形に対応する第１符号化データ、並びに第２波形、第３波形及び第４波形のいずれかに対応する第２符号化データを含む符号化データを受信して復号化する前記第１の通信装置は、
    前記第２波形及び前記第３波形における第１状態遷移に応じて第２レベルに変化するとともに、前記第２波形及び前記第４波形の直後の前記第１波形における第１状態遷移に応じて第１レベルに変化する合成信号を発生する信号発生部と、
    前記合成信号を前記符号化データにおける第１状態遷移タイミングに同期化させた復号化データを出力する出力部と、
    を備え、
    前記第２の通信装置は、前記第１の通信装置が受信する、前記第１波形に対応する前記第１符号化データ、並びに前記第２波形、前記第３波形及び前記第４波形のいずれかに対応する前記第２符号化データを含む前記符号化データを送信する送信部を備え、
    前記第２波形は、複数の前記第１符号化データに挟まれた単一の前記第２符号化データに割り当てられており、
    前記第３波形は、連続する複数の前記第２符号化データのうちの最初の第２符号化データに割り当てられており、
    前記第４波形は、連続する複数の前記第２符号化データのうちの最後の第２符号化データに割り当てられている、
    通信システム。
    

Images