JP2014528172A - プリント回路基板に嵌め込まれたチップを接続するための方法および装置 - Google Patents
プリント回路基板に嵌め込まれたチップを接続するための方法および装置 Download PDFInfo
- Publication number
- JP2014528172A JP2014528172A JP2014531052A JP2014531052A JP2014528172A JP 2014528172 A JP2014528172 A JP 2014528172A JP 2014531052 A JP2014531052 A JP 2014531052A JP 2014531052 A JP2014531052 A JP 2014531052A JP 2014528172 A JP2014528172 A JP 2014528172A
- Authority
- JP
- Japan
- Prior art keywords
- microchip
- circuit board
- printed circuit
- pcb
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
マイクロチップ(3)をプリント回路基板(PCB)1内に実装するための方法および装置が開示される。PCB1には、内部にマイクロチップ(3)が実装される空洞(2)が設けられている。接続部(28)は、PCB1内の信号線へと繋がれ、空洞(2)は、成形コンパウンド(30)で充填される。いくつかの実施形態では、1つまたは2つの嵌め込まれた金属層(4、5)が、熱伝導率を高めるために、マイクロチップ(3)に熱的に接続される。サーマルパネル(8)および(9)、またはヒートシンク(18)および(19)は、実施形態に応じて、熱伝導率をさらに高めるために、嵌め込まれた金属層(4)および(5)に取り付けられる。
Description
[関連出願の相互参照]
本出願は、その全体が参照により本明細書に組み込まれている、「METHOD AND APPARATUS FOR CONNECTING INLAID CHIP INTO PRINTED CIRCUIT BOARD」と題された2011年9月21日に出願した米国特許仮出願第61/537,206号から優先権を主張するものである。
本出願は、その全体が参照により本明細書に組み込まれている、「METHOD AND APPARATUS FOR CONNECTING INLAID CHIP INTO PRINTED CIRCUIT BOARD」と題された2011年9月21日に出願した米国特許仮出願第61/537,206号から優先権を主張するものである。
本発明は、プリント回路基板に対する半導体集積回路の実装に関し、より詳細には、本発明は、プリント回路基板に対するメモリデバイスの実装に関し、さらにより詳細には、本発明は、メモリデバイスをPCBに実装するとともに、適正な熱消散をもたらすための方法および装置に関する。
ほんの数例として携帯電話、ラップトップコンピュータ、パーソナルデジタルアシスタント(PDA)、およびMP3プレーヤなどが挙げられる家庭用モバイル電子機器が登場したことにより、小型で高性能のメモリデバイスへの需要が高まってきている。多くの点で、最新の半導体メモリデバイス開発は、可能な最小デバイスを使用して、規定された動作速度で最大数のデータビットをもたらす過程と見なすことができる。この文脈では、用語「最小」は、一般に、プリント回路基板(PCB)またはモジュール基板の主要面によって定められる平面など、「横方向の」X/Y平面でのメモリデバイスによって占有される最小面積を示す。従来の構造は、図1に示されている。
半導体デバイスによって占有される許容できる横方向の面積には制約があることにより、マイクロチップの設計者らがそれらのデバイスのデータ記憶容量を縦方向に集積化することに意欲的になることは驚くことではない。したがって、長年にわたって、横方向の平面において相互に隣接して載置されていたこともあり得た複数のメモリデバイスは、今や、そうではなく、横方向のX/Y平面に対するZ平面において順に重ねて縦方向に積層されている。
いわゆる「シリコン貫通ビア(TSV)」の製造における近年の開発により、縦方向に積層された半導体メモリデバイスに向かう傾向が促進されてきた。ほとんどの3D積層化技術は、今のところ、縦方向によるチップレベル集積化にのみ焦点を当てているにすぎない。PCB(Printed Circuit Board:プリント回路基板)の上に、個々の各チップは、信号ピンを電気的および物理的にPCB節点に接続するための空間が必要である。また、マイクロチップによって発生する熱の問題は、高容量マイクロチップの電力消費の増加に起因して、いっそう悪化するようになった。そのため、一部のロジックマイクロチップを除いて、CPU(Central Processing Unit:中央処理装置)、GPU(Graphic Processing Unit:グラフィック処理装置)、および高性能メモリ(DDR3、DDR4、GDDR5など)を含めたほとんどのメイン半導体チップには、高効率のヒートシンク構造が必要である。ヒートシンクは、空気など、ヒートシンクを囲む冷却流体と接触している表面積を増大させるように物理的に設計されている。進入空気速度、材料の選択、フィン(または他の突出部)設計、および表面処理は、ヒートシンクの熱的抵抗、すなわち、熱的性能に影響を及ぼす複数の設計要因のうちのいくつかの要因である。ヒートシンクのこの表面積の要件のため、CPUまたはGPUは、嵩高のヒートシンクを有し、マイクロチップと、関連するヒートシンクとの両方をPCBに実装する十分な空間が必要である。近年、モバイル革新は、半導体産業の主要動向として急伸しており、したがって、電気的構成要素の小型設計が必須である。
特に、モバイル製品には、モバイル製品の総サイズを縮小するために、PCBの小型設計、および個々の各構成要素の小さいフォームファクタが必要である。消費者市場では、少なくとも、モバイル製品からメインラップトップのレベルの性能が依然求められる。そのため、大きなヒートシンクを備えたラップトップCPUおよびGPUをただ採用するだけでは、実効性のある解決策にはならない。システム設計者は、CPU、GPU、およびDRAMのようなメインメモリなど、システム速度決定構成要素の電力消費と性能との間の最善のトレードオフを見出すことに苦心している。ヒートシンク効率性は、ヒートシンクの総面積、およびヒートシンクそれ自体およびチップパッケージ材料の熱的特性によって決定される。メインチップ構成要素(CPU、GPU、およびメインメモリ)は、メインチップ構成要素からの熱を広げて分散させるためにヒートシンクのフィンまたはパネルを有すべきであり、したがって、PCBの総面積は、システム設計者らが望んでいるほどには縮小することができない。加えて、パッケージそれ自体には、図1に示すボール接続部を有するために何らかの空間が必要である。実チップサイズは、パッケージそれ自体よりも小さいことが多い。もちろん、実際の適用例では、図2に示すようにいくつかのチップがPCBに実装されて存在する。
より優れたチップ実装およびヒートシンクの配置をもたらす1つの提案された解決策は、図3に示すRuwel技術による銅嵌込み技術(Copper Inlay Technology)である。銅嵌込み技術は、回路基板から熱を直接取り除くための従来の概念に対する代替案を提案する。サーマルビアは、内側層上の銅領域を通って、または基板を通ってヒートシンクに分散することによって熱を構成要素から離すように伝達する目的で、熱的重要構成要素の下に並べて配置される。通常のめっきされた貫通穴とは異なり、サーマルビアは、相互に電気的に絶縁されている必要はなく、したがって、高い穴密度が可能になる。穴の中の銅は高伝導性であるので、小さい穴が最大数あると、最も低い熱的抵抗性をもたらすことになる。
通常のサーマルビア配列は、約30W/mKの平均熱伝導率を有する。サーマルビアは、穴が、標準的な穴あけプロセス中に穿設されるので、熱を消散させるための費用効果の高い方法である。この技術の論理的なさらなる展開は、サーマルビアアレイを銅嵌込み技法と置き換えることであり、ここでは、固体銅の一片が回路基板の全厚さに圧入され、固定される。銅嵌込み部は、第1に、電力用半導体のためのはんだ面として働き、第2に、回路基板を通して高効率の熱伝導経路(ヒートシンクへの熱源)として働く。その側面から、熱は、熱伝導接着剤を使用して適切なヒートシンクへと直接取り除かれることができる。銅嵌込み部の熱伝導率の通常の値は、370W/mKであり、それはサーマルビアの10倍を超えるほど、より効率性が高いことを意味する。優れた熱伝導率に加えて、はんだペーストは、サーマルビアと同様に、穴の中に流れ込む可能性はなく、構成要素は、その全接触面にわたってはんだ付けされるので、構成要素の挿入プロセスにおいてもまた利点がある。加えて、この技術は、極めて費用効果が高く、完全に自動化され得る。
しかしながら、高い熱伝導率による小型PCB設計を有するこの新規手法でさえも、パッケージそれ自体のフォームファクタ問題の究極的な問題解決にはならない。また、図3に示されているように、熱分散が1つの側のみで可能とされるにすぎない。
マイクロチップは、通常、最終的な構成要素製品としてパッキングコンパウンドによってカバーされる。この追加のプロセスステップにより、チップメーカにさらなる試験時間と費用とが要求される。加えて、チップの各々のパッケージサイズは、最終的な電気製品の総フォームファクタに深刻な影響を及ぼす。熱伝導率は、熱を発生させるマイクロチップごとに新規タイプの換気方法により、および小さい空気ファンを使用することにより改善されたが、サイズの複雑さおよび電力使用においては不利益がもたらされる。より近年では、ウェハそれ自体は、チップメーカによってパッケージングされずに、最終的な構成要素としてシステム製造業者に販売されている。この場合では、システムユーザは、それ自体のフォームファクタを、そのシステム要件およびPCBサイズに応じて容易に決定することができる。効果的な熱伝達を維持するマイクロチップ実装のための改善された方法および装置の需要が存在する。
本発明は、効果的な熱伝達を維持するマイクロチップ実装のための改善された方法および装置を提供する。本発明は、マイクロチップからの熱をPCB基板および外部環境に伝達する能力を備えたPCB基板の内側におけるマイクロチップの実装を可能にする。
本発明では、チップ製造段階で、パッケージング処理が必要ではない。すべての所要のマイクロチップが実質的に平坦な上面および底面を有するPCBに実装される現在のパッケージング技術とは対照的に、PCBの大きな面積を占有し、かつ作動熱を発生させるすべてのまたはいくつかのマイクロチップはPCB内に嵌め込まれている。その結果、PCB上に実装された現在のチップよりも消費される面積は少なくなる。加えて、現在のPCBに使用される単一のサーマルパネルまたはヒートシンクと比較して、空気流量を増大させるために、PCBの両方の側には、サーマルパネルまたはヒートシンクが設けられ得る。システムの観点からすれば、本発明は、モバイル製品における重要因子である小さいフォームファクタを達成するために、小型で万能なシステム設計を提供する。本発明はまた、PCBにサーマルパネルを両方の側に配置することを用いた競争的な熱分散を可能にする。PCB上のすべてのチップが、必ずしもこの手法をとる必要はない。この手法は、実装について広いPCB面積が必要である重要な、および熱を発生させる1つまたは複数のチップに対してのみ適用され得る。チップパッケージングの必要性なしに、PCB内に組み込まれたマイクロチップ、および信号配線は、半導体産業において利用可能なパッケージング方法よりも優れている。
別の実施形態は、熱伝達をさらに高めるために、マイクロチップへのヒートシンクの取付けを可能にする。この実施形態のさらなる改良形態は、マイクロチップの両方の側へのヒートシンクの取付けを可能にする。
さらなる他の実施形態は、1つまたはいくつかのヒートシンクの代わりに高い熱伝導率を有するサーマルパネルを用いる。
本発明のさらなる実施形態は、PCB基板に埋め込まれたマイクロチップの下およびその周囲に信号線を通すことを可能にする。
さらなる別の実施形態は、経路付けの柔軟性を高めるために、本発明にバンプパッドの追加を可能にする。
本発明の特徴および利点は、明瞭にするために添付の図面と組み合わせて解釈されると、以下の詳細な説明から明らかになろう。図では、ただ1つのマイクロチップのみが示されているが、PCB基板上のマイクロチップの実際の数は、1をはるかに超えるものであることが認識される。
図4は、本発明の第1の実施形態の断面図である。実質的に平坦な上面および底面を有するPCB1は、マイクロチップ3を含んだ空洞2を含む。空洞2は、PCB1内の凹部を切り開くことによって作り出されるか、またはPCB1の元の打ち抜きに存在し得る。嵌め込まれた金属層4は、マイクロチップ3の上面6に配置され、類似の嵌め込まれた金属層5は、底面7と接触している。嵌め込まれた金属層4および5は、銅、アルミニウム、および銀などの熱伝導金属の小片である。2つのサーマルパネルが示されているが、いくつかの適用例は、1つのサーマルパネルを有することも、またはまったく有さないこともある。上部サーマルパネル8は、嵌め込まれた金属層4と接触している。底部サーマルパネル9は、嵌め込まれた金属層5と接触して設けられてもよい。動作に際して、マイクロチップ3からの熱は、嵌め込まれた金属層4および5を通してサーマルパネル8および9に伝達され、そこで消散し得る。
図5は、本発明の第2の実施形態の断面図である。この実施形態は、サーマルパネルではなく、ヒートシンクが使用されることを除いて、図4の実施形態と類似している。2つのヒートシンクが示されているが、いくつかの適用例は、1つのヒートシンクを有することも、またはまったく有さないこともある。実質的に平坦な上面および底面を有するPCB11は、マイクロチップ13を含んだ空洞12を含む。嵌め込まれた金属層14は、マイクロチップ13の上面16に配置され、類似の嵌め込まれた金属層15は、底面17と接触している。上部ヒートシンク18は、嵌め込まれた金属層14と接触している。底部ヒートシンク19は、嵌め込まれた金属層15と接触して設けられてもよい。動作に際して、マイクロチップ13からの熱は、嵌め込まれた金属層14および15を通してヒートシンク18および19に伝達され、そこで消散し得る。
図6は、単一のヒートシンクを有する図3の実施形態の詳細な横断面図である。マイクロチップ23は、空洞22内に設置されている。嵌め込まれた金属層24は、マイクロチップ23の底面27と熱的に接触している。単一のヒートシンク25は、熱伝導接着剤26を使用することによって、嵌め込まれた金属層24に接続される。マイクロチップ23の上面29上のパッドからPCB信号接触点への信号接続は、ボンディングワイヤ28を用いて行われる。空洞22の残りの部分は、成形コンパウンド30で充填される。マイクロチップとPCB信号接触点との間の任意の他のタイプの接続は、マイクロチップ23が図6に示されているように嵌め込まれている場合、この提案された実施形態に含まれる。嵌め込まれた金属層24は、現在の利用可能なヒートシンク方法と比較して、確実にはるかにより優れた熱伝導率をもたらす。
図7は、ヒートシンクではなく、単一のサーマルパネル35を有する図4の実施形態の詳細な横断面図である。サーマルパネル35は、ヒートシンクよりも高い熱伝導率を有する。この構造を使用することによって、システム設計者は、電話機などのモバイル製品に有用な非常に薄いPCBを有することが可能である。従来のシステムボード設計に使用されているPCBにおけるチップ実装と異なり、フォームファクタは、チップサイズ、およびチップパッドとPCB信号接触点との間のボンディングワイヤ38の距離によってのみ決定される。マイクロチップ33は、空洞32内に設置されている。嵌め込まれた金属層34は、マイクロチップ33の底面37と熱的に接触している。単一のサーマルパネル35は、熱伝導接着剤36を使用することによって、嵌め込まれた金属層34に接続される。マイクロチップ33の上面39上のパッドからPCB信号接触点へ信号接続は、ボンディングワイヤ38を用いて行われる。空洞32の残りの部分は、成形コンパウンド40で充填される。
図8は、両側のヒートシンク25および45を有する本発明の図5の実施形態の詳細な横断面図である。この実施形態は、追加の構成要素44〜46を有して図6に類似している。この構成は、マイクロチップ33がより高い熱を発生させる場合に特に有用であり、したがって、各側のヒートシンク25および45により使用されると、熱の迅速な分散が達成され得る。図4および図7に比較して、PCBの厚さおよびヒートシンクの高さは、システムボード設計のフォームファクタを決定する。しかし、ヒートシンクの高さを含むPCBの総サイズは依然、現在の利用可能なPCB上のチップ実装のやり方よりも小さい。追加の金属嵌込み層44は、熱伝導接着剤46を使用することによって、マイクロチップ33の上面と、第2のヒートシンク45とに接合される。
図9は、両側のサーマルパネル35および55を有する、本発明の図4の実施形態の詳細な横断面図である。この実施形態は、追加の構成要素54〜56を有して図7に類似している。この構成は、マイクロチップ33がより高い熱を発生させる場合に特に有用であり、したがって、2つの側のサーマルパネル35および55を使用することによって、熱の迅速な分散が達成され得る。図4および図7に比較して、高さはより低く、熱分散効率はさらに大きい。追加の金属嵌込み層54は、熱伝導接着剤56を使用することによって、マイクロチップ33の上面と、サーマルパネル55とに接合される。
図10は、本発明の第5の実施形態の詳細な横断面図である。図10は、この構成によりいかにしてマイクロチップの下を通る信号線77を有するやり方が可能になるかを示している。この構造を有するために、ヒートシンク65は、マイクロチップ33の成形コンパウンド側にわたって配置すべきである。金属嵌込み層54は、熱伝導接着剤56を使用することによって、マイクロチップ33の上面と、ヒートシンク65とに接合される。
図11は、本発明の第6の実施形態の詳細な横断面図である。図11は、この構成によりいかにしてマイクロチップの下を通る信号線77を有するやり方が可能になるかを示している。この構造を有するために、サーマルパネル75は、マイクロチップ33の成形コンパンド側にわたって配置すべきである。金属嵌込み層74は、熱伝導接着剤76を使用することによって、マイクロチップ33の上面と、サーマルパネル75とに接合される。
図12は、第7の実施形態の詳細な横断面図である。この構成は、PCB設計においてヒートシンクもサーマルパネルも必要でない状況で有用である。図12では、PCB61の信号線77は、マイクロチップ63の下を迂回することができる。この方法は、熱の発生がほとんどなく、システムの信頼性および性能に影響を及ぼすことがないロジックチップなどのマイクロチップに適用できる。この方法を用いると、嵌め込まれたチップの配置と一緒にPCBにおける改善された経路付け配置を得ることができる。
図13は、はんだボール接続部84を使用する第8の実施形態の詳細な横断面図である。図13は、マイクロチップ83のケースバンプパッド81を示している。マイクロチップのエッジバンプパッド配置の場合、(両側または単一の)ヒートシンクまたはサーマルパネルを任意の方向に配置することが可能になる。図13では、嵌め込まれた金属層88は、マイクロチップ83の下にあり、熱伝導接着剤87によってヒートシンクに接続される。サーマルパネルは、上に示されたように、ヒートシンク86の代わりに用いることができる。
図14は、はんだボール接続部94を使用する第9の実施形態の詳細な横断面図である。この実施形態は、すべての場所にバンプパッドを有するマイクロチップ93の使用を可能にするので、図13に関して改善する。それは、ただ1つの側のヒートシンク95またはサーマルパネルを有することが必要であるものの使用に限定される。図14は、PCB設計において、より優れた経路付けの柔軟性を有する。
図示の実施形態は、添付の特許請求の範囲によってのみ定義される本発明を単に例示しているにすぎない。
1 PCB、プリント回路基板
2 空洞
3 マイクロチップ
4 嵌め込まれた金属層
5 嵌め込まれた金属層
6 上面
7 底面
8 上部サーマルパネル
9 底部サーマルパネル
12 空洞
13 マイクロチップ
14 嵌め込まれた金属層
15 嵌め込まれた金属層
16 上面
17 底面
18 上部ヒートシンク
19 底部ヒートシンク
22 空洞
23 マイクロチップ
24 嵌め込まれた金属層
25 ヒートシンク
26 熱伝導接着剤
28 ボンディングワイヤ、接続部
29 上面
30 成形コンパウンド
32 空洞
33 マイクロチップ
34 嵌め込まれた金属層
35 サーマルパネル
36 熱伝導接着剤
37 底面
38 ボンディングワイヤ
39 上面
40 成形コンパウンド
44 金属嵌込み層
45 ヒートシンク
46 熱伝導接着剤
54 金属嵌込み層
55 サーマルパネル
56 熱伝導接着剤
61 PCB
63 マイクロチップ
65 ヒートシンク
74 金属嵌込み層
75 サーマルパネル
76 熱伝導接着剤
77 信号線
81 ケースバンプパッド
83 マイクロチップ
84 はんだボール接続部
86 ヒートシンク
87 熱伝導接着剤
88 嵌め込まれた金属層
93 マイクロチップ
94 はんだボール接続部
95 ヒートシンク
2 空洞
3 マイクロチップ
4 嵌め込まれた金属層
5 嵌め込まれた金属層
6 上面
7 底面
8 上部サーマルパネル
9 底部サーマルパネル
12 空洞
13 マイクロチップ
14 嵌め込まれた金属層
15 嵌め込まれた金属層
16 上面
17 底面
18 上部ヒートシンク
19 底部ヒートシンク
22 空洞
23 マイクロチップ
24 嵌め込まれた金属層
25 ヒートシンク
26 熱伝導接着剤
28 ボンディングワイヤ、接続部
29 上面
30 成形コンパウンド
32 空洞
33 マイクロチップ
34 嵌め込まれた金属層
35 サーマルパネル
36 熱伝導接着剤
37 底面
38 ボンディングワイヤ
39 上面
40 成形コンパウンド
44 金属嵌込み層
45 ヒートシンク
46 熱伝導接着剤
54 金属嵌込み層
55 サーマルパネル
56 熱伝導接着剤
61 PCB
63 マイクロチップ
65 ヒートシンク
74 金属嵌込み層
75 サーマルパネル
76 熱伝導接着剤
77 信号線
81 ケースバンプパッド
83 マイクロチップ
84 はんだボール接続部
86 ヒートシンク
87 熱伝導接着剤
88 嵌め込まれた金属層
93 マイクロチップ
94 はんだボール接続部
95 ヒートシンク
Claims (18)
- 実質的に平坦な上面と、
実質的に平坦な底面と、
前記上面と前記底面との間に延びる電気的絶縁材料と、
マイクロチップを受け入れるように構成されている前記電気的絶縁材料内の空洞と、
を備えるプリント回路基板(PCB)。 - 前記空洞内の任意のマイクロチップと熱的に接続しているように構成されている、前記空洞内の第1の嵌め込まれた金属層をさらに備える、請求項1に記載のプリント回路基板(PCB)。
- 前記第1の嵌め込まれた金属層が、サーマルパネルへの取付けのために構成されている、請求項2に記載のプリント回路基板(PCB)。
- 前記第1の嵌め込まれた金属層が、ヒートシンクへの取付けのために構成されている、請求項2に記載のプリント回路基板(PCB)。
- 前記空洞内の任意のマイクロチップの前記第1の嵌め込まれた金属層の側とは反対の側に熱的に接続しているように構成されている、前記空洞内の第2の嵌め込まれた金属層をさらに備える、請求項2に記載のプリント回路基板(PCB)。
- 前記第2の嵌め込まれた金属層が、サーマルパネルへの取付けのために構成されている、請求項5に記載のプリント回路基板(PCB)。
- 前記第2の嵌め込まれた金属層が、ヒートシンクへの取付けのために構成されている、請求項5に記載のプリント回路基板(PCB)。
- 前記空洞の少なくとも一部分を充填する成形組成物をさらに備える、請求項1に記載のプリント回路基板(PCB)。
- 前記空洞の下を通過する少なくとも1本の信号線をさらに備える、請求項1に記載のプリント回路基板(PCB)。
- 前記空洞内の任意のマイクロチップに接続するように構成されている電気接続部をさらに備える、請求項1に記載のプリント回路基板(PCB)。
- 前記電気接続部が、ボンディングワイヤに取り付けるように構成されているパッドを含む、請求項10に記載のプリント回路基板(PCB)。
- 前記電気接続部が、はんだボールに取り付けるように構成されているバンプパッドをさらに含む、請求項11に記載のプリント回路基板(PCB)。
- マイクロチップをプリント回路基板に取り付けるための方法であって、
前記プリント回路基板内に空洞を設けるステップと、
設けられた前記空洞内にマイクロチップを配置するステップと、
前記マイクロチップに電気接続部をさらに設けるステップと、
を含む、方法。 - 金属嵌込み部を使用することによって、熱が前記マイクロチップから逃れる経路を設けるステップをさらに含む、請求項13に記載のマイクロチップをプリント回路基板に取り付けるための方法。
- 前記金属嵌込み部に接続された放熱器を設けるステップをさらに含む、請求項14に記載のマイクロチップをプリント回路基板に取り付けるための方法。
- 前記放熱器がヒートシンクである、請求項15に記載のマイクロチップをプリント回路基板に取り付けるための方法。
- 前記放熱器がサーマルパネルである、請求項15に記載のマイクロチップをプリント回路基板に取り付けるための方法。
- 熱が前記マイクロチップから逃げる第2の経路であって、前記第1の熱逃し経路とは反対の前記マイクロチップの側に位置付けられた第2の経路をさらに設けるステップをさらに含む、請求項14に記載のマイクロチップをプリント回路基板に取り付けるための方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161537206P | 2011-09-21 | 2011-09-21 | |
US61/537,206 | 2011-09-21 | ||
PCT/CA2012/000874 WO2013040689A1 (en) | 2011-09-21 | 2012-09-18 | Method and apparatus for connecting inlaid chip into printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014528172A true JP2014528172A (ja) | 2014-10-23 |
Family
ID=47879556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014531052A Pending JP2014528172A (ja) | 2011-09-21 | 2012-09-18 | プリント回路基板に嵌め込まれたチップを接続するための方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20130068509A1 (ja) |
EP (1) | EP2759183A4 (ja) |
JP (1) | JP2014528172A (ja) |
KR (1) | KR20140073522A (ja) |
CN (1) | CN103814627A (ja) |
CA (1) | CA2849865A1 (ja) |
TW (1) | TW201325327A (ja) |
WO (1) | WO2013040689A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8837159B1 (en) * | 2009-10-28 | 2014-09-16 | Amazon Technologies, Inc. | Low-profile circuit board assembly |
US20140133105A1 (en) * | 2012-11-09 | 2014-05-15 | Nvidia Corporation | Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure |
KR20160036667A (ko) * | 2013-09-27 | 2016-04-04 | 인텔 코포레이션 | 양면 다이 패키지 |
US10061363B2 (en) | 2015-09-04 | 2018-08-28 | Apple Inc. | Combination parallel path heatsink and EMI shield |
US10643919B2 (en) * | 2017-11-08 | 2020-05-05 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US20210134510A1 (en) * | 2019-10-31 | 2021-05-06 | Analog Devices International Unlimited Company | Electronic device |
CN116093045B (zh) * | 2023-04-12 | 2023-12-19 | 上海陆芯电子科技有限公司 | 一种低热阻封装结构及其制备方法和应用 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834839A (en) * | 1997-05-22 | 1998-11-10 | Lsi Logic Corporation | Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly |
EP1990833A3 (en) * | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
US7161239B2 (en) * | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
WO2003085736A1 (en) * | 2002-04-11 | 2003-10-16 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing same |
TW540123B (en) * | 2002-06-14 | 2003-07-01 | Siliconware Precision Industries Co Ltd | Flip-chip semiconductor package with lead frame as chip carrier |
US7786591B2 (en) * | 2004-09-29 | 2010-08-31 | Broadcom Corporation | Die down ball grid array package |
TW200901409A (en) * | 2007-06-22 | 2009-01-01 | Nan Ya Printed Circuit Board Corp | Packaging substrate with embedded chip and buried heatsink |
DE102008040906A1 (de) * | 2008-07-31 | 2010-02-04 | Robert Bosch Gmbh | Leiterplatine mit elektronischem Bauelement |
EP2330873A1 (de) * | 2009-12-03 | 2011-06-08 | Continental Automotive GmbH | Elektronisches Modul |
-
2012
- 2012-09-18 TW TW101134154A patent/TW201325327A/zh unknown
- 2012-09-18 CN CN201280045830.5A patent/CN103814627A/zh active Pending
- 2012-09-18 JP JP2014531052A patent/JP2014528172A/ja active Pending
- 2012-09-18 WO PCT/CA2012/000874 patent/WO2013040689A1/en active Application Filing
- 2012-09-18 EP EP12834165.8A patent/EP2759183A4/en not_active Withdrawn
- 2012-09-18 CA CA2849865A patent/CA2849865A1/en not_active Abandoned
- 2012-09-18 US US13/621,887 patent/US20130068509A1/en not_active Abandoned
- 2012-09-18 KR KR1020147009287A patent/KR20140073522A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US20130068509A1 (en) | 2013-03-21 |
EP2759183A1 (en) | 2014-07-30 |
CA2849865A1 (en) | 2013-03-28 |
TW201325327A (zh) | 2013-06-16 |
CN103814627A (zh) | 2014-05-21 |
WO2013040689A1 (en) | 2013-03-28 |
EP2759183A4 (en) | 2015-07-01 |
KR20140073522A (ko) | 2014-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102005313B1 (ko) | 반도체 장치 | |
JP2014528172A (ja) | プリント回路基板に嵌め込まれたチップを接続するための方法および装置 | |
US7704798B2 (en) | Electronic assemblies with hot spot cooling and methods relating thereto | |
US7298043B2 (en) | Semiconductor device | |
JP2002270743A (ja) | 半導体素子の実装構造 | |
KR20150049622A (ko) | 패키지 온 패키지 장치 | |
EP3051584A1 (en) | Heat spreader with down set leg attachment feature | |
US20050199992A1 (en) | Semiconductor stack package and memory module with improved heat dissipation | |
CN104882422A (zh) | 堆叠封装结构 | |
CN103871982A (zh) | 芯片散热*** | |
JP2011035352A (ja) | 半導体装置 | |
US20080156520A1 (en) | Complex printed circuit board structure | |
CN103050455A (zh) | 堆叠封装结构 | |
WO2018216627A1 (ja) | 電子機器 | |
JP2007324544A (ja) | 積層型半導体パッケージ | |
JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
WO2007147366A1 (en) | Ic packages with internal heat dissipation structures | |
JP5115200B2 (ja) | 電子素子、それを有するパッケージ及び電子装置 | |
US20060197219A1 (en) | Heat sink and package structure | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
JP2012169330A (ja) | 電子装置 | |
JP2008004688A (ja) | 半導体パッケージ | |
JP2010073943A (ja) | 電子回路装置 | |
CN218730889U (zh) | 散热构造体以及电子设备 | |
CN220934057U (zh) | 封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140926 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150122 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150428 |