JP2014528172A - プリント回路基板に嵌め込まれたチップを接続するための方法および装置 - Google Patents

プリント回路基板に嵌め込まれたチップを接続するための方法および装置 Download PDF

Info

Publication number
JP2014528172A
JP2014528172A JP2014531052A JP2014531052A JP2014528172A JP 2014528172 A JP2014528172 A JP 2014528172A JP 2014531052 A JP2014531052 A JP 2014531052A JP 2014531052 A JP2014531052 A JP 2014531052A JP 2014528172 A JP2014528172 A JP 2014528172A
Authority
JP
Japan
Prior art keywords
microchip
circuit board
printed circuit
pcb
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014531052A
Other languages
English (en)
Inventor
ホン・ビョン・ピョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Management Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2014528172A publication Critical patent/JP2014528172A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

マイクロチップ（３）をプリント回路基板（ＰＣＢ）１内に実装するための方法および装置が開示される。ＰＣＢ１には、内部にマイクロチップ（３）が実装される空洞（２）が設けられている。接続部（２８）は、ＰＣＢ１内の信号線へと繋がれ、空洞（２）は、成形コンパウンド（３０）で充填される。いくつかの実施形態では、１つまたは２つの嵌め込まれた金属層（４、５）が、熱伝導率を高めるために、マイクロチップ（３）に熱的に接続される。サーマルパネル（８）および（９）、またはヒートシンク（１８）および（１９）は、実施形態に応じて、熱伝導率をさらに高めるために、嵌め込まれた金属層（４）および（５）に取り付けられる。

Description

［関連出願の相互参照］
本出願は、その全体が参照により本明細書に組み込まれている、「ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＣＯＮＮＥＣＴＩＮＧ ＩＮＬＡＩＤ ＣＨＩＰ ＩＮＴＯ ＰＲＩＮＴＥＤ ＣＩＲＣＵＩＴ ＢＯＡＲＤ」と題された２０１１年９月２１日に出願した米国特許仮出願第６１／５３７，２０６号から優先権を主張するものである。
本発明は、プリント回路基板に対する半導体集積回路の実装に関し、より詳細には、本発明は、プリント回路基板に対するメモリデバイスの実装に関し、さらにより詳細には、本発明は、メモリデバイスをＰＣＢに実装するとともに、適正な熱消散をもたらすための方法および装置に関する。
ほんの数例として携帯電話、ラップトップコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、およびＭＰ３プレーヤなどが挙げられる家庭用モバイル電子機器が登場したことにより、小型で高性能のメモリデバイスへの需要が高まってきている。多くの点で、最新の半導体メモリデバイス開発は、可能な最小デバイスを使用して、規定された動作速度で最大数のデータビットをもたらす過程と見なすことができる。この文脈では、用語「最小」は、一般に、プリント回路基板（ＰＣＢ）またはモジュール基板の主要面によって定められる平面など、「横方向の」Ｘ／Ｙ平面でのメモリデバイスによって占有される最小面積を示す。従来の構造は、図１に示されている。
半導体デバイスによって占有される許容できる横方向の面積には制約があることにより、マイクロチップの設計者らがそれらのデバイスのデータ記憶容量を縦方向に集積化することに意欲的になることは驚くことではない。したがって、長年にわたって、横方向の平面において相互に隣接して載置されていたこともあり得た複数のメモリデバイスは、今や、そうではなく、横方向のＸ／Ｙ平面に対するＺ平面において順に重ねて縦方向に積層されている。
いわゆる「シリコン貫通ビア（ＴＳＶ）」の製造における近年の開発により、縦方向に積層された半導体メモリデバイスに向かう傾向が促進されてきた。ほとんどの３Ｄ積層化技術は、今のところ、縦方向によるチップレベル集積化にのみ焦点を当てているにすぎない。ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント回路基板）の上に、個々の各チップは、信号ピンを電気的および物理的にＰＣＢ節点に接続するための空間が必要である。また、マイクロチップによって発生する熱の問題は、高容量マイクロチップの電力消費の増加に起因して、いっそう悪化するようになった。そのため、一部のロジックマイクロチップを除いて、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）、ＧＰＵ（Ｇｒａｐｈｉｃ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：グラフィック処理装置）、および高性能メモリ（ＤＤＲ３、ＤＤＲ４、ＧＤＤＲ５など）を含めたほとんどのメイン半導体チップには、高効率のヒートシンク構造が必要である。ヒートシンクは、空気など、ヒートシンクを囲む冷却流体と接触している表面積を増大させるように物理的に設計されている。進入空気速度、材料の選択、フィン（または他の突出部）設計、および表面処理は、ヒートシンクの熱的抵抗、すなわち、熱的性能に影響を及ぼす複数の設計要因のうちのいくつかの要因である。ヒートシンクのこの表面積の要件のため、ＣＰＵまたはＧＰＵは、嵩高のヒートシンクを有し、マイクロチップと、関連するヒートシンクとの両方をＰＣＢに実装する十分な空間が必要である。近年、モバイル革新は、半導体産業の主要動向として急伸しており、したがって、電気的構成要素の小型設計が必須である。
特に、モバイル製品には、モバイル製品の総サイズを縮小するために、ＰＣＢの小型設計、および個々の各構成要素の小さいフォームファクタが必要である。消費者市場では、少なくとも、モバイル製品からメインラップトップのレベルの性能が依然求められる。そのため、大きなヒートシンクを備えたラップトップＣＰＵおよびＧＰＵをただ採用するだけでは、実効性のある解決策にはならない。システム設計者は、ＣＰＵ、ＧＰＵ、およびＤＲＡＭのようなメインメモリなど、システム速度決定構成要素の電力消費と性能との間の最善のトレードオフを見出すことに苦心している。ヒートシンク効率性は、ヒートシンクの総面積、およびヒートシンクそれ自体およびチップパッケージ材料の熱的特性によって決定される。メインチップ構成要素（ＣＰＵ、ＧＰＵ、およびメインメモリ）は、メインチップ構成要素からの熱を広げて分散させるためにヒートシンクのフィンまたはパネルを有すべきであり、したがって、ＰＣＢの総面積は、システム設計者らが望んでいるほどには縮小することができない。加えて、パッケージそれ自体には、図１に示すボール接続部を有するために何らかの空間が必要である。実チップサイズは、パッケージそれ自体よりも小さいことが多い。もちろん、実際の適用例では、図２に示すようにいくつかのチップがＰＣＢに実装されて存在する。
より優れたチップ実装およびヒートシンクの配置をもたらす１つの提案された解決策は、図３に示すＲｕｗｅｌ技術による銅嵌込み技術（Ｃｏｐｐｅｒ Ｉｎｌａｙ Ｔｅｃｈｎｏｌｏｇｙ）である。銅嵌込み技術は、回路基板から熱を直接取り除くための従来の概念に対する代替案を提案する。サーマルビアは、内側層上の銅領域を通って、または基板を通ってヒートシンクに分散することによって熱を構成要素から離すように伝達する目的で、熱的重要構成要素の下に並べて配置される。通常のめっきされた貫通穴とは異なり、サーマルビアは、相互に電気的に絶縁されている必要はなく、したがって、高い穴密度が可能になる。穴の中の銅は高伝導性であるので、小さい穴が最大数あると、最も低い熱的抵抗性をもたらすことになる。
通常のサーマルビア配列は、約３０Ｗ／ｍＫの平均熱伝導率を有する。サーマルビアは、穴が、標準的な穴あけプロセス中に穿設されるので、熱を消散させるための費用効果の高い方法である。この技術の論理的なさらなる展開は、サーマルビアアレイを銅嵌込み技法と置き換えることであり、ここでは、固体銅の一片が回路基板の全厚さに圧入され、固定される。銅嵌込み部は、第１に、電力用半導体のためのはんだ面として働き、第２に、回路基板を通して高効率の熱伝導経路（ヒートシンクへの熱源）として働く。その側面から、熱は、熱伝導接着剤を使用して適切なヒートシンクへと直接取り除かれることができる。銅嵌込み部の熱伝導率の通常の値は、３７０Ｗ／ｍＫであり、それはサーマルビアの１０倍を超えるほど、より効率性が高いことを意味する。優れた熱伝導率に加えて、はんだペーストは、サーマルビアと同様に、穴の中に流れ込む可能性はなく、構成要素は、その全接触面にわたってはんだ付けされるので、構成要素の挿入プロセスにおいてもまた利点がある。加えて、この技術は、極めて費用効果が高く、完全に自動化され得る。
しかしながら、高い熱伝導率による小型ＰＣＢ設計を有するこの新規手法でさえも、パッケージそれ自体のフォームファクタ問題の究極的な問題解決にはならない。また、図３に示されているように、熱分散が１つの側のみで可能とされるにすぎない。
マイクロチップは、通常、最終的な構成要素製品としてパッキングコンパウンドによってカバーされる。この追加のプロセスステップにより、チップメーカにさらなる試験時間と費用とが要求される。加えて、チップの各々のパッケージサイズは、最終的な電気製品の総フォームファクタに深刻な影響を及ぼす。熱伝導率は、熱を発生させるマイクロチップごとに新規タイプの換気方法により、および小さい空気ファンを使用することにより改善されたが、サイズの複雑さおよび電力使用においては不利益がもたらされる。より近年では、ウェハそれ自体は、チップメーカによってパッケージングされずに、最終的な構成要素としてシステム製造業者に販売されている。この場合では、システムユーザは、それ自体のフォームファクタを、そのシステム要件およびＰＣＢサイズに応じて容易に決定することができる。効果的な熱伝達を維持するマイクロチップ実装のための改善された方法および装置の需要が存在する。
本発明は、効果的な熱伝達を維持するマイクロチップ実装のための改善された方法および装置を提供する。本発明は、マイクロチップからの熱をＰＣＢ基板および外部環境に伝達する能力を備えたＰＣＢ基板の内側におけるマイクロチップの実装を可能にする。
本発明では、チップ製造段階で、パッケージング処理が必要ではない。すべての所要のマイクロチップが実質的に平坦な上面および底面を有するＰＣＢに実装される現在のパッケージング技術とは対照的に、ＰＣＢの大きな面積を占有し、かつ作動熱を発生させるすべてのまたはいくつかのマイクロチップはＰＣＢ内に嵌め込まれている。その結果、ＰＣＢ上に実装された現在のチップよりも消費される面積は少なくなる。加えて、現在のＰＣＢに使用される単一のサーマルパネルまたはヒートシンクと比較して、空気流量を増大させるために、ＰＣＢの両方の側には、サーマルパネルまたはヒートシンクが設けられ得る。システムの観点からすれば、本発明は、モバイル製品における重要因子である小さいフォームファクタを達成するために、小型で万能なシステム設計を提供する。本発明はまた、ＰＣＢにサーマルパネルを両方の側に配置することを用いた競争的な熱分散を可能にする。ＰＣＢ上のすべてのチップが、必ずしもこの手法をとる必要はない。この手法は、実装について広いＰＣＢ面積が必要である重要な、および熱を発生させる１つまたは複数のチップに対してのみ適用され得る。チップパッケージングの必要性なしに、ＰＣＢ内に組み込まれたマイクロチップ、および信号配線は、半導体産業において利用可能なパッケージング方法よりも優れている。
別の実施形態は、熱伝達をさらに高めるために、マイクロチップへのヒートシンクの取付けを可能にする。この実施形態のさらなる改良形態は、マイクロチップの両方の側へのヒートシンクの取付けを可能にする。
さらなる他の実施形態は、１つまたはいくつかのヒートシンクの代わりに高い熱伝導率を有するサーマルパネルを用いる。
本発明のさらなる実施形態は、ＰＣＢ基板に埋め込まれたマイクロチップの下およびその周囲に信号線を通すことを可能にする。
さらなる別の実施形態は、経路付けの柔軟性を高めるために、本発明にバンプパッドの追加を可能にする。
本発明の特徴および利点は、明瞭にするために添付の図面と組み合わせて解釈されると、以下の詳細な説明から明らかになろう。図では、ただ１つのマイクロチップのみが示されているが、ＰＣＢ基板上のマイクロチップの実際の数は、１をはるかに超えるものであることが認識される。
ＰＣＢにおける従来のマイクロチップ配置の横断面図である。 ＰＣＢにおける複数のマイクロチップ配置の上面図である。 ＰＣＢに実装した代替のマイクロチップの横断面図である。 本発明の第１の実施形態の横断面図である。 本発明の第２の実施形態の横断面図である。 図３の実施形態の詳細な横断面図である。 図４の実施形態の詳細な横断面図である。 本発明の第３の実施形態の詳細な横断面図である。 本発明の第４の実施形態の詳細な横断面図である。 本発明の第５の実施形態の詳細な横断面図である。 本発明の第６の実施形態の詳細な横断面図である。 本発明の第７の実施形態の詳細な横断面図である。 本発明の第８の実施形態の詳細な横断面図である。 本発明の第９の実施形態の詳細な横断面図である。
図４は、本発明の第１の実施形態の断面図である。実質的に平坦な上面および底面を有するＰＣＢ１は、マイクロチップ３を含んだ空洞２を含む。空洞２は、ＰＣＢ１内の凹部を切り開くことによって作り出されるか、またはＰＣＢ１の元の打ち抜きに存在し得る。嵌め込まれた金属層４は、マイクロチップ３の上面６に配置され、類似の嵌め込まれた金属層５は、底面７と接触している。嵌め込まれた金属層４および５は、銅、アルミニウム、および銀などの熱伝導金属の小片である。２つのサーマルパネルが示されているが、いくつかの適用例は、１つのサーマルパネルを有することも、またはまったく有さないこともある。上部サーマルパネル８は、嵌め込まれた金属層４と接触している。底部サーマルパネル９は、嵌め込まれた金属層５と接触して設けられてもよい。動作に際して、マイクロチップ３からの熱は、嵌め込まれた金属層４および５を通してサーマルパネル８および９に伝達され、そこで消散し得る。
図５は、本発明の第２の実施形態の断面図である。この実施形態は、サーマルパネルではなく、ヒートシンクが使用されることを除いて、図４の実施形態と類似している。２つのヒートシンクが示されているが、いくつかの適用例は、１つのヒートシンクを有することも、またはまったく有さないこともある。実質的に平坦な上面および底面を有するＰＣＢ１１は、マイクロチップ１３を含んだ空洞１２を含む。嵌め込まれた金属層１４は、マイクロチップ１３の上面１６に配置され、類似の嵌め込まれた金属層１５は、底面１７と接触している。上部ヒートシンク１８は、嵌め込まれた金属層１４と接触している。底部ヒートシンク１９は、嵌め込まれた金属層１５と接触して設けられてもよい。動作に際して、マイクロチップ１３からの熱は、嵌め込まれた金属層１４および１５を通してヒートシンク１８および１９に伝達され、そこで消散し得る。
図６は、単一のヒートシンクを有する図３の実施形態の詳細な横断面図である。マイクロチップ２３は、空洞２２内に設置されている。嵌め込まれた金属層２４は、マイクロチップ２３の底面２７と熱的に接触している。単一のヒートシンク２５は、熱伝導接着剤２６を使用することによって、嵌め込まれた金属層２４に接続される。マイクロチップ２３の上面２９上のパッドからＰＣＢ信号接触点への信号接続は、ボンディングワイヤ２８を用いて行われる。空洞２２の残りの部分は、成形コンパウンド３０で充填される。マイクロチップとＰＣＢ信号接触点との間の任意の他のタイプの接続は、マイクロチップ２３が図６に示されているように嵌め込まれている場合、この提案された実施形態に含まれる。嵌め込まれた金属層２４は、現在の利用可能なヒートシンク方法と比較して、確実にはるかにより優れた熱伝導率をもたらす。
図７は、ヒートシンクではなく、単一のサーマルパネル３５を有する図４の実施形態の詳細な横断面図である。サーマルパネル３５は、ヒートシンクよりも高い熱伝導率を有する。この構造を使用することによって、システム設計者は、電話機などのモバイル製品に有用な非常に薄いＰＣＢを有することが可能である。従来のシステムボード設計に使用されているＰＣＢにおけるチップ実装と異なり、フォームファクタは、チップサイズ、およびチップパッドとＰＣＢ信号接触点との間のボンディングワイヤ３８の距離によってのみ決定される。マイクロチップ３３は、空洞３２内に設置されている。嵌め込まれた金属層３４は、マイクロチップ３３の底面３７と熱的に接触している。単一のサーマルパネル３５は、熱伝導接着剤３６を使用することによって、嵌め込まれた金属層３４に接続される。マイクロチップ３３の上面３９上のパッドからＰＣＢ信号接触点へ信号接続は、ボンディングワイヤ３８を用いて行われる。空洞３２の残りの部分は、成形コンパウンド４０で充填される。
図８は、両側のヒートシンク２５および４５を有する本発明の図５の実施形態の詳細な横断面図である。この実施形態は、追加の構成要素４４〜４６を有して図６に類似している。この構成は、マイクロチップ３３がより高い熱を発生させる場合に特に有用であり、したがって、各側のヒートシンク２５および４５により使用されると、熱の迅速な分散が達成され得る。図４および図７に比較して、ＰＣＢの厚さおよびヒートシンクの高さは、システムボード設計のフォームファクタを決定する。しかし、ヒートシンクの高さを含むＰＣＢの総サイズは依然、現在の利用可能なＰＣＢ上のチップ実装のやり方よりも小さい。追加の金属嵌込み層４４は、熱伝導接着剤４６を使用することによって、マイクロチップ３３の上面と、第２のヒートシンク４５とに接合される。
図９は、両側のサーマルパネル３５および５５を有する、本発明の図４の実施形態の詳細な横断面図である。この実施形態は、追加の構成要素５４〜５６を有して図７に類似している。この構成は、マイクロチップ３３がより高い熱を発生させる場合に特に有用であり、したがって、２つの側のサーマルパネル３５および５５を使用することによって、熱の迅速な分散が達成され得る。図４および図７に比較して、高さはより低く、熱分散効率はさらに大きい。追加の金属嵌込み層５４は、熱伝導接着剤５６を使用することによって、マイクロチップ３３の上面と、サーマルパネル５５とに接合される。
図１０は、本発明の第５の実施形態の詳細な横断面図である。図１０は、この構成によりいかにしてマイクロチップの下を通る信号線７７を有するやり方が可能になるかを示している。この構造を有するために、ヒートシンク６５は、マイクロチップ３３の成形コンパウンド側にわたって配置すべきである。金属嵌込み層５４は、熱伝導接着剤５６を使用することによって、マイクロチップ３３の上面と、ヒートシンク６５とに接合される。
図１１は、本発明の第６の実施形態の詳細な横断面図である。図１１は、この構成によりいかにしてマイクロチップの下を通る信号線７７を有するやり方が可能になるかを示している。この構造を有するために、サーマルパネル７５は、マイクロチップ３３の成形コンパンド側にわたって配置すべきである。金属嵌込み層７４は、熱伝導接着剤７６を使用することによって、マイクロチップ３３の上面と、サーマルパネル７５とに接合される。
図１２は、第７の実施形態の詳細な横断面図である。この構成は、ＰＣＢ設計においてヒートシンクもサーマルパネルも必要でない状況で有用である。図１２では、ＰＣＢ６１の信号線７７は、マイクロチップ６３の下を迂回することができる。この方法は、熱の発生がほとんどなく、システムの信頼性および性能に影響を及ぼすことがないロジックチップなどのマイクロチップに適用できる。この方法を用いると、嵌め込まれたチップの配置と一緒にＰＣＢにおける改善された経路付け配置を得ることができる。
図１３は、はんだボール接続部８４を使用する第８の実施形態の詳細な横断面図である。図１３は、マイクロチップ８３のケースバンプパッド８１を示している。マイクロチップのエッジバンプパッド配置の場合、（両側または単一の）ヒートシンクまたはサーマルパネルを任意の方向に配置することが可能になる。図１３では、嵌め込まれた金属層８８は、マイクロチップ８３の下にあり、熱伝導接着剤８７によってヒートシンクに接続される。サーマルパネルは、上に示されたように、ヒートシンク８６の代わりに用いることができる。
図１４は、はんだボール接続部９４を使用する第９の実施形態の詳細な横断面図である。この実施形態は、すべての場所にバンプパッドを有するマイクロチップ９３の使用を可能にするので、図１３に関して改善する。それは、ただ１つの側のヒートシンク９５またはサーマルパネルを有することが必要であるものの使用に限定される。図１４は、ＰＣＢ設計において、より優れた経路付けの柔軟性を有する。
図示の実施形態は、添付の特許請求の範囲によってのみ定義される本発明を単に例示しているにすぎない。
１ ＰＣＢ、プリント回路基板
２ 空洞
３ マイクロチップ
４ 嵌め込まれた金属層
５ 嵌め込まれた金属層
６ 上面
７ 底面
８ 上部サーマルパネル
９ 底部サーマルパネル
１２ 空洞
１３ マイクロチップ
１４ 嵌め込まれた金属層
１５ 嵌め込まれた金属層
１６ 上面
１７ 底面
１８ 上部ヒートシンク
１９ 底部ヒートシンク
２２ 空洞
２３ マイクロチップ
２４ 嵌め込まれた金属層
２５ ヒートシンク
２６ 熱伝導接着剤
２８ ボンディングワイヤ、接続部
２９ 上面
３０ 成形コンパウンド
３２ 空洞
３３ マイクロチップ
３４ 嵌め込まれた金属層
３５ サーマルパネル
３６ 熱伝導接着剤
３７ 底面
３８ ボンディングワイヤ
３９ 上面
４０ 成形コンパウンド
４４ 金属嵌込み層
４５ ヒートシンク
４６ 熱伝導接着剤
５４ 金属嵌込み層
５５ サーマルパネル
５６ 熱伝導接着剤
６１ ＰＣＢ
６３ マイクロチップ
６５ ヒートシンク
７４ 金属嵌込み層
７５ サーマルパネル
７６ 熱伝導接着剤
７７ 信号線
８１ ケースバンプパッド
８３ マイクロチップ
８４ はんだボール接続部
８６ ヒートシンク
８７ 熱伝導接着剤
８８ 嵌め込まれた金属層
９３ マイクロチップ
９４ はんだボール接続部
９５ ヒートシンク

Claims (18)

  1. 実質的に平坦な上面と、
    実質的に平坦な底面と、
    前記上面と前記底面との間に延びる電気的絶縁材料と、
    マイクロチップを受け入れるように構成されている前記電気的絶縁材料内の空洞と、
    を備えるプリント回路基板（ＰＣＢ）。
  2. 前記空洞内の任意のマイクロチップと熱的に接続しているように構成されている、前記空洞内の第１の嵌め込まれた金属層をさらに備える、請求項１に記載のプリント回路基板（ＰＣＢ）。
  3. 前記第１の嵌め込まれた金属層が、サーマルパネルへの取付けのために構成されている、請求項２に記載のプリント回路基板（ＰＣＢ）。
  4. 前記第１の嵌め込まれた金属層が、ヒートシンクへの取付けのために構成されている、請求項２に記載のプリント回路基板（ＰＣＢ）。
  5. 前記空洞内の任意のマイクロチップの前記第１の嵌め込まれた金属層の側とは反対の側に熱的に接続しているように構成されている、前記空洞内の第２の嵌め込まれた金属層をさらに備える、請求項２に記載のプリント回路基板（ＰＣＢ）。
  6. 前記第２の嵌め込まれた金属層が、サーマルパネルへの取付けのために構成されている、請求項５に記載のプリント回路基板（ＰＣＢ）。
  7. 前記第２の嵌め込まれた金属層が、ヒートシンクへの取付けのために構成されている、請求項５に記載のプリント回路基板（ＰＣＢ）。
  8. 前記空洞の少なくとも一部分を充填する成形組成物をさらに備える、請求項１に記載のプリント回路基板（ＰＣＢ）。
  9. 前記空洞の下を通過する少なくとも１本の信号線をさらに備える、請求項１に記載のプリント回路基板（ＰＣＢ）。
  10. 前記空洞内の任意のマイクロチップに接続するように構成されている電気接続部をさらに備える、請求項１に記載のプリント回路基板（ＰＣＢ）。
  11. 前記電気接続部が、ボンディングワイヤに取り付けるように構成されているパッドを含む、請求項１０に記載のプリント回路基板（ＰＣＢ）。
  12. 前記電気接続部が、はんだボールに取り付けるように構成されているバンプパッドをさらに含む、請求項１１に記載のプリント回路基板（ＰＣＢ）。
  13. マイクロチップをプリント回路基板に取り付けるための方法であって、
    前記プリント回路基板内に空洞を設けるステップと、
    設けられた前記空洞内にマイクロチップを配置するステップと、
    前記マイクロチップに電気接続部をさらに設けるステップと、
    を含む、方法。
  14. 金属嵌込み部を使用することによって、熱が前記マイクロチップから逃れる経路を設けるステップをさらに含む、請求項１３に記載のマイクロチップをプリント回路基板に取り付けるための方法。
  15. 前記金属嵌込み部に接続された放熱器を設けるステップをさらに含む、請求項１４に記載のマイクロチップをプリント回路基板に取り付けるための方法。
  16. 前記放熱器がヒートシンクである、請求項１５に記載のマイクロチップをプリント回路基板に取り付けるための方法。
  17. 前記放熱器がサーマルパネルである、請求項１５に記載のマイクロチップをプリント回路基板に取り付けるための方法。
  18. 熱が前記マイクロチップから逃げる第２の経路であって、前記第１の熱逃し経路とは反対の前記マイクロチップの側に位置付けられた第２の経路をさらに設けるステップをさらに含む、請求項１４に記載のマイクロチップをプリント回路基板に取り付けるための方法。
JP2014531052A 2011-09-21 2012-09-18 プリント回路基板に嵌め込まれたチップを接続するための方法および装置 Pending JP2014528172A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161537206P 2011-09-21 2011-09-21
US61/537,206 2011-09-21
PCT/CA2012/000874 WO2013040689A1 (en) 2011-09-21 2012-09-18 Method and apparatus for connecting inlaid chip into printed circuit board

Publications (1)

Publication Number Publication Date
JP2014528172A true JP2014528172A (ja) 2014-10-23

Family

ID=47879556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014531052A Pending JP2014528172A (ja) 2011-09-21 2012-09-18 プリント回路基板に嵌め込まれたチップを接続するための方法および装置

Country Status (8)

Country Link
US (1) US20130068509A1 (ja)
EP (1) EP2759183A4 (ja)
JP (1) JP2014528172A (ja)
KR (1) KR20140073522A (ja)
CN (1) CN103814627A (ja)
CA (1) CA2849865A1 (ja)
TW (1) TW201325327A (ja)
WO (1) WO2013040689A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
KR20160036667A (ko) * 2013-09-27 2016-04-04 인텔 코포레이션 양면 다이 패키지
US10061363B2 (en) 2015-09-04 2018-08-28 Apple Inc. Combination parallel path heatsink and EMI shield
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US20210134510A1 (en) * 2019-10-31 2021-05-06 Analog Devices International Unlimited Company Electronic device
CN116093045B (zh) * 2023-04-12 2023-12-19 上海陆芯电子科技有限公司 一种低热阻封装结构及其制备方法和应用

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834839A (en) * 1997-05-22 1998-11-10 Lsi Logic Corporation Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
WO2003085736A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
TW540123B (en) * 2002-06-14 2003-07-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame as chip carrier
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
TW200901409A (en) * 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
EP2330873A1 (de) * 2009-12-03 2011-06-08 Continental Automotive GmbH Elektronisches Modul

Also Published As

Publication number Publication date
US20130068509A1 (en) 2013-03-21
EP2759183A1 (en) 2014-07-30
CA2849865A1 (en) 2013-03-28
TW201325327A (zh) 2013-06-16
CN103814627A (zh) 2014-05-21
WO2013040689A1 (en) 2013-03-28
EP2759183A4 (en) 2015-07-01
KR20140073522A (ko) 2014-06-16

Similar Documents

Publication Publication Date Title
KR102005313B1 (ko) 반도체 장치
JP2014528172A (ja) プリント回路基板に嵌め込まれたチップを接続するための方法および装置
US7704798B2 (en) Electronic assemblies with hot spot cooling and methods relating thereto
US7298043B2 (en) Semiconductor device
JP2002270743A (ja) 半導体素子の実装構造
KR20150049622A (ko) 패키지 온 패키지 장치
EP3051584A1 (en) Heat spreader with down set leg attachment feature
US20050199992A1 (en) Semiconductor stack package and memory module with improved heat dissipation
CN104882422A (zh) 堆叠封装结构
CN103871982A (zh) 芯片散热***
JP2011035352A (ja) 半導体装置
US20080156520A1 (en) Complex printed circuit board structure
CN103050455A (zh) 堆叠封装结构
WO2018216627A1 (ja) 電子機器
JP2007324544A (ja) 積層型半導体パッケージ
JP2004031650A (ja) リードレスパッケージおよび半導体装置
WO2007147366A1 (en) Ic packages with internal heat dissipation structures
JP5115200B2 (ja) 電子素子、それを有するパッケージ及び電子装置
US20060197219A1 (en) Heat sink and package structure
US7310224B2 (en) Electronic apparatus with thermal module
JP2012169330A (ja) 電子装置
JP2008004688A (ja) 半導体パッケージ
JP2010073943A (ja) 電子回路装置
CN218730889U (zh) 散热构造体以及电子设备
CN220934057U (zh) 封装结构

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140926

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150428