JP2014509119A

JP2014509119A - 幾何学ベースのイントラ予測の方法および装置

Info

Publication number: JP2014509119A
Application number: JP2013550577A
Authority: JP
Inventors: タオランルー; チエンシュー; ソレジョエル; ポンイン; ユンフェイジョン; シアオアンルー
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2011-01-21
Filing date: 2012-01-19
Publication date: 2014-04-10
Also published as: US20140010295A1; BR112013018404A2; CN103329531A; KR20140005257A; WO2012100047A1; EP2666295A1

Abstract

幾何学ベースのイントラ予測の方法および装置が提供される。装置は、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、その一部分に対する周辺領域における局所的な幾何学パターンを検出することによってエンコードし、そしてその一部分のイントラ予測を生成するために局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行するビデオエンコーダ（５００）を含む。

Description

（関連技術の相互参照）
本出願は、２０１１年１月２１日に出願された米国特許仮出願シリアル番号６１／４３５，０３５の利益を主張し、その開示内容は、すべて参照により本明細書に組み込まれる。

本発明の原理は、概してビデオエンコーディングおよびビデオデコーディングに関し、より具体的には、幾何学ベースのイントラ予測の方法および装置に関する。

国際標準化機構／国際電気標準会議（ＩＳＯ／ＩＥＣ）の動画専門家集団−４（ＭＰＥＧ−４）第１０部先進動画符号化（ＡＶＣ）標準／国際電気通信連合、電気通信標準化部門（ＩＴＵ−Ｔ）Ｈ．２６４推奨（以下、「ＭＰＥＧ−４ＡＶＣ規格」）は、空間方向予測をイントラ符号化に用いた最初のビデオ符号化規格である。ＭＰＥＧ−４ＡＶＣ規格は、フレキシブルな予測フレームワークを提供し、従ってイントラ予測が変換領域内のみで行われていた以前の規格に比べて符号化効率が大いに向上した。

ＭＰＥＧ−４ＡＶＣ規格に従うと、空間イントラ予測は、利用できる周辺のサンプルを用いて実行され、そのサンプルは、デコーダが同じスライス内で利用できるすでに再構成されたサンプルである。輝度サンプルに対し、４×４ブロックベース（Ｉｎｔｒａ＿４×４と表す）、８×８ブロックベース（Ｉｎｔｒａ＿８×８と表す）および１６×１６マクロブロックベース（Ｉｎｔｒａ＿１６×１６と表す）でイントラ予測を行うことができる。図１では、４×４ブロックベース（Ｉｎｔｒａ＿４×４と表す）によるＭＰＥＧ−４ＡＶＣ規格の方向イントラ予測を参照番号１００で大まかに示している。予測方向は、参照番号１１０で大まかに示され、画像ブロックは、参照番号１２０で大まかに示され、そして現在のブロックは、参照番号１３０で大まかに示されている。輝度予測に加えて、別個の彩度予測も実行される。合計すると、Ｉｎｔｒａ＿４×４およびＩｎｔｒａ＿８×８に対して９つの予測モード、Ｉｎｔｒａ＿１６×１６に対して４つのモードおよび彩度成分に対して４つのモードがある。エンコーダは、典型的には、予測と符号化されるオリジナルブロックとの差を最小にする予測モードを選択する。さらに、Ｉ＿ＰＣＭで表されるイントラ符号化モードは、エンコーダが予測を単にバイパスし、そして符号化プロセスに変換できるようにさせる。それによって、エンコーダがサンプルの値を正確に表し、そして復号される画像品質に制約を加えることなく符号化されるマクロブロックに包含できるビット数に絶対限界を課すことができるようにさせる。

図２では、ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４モードに関する予測サンプルのラベル付けを参照番号２００で大まかに示している。図２は、現在のブロックの上および左のサンプルを（大文字Ａ〜Ｍで）示し、そのサンプルは、すでに符号化され且つ再構成されていて、従って予測を形成するためにエンコーダおよびデコーダが利用できる。

図３Ｂ〜３Ｊでは、ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードを参照番号３００で大まかに示している。Ｉｎｔｒａ＿４×４輝度予測モード３００を用いて、予測ブロックのサンプルａ、ｂ、ｃ、、、、ｐがサンプルＡ〜Ｍに基づいて算出される。図３Ｂ〜３Ｊの矢印は、Ｉｎｔｒａ＿４×４輝度予測モード３００のそれぞれの予測方向を示す。Ｉｎｔｒａ＿４×４輝度予測モード３００は、モード０〜モード８を含み、モード０（図３Ｂ、参照番号３１０で示す）は、垂直予測モードに対応し、モード１（図３Ｃ、参照番号３１１で示す）は、水平予測モードに対応し、モード２（図３Ｄ、参照番号３１２で示す）は、ＤＣ予測モードに対応し、モード３（図３Ｅ、参照番号３１３で示す）は、左下対角線予測モードに対応し、モード４（図３Ｆ、参照番号３１４で示す）は、右下対角線予測モードに対応し、モード５（図３Ｇ、参照番号３１５で示す）は、右垂直予測モードに対応し、モード６（図３Ｈ、参照番号３１６で示す）は、下水平予測モードに対応し、モード７（図３Ｉ、参照番号３１７で示す）は、左垂直予測モードに対応し、そしてモード８（図３Ｊ、参照番号３１８で示す）は、上水平予測モードに対応する。図３Ａは、Ｉｎｔｒａ＿４×４輝度予測モード３００のそれぞれに対応する一般的な予測方向３３０を示す。

モード３〜モード８において、予測されるサンプルは、予測サンプルＡ〜Ｍの重み付け平均から形成される。Ｉｎｔｒａ＿８×８は、基本的には、４×４予測と同じ概念を用いるが、ブロックサイズ８×８および再構成された近傍ピクセルのローパスフィルタリングを用いると予測性能が向上する。

図４Ａ〜４Ｄでは、ＭＰＥＧ−４ＡＶＣ規格に対応する４つのＩｎｔｒａ＿１６×１６モードを参照番号４００で大まかに示している。４つのＩｎｔｒａ＿１６×１６モード４００は、モード０〜モード３を含み、モード０（図４Ａ、参照番号４１１で示す）は、垂直予測モードに対応し、モード１（図４Ｂ、参照番号４１２で示す）は、水平予測モードに対応し、モード２（図４Ｃ、参照番号４１３で示す）は、ＤＣ予測モードに対応し、そしてモード３（図４Ｄ、参照番号４１４で示す）は、プレーン予測モードに対応する。イントラ符号化されるマクロブロックの各８×８彩度成分は、上および／または左のすでに符号化された彩度サンプルから予測され、両彩度成分は、同じ予測モードを用いる。４つの予測モードは、それらのモードの番号付けが異なるということを除けば、Ｉｎｔｒａ＿１６×１６と非常に類似する。それらのモードは、ＤＣ（モード０）、水平（モード１）、垂直（モード２）およびプレーン（モード３）である。

従って、ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４およびＩｎｔｒａ＿８×８に対する現在のイントラブロック符号化スキームにおいて、最適な予測モードを見つけるためのよく知られた方法は、事前定義された９つの方向に対する歪み率（ＲＤ）コストを計算することであり、最適なモードは、従って、最小のＲＤコストを有する予測モードとして選択される。選択されたモードは、その後、符号化され、そしてデコーダに送信される。

ＭＰＥＧ−４ＡＶＣ規格に従ったイントラ予測は、ピクチャ内の空間的冗長性を一部活用することができるが、そのような予測は、すでにエンコードされたブロックの上または左のピクセルのみに依存する。再構成された近傍ピクセルと、予測されるピクセル、特に現在のブロックの右下のピクセルとの間の空間距離が長くなる。長い空間距離によって、ピクセルの相関が弱くなり、そして予測後の残差信号が増大し、符号化効率に影響を及ぼす。さらに、因果関係による制約のため、内挿の代わりに外挿が用いられる。

第１の先行技術の手法において、Ｉｎｔｒａ＿１６×１６の平面モードに対する新しいエンコーディング方法が提案されている。マクロブロックが平面モードで符号化される場合、その右下サンプルの信号は、ビットストリームで送られる。マクロブロックの最右および下のサンプルは、線形内挿され、そして真ん中のサンプルは、境界サンプルから双線形内挿される。平面モードが信号で送られると、輝度成分と右下サンプルの個々のシグナリングに分かれた両彩度成分とに同じアルゴリズムが（１６×１６ベースの動作を輝度に、および８×８ベースの動作を彩度に用いて）適用される。平面モードは、残差信号を符号化しない。

第１の先行技術の手法に従った平面予測方法は、右下サンプルとの空間的相関を一部活用するが、右および下のピクセルの予測精度は、なおも大きく制限される。

第２の先行技術の手法において、イントラ符号化効率を向上させるために双方向イントラ予測（ＢＩＰ）が提案されている。ＢＩＰに対して２つの特徴が以下に提案されている。１つの特徴は、２つの単方向イントラ予測モードを組み合わせた双方向予測であり、もう１つの特徴は、マクロブロックのサブブロック符号化順序を変更することである。双方向予測を導入することによって、ＢＩＰの予測モードの総数が９から１６に増加する。サブブロック符号化順序を変更するために、ＢＩＰは、右下８×８ブロック（または４×４）のサブブロックを最初にエンコードし、他の３つのサブブロックのエンコードを後に行う。符号化順序を変更するかどうかは、ＲＤコストベースの決定によって行われ、その決定をデコーダに信号で送る必要がある。

ＢＩＰ方法は、符号化効率を大いに向上させるが、このアルゴリズムによるエンコーダの複雑度は、典型的なエンコーダにとって極めて高い。例えば、ＲＤの最小コストを有するモードを選択するのに、ＭＰＥＧ−４ＡＶＣ規格は、８×８ブロックに対して９つのモードをループさせる一方、ＢＩＰは、１６＊２＝３２モードをループさせなければならない。ＢＩＰは、モードおよび符号化順序を信号で送るのにより多くのビットも必要である。

第３の先行技術の手法において、欠損ブロックの誤り隠蔽に対して幾何学構造ベースの方向フィルタリングスキームが提案され、そこで境界情報が常に利用できる。方向フィルタリングスキームは、周辺ピクセルから抽出された幾何学情報を利用し、従って、欠損ブロックの幾何学構造を保存することができる。この誤り隠蔽アルゴリズムの適用として、受信側において空間内挿を利用して、低ビットレートの符号化を支援するブロックドロップベースの手法もその適用において提案されている。

先行技術のこれらと他の欠点および不利点は、幾何学ベースのイントラ予測の方法および装置を対象とする本発明の原理によって解決される。

本発明の原理の態様に従って、装置が提供される。その装置は、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、その一部分に関して周辺領域における局所的な幾何学パターンを検出することによってエンコードし、局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行してその一部分のイントラ予測を生成するビデオエンコーダを含む。

本発明の原理の別の態様に従って、ビデオエンコーダにおける方法が提供される。その方法は、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、その一部分に関する周辺領域における局所的な幾何学パターンを検出することによってエンコードすることと、そして局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行してその一部分のイントラ予測を生成することを含む。

本発明の原理のさらに別の態様に従って、装置が提供される。その装置は、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、その一部分に関する周辺領域における局所的な幾何学パターンを検出することによってデコードし、そして局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行してその一部分のイントラ予測を生成するビデオデコーダを含む。

本発明の原理のさらに別の態様に従って、ビデオデコーダにおける方法が提供される。その方法は、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、その一部分に関する周辺領域における局所的な幾何学パターンを検出することによってデコードすることと、そして局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行してその一部分のイントラ予測を生成することを含む。

本発明の原理のさらなる態様に従って、コンピュータ可読記憶媒体が提供され、その媒体上でエンコードされるビデオ信号データを有する。コンピュータ可読記憶媒体は、一部分に対する周辺領域における局所的な幾何学パターンを検出し、そして局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行してその一部分のイントラ予測を生成することによってエンコードされる、ピクチャ内の少なくとも一部分のブロックのピクチャデータを含む。

本発明の原理のこれらと他の態様、特徴および利点は、添付図面とともに読まれる、以下の典型的な実施形態の詳細な説明によって明らかになるであろう。

本発明の原理は、以下の典型的な図とともにより良く理解され得る。
４×４ブロックベース（Ｉｎｔｒａ＿４×４）に対するＭＰＥＧ−４ＡＶＣ規格の方向イントラ予測１００を示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４モードに対する予測サンプルのラベル付け２００を示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格のＩｎｔｒａ＿４×４輝度予測モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格に対応する４つのＩｎｔｒａ＿１６×１６モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格に対応する４つのＩｎｔｒａ＿１６×１６モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格に対応する４つのＩｎｔｒａ＿１６×１６モードをそれぞれに示す図である。ＭＰＥＧ−４ＡＶＣ規格に対応する４つのＩｎｔｒａ＿１６×１６モードをそれぞれに示す図である。本発明の原理の実施形態に従って、本発明の原理を適用できる典型的なビデオエンコーダ５００を示すブロック図である。本発明の原理の実施形態に従って、本発明の原理を適用できる典型的なビデオデコーダ６００を示すブロック図である。本発明の原理の実施形態に従って、周辺領域のすべてを利用でき、および検出されたエッジ方向に沿った内挿を用いる、典型的な幾何学ベースのイントラ予測７００を示すブロック図である。本発明の原理の実施形態に従って、周辺領域を部分的に利用でき、および検出されたエッジ方向に沿った外挿を用いる、別の典型的な幾何学ベースのイントラ予測７５０を示すブロック図である。本発明の原理の実施形態に従って、幾何学ベースのイントラ予測を用いたエンコーディングの典型的な方法８００を示す流れ図である。本発明の原理の実施形態に従って、幾何学ベースのイントラ予測を用いたデコーディングの典型的な方法９００を示す流れ図である。本発明の原理の実施形態に従って、典型的な遷移ベースのイントラ予測１０００を示す図である。本発明の原理の実施形態に従って、２つの遷移を伴う典型的な幾何学ベースのイントラ予測１１００を示す図である。本発明の原理の実施形態に従って、２つの遷移を伴う別の典型的な幾何学ベースのイントラ予測１２００を示す図である。本発明の原理の実施形態に従って、４つの遷移を有する典型的な幾何学ベースのイントラ予測１２００を示す図である。本発明の原理の実施形態に従って、エッジおよび縞を伴う４つの遷移を有する典型的な幾何学ベースのイントラ予測１４００を示す図である。ＭＰＥＧ−４ＡＶＣ規格に従って、典型的なラスタ符号化順序１５００を示す図である。本発明の原理の実施形態に従って、典型的な逆符号化順序１６００を示す図である。

本発明の原理は、幾何学ベースのイントラ予測の方法および装置を対象とする。

本説明は、本発明の原理を明らかにする。従って、当業者は、本明細書で明示的に説明されていないが、本発明の原理を具体化し、および本発明の原理の精神および範囲内に含まれるさまざまな構成(arrangements)を考案できるであろうことが認識されよう。

本明細書に記載されたすべての例および条件付きの表現は、読み手が、本発明の原理および本技術をさらに発展させる発明者（複数）によって寄与される概念を理解するのを助ける教育的目的を意図し、そのような具体的に記載された例および条件に限定することなく解釈されるものである。

さらに、本発明の原理、態様、および実施形態、ならびにそれらの具体例を記載する本明細書のすべての記述は、その構造的および機能的な等価物の両方を網羅することを意図する。さらに、そのような等価物は、現在知られている等価物および将来開発される等価物、即ち、構造にかかわらず同じ機能を実行する任意に開発された要素の両方を含むことを意図する。

従って、例えば、本明細書で提示されるブロック図は、本発明の原理を具体化する例示的な回路の概念図を表すことが当業者によって認識されよう。同様に、任意のフローチャート、流れ図、状態遷移図、擬似コードなどはいずれも、実質的にはコンピュータ可読媒体で表され、コンピュータまたはプロセッサによってそのように実施されてよいさまざまなプロセスを表し、そのようなコンピュータまたはプロセッサが明示的に示されているか否かによらないことが認識されよう。

図に示したさまざまな要素の機能は、専用ハードウェアならびに適切なソフトウェアと関連してソフトウェアを実施する能力のあるハードウェアの使用を通じて提供されてもよい。プロセッサによって提供される場合、その機能は、単一の専用プロセッサによって、単一の共有プロセッサによって、または一部を共有できる複数の個別プロセッサによって提供されてもよい。さらに、用語「プロセッサ」または「制御器」の明示的な使用は、ソフトウェアを実施する能力のあるハードウェアのみを指すものと解釈されるべきでなく、デジタル信号プロセッサ（「ＤＳＰ」）ハードウェア、ソフトウェアを記憶するリードオンリーメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、および不揮発性記憶装置を暗示的に含むことができるが、これらに限定されない。

他のハードウェア、従来型および／またはカスタムハードウェアも含むことができる。同様に、図面に示したいずれのスイッチも概念的なものにすぎない。その機能は、プログラム論理の演算を通じて、専用論理を通じて、プログラム制御と専用論理との対話を通じて、または手動でも実行されてもよく、文脈からより具体的に理解されるように、特定の技術が実装者によって選択可能になる。

本発明の特許請求の範囲において、指定された機能を実行する手段として表される任意の要素は、例えば、ａ）その機能を実行する回路素子の組み合わせ、またはｂ）機能を実行するソフトウェアを実施するのに適した回路と組み合わされた、従ってファームウェア、マイクロコードなどを含む、任意の形のファームウェア、を含む機能を実行するいずれの方法も網羅することを意図する。本発明の原理は、そのような特許請求の範囲によって定義されるように、さまざまに記載された手段によって提供される機能性が、その特許請求の範囲が要求する方法で組み合わされ、統合されるという事実による。従って、そのような機能性を提供することができる任意の手段は、本明細書で示した手段と同等であると見なされる。

明細書における本発明の原理の「一実施形態」または「実施形態」、ならびにそれらの他の変形形態への言及は、その実施形態と関連して説明される特定の特徴、構造、特性などが本発明の原理のうちの少なくとも１つの実施形態に含まれることを意味する。従って、「一実施形態において」または「実施形態において」という句の出現、同じく明細書を通じてさまざまな箇所に現れるその他の変形形態は、必ずしもすべて同じ実施形態を指すとは限らない。

以下の「／」、「および／または」、および「のうちの少なくとも１つ」のうちのいずれかの使用は、例えば、「Ａ／Ｂ」、「Ａおよび／またはＢ」および「ＡおよびＢのうちの少なくとも１つ」の場合、第１に記載された選択肢（Ａ）のみの選択、または第２に記載された選択肢（Ｂ）のみの選択、または両方の選択肢（ＡおよびＢ）の選択を網羅することを意図することを認識されたい。さらなる例として、「Ａ、Ｂ、および／またはＣ」および「Ａ、Ｂ、およびＣのうちの少なくとも１つ」の場合、そのような言い回しは、第１に記載された選択肢（Ａ）のみの選択、または第２に記載された選択肢（Ｂ）のみの選択、または第３に記載された選択肢（Ｃ）のみの選択、または第１および第２に記載された選択肢（ＡおよびＢ）のみの選択、または第１および第３に記載された選択肢（ＡおよびＣ）のみの選択、または第２および第３に記載された選択肢（ＢおよびＣ）のみの選択、または３つすべての選択肢の選択（ＡおよびＢおよびＣ）を網羅することを意図する。本技術および関連技術の当業者によって容易に明らかであるように、これは、記載された多くの項目に拡大してよい。

また、本明細書で使用されるように、用語「ピクチャ」および「画像」は、同じ意味で使用され、ビデオシーケンスの静止画像またはピクチャを指す。周知のとおり、ピクチャは、フレームまたはフィールドであってもよい。

さらに、本明細書で使用されるように、用語「信号を送る」は、あるものを対応するデコーダに示すことを指す。例えば、エンコーダは、デコーダにどの特定の順序がエンコーダ側で使われたかを知らせるために、特定のブロックパーティション符号化順序を信号で送ることができる。このように、エンコード側とデコーダ側との両方で同じ順序を使用できる。従って、例えば、エンコーダは、特定の順序をデコーダに送信して、デコーダが同じ特定の順序を使用できるようするか、またはデコーダがすでに他のデコーダと同様に特定の順序を有する場合、（順序を送信せずに）単にそのデコーダに知らせて特定の順序を選択させるシグナリングを使用できる。実順序の送信を避けることによって、ビットの節約を実現できる。シグナリングをさまざまなやり方で完了できることを認識されたい。例えば、１または複数のシンタックス要素、フラグなどを用いて、対応するデコーダに情報を信号で送ることができる。

上記のように、本発明の原理は、幾何学ベースのイントラ予測の方法および装置を対象とする。

図５では、本発明の原理を適用できる典型的なビデオエンコーダを参照番号５００で大まかに示している。ビデオエンコーダ５００は、信号通信によって結合器５８５の非反転入力に出力する、フレーム順序付けバッファ５１０を含む。結合器５８５の出力は、信号通信によって変換・量子化器５２５の第１の入力に接続される。変換・量子化器５２５の出力は、信号通信によってエントロピーコーダ５４５の第１の入力、および逆変換・逆量子化器５５０の第１の入力に接続される。エントロピーコーダ５４５の出力は、信号通信によって結合器５９０の第１の非反転入力に接続される。結合器５９０の出力は、信号通信によって出力バッファ５３５の第１の入力に接続される。

エンコーダ制御器５０５の第１の出力は、信号通信によってフレーム順序付けバッファ５１０の第２の入力、逆変換・逆量子化器５５０の第２の入力、ピクチャタイプ決定モジュール５１５の入力、マクロブロックタイプ(MB-type)決定モジュール５２０の第１の入力、イントラ予測モジュール５６０の第２の入力、非ブロック化フィルタ５６５の第２の入力、動き補償器５７０の第１の入力、動き推定器５７５の第１の入力、および参照ピクチャバッファ５８０の第２の入力に接続される。

エンコーダ制御器５０５の第２の出力は、信号通信によって補足的拡張情報（ＳＥＩ）挿入器５３０の第１の入力、変換・量子化器５２５の第２の入力、エントロピーコーダ５４５の第２の入力、出力バッファ５３５の第２の入力、およびシーケンスパラメータセット（ＳＰＳ）・ピクチャパラメータセット（ＰＰＳ）挿入器５４０の入力に接続される。

ＳＥＩ挿入器５３０の出力は、信号通信によって結合器５９０の第２の非反転入力に接続される。

ピクチャタイプ決定モジュール５１５の第１の出力は、信号通信によってフレーム順序付けバッファ５１０の第３の入力に接続される。ピクチャタイプ決定モジュール５１５の第２の出力は、信号通信によってマクロブロックタイプ決定モジュール５２０の第２の入力に接続される。

シーケンスパラメータセット（ＳＰＳ）・ピクチャパラメータセット（ＰＰＳ）挿入器５４０の出力は、信号通信によって結合器５９０の第３の非反転入力に接続される。
逆変換・逆量子化器５５０の出力は、信号通信によって結合器５１９の第１の非反転入力に接続される。結合器５１９の出力は、信号通信によってイントラ予測モジュール５６０の第１の入力および非ブロック化フィルタ５６５の第１の入力に接続される。非ブロック化フィルタ５６５の出力は、信号通信によって参照ピクチャバッファ５８０の第１の入力に接続される。参照ピクチャバッファ５８０の出力は、信号通信によって動き推定器５７５の第２の入力および動き補償器５７０の第３の入力に接続される。動き推定器５７５の第１の出力は、信号通信によって動き補償器５７０の第２の入力に接続される。動き推定器５７５の第２の出力は、信号通信によってエントロピーコーダ５４５の第３の入力に接続される。

動き補償器５７０の出力は、信号通信によってスイッチ５９７の第１の入力に接続される。イントラ予測モジュール５６０の出力は、信号通信によってスイッチ５９７の第２の入力に接続される。マクロブロックタイプ決定モジュール５２０の出力は、信号通信によってスイッチ５９７の第３の入力に接続される。スイッチ５９７の第３の入力は、（制御入力、即ち、第３の入力と比較して）スイッチの「データ」入力が、動き補償器５７０またはイントラ予測モジュール５６０によって与えられるべきか否かを判定する。スイッチ５９７の出力は、信号通信によって結合器５１９の第２の非反転入力および結合器５８５の反転入力に接続される。

フレーム順序付けバッファ５１０の第１の入力およびエンコーダ制御器５０５の入力は、入力ピクチャを受け取るための、ビデオエンコーダ５００の入力として利用できる。さらに、補足的拡張情報（ＳＥＩ）挿入器５３０の第２の入力は、メタデータを受け取るための、ビデオエンコーダ５００の入力として利用できる。出力バッファ５３５の出力は、ビットストリームを出力するための、ビデオエンコーダ５００の出力として利用できる。

図６では、本発明の原理を適用できる典型的なビデオデコーダを参照番号６００で大まかに示している。ビデオデコーダ６００は、信号通信によってエントロピーデコーダ６４５の第１の入力に接続された出力を有する、入力バッファ６１０を含む。エントロピーデコーダ６４５の第１の出力は、信号通信によって逆変換・逆量子化器６５０の第１の入力に接続される。逆変換・逆量子化器６５０の出力は、信号通信によって結合器６２５の第２の非反転入力に接続される。結合器６２５の出力は、信号通信によって非ブロック化フィルタ６６５の第２の入力およびイントラ予測モジュール６６０の第１の入力に接続される。非ブロック化フィルタ６６５の第２の出力は、信号通信によって参照ピクチャバッファ６８０の第１の入力に接続される。参照ピクチャバッファ６８０の出力は、信号通信によって動き補償器６７０の第２の入力に接続される。

エントロピーデコーダ６４５の第２の出力は、信号通信によって動き補償器６７０の第３の入力、非ブロック化フィルタ６６５の第１の入力、およびイントラ予測器６６０の第３の入力に接続される。エントロピーデコーダ６４５の第３の出力は、信号通信によってデコーダ制御器６０５の入力に接続される。デコーダ制御器６０５の第１の出力は、信号通信によってエントロピーデコーダ６４５の第２の入力に接続される。デコーダ制御器６０５の第２の出力は、信号通信によって逆変換・逆量子化器６５０の第２の入力に接続される。デコーダ制御器６０５の第３の出力は、信号通信によって非ブロック化フィルタ６６５の第３の入力に接続される。デコーダ制御器６０５の第４の出力は、信号通信によってイントラ予測モジュール６６０の第２の入力、動き補償器６７０の第１の入力、および参照ピクチャバッファ６８０の第２の入力に接続される。

動き補償器６７０の出力は、信号通信によってスイッチ６９７の第１の入力に接続される。イントラ予測モジュール６６０の出力は、信号通信によってスイッチ６９７の第２の入力に接続される。スイッチ６９７の出力は、信号通信によって結合器６２５の第１の非反転入力に接続される。

入力バッファ６１０の入力は、入力ビットストリームを受け取るための、ビデオデコーダ６００の入力として利用できる。非ブロック化フィルタ６６５の第１の出力は、出力ピクチャを出力するための、ビデオデコーダ６００の出力として利用できる。

本発明の原理に従って、我々は、イントラ予測精度およびイントラ符号化効率を向上させる幾何学ベースのイントラ予測（ＧＩＰ）による新規のイントラブロック符号化スキームを提案する。予測方向は、近傍にある周辺ピクセルの幾何学構造を基に得られる。提案された考えは、ブロック境界の周辺ピクセルが、現在のブロックのイントラ予測モードを得るために使用することができる、局所的な幾何学パターンを特定するのに役立つという見解に基づく。一般に、最適な予測モードを見つけるために事前定義されたすべての予測方向をエンコーダ内でループする、ＭＰＥＧ−４ＡＶＣ規格のイントラ符号化と比較して、本発明の原理は、エンコーダにおける計算の複雑度を大幅に低減する。さらに、モード選択の必要がなく、イントラ予測モードを示すシンタックスビットを節約する。つまり、予測モードを得るのに同じ動作がデコーダにおいて実行される。従って、モードシグナリング用の付加ビットの量が低減する。さらに、予測は、９つの事前定義された方向のうちの１つに限定されない。正しくは、予測は、任意の方向か、または得られるいくつかの方向の組み合わせにすることができる。ＧＩＰに適用するのに、その予測を既存のイントラ予測モードの置き換えか、またはビットを節約するために９つすべての予測モードに取って代わるものとして使用することができる。

さらに、我々は、外挿の代わりに内挿を用いることによって、符号化効率の向上を試みる。さらに、新しい符号化順序を提案し、そこで我々は、現在のブロック、例えば、ブロックの最右列および／または最終行のパーティションを最初にエンコードすることを提案する。再構成された列および／または行は、その後、残りの現在のブロックの予測モードを得るためにすでにエンコードされた近傍の上のブロックおよび左のブロックと組み合わされる。

説明のために、例は、ＭＰＥＧ−４ＡＶＣ規格の改良という状況において本明細書で説明され、ＭＰＥＧ−４ＡＶＣ規格を我々の説明の基準として使用し、そしてＭＰＥＧ−４ＡＶＣ規格を上回る改良および拡張を説明する。しかしながら、本発明の原理は、唯一ＭＰＥＧ−４ＡＶＣ規格および／またはその拡張に限定されないことを認識されたい。本明細書に与えられた本発明の原理の教示を所与として、本技術および関連技術の当業者は、本発明の原理が等しく適応可能であることを容易に理解するであろうし、他の規格の拡張に適用される場合、またはまだ開発されていない規格に適用および／または組み込まれる場合に少なくとも同様の利益を与えるであろう。つまり、他の規格を本発明の原理を説明するための出発点として使用し、そして新しいおよび新規の要素をその規格またはその他の規格を上回る変更および進歩として使用できることが当業者には容易に明らかであろう。本発明の原理は、規格に当てはまらないビデオエンコーダおよびビデオデコーダにも適用するが、むしろ独自の定義を確認するものであることをさらに認識されたい。

以下のステップ１〜ステップ４は、エンコーダおよびデコーダとの両方において行われる。

ステップ１．ブロックパーティションの周辺領域を記憶する
我々は、局所的な幾何学パターンを特定するブロックパーティションが利用できる周辺ピクセルを最初に記憶することを提案する。本明細書で使用されるように、「利用できる」は、すでに再構成されたピクセルを意味し、従って、予測を生成するために使用できることを意味する。ブロックパーティションは、（例えば、行、列またはサブブロックなどの）ブロックの一部またはブロック自体になり得る。

通常の符号化順序（即ち、ラスタ順序）において、現在のブロックパーティションの上および左のピクセルのみがイントラ予測用の周辺ピクセルとして利用できる。一実施形態において、周辺領域は、左上の１行列になり得る。別の実施形態において、周辺領域は、左上の２行列になり得る。さらに別の実施形態において、周辺領域は、左上の近傍すべてのブロックパーティションになり得る。

新しい符号化順序において、ブロックは、いくつかのパーティションを含む。第１のパーティションは、現在のブロックの右下のピクセルを含み、そのピクセルが最初にエンコードされる。第１のパーティションに対し、エンコードされた近傍のブロックの左および上のピクセルのみを利用でき、従って、そのプロセスは、通常の符号化順序と同じである。現在のブロックの残りのパーティションに対し、周辺ピクセルは、上および左のピクセルに加えて、下および右のピクセルを利用し得る。従って、周辺領域は、そのパーティションの境界の外側か、または近傍のすべてのブロック／パーティションになり得る。

ステップ２．方向を見つけるために周辺領域を分析する
周辺領域が記憶された後、局所的なパターンを見つける領域で幾何学的分析が実行される。実施形態において、その分析方法は、例えば、ゾーベルオペレータ、キャニーオペレータ、閾値化およびリンキング(linking)などの、エッジ検出方法になり得るが、これらに限定されない。別の実施形態において、その分析方法は、遷移ポイントベースの分析であり、そこで局所エッジが、検出ではなく暗示的に得られる。局所エッジの配向は、イントラ予測の予測方向として使用される。

ステップ３．予測因子を生成するために外挿／内挿を実行する
局所的パターンの方向が見つかると、その方向に沿った外挿または内挿を実行することによって予測されるピクセル値が生成される。得られたエッジ方向の片側の周辺ピクセルのみを利用できる場合、予測値（因子）は、外挿によって生成される。そうでなければ、予測因子は、得られたエッジ方向の両側で利用できる周辺ピクセルを用いる内挿によって生成される。図７Ａでは、典型的な幾何学ベースのイントラ予測を参照番号７００で大まかに示している。幾何学ベースのイントラ予測７００に関して、周辺すべての領域を利用でき、従って、検出されたエッジ方向に沿った内挿が用いられる。図７Ｂでは、別の典型的な幾何学ベースのイントラ予測を参照番号７５０で大まかに示している。幾何学ベースのイントラ予測７５０に関して、周辺の部分的な領域のみ（左および上）を利用でき、従って、検出されたエッジ方向に沿った外挿が用いられる。

ステップ４．エンコーダ／デコーダの残差を生成する
予測因子が生成されると、エンコーダは、減算して残差を生成する。空間領域および／または周波数領域の変換を行って係数を算出する。エントロピー符号化を実行して、符号化効率をさらに向上させる。通常の符号化順序と新しい符号化順序との間のＲＤコストが比較されて、より少ない歪み率（ＲＤ）コストを有する符号化順序の最終決定が信号で送られ、そしてビットストリームに送信される（図８を参照）。デコーダは、ビットストリームからの符号化順序および残差をデコードして、総和プロセスを実行することによって再構成されたピクセル値を生成する（図９を参照）。

図８では、幾何学ベースのイントラ予測を用いたエンコーディングの典型的な方法を参照番号８００で大まかに示している。方法８００は、機能ブロック８１０に制御を渡す開始ブロック８０５を含む。機能ブロック８１０は、エンコーディングの設定を実行し、そして制御をループ制限ブロック８１５に渡す。ループ制限ブロック８１５は、各ブロックにループを実行し、そして機能ブロック８２０に制御を渡す。機能ブロック８２０は、通常の符号化順序でエンコードし、周辺領域を記憶し、幾何学パターン（複数）を分析し、外挿によって予測を実行し、ＲＤコストを節約し、そして機能ブロック８２５に制御を渡す。機能ブロック８２５は、新しい符号化順序でエンコードし、最初に右下のパーティションをエンコードし、その後、左上のパーティションをエンコードし、周辺領域を記憶し、幾何学パターン（複数）を分析し、外挿／内挿によって予測を実行し、ＲＤコストを節約し、そして機能ブロック８３０に制御を渡す。機能ブロック８３０は、最小のＲＤコストを有する順序を選択し、残差をエンコードし、符号化順序を信号で送り、そしてループ制限ブロック８３５に制御を渡す。ループ制限ブロック８３５は、ループを終了し、そして終了ブロック８９９に制御を渡す。

図９では、幾何学ベースのイントラ予測を用いたデコーディングの典型的な方法を参照番号９００で大まかに示している。方法９００は、ループ制限ブロック９１０に制御を渡す開始ブロック９０５を含む。ループ制限ブロック９１０は、各ブロックにループを実行し、そして決定ブロック９１５に制御を渡す。決定ブロック９１５は、通常の順序を実行するか新しい順序を実行するかどうかを決定する。通常の順序が実行される場合、方法は、機能ブロック９２５に進む。そうでなければ、方法は、機能ブロック９４５に進む。機能ブロック９２５は、周辺領域を記憶し、幾何学パターン（複数）を分析し、外挿によって予測を実行し、そして機能ブロック９３０に制御を渡す。機能ブロック９３０は、残差をデコードし、再構成ピクセルを生成し、そしてループ制限ブロック９３５に制御を渡す。ループ制限ブロックは、ループを終了し、そして終了ブロック９９９に制御を渡す。機能ブロック９４５は、右下のパーティションに対して周辺領域を記憶し、幾何学パターン（複数）を分析し、外挿によって予測を実行し、そして機能ブロック９５０に制御を渡す。機能ブロック９５０は、左上のパーティションに対して周辺領域を記憶し、幾何学パターン（複数）を分析し、内挿によって予測を実行し、そして機能ブロック９３０に制御を渡す。

本発明の原理の実施形態を、遷移ベースのイントラ予測（ＴＩＰ）を対象として説明する。図１０では、典型的な遷移ベースのイントラ予測を参照番号１０００で大まかに示している。ＴＩＰ１０００の周辺領域は、２つのピクセルレイヤ、即ち、内側レイヤ１０１０と外側レイヤ１０２０であり、現在のブロックパーティション１００５を囲んでいる。つまり、ブロック境界に沿った局所的な幾何学構造を見つけるために、最も近くを囲んでいる２つの境界レイヤが検査される。２値化閾値は、レイヤのピクセル値の統計量に基づいて適応的に選択される。閾値を算出するのに使用することができるいくつかの方法は、単純平均した境界レイヤのピクセル値、４番目に大きい値と４番目に小さい値の平均、およびセグメンテーションに基づく最も複雑なヒストグラムを含むが、これらに限定されない。閾値よりも大きいピクセルは、白っぽい小さな黒としてマークされる。２値化した後、３ポイントのメジアンフィルタを適用して、孤立した黒点または白点を消去する。

時計方向に黒から白または白から黒への遷移が存在する遷移ポイントが各レイヤ上で定義される。例えば、図１０において、内側レイヤ１０１０上のドット（１０１１および１０１２）および外側レイヤ１０２０上のドット（１０２１および１０２２）は、遷移ポイントを示す。内側レイヤ１０１０上の遷移ポイント（１０１１および１０１２）は、エッジの位置（例えば、エッジが交差する位置）を示し、そして外側レイヤ１０２０上の遷移ポイント（１０２１および１０２２）は、エッジの方向を特定する助けとなる（従って、そのエッジの角度を特定する助けとなる）。遷移ポイントの数は、常に偶数であることに留意されたい。

近傍のピクセル値の著しい変化が遷移を形成する。黒から白への遷移（またはその逆）によってエッジの存在がはっきりする。ブロック境界上の遷移分布を所与として、我々は、そのブロック内の局所的な幾何学パターンを分析することができる。イントラ予測は、従って、局所的な幾何学パターンの恩恵を受ける。

内側レイヤ１０１０上の遷移ポイントの数によって、その状況が以下の４つの典型的な事例に分類される。その事例は、フラット（０遷移）、２つの遷移、４つの遷移、および４つ以上の遷移である。局所エッジ構造を示すのに内側レイヤ１０１０上の遷移ポイントをどのようにして互いに一致させるかについての曖昧さを解決するために方向の一貫性の測定が用いられる。局所的な幾何学パターンの仮定は、以下の通りである。遷移ポイントｉおよびｊを通過するエッジがあれば、θ_ｉｊ、θ_ｉおよびθ_ｊは一致しなければならない。コスト関数は、以下のように導入される。

ここでのｉおよびｊは、それぞれｉ番目およびｊ番目の遷移ポイントである。時計方向において、内側レイヤ１０１０上のｉ番目の遷移ポイントに対し、このポイントとそれに対応する外側レイヤθ_ｉ上の遷移ポイントとを結ぶ線の角度を示す。内側レイヤ１０１０上のｉ番目の遷移ポイントとｊ番目の遷移ポイントとを結ぶ線は、θ_ｉｊで示す（図１０を参照）。

周辺すべてのピクセルを利用できない場合、例えば、図１０の遷移ポイント１０１２および１０２２を利用できない場合、遷移ポイント１０１１および１０２１から得られる方向（即ちθ_１）を予測方向として使用でき、そして外挿を用いてイントラ予測を実行することができる。

フラット／ゼロ遷移
２値化閾値が最大ピクセル値および最小ピクセル値に近すぎる場合、または局所的分散が比較的小さい場合、現在のブロックは、滑らかなブロックである。この場合、既存の方法を用いて最適な配向を見つけることができる。最適な配向を所与として、ピクセルｐにおけるイントラ予測因子ｌ（ｐ）を、その配向に沿った双線形内挿によって以下のように生成することができる。

ここでのｐ１およびｐ２は、内側レイヤ１０１０上のそれらに最も近い２つの近傍ピクセルから線形内挿され、そしてｄ１、ｄ２は、それぞれｐ１およびｐ２に対するユークリッド距離である。

２つの遷移
２つの遷移ポイントに対し、２つのシナリオがある。第１のシナリオは、エッジは２つの遷移ポイントを通過するというものである（図１１を参照）。このシナリオは、最も可能性の高い事例である。もう１つのシナリオは、縞または角が存在するというものである（図１２を参照）。内挿スキームは、このような２つのシナリオによってわずかに異なる。決定は、遷移ペアのコストに基づく。Ｃ_０１＜３π／４であれば、エッジが存在する。θ_０１に沿った双線形内挿を用いて予測因子が生成される。そうでなければ、縞または角が存在し、そしてその内挿は、θ＝（θ_０＋θ_１）／２に沿っている。

図１１では、２つの遷移を伴う典型的な幾何学ベースのイントラ予測を参照番号１１００で大まかに示している。図１１の例において、エッジ１１２０は、２つの遷移１１１１および１１１２を通過する。図１２では、２つの遷移を伴う別の典型的な幾何学ベースのイントラ予測を参照番号１２００で大まかに示している。図１２の例において、２つの遷移１２１１および１２１２に対して縞または角が存在する。

４つの遷移
４つの遷移の事例は、２つの遷移の事例よりも複雑である。４つの遷移の事例において、内側レイヤ上で時計方向に最初から開始する遷移ポイントを０、１、２、３として示す（さらに図１３の参照番号１３２０、１３２１、１３２２、および１３２３で示す）。以下のようないくつかの状況がある。

第１の状況において、Ｃ_０１＋Ｃ_２３＜Ｃ_０３＋Ｃ_２１、およびＣ_ｉｊは、πに等しくない。これが真であれば、遷移ポイント０は遷移ポイント１と結ばれると仮定される。

第２の状況において、Ｃ_０１＋Ｃ_２３＞Ｃ_０３＋Ｃ_２１、およびＣ_ｉｊは、πに等しくない。この状況において、遷移ポイント０は、遷移ポイント３と結ばれる（図１３を参照）。このような２つの状況（第１と第２の状況）に対し、２つのエッジは、ブロックを３つの領域に分割する。各ピクセルに対する双線形内挿は、そのピクセルに近いエッジ方向に沿っている。図１３では、４つの遷移を有する典型的な幾何学ベースのイントラ予測を参照番号１３００で大まかに示している。

第３の状況において、Ｃ_ｉｊは、πに等しい。ブロック内に別の細かい縞を有する強いエッジが入り、途中で切れていると仮定される（図１４を参照）。この場合、すべてのピクセルは、最初にそのエッジ方向に沿って双線形内挿され、その後、縞内のピクセルがその縞の方向に沿って内挿される。図１４では、エッジおよび縞を伴う４つの遷移を有する典型的な幾何学ベースのイントラ予測を参照番号１４００で大まかに示している。図１４において、時計方向に最初から開始する遷移ポイントを参照番号１４２０、１４２１、１４２２、および１４２３で示す。

６つ以上の遷移
６つ以上の遷移ポイントが見つかる場合、エッジの最適な組み合わせを見つけることは、複雑で困難である。実際に、我々は、ベンチマークとなるいくつかのビデオシーケンスを用いた遷移分布の事例を分析する。その結果、６つ以上の遷移ポイントを有する事例がめったにないことが分かった。性能全体をひどく落とさずに以下のような単純な内挿スキームを用いる。我々は、最も頻度の高い方向を支配的方向として選択する。すべての予想因子は、その方向に沿って双線形で生成される。

前述の遷移ポイント分析および内挿スキームによって、我々は、イントラ予測用のすべての予測因子を生成することができる。残差は、その後、エンコードされ、そしてビットストリームに送られる。予測方向がアルゴリズム自体によって得られるので、ＴＩＰモードを明示的に信号で送るシンタックスビットは必要ない。

新しいエンコーディング順序
ＭＰＥＧ−４ＡＶＣ規格の符号化フレームワークにおいて、現在のブロックの上または左のみをラスタエンコーディング順序で利用できる。図１５では、典型的なラスタ符号化順序を参照番号１５００で大まかに示している。

周辺すべてのピクセルをＴＩＰモードが利用できるようにするために、我々は、可逆エンコーディング順序を組み込んだ。図１６では、典型的な可逆エンコーディング順序を参照番号１６００で大まかに示している。マクロブロックに対し、右下（ＢＲ）８×８ブロックは、最初に左上の近傍のマクロブロックピクセルを用いてエンコードされる。次に、右上（ＵＲ）８×８ブロックは、上および左の近傍のマクロブロックピクセルおよび再構成されたＢＲブロックをさらに用いてエンコードされる。その後、左下（ＢＬ）８×８ブロックは、左および上の近傍のマクロブロックピクセル、ＢＲブロックおよびＵＲブロックを用いてエンコードされる。最後に左上（ＵＬ）８×８ブロックは、その周辺すべての利用できるピクセルを用いたＴＩＰモードによって符号化される。

エンコーダは、歪み率の最適化基準に従う対応するモードでエンコーディング順序を選択する。

本発明に付随する多くの利点／特徴の一部について説明する。その一部は、すでに上述した。例えば、１つの利点／特徴は、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、その一部分に対する周辺領域における局所的な幾何学パターンを検出することによってエンコードし、そしてその一部分のイントラ予測を生成するために局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行するビデオエンコーダを有する装置である。

別の利点／特徴は、上述したようなビデオエンコーダを有する装置であり、そこで局所的な幾何学パターンは、エッジ検出方法および遷移ポイントベースの分析のうちの１つを用いて検出される。

さらに別の利点／特徴は、上述したようなビデオエンコーダを有する装置であり、そこでエッジ方向の片側のピクセルのみを利用できる場合、その部分のイントラ予測を生成するのに外挿が用いられ、そしてエッジ方向の両側のピクセルを利用できる場合、その部分のイントラ予測を生成するのに内挿が用いられる。

さらに別の利点／特徴は、上述したようなビデオエンコーダを有する装置であり、そこで局所的な幾何学パターンは、その部分に対して最も近い周辺の２つの境界ピクセルレイヤを検査することによって検出される。

さらに、別の利点／特徴は、上述したようなビデオエンコーダを有する装置であり、そこで複数の異なる内挿スキームのうちの少なくとも１つは、局所的な幾何学パターンが検出された遷移ポイントの数に応じて選択的に用いられる。

さらに、別の利点／特徴は、上述したようなビデオエンコーダを有する装置であり、そこでエッジ方向は、イントラ予測の予測方向として用いられる。

さらに、別の利点／特徴は、上述したようなビデオエンコーダを有する装置であり、そこでブロックのピクチャデータは、最初にブロックの右下のパーティションをエンコードし、その後にブロックの左上のパーティションをエンコードすることによってエンコードされる。
さらに、別の利点／特徴は、上述したような最初にブロックの右下のパーティションをエンコードし、その後にブロックの左上のパーティションをエンコードすることによってエンコードされるビデオエンコーダを有する装置であり、そこでブロックのパーティション符号化順序は、最初から最後までの順序において、右下のパーティション、右上のパーティション、左下のパーティション、そして左上のパーティションの順序を備える。

本発明の原理のこれらおよび他の特徴および利点は、本明細書の教示に基づいて当業者によって容易に解明されるであろう。本発明の原理の教示は、さまざまな形のハードウェア、ソフトウェア、ファームウェア、専用プロセッサ、またはそれらの組み合わせにおいて実装されてよいことを理解されたい。

最も好適には、本発明の原理の教示は、ハードウェアとソフトウェアとの組み合わせとして実装される。さらに、ソフトウェアは、プログラム記憶装置に明示的に具体化されるアプリケーションプログラムとして実装されてもよい。アプリケーションプログラムは、適した任意のアーキテクチャを備えるマシンにアップロードされ、そしてそのマシンによって実行されてもよい。好適には、マシンは、１または複数の中央処理装置（「ＣＰＵ」）、ランダムアクセスメモリ（「ＲＡＭ」）、および入力／出力（「Ｉ／Ｏ」）インタフェースなどの、ハードウェアを有するコンピュータプラットフォームに実装される。コンピュータプラットフォームは、オペレーティングシステムおよびマイクロ命令コードを含むこともできる。本明細書で説明したさまざまなプロセスおよび機能は、マイクロ命令コードの一部またはアプリケーションプログラムの一部、またはそれらの任意の組み合わせのいずれであってもよく、ＣＰＵによって実行できる。さらに、他のさまざまな周辺装置を、付加的なデータ記憶装置および印刷装置などの、コンピュータプラットフォームに接続できる。

一部の構成システムコンポーネントおよび添付図面で示した方法は、好適にはソフトウェアに実装されるので、システムコンポーネントまたは処理機能ブロック間の実際の接続は、本発明の原理がプログラムされる方法に応じて異なる場合もあることをさらに理解されたい。本明細書の教示を所与として、当業者は、本発明の原理のこれらおよび同様の実装または構成を企図できるであろう。

例示的な実施形態は、添付図面を参照して本明細書で説明されているが、本発明の原理は、そのような詳細な実施形態に限定されず、本発明の原理の範囲または精神から逸脱せずに当業者によってさまざまな変更および改良がそれらの実施形態に行われてよいことを理解されたい。そのようなすべての変更および改良は、添付の特許請求の範囲に記載されるように本発明の原理の範囲内に含まれることを意図する。

Claims

ピクチャ内の少なくとも一部分のブロックのピクチャデータを、前記一部分に関する周辺領域における局所的な幾何学パターンを検出することによってエンコードし、および前記局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行して前記一部分のイントラ予測を生成するビデオエンコーダ（５００）を備えた装置。
前記局所的な幾何学パターンは、エッジ検出方法および遷移ポイントベースの分析のうちの１つを用いて検出される請求項１に記載の装置。
前記エッジ方向の片側のピクセルのみを利用できる場合、前記部分の前記イントラ予測を生成するのに外挿が用いられ、および前記エッジ方向の両側のピクセルを利用できる場合、前記部分の前記イントラ予測を生成するのに内挿が用いられる請求項１に記載の装置。
前記局所的な幾何学パターンは、前記部分に対して最も近い周辺の２つの境界ピクセルレイヤを検査することによって検出される請求項１に記載の装置。
複数の異なる内挿スキームのうちの少なくとも１つは、前記局所的な幾何学パターンが検出された遷移ポイントの数に応じて選択的に用いられる請求項１に記載の装置。
前記エッジ方向は、前記イントラ予測の予測方向として用いられる請求項１に記載の装置。
前記ブロックの前記ピクチャデータは、最初に前記ブロックの右下のパーティションをエンコードし、およびその後に前記ブロックの左上のパーティションをエンコードすることによってエンコードされる請求項１に記載の装置。
前記ブロックのパーティション符号化順序は、最初から最後までの順序において、前記右下のパーティション、右上のパーティション、左下のパーティション、および前記左上のパーティションの順序を備えた請求項７に記載の装置。
ビデオエンコーダにおいて、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、前記一部分に対する周辺領域における局所的な幾何学パターンを検出する（８２５）ことによってエンコードするステップと、前記局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行して前記一部分のイントラ予測を生成する（８２５）ステップを備える方法。
前記局所的な幾何学パターンは、エッジ検出方法および遷移ポイントベースの分析のうちの１つを用いて検出される請求項９に記載の方法。
前記エッジ方向の片側のピクセルのみを利用できる場合、前記部分の前記イントラ予測を生成するのに外挿（８２５）が用いられ、および前記エッジ方向の両側のピクセルを利用できる場合、前記部分の前記イントラ予測を生成するのに内挿（８２５）が用いられる請求項９に記載の方法。
前記局所的な幾何学パターンは、前記部分に対して最も近い周辺の２つの境界ピクセルレイヤを検査することによって検出される請求項９に記載の方法。
複数の異なる内挿スキームのうちの少なくとも１つは、前記局所的な幾何学パターンが検出された遷移ポイントの数に応じて選択的に用いられる請求項９に記載の方法。
前記エッジ方向は、前記イントラ予測の予測方向として用いられる請求項９に記載の方法。
前記ブロックの前記ピクチャデータは、最初に前記ブロックの右下のパーティションをエンコードし、およびその後に前記ブロックの左上のパーティションをエンコードすることによってエンコードされる（８２５）請求項９に記載の方法。
前記ブロックのパーティション符号化順序は、最初から最後までの順序において、前記右下のパーティション、右上のパーティション、左下のパーティション、および前記左上のパーティションの順序を備えた請求項１５に記載の方法。
ピクチャ内の少なくとも一部分のブロックのピクチャデータを、前記一部分に対する周辺領域における局所的な幾何学パターンを検出することによってデコードし、および前記局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行して前記一部分のイントラ予測を生成するビデオデコーダ（６００）を備える装置。
前記局所的な幾何学パターンは、エッジ検出方法および遷移ポイントベースの分析のうちの１つを用いて検出される請求項１７に記載の装置。
前記エッジ方向の片側のピクセルのみを利用できる場合、前記部分の前記イントラ予測を生成するのに外挿が用いられ、および前記エッジ方向の両側のピクセルを利用できる場合、前記部分の前記イントラ予測を生成するのに内挿が用いられる請求項１７に記載の装置。
前記局所的な幾何学パターンは、前記部分に対して最も近い周辺の２つの境界ピクセルレイヤを検査することによって検出される請求項１７に記載の装置。
複数の異なる内挿スキームのうちの少なくとも１つは、前記局所的な幾何学パターンが検出された遷移ポイントの数に応じて選択的に用いられる請求項１７に記載の装置。
前記エッジ方向は、前記イントラ予測の予測方向として用いられる請求項１７に記載の装置。
前記ブロックの前記ピクチャデータは、最初に前記ブロックの右下のパーティションをエンコードし、およびその後に前記ブロックの左上のパーティションをエンコードすることによってエンコードされる請求項１７に記載の装置。
前記ブロックのパーティション符号化順序は、最初から最後までの順序において、前記右下のパーティション、右上のパーティション、左下のパーティション、および前記左上のパーティションの順序を備えた請求項２３に記載の装置。
ビデオデコーダにおいて、ピクチャ内の少なくとも一部分のブロックのピクチャデータを、前記一部分に対する周辺領域における局所的な幾何学パターンを検出する（９４５、９５０）ことによってデコードするステップと、前記局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行して前記一部分のイントラ予測を生成する（９４５、９５０）ステップを備える方法。
前記局所的な幾何学パターンは、エッジ検出方法および遷移ポイントベースの分析のうちの１つを用いて検出される請求項２５に記載の方法。
前記エッジ方向の片側のピクセルのみを利用できる場合、前記部分の前記イントラ予測を生成するのに外挿（９４５）が用いられ、および前記エッジ方向の両側のピクセルを利用できる場合、前記部分の前記イントラ予測を生成するのに内挿（９５０）が用いられる請求項２５に記載の方法。
前記局所的な幾何学パターンは、前記部分に対して最も近い周辺の２つの境界ピクセルレイヤを検査することによって検出される請求項２５に記載の方法。
複数の異なる内挿スキームのうちの少なくとも１つは、前記局所的な幾何学パターンが検出された遷移ポイントの数に応じて選択的に用いられる請求項２５に記載の方法。
前記エッジ方向は、前記イントラ予測の予測方向として用いられる請求項２５に記載の方法。
前記ブロックの前記ピクチャデータは、最初に前記ブロックの右下のパーティションをエンコードし（９４５）、およびその後に前記ブロックの左上のパーティションをエンコードする（９５０）ことによってエンコードされる請求項２５に記載の方法
前記ブロックのパーティション符号化順序は、最初から最後までの順序において、前記右下のパーティション、右上のパーティション、左下のパーティション、および前記左上のパーティションの順序を備える請求項３１に記載の方法。
コンピュータ可読記憶媒体上でエンコードされるビデオ信号データを有するコンピュータ可読記憶媒体であって、前記一部分に対する周辺領域における局所的な幾何学パターンを検出し、および前記局所的な幾何学パターンのエッジ方向に対して内挿および外挿のうちの少なくとも１つを実行して前記一部分のイントラ予測を生成することによってエンコードされる、ピクチャ内の少なくとも一部分のブロックのピクチャデータを備えたコンピュータ可読記憶媒体。