JP2014239184A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2014239184A
JP2014239184A JP2013121845A JP2013121845A JP2014239184A JP 2014239184 A JP2014239184 A JP 2014239184A JP 2013121845 A JP2013121845 A JP 2013121845A JP 2013121845 A JP2013121845 A JP 2013121845A JP 2014239184 A JP2014239184 A JP 2014239184A
Authority
JP
Japan
Prior art keywords
epitaxial
wafer
film
polishing
thickness distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013121845A
Other languages
English (en)
Other versions
JP6127748B2 (ja
Inventor
福井　彰
Akira Fukui
彰 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2013121845A priority Critical patent/JP6127748B2/ja
Priority to TW103111655A priority patent/TWI539492B/zh
Priority to US14/896,981 priority patent/US9957637B2/en
Priority to DE112014002762.6T priority patent/DE112014002762B4/de
Priority to PCT/JP2014/002513 priority patent/WO2014199560A1/ja
Priority to KR1020157035082A priority patent/KR101799839B1/ko
Priority to CN201480033155.3A priority patent/CN105378894B/zh
Publication of JP2014239184A publication Critical patent/JP2014239184A/ja
Application granted granted Critical
Publication of JP6127748B2 publication Critical patent/JP6127748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】エピタキシャル膜の形成後にエピタキシャルウェーハを研磨するにあたり、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件の調整方法を提供する。【解決手段】本発明に従うエピタキシャル成長条件の調整方法は、エピタキシャル膜１２ａを形成する前の、ウェーハ１１の厚み分布を測定する第１測定工程（Ｓ１）と、エピタキシャル成長処理工程（Ｓ２）の後、かつ研磨工程（Ｓ４）前の、エピタキシャルウェーハ１０Ｂの厚み分布およびエピタキシャル膜１２ａの膜厚分布を測定する第２測定工程（Ｓ３）と、エピタキシャルウェーハ１０Ｃの厚み分布およびエピタキシャル膜１３ａの膜厚分布を測定する第３測定工程（Ｓ５）と、第１、第２および第３測定工程で測定された厚み分布および膜厚分布を用いて、エピタキシャル成長条件を調整する工程（Ｓ６）と、を備えることを特徴とする。【選択図】図１

Description

本発明は、ウェーハのおもて面にエピタキシャル膜を形成し、さらにこのエピタキシャル膜表面を研磨してエピタキシャルウェーハを得る際の、エピタキシャル成長条件の調整方法に関する。また、本発明は、この調整方法によって調整されたエピタキシャル成長条件を用いたエピタキシャルウェーハの製造方法に関する。
エピタキシャルウェーハは、基板となるウェーハの片面にソースガスを吹き付けてエピタキシャル膜を形成してなり、メモリー系素子、ロジック系素子、撮像素子などの幅広い半導体素子の用途に使用されている。このとき、ウェーハおもて面へのエピタキシャル膜の形成に伴い、ソースガスがウェーハの裏面にわずかに回りこみ、ウェーハ裏面の端部に析出物が不可避的に生ずることが知られている。なお、本明細書においては、上記のとおり、ウェーハのうち、エピタキシャル膜を形成する面をウェーハの「おもて面」、その反対側の面をウェーハの「裏面」という。
これらの半導体素子の集積度の向上のためには、エピタキシャルウェーハの平坦度は重要な要素の一つであるため、高い品質とともに高い平坦度が求められている。そこで、エピタキシャルウェーハの表面粗さの改善や、ウェーハ裏面端部の析出物の除去を目的として、ウェーハにエピタキシャル膜を形成した後に、エピタキシャルウェーハの両面を研磨することがある。
特許文献１には、エピタキシャル膜形成前のウェーハの平坦度と、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度と、エピタキシャル膜の膜厚分布とに基づいて、ウェーハ裏面端部の析出物の存在量を求め、この存在量に適したエピタキシャルウェーハの研磨条件を決定する技術が記載されている。特許文献１では、決定した研磨条件でエピタキシャルウェーハを研磨することで、高平坦度のエピタキシャルウェーハを得ることができるとしている。すなわち、特許文献１の技術は、エピタキシャル膜形成後に、個々に最適な研磨条件を決定する技術である。
特開２０１１−２３４２２号公報
特許文献１の方法では、ウェーハ裏面端部に生ずる析出物を確実に研磨除去できる点では好ましい。しかしながら、本発明者の検討によると、エピタキシャル膜形成後の研磨は、エピタキシャル膜の膜厚取り代分布の制御性が十分でない。そのため、特許文献１のように研磨条件を決めてエピタキシャルウェーハの研磨を行っても、エピタキシャルウェーハ全体の平坦度（エピタキシャルウェーハの厚み分布の均一性）の向上に関しては、改善の余地が残されていた。
そこで、本発明では、エピタキシャル膜の形成後に、形成されたエピタキシャル膜表面を研磨しても、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件の調整方法を提供することを目的とする。また、本発明は、この調整方法によって調整されたエピタキシャル成長条件を用いた、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャルウェーハの製造方法を提供することを目的とする。
上述の目的を達成すべく本発明者は鋭意検討を重ねた結果、以下に述べる知見を得た。すなわち、研磨条件を調整してエピタキシャル膜表面を研磨するよりも、エピタキシャル成長処理条件を調整してからエピタキシャル膜表面を研磨する方が、研磨後のエピタキシャル膜の膜厚分布の制御性が高い。このため、より高い平坦度のエピタキシャルウェーハを得るためには、エピタキシャル膜形成後の研磨によるエピタキシャル膜の膜厚取り代分布を考慮することで、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件を調整できることを見出した。さらに、かように調整されたエピタキシャル成長条件を用いることで、エピタキシャル膜表面を研磨した後のエピタキシャルウェーハの平坦度をより高くすることができることを本発明者は見出した。
上記知見に基づき完成された本発明の要旨構成は以下のとおりである。
本発明によるエピタキシャル成長条件の調整方法は、
ウェーハのおもて面にエピタキシャル膜を形成するエピタキシャル成長処理工程と、該エピタキシャル成長処理工程の後に前記エピタキシャル膜表面を研磨する研磨処理工程と、によりエピタキシャルウェーハを得る際の、前記エピタキシャル成長処理工程におけるエピタキシャル成長条件を調整するにあたり、
前記エピタキシャル膜を形成する前の、前記ウェーハの厚み分布を測定する第１測定工程と、
前記エピタキシャル成長処理工程の後、かつ前記研磨工程前の、前記エピタキシャルウェーハの厚み分布および前記エピタキシャル膜の膜厚分布を測定する第２測定工程と、
前記研磨処理工程の後の、前記エピタキシャルウェーハの厚み分布および前記エピタキシャル膜の膜厚分布を測定する第３測定工程と、
前記第１、第２および第３測定工程で測定された前記厚み分布および前記膜厚分布を用いて、前記エピタキシャル成長条件を調整する工程と、を備えることを特徴とする。
この場合、前記エピタキシャル成長条件の調整工程では、
前記第２測定工程で測定した厚み分布と、前記第３測定工程で測定した厚み分布とを比較演算して、前記研磨による前記エピタキシャルウェーハの厚み取り代分布を算出し、
前記第２測定工程で測定した膜厚分布と、前記第３測定工程で測定した膜厚分布とを比較演算して、前記研磨による前記エピタキシャル膜の膜厚取り代分布を算出し、
前記算出された前記厚み取り代分布と、前記算出された前記膜厚取り代分布とに基づき、前記研磨による前記エピタキシャルウェーハのエピタキシャル膜側の厚み取り代分布および前記エピタキシャルウェーハの裏面側の厚み取り代分布をそれぞれ算出し、
少なくとも前記研磨による前記エピタキシャルウェーハのエピタキシャル膜側の厚み取り代分布と、前記エピタキシャル膜を形成する前の前記ウェーハの厚み分布とに基づいて、前記研磨処理工程後に目標厚み分布を有するエピタキシャルウェーハが得られるように、前記エピタキシャル成長処理工程におけるエピタキシャル成長条件を調整することが好ましい。
また、本発明によるエピタキシャル成長条件の調整方法において、前記エピタキシャル成長条件の調整工程では、前記エピタキシャル膜の膜厚分布を調整することが好ましい。
また、本発明によるエピタキシャル成長条件の調整方法において、前記研磨工程では、前記エピタキシャル膜表面および前記エピタキシャルウェーハの裏面の両面を研磨することが好ましい。
この場合、前記両面を同時に研磨することが好ましい。
また、本発明によるエピタキシャルシリコンウェーハの製造方法は、
上記の調整方法によって調整されたエピタキシャル成長条件を用いて、前記エピタキシャル膜を形成する前の前記ウェーハと同種のウェーハのおもて面にエピタキシャル膜を形成し、前記研磨処理工程における研磨条件と同じ研磨条件で、前記同種のウェーハのおもて面上の前記エピタキシャル膜表面を研磨することを特徴とする。
また、本発明によるエピタキシャルウェーハの製造方法において、前記ウェーハおよび前記同種のウェーハのエピタキシャル成長面は（１１０）面であることが好ましい。
本発明によれば、研磨によるエピタキシャル膜の膜厚取り代分布を考慮するので、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件の調整方法を提供することができる。また、本発明に従う調整方法によって調整されたエピタキシャル成長条件を用いることで、エピタキシャル膜を形成した後の、エピタキシャルウェーハの研磨後の研磨ダレを抑制することができ、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャルウェーハの製造方法を提供できる。
本発明の第１実施形態に従うエピタキシャル成長条件の調整方法を説明するフローチャートである。 （Ａ）〜（Ｆ）は、本発明の第１実施形態に従うエピタキシャル成長条件の調整方法および本発明の第２実施形態に従うエピタキシャルウェーハの製造方法を説明するウェーハおよびエピタキシャルウェーハの模式断面図である。 （Ａ）〜（Ｄ）は、本発明の第１実施形態に従うエピタキシャルウェーハの製造方法において、エピタキシャル成長条件を調整する際の演算を説明する模式断面図である。 本発明の第２実施形態に従うエピタキシャルウェーハの製造方法を説明するフローチャートである。 実施例１における厚み分布を示すグラフであり、（Ａ）はエピタキシャル膜形成前のウェーハの厚み分布（ＰＶ値分布）を示すグラフであり、（Ｂ）はエピタキシャル膜形成後かつ研磨前のエピタキシャルウェーハの厚み分布（ＰＶ値分布）を示すグラフであり、（Ｃ）はその研磨後のエピタキシャルウェーハの厚み分布（ＰＶ値分布）を示すグラフである。 実施例２における厚み分布を示すグラフであり、（Ａ）はエピタキシャル膜形成前のウェーハの厚み分布（ＰＶ値分布）を示すグラフであり、（Ｂ）はエピタキシャル膜形成後かつ研磨前のエピタキシャルウェーハの厚み分布（ＰＶ値分布）を示すグラフであり、（Ｃ）はその研磨後のエピタキシャルウェーハの厚み分布（ＰＶ値分布）を示すグラフである。 比較例における厚み分布を示すグラフであり、（Ａ）はエピタキシャル膜形成前のウェーハの厚み分布（ＰＶ値分布）を示すグラフであり、（Ｂ）はエピタキシャル膜形成後かつ研磨前のエピタキシャルウェーハの厚み分布（ＰＶ値分布）を示すグラフであり、（Ｃ）はその研磨後のエピタキシャルウェーハの厚み分布（ＰＶ値分布）を示すグラフである。
（第１実施形態：エピタキシャル成長条件の調整方法）
以下、図面を参照しつつ本発明の一実施形態に従うエピタキシャル成長条件の調整方法を説明する。本実施形態において、エピタキシャル成長条件を調整するために用いるウェーハおよびこのウェーハのおもて面にエピタキシャル膜を形成したエピタキシャルウェーハを、説明の便宜上、「調整用ウェーハ」および「調整用エピタキシャルウェーハ」とそれぞれ称する。しかし、ウェーハおよびエピタキシャルウェーハの用途の限定を意図するものではない。
まず、図１および図２（Ａ）〜（Ｆ）を用いて、第１実施形態に従うエピタキシャル成長条件の調整方法の概略を説明する（各工程の詳細は後述する）。ウェーハのおもて面にエピタキシャル膜を形成するエピタキシャル成長処理工程と、このエピタキシャル成長処理工程の後にエピタキシャル膜表面を研磨する研磨処理工程と、によりエピタキシャルウェーハを得る際の、エピタキシャル成長処理工程におけるエピタキシャル成長条件を調整するにあたり、エピタキシャル成長条件の調整方法は、以下の各工程を備える。すなわち、本発明の一実施形態に従うエピタキシャル成長条件の調整方法は、調整用ウェーハ１１（図２（Ａ））の厚み分布を測定する第１測定工程（図１、Ｓ１）と、調整用ウェーハ１１のおもて面にエピタキシャル膜１２ａを形成した後の（図１、Ｓ２）、こうして得た調整用エピタキシャルウェーハ１０Ｂ（図２（Ｂ））の厚み分布およびエピタキシャル膜１２aの膜厚分布を測定する第２測定工程（図１、Ｓ３）と、調整用エピタキシャルウェーハ１０Ｂを研磨する研磨処理工程（図１、Ｓ４）と、研磨処理工程の後の調整用エピタキシャルウェーハ１０Ｃ（図２（Ｃ））の厚み分布およびエピタキシャル膜１３aの膜厚分布を測定する第３測定工程（図１、Ｓ５）と、第１、第２および第３測定工程で測定された厚み分布および膜厚分布を用いてエピタキシャル成長条件を調整する工程（図１、Ｓ６）と、を備えることを特徴とする。
（Ｓ１）
第１測定工程（Ｓ１）では、調整用ウェーハ１１の厚み分布を測定する。この測定結果は、エピタキシャル成長条件を調整する工程Ｓ６にて用いられる。調整用ウェーハ１１の厚み分布は任意の手法により測定することができ、例えば平坦度測定装置（ＫＬＡ−Ｔｅｎｃｏｒ社製：ＷａｆｅｒＳｉｇｈｔ）を用いて測定することができる。
（Ｓ２）
続くエピタキシャル成長処理工程（Ｓ２）では、調整用ウェーハ１１のおもて面にソースガスを吹き付けて、エピタキシャル膜１２ａを形成する。Ｓ２におけるエピタキシャル成長条件は任意の条件を用いることができるが、本実施形態では、形成されるエピタキシャル膜１２ａがなるべく平坦になるように（均一な平面となるように）エピタキシャル成長条件を定める。このとき、ソースガスが調整用ウェーハ１１の裏面にもわずかに回りこみ、調整用ウェーハ１１の裏面端部に析出物１２ｂが形成される（図２（Ｂ））。
エピタキシャル膜１２ａの形成方法を特に限定するものではないが、より具体的には、以下のようにしてエピタキシャル膜１２ａを形成することができる。まず、調整用ウェーハ１１をサセプタ内に水平にして横置きする。次に、調整用ウェーハ１１のおもて面の自然酸化膜やパーティクルの除去を目的として、チャンバ内に水素ガスを供給し、例えば１１５０℃程度の温度で６０秒間程度の水素ベークを行う。その後、キャリアガス（Ｈ２ガス）、シリコンソースガス（４塩化けい素、モノシラン（ＳｉＨ４）、ＴＣＳ（ＳｉＨＣｌ３）、ジクロルシラン（ＳｉＨ２Ｃｌ２）など）、ドーパントガス（ジボラン（Ｂ２Ｈ６）、フォスフィン（ＰＨ３）など）をチャンバ内に供給し、チャンバ温度１０００℃〜１１５０℃で加熱した調整用ウェーハ１１のおもて面に、典型的にはソースガスのガス流量が１〜５０Ｌ／分でエピタキシャル成長させれば、成長時間に応じて、膜厚１〜２０μｍ程度のエピタキシャル膜を形成することができる。後述の第２実施形態におけるエピタキシャル膜の形成においても同様にして、エピタキシャル膜を形成することができる。
（Ｓ３）
Ｓ２の後の、第２測定工程（Ｓ３）では、調整用エピタキシャルウェーハ１０Ｂの厚み分布およびエピタキシャル膜１２ａの膜厚分布を測定する。エピタキシャル膜１２ａの膜厚分布は任意の手法により測定することができ、例えばフーリエ変換型赤外分光光度計（ＦＴＩＲ）を用いて測定することができる。また、調整用エピタキシャルウェーハ１０Ｂの厚み分布は、Ｓ１と同様に例えば平坦度測定装置を用いて測定することができる。これらの第２測定の結果は、エピタキシャル成長条件を調整する工程Ｓ６にて用いられる。
（Ｓ４）
続く研磨処理工程（Ｓ４）では、調整用エピタキシャルウェーハ１０Ｂの両面全体を同時に研磨する。図２（Ｃ）は、研磨後の調整用エピタキシャルウェーハ１０Ｃを示している。調整用エピタキシャルウェーハ１０Ｃは、基板となる調整用ウェーハ１１と、そのおもて面に形成された研磨後のエピタキシャル膜１３ａとを有する。研磨前のエピタキシャル膜１２ａから研磨後のエピタキシャル膜１３ａを差し引いた破線部が、この研磨処理工程（Ｓ４）における研磨による調整用エピタキシャルウェーハ１０Ｃのエピタキシャル膜側（単に、エピタキシャルウェーハの「おもて面」とも言う）の厚み取り代１４ａである。さらに、調整用ウェーハ１１の裏面側の破線部が、この研磨による調整用エピタキシャルウェーハ１０Ｃの裏面側の厚み取り代１４ｂである。なお一般に、エピタキシャルウェーハの研磨においては中央部よりも外周部のほうが、研磨量が大きくなる傾向にある。本実施形態では、研磨前の調整用エピタキシャルウェーハ１０Ｂのエピタキシャル膜表面が平坦となるようにエピタキシャル膜１２ａを形成したため、研磨後のエピタキシャル膜１３ａの外周部には外周ダレが発生している。
ここで、研磨にあたっては、任意の両面研磨装置を用いることができ、例えば無サンギヤ式両面研磨装置を用いて化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）を行うことができる。例えば、一定の圧力で調整用エピタキシャルウェーハ１０Ｂを両面研磨装置の対向する定盤間に挟持し、典型的には、１０秒〜６００秒程度の間、５ｒｐｍ〜３０ｒｐｍ程度で両定盤を回転させることにより両面全体を研磨する。後述の第２実施形態における研磨においても同様にして研磨することができる。
（Ｓ５）
研磨処理工程（Ｓ４）に続く第３測定工程（Ｓ５）では、研磨後の調整用エピタキシャルウェーハ１０Ｃの厚み分布およびエピタキシャル膜１３ａの膜厚分布を測定する。調整用エピタキシャルウェーハ１０Ｃの厚み分布およびエピタキシャル膜１３ａの膜厚分布は、Ｓ３と同様に測定することができる。これらの第３測定の結果は、エピタキシャル成長条件を調整する工程Ｓ６にて用いられる。
（Ｓ６）
次に、上記第１、第２および第３測定工程で測定された厚み分布および膜厚分布を用いて、エピタキシャル成長条件を調整する（Ｓ６）。詳細は後述するが、ここではまず、このエピタキシャル成長条件を調整する工程の概略を述べる。第１〜第３測定の結果より、研磨によるエピタキシャルウェーハ１０Ｃのエピタキシャル膜側の厚み取り代分布１４ａおよび裏面側の厚み取り代分布１４ｂを個別に求めることができる。ここで、エピタキシャル膜を研磨した後に、平坦度のより高いエピタキシャルウェーハ（すなわち、目標厚み分布を有するエピタキシャルウェーハ）を得るためのエピタキシャル成長条件を説明する。図２（Ｄ），（Ｅ）に示すように、エピタキシャル成長条件を変えて、調整用ウェーハ１１と同種であるが、別のウェーハ２１（図２（Ｄ））のおもて面上にエピタキシャル膜２２ａを形成することで、エピタキシャル膜１２ａの膜厚分布とは異なる膜厚分布を有するエピタキシャルウェーハ２０Ｅ（図２（Ｅ））を得ることができる。その後、図２（Ｆ）に示すように、本実施形態の研磨処理工程（Ｓ４）の研磨条件と同じ条件でエピタキシャルウェーハ２０Ｅに研磨を施す場合、研磨によって除去されるエピタキシャルウェーハ２０Ｅのエピタキシャル膜側および裏面側の厚み取り代分布（２４ａ，２４ｂ）は、調整用エピタキシャルウェーハ１０Ｃのエピタキシャル膜側および裏面側の厚み取り代分布（１４ａ，１４ｂ）とそれぞれ同程度である。そこで、エピタキシャル膜２２ａとして、その後の研磨で除去される既知の厚み取り代分布を考慮して、研磨後にエピタキシャルウェーハ２０Ｆが目標厚み分布（すなわち、より均一な厚み分布）を有することができるように、エピタキシャル成長条件を調整する。
図３を参照して、上記エピタキシャル成長条件の調整方法について、より詳細に説明する。エピタキシャル成長条件の調整にあたり、以下の４つの演算を行う。
図３（Ａ）を用いて第１の演算を説明する。第１の演算は、第２測定工程（Ｓ３）における調整用エピタキシャルウェーハ１０Ｂの厚み分布と、第３測定工程（Ｓ５）における調整用エピタキシャルウェーハ１０Ｃの厚み分布とを比較演算する。具体的には、調整用エピタキシャルウェーハ１０Ｂの厚み分布から、調整用エピタキシャルウェーハ１０Ｃの厚み分布を差し引く。この比較演算により、研磨（Ｓ４）による調整用エピタキシャルウェーハの厚み取り代分布（研磨（Ｓ４）による厚み取り代分布１４ａおよび１４ｂを足し合わせたものに相当）が算出されて求められる。
次に、図３（Ｂ）を用いて第２の演算を説明する。第２の演算は、上記第１の比較演算と同様に、第２測定工程（Ｓ３）におけるエピタキシャル膜１２ａの膜厚分布と、第３測定工程（Ｓ５）におけるエピタキシャル膜１３ａの膜厚分布とを比較演算する。具体的には、エピタキシャル膜１２ａの膜厚分布から、エピタキシャル膜１３ａの膜厚分布を差し引く。この比較演算により、研磨（Ｓ４）によるエピタキシャル膜の膜厚取り代分布（研磨による厚み取り代分布１４ａに相当）が算出されて求められる。
次に第３の演算として、上記第１および第２の演算で求めた厚み取り代分布（１４ａ，１４ｂ）および膜厚取り代分布（厚み取り代分布１４ａに相当）に基づき、研磨（Ｓ４）による調整用エピタキシャルウェーハのエピタキシャル膜側および裏面側のそれぞれの厚み取り代分布（１４ａ，１４ｂ）が個別に算出されて求められる（図３（Ｃ））。
最後に図３（Ｄ）を用いて、第４の演算を説明する。ここでは、調整用エピタキシャルウェーハのエピタキシャル膜側および裏面側の厚み取り代分布１４ａ，１４ｂの分布と、第１測定工程による調整用ウェーハ１１の厚み分布と、目標厚み分布を有するエピタキシャルウェーハ２０Ｆの厚み分布とに基づいて、エピタキシャル成長条件を調整する。具体的には、エピタキシャルウェーハ２０Ｆの目標厚み分布から、第１測定工程による調整用ウェーハ１１の厚み分布を差し引き、調整用エピタキシャルウェーハのエピタキシャル膜側の厚み取り代分布１４ａを加えれば、形成すべき研磨前のエピタキシャル膜２２ａの膜厚分布が求められる。このエピタキシャル膜２２ａの膜厚分布と、エピタキシャル膜２２ａを形成する際に予想される析出物２２ｂの厚み分布（調整用エピタキシャルウェーハの裏面側の厚み取り代分布１４ｂに相当）とを実現するように、エピタキシャル成長条件を調整する。
エピタキシャル膜２２ａを形成した後に、Ｓ４における研磨と同じ条件でエピタキシャルウェーハ２０Ｅを研磨すれば、目標厚み分布を有するエピタキシャルウェーハ２０Ｆを得ることができる。かようにして、第１、第２および第３測定工程で測定された厚み分布および膜厚分布を用いて、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件を調整することができる。
ここで、Ｓ６において、第１〜第３測定工程の結果から調整されるエピタキシャル成長条件の具体例として、エピタキシャル成長処理後のエピタキシャル膜の膜厚分布を調整するためのパラメータは特に限定されない。例えばシリコンソースガスのガス流量、吹きつけ時間、チャンバ温度などを挙げることができる。一般に、ウェーハの成長面が（１００）面の場合では形成すべきエピタキシャル膜２２ａの膜厚分布は図３（Ｄ）に示すように、外周部が中央よりも厚くなる。ここで、シリコンソースガスのガス流量を多くすれば、外周部の膜厚を増やすことができ、ガス流量を少なくすれば、外周部の膜厚を減らすことができる。このようにして、シリコンソースガスのガス流量によって、エピタキシャル膜２２ａの外周部の膜厚分布を制御することができる。また、シリコンソースガスの吹きつけ時間を延ばせば、エピタキシャル膜が厚くなり、吹きつけ時間を短縮すれば、エピタキシャル膜は薄くなる。このようにして、各種パラメータを調整することにより、エピタキシャル膜の研磨前において、任意の膜厚分布のエピタキシャル膜を形成することができる。
以上説明したように、本発明の一実施形態に従うエピタキシャル成長条件の調整方法によれば、研磨によるエピタキシャル膜の膜厚分布取り代形状が考慮され、その結果、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件を調整することができる。
本実施形態ではエピタキシャルウェーハの両面全体を研磨したが、少なくともエピタキシャルウェーハのエピタキシャル膜表面（すなわち、おもて面）のみの研磨であっても、エピタキシャルウェーハの研磨による厚み取り代分布を求めて外周部の研磨ダレを抑制できるため、本発明が有効であることに変わりはない。
また、上記実施形態では同時に両面を研磨したが、片面ずつ別々に研磨して、研磨による厚み取り代分布および膜厚取り代分布を求めてもよい。片面ずつの研磨により、片面毎に研磨取り代形状や表面粗さやＬＰＤを制御することができる。
ここで、任意のウェーハが本発明の対象となる。すなわち、シリコンウェーハ、ＳｉＣウェーハ、サファイアウェーハ、および化合物半導体ウェーハなど、任意のウェーハが本発明の対象とするウェーハに含まれる。エピタキシャル膜を形成するソースガスについても、ウェーハに応じて任意のソースガスを用いることができる。エピタキシャル成長させる面の結晶面も特に限定されない。例えば、（１００）面、（１１１）面、（１１０）面のシリコンウェーハなど、任意の結晶面が本発明の対象となる。なお、ウェーハの厚み・直径寸法は限定されない。
また、複数の調整用ウェーハを用いて既述のＳ１〜Ｓ６の各工程を繰り返して、エピタキシャル成長条件を繰り返し調整して、精度を向上することで、平坦度のより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件を調整することができる。
（第２実施形態：エピタキシャルウェーハの製造方法）
本発明に従うエピタキシャルウェーハの製造方法は、第１実施形態において調整されたエピタキシャル成長条件を用いて、調整用ウェーハ１１（図２（Ａ））と同種のウェーハ２１（図２（Ｄ））のおもて面にエピタキシャル膜を形成し（図４、Ｓ７）、第１実施形態における研磨処理工程（図１のＳ４）の研磨条件と同じ研磨条件で、ウェーハ２１のおもて面上のエピタキシャル膜表面２２ａを研磨する（図４、Ｓ８）ことを特徴とする。なお、エピタキシャル膜を形成する（図４、Ｓ７）前のウェーハ２１には、エピタキシャル膜は形成されていない。
（Ｓ７）
まず、第１実施形態において調整されたエピタキシャル成長条件を用いて、調整用ウェーハ１１と同種のウェーハ２１（図２（Ｄ））のおもて面に、エピタキシャル膜２２ａを形成する（図４のＳ７，図２（Ｅ））。このとき、ウェーハ２１の裏面端部には、析出物２２ｂも形成されることは、第１実施形態において既述のとおりである。
（Ｓ８）
続くエピタキシャル膜２２ａ表面を研磨（図４のＳ８）するに際し、第１実施形態Ｓ４における研磨条件と同じ条件で、エピタキシャルウェーハ２０Ｅの両面を研磨し、目標厚み分布を有するエピタキシャルウェーハ２０Ｆを得る（図２（Ｆ））。研磨後のエピタキシャルウェーハ２０Ｆは、基板となるウェーハ２１と、そのおもて面上に形成されたエピタキシャル膜２３ａを有する。両面を研磨することで、析出物２２ｂを研磨除去することができるために好適である。この場合、研磨前のエピタキシャル膜２２ａから研磨後のエピタキシャル膜２３ａを差し引いた破線部が、研磨によるエピタキシャルウェーハ２０Ｆのエピタキシャル膜側の厚み取り代２４ａであり、研磨前の析出物２２ｂがあった部位の破線部が、研磨によるエピタキシャルウェーハ２０Ｆの裏面側の厚み取り代２４ｂである。かようにして得られたエピタキシャルウェーハ２０Ｆは、研磨（Ｓ８）による厚み取り代が考慮されているので、より高い平坦度を有することができる。
ここで、エピタキシャル膜２２ａを形成するためのエピタキシャル成長条件を調整した結果、第１実施形態におけるエピタキシャル成長条件と、本実施形態におけるエピタキシャル成長条件とは通常異なる。しかしながら、第１実施形態の研磨処理工程（Ｓ４）と同じ研磨条件でエピタキシャルウェーハの研磨を行えば、エピタキシャルウェーハのエピタキシャル膜側の厚み取り代分布（１４ａおよび２４ａ）と、裏面側の厚み取り代（１４ｂおよび２４ｂ）とはそれぞれ同程度となる。
なお、本発明において、第１実施形態における研磨（Ｓ４）および本実施形態における研磨（Ｓ８）の研磨条件が「同じ」であるとは、研磨条件が完全一致する場合に限定されることはない。例えば研磨時間や研磨装置の回転速度が幾分異なっても、エピタキシャルウェーハの研磨による厚み取り代が同程度となり、本発明の効果を阻害しない研磨条件であればよい。
本発明は、エピタキシャルウェーハのエピタキシャル膜表面（すなわちおもて面）のみを研磨する場合でも、エピタキシャルウェーハの外周部の外周ダレを抑制できる点で有効であり、本発明が有効であることに変わりはない。また、既述の図３（Ｄ）に示すように、エピタキシャル膜２２ａを外周部が盛り上がる（「持ち上がる」、とも言う。）ように形成し、裏面側の析出物２２ｂに関しては、ちょうど研磨削除できる程度にエピタキシャル成長条件を調整しておけば、エピタキシャル膜形成後（Ｓ７）のエピタキシャル膜２２ａ表面は平坦でなくても、研磨した後（Ｓ８）には、エピタキシャルウェーハ２０Ｆの平坦度をより高くすることができる。
また、ウェーハ２１のエピタキシャル成長させる面の結晶面が（１１０）面である場合、エピタキシャルウェーハの表面粗さの指標であるＨａｚｅ値の悪化が顕著となるため、本発明は特に有効である。Ｈａｚｅ値はエピタキシャルウェーハのおもて面に照射した光（主にレーザ光が用いられる）の表面散乱光を測定したときの、入射光に対する全散乱光の割合（ｐｐｍ）として求められ、Ｈａｚｅ値は任意の手法により測定することができる。例えば、ＫＬＡ Ｔｅｎｃｏｒ社のＳＰ２光散乱測定装置を用いることができる。一般に表面粗さが大きいほどＨａｚｅ値も大きい。
しかし、本発明が対象とするウェーハは、エピタキシャル成長させる面の結晶面が（１１０）面であるウェーハに限定されない。調整用ウェーハ１１とウェーハ２１とは同種である。そこで、結晶面が（１００）面、（１１１）面のシリコンウェーハなど、任意のウェーハが本発明の対象となるのは既述のとおりである。さらに、シリコンウェーハに限定されることがないことも、既述のとおりである。エピタキシャル膜を形成するソースガスについても、ウェーハに応じて任意のソースガスを用いることができる。なお、ウェーハの厚み・直径寸法は限定されない。
ここで、第１実施形態においてエピタキシャル成長条件を一度調整しておけば、本実施形態において、同種のウェーハにエピタキシャル膜を形成する場合には、同一のエピタキシャル成長条件を用いることができる。同種のウェーハからエピタキシャルウェーハを製造する度に、調整用ウェーハを用いてエピタキシャル成長条件を調整する必要はないことは勿論である。
なお、本明細書において、調整用ウェーハ１１とウェーハ２１とが「同種」であるとは、ウェーハ成分、直径、厚み、エピタキシャル膜の結晶成長面などが互いに等しいことを意味する。ただし、ここで言う「等しい」とは、厳密に数学的な意味での等しさを意味するものではなく、ウェーハの製造工程上不可避な誤差をはじめ、本発明の作用効果を奏する範囲で許容される誤差を含むものであることは勿論である。直径、厚みなど、ウェーハの形状に関する定量的な成分の誤差としては、±２％以内を「等しい」に含めることとする。例えば、調整用ウェーハ１１とウェーハ２１とが、同一条件の製造工程を経て同一の結晶インゴットから得られているのであれば、少なくとも上記「同種の」ウェーハであると言える。
次に、本発明の効果をさらに明確にするため、以下の実施例および比較例を挙げるが、本発明は以下の実施例に何ら制限されるものではない。
（実施例１）
既述の図１〜図４で説明した方法により、エピタキシャル成長条件を調整し、このエピタキシャル成長条件を用いてエピタキシャルウェーハ２０Ｆを作製した。まず、直径３００ｍｍ、厚さ７７０μｍ、エピタキシャル膜を形成する結晶面が（１１０）面であるＰ型シリコンウェーハを用意し、それぞれ調整用ウェーハ１１、ウェーハ２１とした。
（第１測定）
この調整用ウェーハ１１の厚み分布を、ＫＬＡ−Ｔｅｎｃｏｒ社製Ｗａｆｅｒ Ｓｉｇｈｔを用いて測定した。ここで、厚み分布はＰＶ(Peak to Valley)値の径方向分布をプロットしたものとして求められる。すなわち、ここで言う厚み分布とは、ウェーハ面内で測定された厚み分布（ＰＶ値）のうち、ＰＶ値（最大値−最小値）の差が最小となる値を０としたときの、ある特定の方向（本実施例では径方向）におけるＰＶ値分布意味し、以下同様である。
（エピタキシャル膜形成）
調整用ウェーハ１１を、枚葉式エピタキシャル装置内のサセプタ上に載置し、チャンバ内に水素ガスを供給して、１１５０℃の温度で６０秒間の水素ベークを行った後、キャリアガスである水素ガスと共にシリコンソースガス（ＴＣＳ）およびドーパントガス（ジボラン）を炉内に供給して、１１５０℃の温度でエピタキシャル成長を行い、３μｍのエピタキシャル膜を形成し、調整用エピタキシャルウェーハ１０Ｂを得た。
（第２測定）
その後、この調整用エピタキシャルウェーハ１０Ｂの厚み分布についてはＫＬＡ−Ｔｅｎｃｏｒ社製Ｗａｆｅｒ Ｓｉｇｈｔを用いて測定し、調整用エピタキシャル膜の膜厚分布については、フーリエ変換型赤外分光光度計（ＦＴＩＲ）用いて測定した。
（研磨および第３測定）
次に、エピタキシャル膜１２ａを形成した調整用エピタキシャルウェーハ１０Ｂを、無サンギヤ式両面研磨装置を用いて、一対の定盤を２５ｒｐｍで等速回転させて、調整用エピタキシャルウェーハ１０Ｂの両面（おもて面および裏面）を３００秒間鏡面研磨し、調整用エピタキシャルウェーハ１０Ｃを得た。研磨パッドには不織布を用い、研磨スラリーにはＫＯＨ溶液をベースにしたシリカ粒子が１重量％混入されたコロイダルシリカを用いた。かかる調整用エピタキシャルウェーハ１０Ｃの、厚み分布およびエピタキシャル膜の膜厚分布を上記同様に測定した。
（エピタキシャル成長条件の調整）
第１、第２および第３測定の測定結果を基に、エピタキシャル成長後かつ研磨処理前のエピタキシャルウェーハの厚み分布においては外周部を持ち上げるようにし、かつ、研磨処理後のエピタキシャルウェーハの平坦度が高平坦度になるように、エピタキシャル膜の膜厚分布を調整するためにエピタキシャル成長条件を調整した。具体的には、シリコンソースガス（ＴＣＳ）のガス流量の調整量を調整して、１０％増加とした。かかるエピタキシャル成長条件を用いて、ウェーハ２１にエピタキシャル膜２２ａを形成し、さらに、調整用エピタキシャルウェーハ１０Ｂを研磨したときと同じ研磨条件でエピタキシャルウェーハ２０Ｅの鏡面研磨処理を行い、エピタキシャルウェーハ２０Ｆを得た。
ウェーハ２１、エピタキシャルウェーハ２０Ｅおよびエピタキシャルウェーハ２０Ｆそれぞれの厚み分布を平坦度測定器（ＫＬＡ−Ｔｅｎｃｏｒ社製：ＷａｆｅｒＳｉｇｈｔ）を用いて測定した。実施例１におけるそれぞれの測定結果を図５（Ａ）〜（Ｃ）に示す。（Ａ）はウェーハ２１の厚み分布を示し、（Ｂ）はエピタキシャルウェーハ２０Ｅの厚み分布を示し、（Ｃ）はエピタキシャルウェーハ２０Ｆの厚み分布を、相対値を用いて示す。
さらに、得られたエピタキシャルウェーハ２０Ｆに対して、平坦度測定器（ＫＬＡ−Ｔｅｎｃｏｒ社製：ＷａｆｅｒＳｉｇｈｔ）を用いてＳＦＱＲ ｍａｘ（サイトサイズ２６×８ｍｍ２）を測定し、ＫＬＡ Ｔｅｎｃｏｒ社のＳＰ２光散乱測定装置を用いて、ＤＷＯモード（DarkField Wide Obliqueモード：暗視野・ワイド・斜め入射モード）で、エピタキシャル膜表面のＨａｚｅ値も測定した。結果を表１に示す。
ここで、ＳＦＱＲ（Site Front least sQuares Range）とは、ＳＥＭＩ規格にかかる、ウェーハの平坦度を示す指標である。このＳＦＱＲは、具体的にはウェーハから所定寸法の矩形状のサンプルを複数取得し、取得した各サンプルについて最小二乗法により求められた基準面からの最大変位量の絶対値の和を算出することにより求めるものである。すなわち、ＳＦＱＲが小さいほど、平坦度が高いことを意味する。
（実施例２）
図６（Ａ）に示す厚み分布（実施例１と異なる厚み分布であって、径方向におけるウェーハ外周とウェーハ中心と中間部分における厚みが薄い）を有するウェーハを調整用ウェーハ１１として用いた以外は、実施例１と同様にして、エピタキシャル成長条件を調整した。第１、第２および第３測定で得られた測定結果に基づき、シリコンソースガス（ＴＣＳ）のガス流量を実施例１の調整後のエピタキシャル成長条件に比べて７％減少したものを、実施例２におけるエピタキシャル成長条件とした。さらに、このエピタキシャル成長条件を用いて、実施例２に係るエピタキシャルウェーハ２０Ｆを得て、実施例１と同様に、ウェーハ２１の厚み分布と、エピタキシャルウェーハ２０Ｅの厚み分布と、エピタキシャルウェーハ２０Ｆの厚み分布との測定を行った。さらに、得られたエピタキシャルウェーハ２０ＦのＳＦＱＲ ｍａｘおよびエピタキシャル膜表面のＨａｚｅ値も測定した。結果を実施例１と同様に、図６（Ａ）〜（Ｃ）および表１に示す。
（比較例）
図７（Ａ）に示す厚み分布を有するウェーハ（図から明らかなように、実施例１および実施例２の厚み分布とは異なる）を用いて、実施例１においてエピタキシャル成長条件を調整する前の成長条件を用いてエピタキシャル膜を形成し、実施例１と同じ条件でエピタキシャル膜表面を研磨して、エピタキシャルウェーハを得た。実施例１における第１、第２および第３測定で測定されるウェーハおよびエピタキシャルウェーハの厚み分布に相当する厚み分布を、実施例１と同様に図７（Ａ）〜（Ｃ）にそれぞれ示す。さらに、得られたエピタキシャルウェーハ２０ＦのＳＦＱＲ ｍａｘおよびエピタキシャル膜表面のＨａｚｅ値も測定した。結果を表１に示す。
Figure 2014239184
図５（Ｃ）と図６（Ｃ）と図７（Ｃ）とを比較すると、比較例に比べて、実施例１，２はいずれも、エピタキシャル膜形成後の研磨による外周部の研磨ダレを抑制できていることが分かる。
また、表１より、実施例１，２は比較例と比べていずれもＳＦＱＲが低く、平坦度が高いことが分かる。さらに、表１から実施例１，２は比較例と比べていずれもＨａｚｅ値が低く、表面粗さが向上していることもわかる。したがって、本発明に従うエピタキシャルウェーハの製造方法により、平坦度が高く、表面粗さの向上したエピタキシャルウェーハが得られることがわかる。これは、比較例の場合、実施例１，２と異なり、エピタキシャル成長条件がウェーハの厚み分布に対して調整されていないためであると考えられる。実際に、研磨後の平坦度の指標であるＳＦＱＲ ｍａｘの値が実施例１，２と比較して悪い結果となった。このように、本発明に従うエピタキシャル成長条件の調整方法により、より高い平坦度のエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件を調整できていることもわかる。
本発明によれば、研磨によるエピタキシャル膜の膜厚取り代分布を考慮するので、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャル成長条件の調整方法を提供することができる。また、本発明に従う調整方法によって調整されたエピタキシャル成長条件を用いることで、エピタキシャル膜を形成した後の、エピタキシャルウェーハの研磨後の研磨ダレを抑制することができ、平坦度がより高いエピタキシャルウェーハを得ることが可能なエピタキシャルウェーハの製造方法を提供できる。
１０Ｂ 研磨前の調整用エピタキシャルウェーハ
１０Ｃ 研磨後の調整用エピタキシャルウェーハ
１１ 調整用ウェーハ
１２ａ エピタキシャル膜
１２ｂ ウェーハ裏面端部の析出物
１３ａ 研磨後のエピタキシャル膜
１４ａ 研磨による調整用エピタキシャルウェーハのおもて面側の厚み取り代分布
１４ｂ 研磨による調整用エピタキシャルウェーハの裏面側の厚み取り代分布
２０Ｅ 研磨前のエピタキシャルウェーハ
２０Ｆ 研磨後のエピタキシャルウェーハ
２１ ウェーハ
２２ａ エピタキシャル膜
２２ｂ 裏面端部の析出物
２３ａ 研磨後のエピタキシャル膜
２４ａ 研磨によるエピタキシャルウェーハのおもて面側の厚み取り代分布
２４ｂ 研磨によるエピタキシャルウェーハの裏面側の厚み取り代分布

Claims (7)

  1. ウェーハのおもて面にエピタキシャル膜を形成するエピタキシャル成長処理工程と、該エピタキシャル成長処理工程の後に前記エピタキシャル膜表面を研磨する研磨処理工程と、によりエピタキシャルウェーハを得る際の、前記エピタキシャル成長処理工程におけるエピタキシャル成長条件を調整するにあたり、
    前記エピタキシャル膜を形成する前の、前記ウェーハの厚み分布を測定する第１測定工程と、
    前記エピタキシャル成長処理工程の後、かつ前記研磨工程前の、前記エピタキシャルウェーハの厚み分布および前記エピタキシャル膜の膜厚分布を測定する第２測定工程と、
    前記研磨処理工程の後の、前記エピタキシャルウェーハの厚み分布および前記エピタキシャル膜の膜厚分布を測定する第３測定工程と、
    前記第１、第２および第３測定工程で測定された前記厚み分布および前記膜厚分布を用いて、前記エピタキシャル成長条件を調整する工程と、を備えることを特徴とするエピタキシャル成長条件の調整方法。
  2. 前記エピタキシャル成長条件の調整工程では、
    前記第２測定工程で測定した厚み分布と、前記第３測定工程で測定した厚み分布とを比較演算して、前記研磨による前記エピタキシャルウェーハの厚み取り代分布を算出し、
    前記第２測定工程で測定した膜厚分布と、前記第３測定工程で測定した膜厚分布とを比較演算して、前記研磨による前記エピタキシャル膜の膜厚取り代分布を算出し、
    前記算出された前記厚み取り代分布と、前記算出された前記膜厚取り代分布とに基づき、前記研磨による前記エピタキシャルウェーハのエピタキシャル膜側の厚み取り代分布および前記エピタキシャルウェーハの裏面側の厚み取り代分布をそれぞれ算出し、
    少なくとも前記研磨による前記エピタキシャルウェーハのエピタキシャル膜側の厚み取り代分布と、前記エピタキシャル膜を形成する前の前記ウェーハの厚み分布とに基づいて、前記研磨処理工程後に目標厚み分布を有するエピタキシャルウェーハが得られるように、前記エピタキシャル成長処理工程におけるエピタキシャル成長条件を調整する請求項１に記載のエピタキシャル成長条件の調整方法。
  3. 前記エピタキシャル成長条件の調整工程では、前記エピタキシャル膜の膜厚分布を調整する請求項１または２に記載のエピタキシャル成長条件の調整方法。
  4. 前記研磨処理工程では、前記エピタキシャル膜表面および前記エピタキシャルウェーハの裏面の両面を研磨する請求項１〜３のいずれか１項に記載のエピタキシャル成長条件の調整方法。
  5. 前記両面を同時に研磨する請求項４に記載のエピタキシャル成長条件の調整方法。
  6. 請求項１〜５に記載の調整方法によって調整されたエピタキシャル成長条件を用いて、前記エピタキシャル膜を形成する前の前記ウェーハと同種のウェーハのおもて面にエピタキシャル膜を形成し、前記研磨処理工程における研磨条件と同じ研磨条件で、前記同種のウェーハのおもて面上の前記エピタキシャル膜表面を研磨するエピタキシャルウェーハの製造方法。
  7. 前記ウェーハおよび前記同種のウェーハのエピタキシャル成長面は（１１０）面である請求項６に記載のエピタキシャルウェーハの製造方法。
JP2013121845A 2013-06-10 2013-06-10 エピタキシャルウェーハの製造方法 Active JP6127748B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013121845A JP6127748B2 (ja) 2013-06-10 2013-06-10 エピタキシャルウェーハの製造方法
TW103111655A TWI539492B (zh) 2013-06-10 2014-03-28 Method of manufacturing epitaxial wafers
DE112014002762.6T DE112014002762B4 (de) 2013-06-10 2014-05-13 Verfahren zur Herstellung epitaktischer Wafer
PCT/JP2014/002513 WO2014199560A1 (ja) 2013-06-10 2014-05-13 エピタキシャルウェーハの製造方法
US14/896,981 US9957637B2 (en) 2013-06-10 2014-05-13 Method of producing epitaxial wafer
KR1020157035082A KR101799839B1 (ko) 2013-06-10 2014-05-13 에피택셜 웨이퍼의 제조 방법
CN201480033155.3A CN105378894B (zh) 2013-06-10 2014-05-13 外延晶片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121845A JP6127748B2 (ja) 2013-06-10 2013-06-10 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014239184A true JP2014239184A (ja) 2014-12-18
JP6127748B2 JP6127748B2 (ja) 2017-05-17

Family

ID=52021884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013121845A Active JP6127748B2 (ja) 2013-06-10 2013-06-10 エピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US9957637B2 (ja)
JP (1) JP6127748B2 (ja)
KR (1) KR101799839B1 (ja)
CN (1) CN105378894B (ja)
DE (1) DE112014002762B4 (ja)
TW (1) TWI539492B (ja)
WO (1) WO2014199560A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016713A (ja) * 2017-07-07 2019-01-31 信越半導体株式会社 ウェーハ評価方法及びエピタキシャルウェーハの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6206360B2 (ja) 2014-08-29 2017-10-04 株式会社Sumco シリコンウェーハの研磨方法
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
CN108168484A (zh) * 2016-12-07 2018-06-15 上海新昇半导体科技有限公司 测量方法
CN110767531B (zh) * 2018-07-26 2021-11-30 上海新昇半导体科技有限公司 外延片的制备方法
JP2023000903A (ja) * 2021-06-18 2023-01-04 株式会社Sumco 枚葉式エピタキシャル成長装置の制御装置及び制御方法、並びにエピタキシャルウェーハの製造システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043230A (ja) * 2000-07-25 2002-02-08 Mitsubishi Materials Silicon Corp 半導体ウェーハおよびその製造方法
JP2007142326A (ja) * 2005-11-22 2007-06-07 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP2010171330A (ja) * 2009-01-26 2010-08-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2011023422A (ja) * 2009-07-13 2011-02-03 Sumco Corp エピタキシャルウェーハの製造方法
JP2011044491A (ja) * 2009-08-19 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284622B1 (en) * 1999-10-25 2001-09-04 Advanced Micro Devices, Inc. Method for filling trenches
JP2009267159A (ja) * 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
JP5380912B2 (ja) 2008-06-10 2014-01-08 株式会社Ｓｕｍｃｏ 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
JP5092975B2 (ja) 2008-07-31 2012-12-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043230A (ja) * 2000-07-25 2002-02-08 Mitsubishi Materials Silicon Corp 半導体ウェーハおよびその製造方法
JP2007142326A (ja) * 2005-11-22 2007-06-07 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP2010171330A (ja) * 2009-01-26 2010-08-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2011023422A (ja) * 2009-07-13 2011-02-03 Sumco Corp エピタキシャルウェーハの製造方法
JP2011044491A (ja) * 2009-08-19 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016713A (ja) * 2017-07-07 2019-01-31 信越半導体株式会社 ウェーハ評価方法及びエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
CN105378894B (zh) 2018-09-18
US20160122904A1 (en) 2016-05-05
DE112014002762B4 (de) 2022-12-08
WO2014199560A1 (ja) 2014-12-18
CN105378894A (zh) 2016-03-02
KR101799839B1 (ko) 2017-11-21
US9957637B2 (en) 2018-05-01
TWI539492B (zh) 2016-06-21
DE112014002762T5 (de) 2016-03-17
JP6127748B2 (ja) 2017-05-17
KR20160006768A (ko) 2016-01-19
TW201506999A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
JP6127748B2 (ja) エピタキシャルウェーハの製造方法
JP6035982B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
TWI420003B (zh) 經磊晶塗覆的矽晶圓的製造方法
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
TWI404125B (zh) 製造經磊晶塗覆之矽晶圓的方法
CN105742154A (zh) 外延硅晶片的制造方法
JP6489321B2 (ja) エピタキシャルウェーハの製造方法
JP2015213102A (ja) エピタキシャルウェーハの製造方法
US11211285B2 (en) Method of producing bonded wafer and bonded wafer
JP6924593B2 (ja) エピタキシャルウェーハの製造方法
JP6525046B1 (ja) 半導体ウェーハの製造方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
US11990336B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP2019117857A (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6127748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250