JP2014239131A - 接合構造およびその製造方法 - Google Patents

接合構造およびその製造方法 Download PDF

Info

Publication number
JP2014239131A
JP2014239131A JP2013120439A JP2013120439A JP2014239131A JP 2014239131 A JP2014239131 A JP 2014239131A JP 2013120439 A JP2013120439 A JP 2013120439A JP 2013120439 A JP2013120439 A JP 2013120439A JP 2014239131 A JP2014239131 A JP 2014239131A
Authority
JP
Japan
Prior art keywords
substrate
fitting structure
bonding
joint
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013120439A
Other languages
English (en)
Other versions
JP6133140B2 (ja
Inventor
文洋 佐々
Fumihiro Sassa
文洋 佐々
淳一 小舘
Junichi Kodate
淳一 小舘
光男 碓氷
Mitsuo Usui
光男 碓氷
阪田 知巳
Tomomi Sakata
知巳 阪田
隼志 阪本
Hayashi Sakamoto
隼志 阪本
光雅 中島
Mitsumasa Nakajima
光雅 中島
神 好人
Yoshito Jin
好人 神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013120439A priority Critical patent/JP6133140B2/ja
Publication of JP2014239131A publication Critical patent/JP2014239131A/ja
Application granted granted Critical
Publication of JP6133140B2 publication Critical patent/JP6133140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】より小さなチップの実装に適用でき、また、チップに形成されているデバイスにダメージを与えることなく、嵌め合い構造により実装時の位置合わせができるようにする。
【解決手段】第1接合部104の接合面は、第1基板101の主表面に平行な平面上で第1方向に延在し、かつ平面上で第1方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部151による凹凸の第1嵌め合い構造105を備える。隣り合う溝部151の間は、第1方向(y方向)に延在する線条の山部152となる。山部152も、第1方向に垂直な方向(x方向)に等しい間隔で配列されている。第1嵌め合い構造105は、傾斜を持った周期的な凹凸形状が2次元平面波状に形成されている。
【選択図】 図1

Description

本発明は、実装時に用いる接合構造およびその製造方法に関する。
近年、LSIやMEMSデバイスの作製において、チップを対となるチップ、あるいはチップへ分割する前のウェハに張り合わせるチップ実装技術が広く利用されている(非特許文献1参照)。これらのチップ実装技術は、「Chip on chip (CoC)」,「 Chip on Wafer (CoW)」などと呼ばれている。
上述したチップ実装技術では、例えば、チップ面に形成したバンプなどの突起状の構造、あるいは板状または気密シールを兼ねたリング状の凸構造からなる接合部を介し、チップ同士で張り合わせ、電気的接続と構造的接合を行うようにしている。このようなチップ実装技術では、従来のワイヤボンディングによる実装技術と比較した場合、周辺部の配線(ワイヤボンディング)スペースが不要であり、チップサイズを小さくすることが可能となる。
ところで、光デバイスやMEMSデバイスなどの技術では、素子間の位置関係の誤差で性能が大きく変動する。このため、上述したチップ実装技術を、光デバイスやMEMSデバイスなどに適用する場合、実装時の位置合わせ精度が重要となる。チップ実装時の精度を向上させる技術として、高精度実装機を用い、目標精度を達成するまでチップ同士の近接と位置確認を繰り返し行うことで、精度を高める方法がある(特許文献1参照)。
また、実装時の位置合わせにおいて、チップを作製するウェハプロセスの段階において接合部とは別に、エッチングやめっきなどにより、傾斜を持った嵌め合い構造を形成し、実装ずれを機械的に補正する方法も提案されている(特許文献2参照)。この技術では、チップ同士を対応する嵌め合い構造の部分で位置合わせを行うことで、実装を行う。このとき、互いの嵌め合い構造が、わずかに位置ずれした状態で配置されても、嵌め合う方向に荷重を印加すれば、嵌め合い構造の傾斜面が互いに滑りあい、嵌め合いの位置まで移動して停止する。この後、接着剤やはんだ等の方法で接合を行えば、互いに位置合わせがされた状態で実装が行える。
特許文献2の技術によれば、特許文献1に比較して、繰り返し位置合わせなどの特別な操作が必要なく、より精度の低い安価な実装装置で実施することができ、コストをかけることなく、また、実装に要する時間を短縮することが可能となる。このため、嵌め合い構造により位置合わせを行う実装は、大量生産に適した高精度実装法として大きな利点を持つ。
特開2007−096057号公報 特開平07−077634号公報
K. Tanida, M. Umemoto, Y. Tomita, M. Tago, R. Kajiwara, Y. Akiyama, and K. Takahashi, "Au bump interconnection with ultrasonic Flip-Chip bonding in 20 μm Pitch", Japanese Journal of Applied Physics, vol.42, pp.2198-2203, 2003.
しかしながら、上述した嵌め合い構造の形成では、ウェットプロセスや、エッチングプロセス,プラズマプロセスなどウェハプロセスレベルでの加工が必要とされている。このため、表面の光学特性に関して高い精度を要求される光学デバイス、微小な懸架構造を持つMEMSデバイスなどの繊細なデバイスの作製においては、プロセス設計時に、上述した加工によるデバイスへのダメージを個別に考慮する必要がある。
特に、50μm程度以上のチップ間高さ(距離)が必要なMEMSデバイスの場合には、嵌め合い構造形成時に、より大きな段差の表面加工、もしくは、より大きな高さを得るための厚膜めっき処理などを行う必要がある。このため、嵌め合い構造を形成するためには、数μm程度の素子膜厚であるMEMSデバイスに比べてより長い加工時間を必要とし、デバイスへダメージを与える可能性が大きくなる。
また、前述したように、「Chip on chip (CoC)」などの実装技術においては、チップの更なる縮小化を目的としており、例えば、周辺部のワイヤボンディングのための配線領域の削減などを行っている。これに対し、上述したように、嵌め合い構造を用いる場合、この嵌め合い構造を形成するための新たな領域を必要とするため、チップの縮小化に反することになる。
本発明は、以上のような問題点を解消するためになされたものであり、より小さなチップの実装に適用でき、また、チップに形成されているデバイスにダメージを与えることなく、嵌め合い構造により実装時の位置合わせができるようにすることを目的とする。
本発明に係る接合構造は、第1基板および第1基板に実装する第2基板と、第1基板の主表面の位置合わせ箇所に形成された上面を接合面とする第1接合部と、第2基板の主表面の位置合わせ箇所に形成された上面を接合面とする第2接合部とを備え、第1接合部の接合面は、第1基板の主表面に平行な平面上で第1方向に延在し、かつ平面上で第1方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第1嵌め合い構造を備え、第2接合部の接合面は、第2基板の主表面に平行な平面上で第2方向に延在し、かつ平面上で第2方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第2嵌め合い構造を備え、第1接合部の接合面と第2接合部との接合面は、第1嵌め合い構造と第2嵌め合い構造とを嵌合して接合されるものである。
上記接合構造において、第1接合部の嵌め合い構造は、第1方向に垂直な断面の表面形状が二次元平面波状の凹凸とされ、第2接合部の嵌め合い構造は、第2方向に垂直な断面の表面形状が二次元平面波状の凹凸とされていればよい。
上記接合構造において、第1接合部の嵌め合い構造は、嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備え、第2接合部の嵌め合い構造は、嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備えるようにすればよい。
また、本発明に係る接合構造の製造方法は、第1基板の主表面の位置合わせ箇所に上面を接合面とする第1接合部を形成する第1工程と、第1基板に実装する第2基板の主表面の位置合わせ箇所に上面を接合面とする第2接合部を形成する第2工程と、第1接合部の接合面に、第1基板の主表面に平行な平面上で第1方向に延在し、かつ平面上で第1方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第1嵌め合い構造をインプリント法により形成する第3工程と、第2接合部の接合面に、第2基板の主表面に平行な平面上で第2方向に延在し、かつ平面上で第2方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第2嵌め合い構造をインプリント法により形成する第4工程とを備え、第1接合部の接合面と第2接合部との接合面は、第1嵌め合い構造と第2嵌め合い構造とを嵌合して接合される。
上記接合構造の製造方法において、第1基板の主表面および第2基板の主表面の各々に嵌め合い構造形成時の位置合わせ用の位置合わせ凹部を形成する第5工程を備え、第3工程では、インプリント法で用いる鋳型基板の位置合わせ部に設けられた弾性部材からなる球体を第1基板の位置合わせ凹部に配置させ、鋳型基板を第1基板に押し付けて球体を変形させてインプリント法を実施し、第4工程では、インプリント法で用いる鋳型基板の位置合わせ部に設けられた球体を第2基板の位置合わせ凹部に配置させ、鋳型基板を第2基板に押し付けて球体を変形させてインプリント法を実施すればよい。
上記接合構造の製造方法において、第1接合部の嵌め合い構造は、第1方向に垂直な断面の表面形状が二次元平面波状の凹凸とし、第2接合部の嵌め合い構造は、第2方向に垂直な断面の表面形状が二次元平面波状の凹凸とすればよい。
上記接合構造の製造方法において、第1接合部の嵌め合い構造は、嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備える状態に形成し、第2接合部の嵌め合い構造は、嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備える状態に形成すればよい。
以上説明したことにより、本発明によれば、より小さなチップの実装に適用でき、また、チップに形成されているデバイスにダメージを与えることなく、嵌め合い構造により実装時の位置合わせができるようになるという優れた効果が得られる。
図1は、本発明の実施の形態における接合構造を説明するための構成図である。 図2は、本発明の実施の形態における接合構造の製造方法を説明するための構成図である。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における接合構造を説明するための構成図である。図1の(a)は、接合構造の構成を模式的に示す断面図、(b),(c)は、接合構造の一部を示す斜視図、(d),(e)は、接合構造の一部を示す断面図、(f)は、接合構造の一部を示す平面図である。
この接合構造は、まず、第1基板101および第1基板101に実装する第2基板121を備える。また、第1基板101は、第1基板101の主表面の位置合わせ箇所に形成された上面を接合面とする第1接合部104を備える。同様に、第2基板121は、第2基板121の主表面の位置合わせ箇所に形成された上面を接合面とする第2接合部124を備える。第1嵌め合い構造105と第2嵌め合い構造125とは、一方が他方に形状を転写した関係となっていればよい。
また、第1接合部104および第2接合部124は、第1基板101および第2基板121の各々において、対応する位置合わせ箇所に形成されていればよい。言い換えると、対応する第1接合部104と第2接合部124とを、第1嵌め合い構造105と第2嵌め合い構造125とを嵌合させて接合させることで、第1基板101と第2基板121との位置合わせができるように、第1接合部104と第2接合部124とを配置すればよい。
第1基板101は、例えばシリコン(Si)などの半導体から構成されている。また、第1基板101の上には、チタン(Ti)からなるTi密着層102を介して金(Au)からなるAu薄膜パッド103が形成されている。Au薄膜パッド103の上に、第1接合部104が形成されている。同様に、第2基板121は、例えばSiなどの半導体から構成されている。また、第2基板121の上には、Ti密着層122を介してAu薄膜パッド123が形成されている。Au薄膜パッド123の上に、第2接合部124が形成されている。これらは、例えば「CoC」接合部を構成している。
また、第1接合部104の接合面は、第1基板101の主表面に平行な平面上で第1方向に延在し、かつ平面上で第1方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部151による凹凸の第1嵌め合い構造105を備える。図1の(b)に示すように、隣り合う溝部151の間は、第1方向(y方向)に延在する線条の山部152となる。山部152も、第1方向に垂直な方向(x方向)に等しい間隔で配列されている。第1嵌め合い構造105は、傾斜を持った周期的な凹凸形状が二次元平面波状に形成されているものと言える。
同様に、第2接合部124の接合面は、第2基板121の主表面に平行な平面上で第2方向に延在し、かつ平面上で第2方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第2嵌め合い構造125を備える。隣り合う溝部の間は、第2方向に延在する線条の山部となる。第2嵌め合い構造125も、傾斜を持った周期的な凹凸形状が二次元平面波状に形成されているものと言える。
上述したように構成した第1接合部104の接合面と第2接合部124との接合面は、第1嵌め合い構造105と第2嵌め合い構造125とを嵌合して接合されるものとなる。言い換えると、第1嵌め合い構造105と、第2嵌め合い構造125とは、互いに嵌合可能な形状とされていればよい。例えば、図1の(a),(b),(c),(d)に例示するように、第1嵌め合い構造105,第2嵌め合い構造125の、第1方向(第2方向)に垂直な面の断面形状は、sin波形状,連続した半円形状などの周期関数で表される形状であればよい。また、第1嵌め合い構造105,第2嵌め合い構造125の、第1方向(第2方向)に垂直な面の断面形状は、図1の(e)に示すように、接合部104aの嵌め合い構造105aを三角波形状とするとよりよい。
また、第1接合部104および第2接合部124は、第1嵌め合い構造105および第2嵌め合い構造125を嵌合させた状態で、両者が直接接合可能な材料から構成されているとよい。例えば、第1接合部104および第2接合部124は、Auから構成されていれば、大気中であっても、自然酸化膜などが形成されないので、所定の圧力を印加することで直接接合させることが可能である。また、第1接合部104および第2接合部124は、銀(Ag),銅(Cu),アルミニウム(Al)などの金属であっても、例えば、いわゆる真空処理装置内で、接合面をプラズマで処理して自然酸化膜などを除去した後、嵌合させて所定の圧力を印加させることで、直接接合させることが可能である。
ここで、第1嵌め合い構造105,第2嵌め合い構造125の形状について説明する。まず、第1接合部104と第2接合部124との位置合わせ状態が、ある程度ずれて入れも、第1嵌め合い構造105と第2嵌め合い構造125とを当接させたときに、傾斜面において互いに滑りを起こして嵌合すれば、位置ずれの状態を解消させることができる。従って、嵌合構造の表面では、滑りを起こす状態であることが重要となる。
一般に傾斜を持つ2つの面に対し、鉛直方向に荷重が印加された際、面間の滑りが発生するか否かは、2面間の静止摩擦係数、および傾斜角度によって一意に決定する。このため、嵌め合い構造が荷重を受けた際、滑りを起こすためには接触点の傾斜角度がある角度以上となる必要がある。
例えば、図1の(d),(e)に示すように、傾斜角θ1,θ2は、嵌め合い構造の表面の静止摩擦係数をμ0としたときarctan(μ0)で表される。嵌め合い構造をAuから構成した場合、嵌め合い構造の表面の静止摩擦係数は、μ0=0.49より、この角度は26°となる。ここで、嵌め合い構造の断面形状より、第1嵌め合い構造105と第2嵌め合い構造125とが嵌め合いを起こした場合、また、嵌め合い構造105aと嵌め合い構造125aとが嵌め合いを起こした場合、接触点の傾斜角が26°を超える範囲、すなわちこの構造で補正可能な最大誤差d1,d2を求める。
例えば、図1の(d)に示すように、断面形状を以下の式(1)で示される、周期p,振幅d0/2のsin関数とした場合、最大誤差d1は、以下の式(2)で示されるものとなる。
Figure 2014239131
具体的に、p=10μm、d0=4μmとし、断面形状を上述したsin関数とした場合、d1≒3.8μmとなる。従って、この寸法とした断面形状sin関数の第1嵌め合い構造105と第2嵌め合い構造125との嵌め合いにより実装を行った場合、最大3.8μmの誤差が補正できるようになる。このように、各接合部の嵌め合い構造は、嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備える状態に形成しておくことで、第1基板と第2基板との間の、ある程度の位置ずれの状態を解消することができる。なお、この傾斜面は、基板より離れる側の上方より接合部上部の接合面を見た場合、見込める状態となっていることは言うまでもない。
また、例えば、図1の(e)に示すように、断面形状を以下の式(3),(4)で示される、周期p,振幅d0/2の三角波とした場合、最大誤差d2は、以下の式(5)で示されるものとなる。
Figure 2014239131
ところで、図1の(f)の平面図に示すように、チップ110の周辺部に、接合部112および接合部113を配置すればよい。チップ110は、平面視で正方形とされ、向かい合う互いに平行な2組の辺から構成されている。一方の組の2辺の側の周辺部に接合部112が配列されている。また、他方の組の2辺の側の周辺部に接合部113が配列されている。
接合部112の溝部の延在方向は、一方の組の2辺の延在方向に平行とされている。また、接合部113の溝部の延在方向は、他方の組の2辺の延在方向に平行とされている。従って、接合部112の溝部の延在方向と、接合部113の溝部の延在方向とは、互いに垂直な関係となっている。このように構成することで、一方の組の2辺の延在方向(x軸方向)と、他方の組の2辺の延在方向(y軸方向)の両軸について、上述したようなチップの位置合わせ時における誤差が補正(解消)できるようになる。
また、チップ110の上には、後述する嵌め合い構造形成のためのインプリント時の位置合わせのための、凹部114を形成しておくとよい。凹部114は、平面視円形の円筒形状でもよく、また、半球形状でもよい。また、凹部114は、平面視矩形の直方体状であってもよい。また、深さは、5μm程度であればよい。後述するように、インプリントに用いる鋳型基板に形成された弾性部材から構成された凸部(球体部)に対応する箇所に凹部114を形成しておけば、凸部を凹部114に嵌合させれば、鋳型基板とチップ110とを位置合わせすることができる。
次に、本発明の実施の形態における接合構造の製造方法について図2を用いて説明する。図2は、本発明の実施の形態における接合構造の製造方法を説明するための構成図である。図2では、途中工程における断面の状態を模式的に示している。
まず、図2の(a)に示すように、第1基板201の主表面の位置合わせ箇所に上面を接合面とする第1接合部204を形成する(第1工程)。例えば、第1基板201は、Siなどの半導体から構成されている。また、第1基板201の上には、Ti密着層202を介してAu薄膜パッド203を形成し、Au薄膜パッド203の上に、第1接合部204を形成する。
例えば、スパッタ法や蒸着法などにより、第1基板201の上にまずTiを堆積し、この上にAuを堆積することで、Ti密着層202およびAu薄膜パッド203を形成すればよい。Ti密着層202は層厚0.1μm程度とし、Au薄膜パッド203は、膜厚0.1μm程度とすればよい。なお、第1基板201の上には、図示しない領域に、MEMS構造体、光学発光素子、トランジスタ、抵抗、容量、配線などから構成された集積デバイスなど、チップ機能部が形成されている。
第1接合部204は、例えば、Auからなるバンプである。例えば、よく知られたワイヤボンディング装置を用い、Auワイヤ先端に放電して金属を溶融させボールを形成した後、超音波を印加した状態で所定の圧力で形成したボールをAu薄膜パッド203の所定箇所に押し付けることで、第1接合部204を形成する。この形成時には、第1基板201を150℃程度に加熱しておくとよい。第1接合部204は、平面視の直径を、10μm程度から150μm程度とすればよい。
なお、第1基板201には、後述する鋳型基板221との位置合わせのための位置合わせ凹部205を形成する。位置合わせ凹部205は、鋳型基板221の位置合わせ部223に対応した箇所に形成する。例えば、よく知られたフォトリソグラフィー技術およびエッチング技術により凹部205を形成すればよい。チップ機能部と同時に形成すればよい。凹部205の形成は、チップ機能部に損傷を与えないように形成する。また、凹部205は、例えば、平面視円形の円筒形状とすればよい。凹部205は、半球形状でもよい。また、凹部205は、平面視矩形の直方体状であってもよい。また、凹部205は、深さは、5μm程度であればよい。
また、図2の(b)に示すように、鋳型基板221を用意する。鋳型基板221には、嵌め合い構造を形成するための凹凸からなる型部222が形成されている。型部222は、例えば、鋳型基板221の表面に平行な平面で、同一の方向に延在してこの延在方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸から構成されている。凹凸は、z方向に形成される。また、鋳型基板221の位置合わせ部223には、接着剤224により弾性部材からなる球体225が固定されている。
次に、図2の(c)に示すように、平板231を第1接合部204の上面(接合面)に押し付けて、平坦化する。例えば、450℃以下の温度条件で、Siからなる平板231の平坦面を第1接合部204の上面(接合面)に押圧させて変形させることで、第1接合部204の上面を平坦面とする。押圧する荷重は、1つの第1接合部204あたり1N以下程度でよい。形成する平坦面の直径は、10μm程度から120μm程度とすればよい。
次に、図2の(d)に示すように、鋳型基板221の位置合わせ部223に設けられた球体225を第1基板201の位置合わせ凹部205に配置させる。この結果、第1基板201上に形成されている各第1接合部204の上面に、鋳型基板221の各型部222が配置された状態となる。
次に、図2の(e)に示すように、鋳型基板221を第1基板201に押し付け、型部222の形状を第1接合部204の上面に転写する。このとき、球体225は押しつぶされるように変形する。この後、鋳型基板221を離型すれば、図2の(f)に示すように、型部222の形状が第1接合部204の上面(接合面)に転写され、第1嵌め合い構造206が形成された状態となる。第1嵌め合い構造206は、第1基板201の主表面に平行な平面上で第1方向に延在し、かつ平面上で第1方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸を備えるものとなる。
上述したインプリント法による鋳型基板221の第1基板201に対する押し付けでは、1つの第1接合部204あたり10N以下程度でよい。前述した平坦部形成時の荷重よりも大きい方が望ましい。
なお、第1基板201に実装する第2基板(不図示)においても、上述同様に、第2接合部を形成し、第2接合部の接合面に、第2基板の主表面に平行な平面上で第2方向に延在し、かつ平面上で第2方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第2嵌め合い構造をインプリント法により形成すればよい。例えば、第1嵌め合い構造206を形成するための型部222の形状が、第2接合部における第2嵌め合い構造の形状であり、第2嵌め合い構造を形成するために用いる型部の形状が、第1嵌め合い構造206の形状である。従って、第1接合部204の接合面と第2接合部との接合面を、第1嵌め合い構造と第2嵌め合い構造とを嵌合して接合させることができるようになる。
以上に説明したように、本発明によれば、接合部の接合面に嵌め合い構造を形成するようにしたので、より小さなチップの実装に適用できるようになる。また、本発明によれば、嵌め合い構造をインプリント法により形成するようにしたので、チップに形成されているデバイスにダメージを与えることなく、嵌め合い構造が形成でき、嵌め合い構造による実装時の位置合わせができるようになる。また、インプリント法によれば、一度型基板を作製すれば、深掘りエッチングやウェットプロセスなど加工量の大きいウェハプロセスを必要とせず、嵌め合い構造が簡便に形成できる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…第1基板、102…Ti密着層、103…Au薄膜パッド、104…第1接合部、104a…接合部、105…第1嵌め合い構造、105a…嵌め合い構造、110…チップ、112,113…接合部、114…凹部、121…第2基板、122…Ti密着層、123…Au薄膜パッド、124…第2接合部、125…第2嵌め合い構造、125a…嵌め合い構造、151…溝部、152…山部。

Claims (7)

  1. 第1基板の主表面の位置合わせ箇所に上面を接合面とする第1接合部を形成する第1工程と、
    前記第1基板に実装する第2基板の主表面の位置合わせ箇所に上面を接合面とする第2接合部を形成する第2工程と、
    前記第1接合部の接合面に、前記第1基板の主表面に平行な平面上で第1方向に延在し、かつ前記平面上で前記第1方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第1嵌め合い構造をインプリント法により形成する第3工程と、
    前記第2接合部の接合面に、前記第2基板の主表面に平行な平面上で第2方向に延在し、かつ前記平面上で前記第2方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第2嵌め合い構造をインプリント法により形成する第4工程と
    を備え、
    前記第1接合部の接合面と前記第2接合部との接合面は、前記第1嵌め合い構造と前記第2嵌め合い構造とを嵌合して接合されることを特徴とする接合構造の製造方法。
  2. 請求項1記載の接合構造の製造方法において、
    前記第1基板の主表面および前記第2基板の主表面の各々に嵌め合い構造形成時の位置合わせ用の位置合わせ凹部を形成する第5工程を備え、
    前記第3工程では、インプリント法で用いる鋳型基板の位置合わせ部に設けられた弾性部材からなる球体を前記第1基板の位置合わせ凹部に配置させ、前記鋳型基板を前記第1基板に押し付けて前記球体を変形させて前記インプリント法を実施し、
    前記第4工程では、インプリント法で用いる鋳型基板の位置合わせ部に設けられた前記球体を前記第2基板の位置合わせ凹部に配置させ、前記鋳型基板を前記第2基板に押し付けて前記球体を変形させて前記インプリント法を実施する
    ことを特徴とする接合構造の製造方法。
  3. 請求項1または2記載の接合構造の製造方法において、
    前記第1接合部の嵌め合い構造は、前記第1方向に垂直な断面の表面形状が二次元平面波状の凹凸とし、
    前記第2接合部の嵌め合い構造は、前記第2方向に垂直な断面の表面形状が二次元平面波状の凹凸とすることを特徴とする接合構造の製造方法。
  4. 請求項1〜3のいずれか1項に記載の接合構造の製造方法において、
    前記第1接合部の嵌め合い構造は、前記嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備える状態に形成し、
    前記第2接合部の嵌め合い構造は、前記嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備える状態に形成することを特徴とする接合構造の製造方法。
  5. 第1基板および前記第1基板に実装する第2基板と、
    前記第1基板の主表面の位置合わせ箇所に形成された上面を接合面とする第1接合部と、
    前記第2基板の主表面の位置合わせ箇所に形成された上面を接合面とする第2接合部と
    を備え、
    前記第1接合部の接合面は、前記第1基板の主表面に平行な平面上で第1方向に延在し、かつ前記平面上で前記第1方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第1嵌め合い構造を備え、
    前記第2接合部の接合面は、前記第2基板の主表面に平行な平面上で第2方向に延在し、かつ前記平面上で前記第2方向に垂直な方向に等しい間隔で配列された同一の溝幅の複数の溝部による凹凸の第2嵌め合い構造を備え、
    前記第1接合部の接合面と前記第2接合部との接合面は、前記第1嵌め合い構造と前記第2嵌め合い構造とを嵌合して接合されることを特徴とする接合構造。
  6. 請求項5記載の接合構造において、
    前記第1接合部の嵌め合い構造は、前記第1方向に垂直な断面の表面形状が二次元平面波状の凹凸とされ、
    前記第2接合部の嵌め合い構造は、前記第2方向に垂直な断面の表面形状が二次元平面波状の凹凸とされていることを特徴とする接合構造。
  7. 請求項5または6記載の接合構造において、
    前記第1接合部の嵌め合い構造は、前記嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備え、
    前記第2接合部の嵌め合い構造は、前記嵌め合い構造の表面の静止摩擦係数の逆正接以上の傾斜面を備えることを特徴とする接合構造。
JP2013120439A 2013-06-07 2013-06-07 接合構造およびその製造方法 Expired - Fee Related JP6133140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013120439A JP6133140B2 (ja) 2013-06-07 2013-06-07 接合構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013120439A JP6133140B2 (ja) 2013-06-07 2013-06-07 接合構造およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014239131A true JP2014239131A (ja) 2014-12-18
JP6133140B2 JP6133140B2 (ja) 2017-05-24

Family

ID=52136071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013120439A Expired - Fee Related JP6133140B2 (ja) 2013-06-07 2013-06-07 接合構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP6133140B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008198A (ja) * 2013-06-25 2015-01-15 日本電信電話株式会社 位置合わせ構造および方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340240A (ja) * 1991-05-16 1992-11-26 Nec Corp Icチップ接続構造の製造方法
JPH06130254A (ja) * 1992-10-15 1994-05-13 Toshiba Corp 光部品結合装置
JP2007165745A (ja) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器
JP2008270639A (ja) * 2007-04-24 2008-11-06 Toppan Forms Co Ltd 導電接続構造およびその製造方法
JP2008277733A (ja) * 2007-04-06 2008-11-13 Hitachi Ltd 半導体装置
JP2009177078A (ja) * 2008-01-28 2009-08-06 Olympus Corp 実装構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340240A (ja) * 1991-05-16 1992-11-26 Nec Corp Icチップ接続構造の製造方法
JPH06130254A (ja) * 1992-10-15 1994-05-13 Toshiba Corp 光部品結合装置
JP2007165745A (ja) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器
JP2008277733A (ja) * 2007-04-06 2008-11-13 Hitachi Ltd 半導体装置
JP2008270639A (ja) * 2007-04-24 2008-11-06 Toppan Forms Co Ltd 導電接続構造およびその製造方法
JP2009177078A (ja) * 2008-01-28 2009-08-06 Olympus Corp 実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008198A (ja) * 2013-06-25 2015-01-15 日本電信電話株式会社 位置合わせ構造および方法

Also Published As

Publication number Publication date
JP6133140B2 (ja) 2017-05-24

Similar Documents

Publication Publication Date Title
US6392143B1 (en) Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same
JP5308145B2 (ja) 半導体装置
US8154119B2 (en) Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
US9627347B2 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
US7560817B2 (en) Interconnect including a pliable surface and use thereof
TWI564980B (zh) 以奈米結構連接和結合相鄰層
TW200804172A (en) Semiconductor apparatus and method for manufacturing the same
US9967982B2 (en) Method of producing an interposer with microspring contacts
TW201401398A (zh) 具有線接合互連之無基板可堆疊封裝
US10515932B2 (en) Semiconductor chip stack with identification section on chip side-surfaces for stacking alignment
JP5378585B2 (ja) 半導体装置
JP2007266555A (ja) バンプ接合体の製造方法
TWI311367B (en) Chip structure
US9224716B2 (en) Method for non-planar chip assembly
JP2009177078A (ja) 実装構造
US9006892B2 (en) System and method for 3D integrated circuit stacking
JP6133140B2 (ja) 接合構造およびその製造方法
JP2014527279A (ja) 非平面チップの組立品
US20200176383A1 (en) Multiple chip carrier for bridge assembly
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
JP3092585B2 (ja) 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP2011194542A (ja) 微小構造体の製造方法及び基板構造体
TW201511147A (zh) 半導體製造裝置
JP7226472B2 (ja) 部品相互接続要素を備えた電子部品
JP6009998B2 (ja) 位置合わせ構造および方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170419

R150 Certificate of patent or registration of utility model

Ref document number: 6133140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees