JP2014236029A - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2014236029A JP2014236029A JP2013114865A JP2013114865A JP2014236029A JP 2014236029 A JP2014236029 A JP 2014236029A JP 2013114865 A JP2013114865 A JP 2013114865A JP 2013114865 A JP2013114865 A JP 2013114865A JP 2014236029 A JP2014236029 A JP 2014236029A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- hole
- insulating substrate
- wiring board
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 スルーホール導体の最も細い部分にボイドを有しがたいプリント配線板の提供【解決手段】 スルーホール導体用の貫通孔は絶縁基板の第1面側に形成されている第1開口部と絶縁基板の第2面側に形成されている第2開口部で形成されている。そして、第2開口部の深さは、第1開口部の深さより深く、第2開口部の体積は第1開口部の体積より大きい。【選択図】 図5
Description
本発明は、砂時計形形状のスルーホール導体を有するプリント配線板、及び、該プリント配線板の製造方法に関する。
特許文献1は、絶縁基板に第1ブラインド孔と第2ブラインド孔で形成されている砂時計形形状の貫通孔を形成することとその貫通孔をめっきで充填することを開示している。
特許文献1の図3cによれば、貫通孔を形成している第1ブラインド孔と第2ブラインド孔は類似の形状である。従って、特許文献1のスルーホール導体の信頼性は低いと考えられる。
本発明の目的は、スルーホール導体の信頼性を高くすることである。別の目的は、砂時計形形状のスルーホール導体を有すると共に微細な導体回路を有するプリント配線板を提供することである。さらなる別の目的は反りの小さいプリント配線板を提供することである。
本発明に係るプリント配線板は、第1面と前記第1面と反対側の第2面を有し、前記第1面側に形成されている第1開口部と前記第2面側に形成されている第2開口部で形成されている貫通孔を有する絶縁基板と、前記絶縁基板の前記第1面に形成されている第1導体層と、前記絶縁基板の前記第2面に形成されている第2導体層と、前記貫通孔に形成されていて、前記第1導体層と前記第2導体層を接続しているスルーホール導体とを有する。そして、前記第2開口部の深さは前記第1開口部の深さより深く、前記第2開口部の体積は前記第1開口部の体積より大きく、前記第2開口部に形成されている前記スルーホール導体はボイドを含む。
本発明に係るプリント配線板の製造方法は、第1面と前記第1面と反対側の第2面を有する絶縁基板を含む出発基板を準備することと、前記絶縁基板の前記第1面にレーザを照射することにより前記絶縁基板の前記第1面側に第1開口部を形成することと、前記絶縁基板の前記第2面にレーザを照射することにより前記絶縁基板の前記第2面側に前記第1開口部に繋がる第2開口部を形成することで、前記絶縁基板にスルーホール導体用の貫通孔を形成することと、前記貫通孔内及び前記絶縁基板の前記第1面と前記第2面上にシード層を形成することと、前記シード層上に電解めっき膜を形成することで、前記貫通孔にスルーホール導体を形成することと、を有する。そして、前記第2開口部を形成することは、前記第2開口部の体積が前記第1開口部の体積より大きくなるように形成され、前記第2開口部内に形成されている前記スルーホール導体はボイドを含んでいる。
特許文献1の図3cによれば、貫通孔を形成している第1ブラインド孔と第2ブラインド孔は類似の形状である。従って、第1ブラインド孔の深さと第2ブラインド孔の深さは同じであると考えられる。同様に、第1ブラインド孔の体積と第2ブラインド孔の体積は同じであると考えられる。
また、貫通孔の形状が特許文献1の図3cに示されている形状(砂時計形形状)であっても、貫通孔をめっきで完全に充填することは難しい。特に、絶縁基板の厚みが150μm以上であると、貫通孔をめっきで完全に充填することは難しい。もし、特許文献1の第1ブラインド孔に形成されているスルーホール導体がボイドを含むと、第1ブラインド孔に形成されているスルーホール導体の抵抗が高くなる。そのため、プリント配線板にICチップが実装されると、ICチップに安定して電力を供給することが難しい。発熱でボイドが膨張し、スルーホール導体がダメージを受けると予想される。
また、貫通孔の形状が特許文献1の図3cに示されている形状(砂時計形形状)であっても、貫通孔をめっきで完全に充填することは難しい。特に、絶縁基板の厚みが150μm以上であると、貫通孔をめっきで完全に充填することは難しい。もし、特許文献1の第1ブラインド孔に形成されているスルーホール導体がボイドを含むと、第1ブラインド孔に形成されているスルーホール導体の抵抗が高くなる。そのため、プリント配線板にICチップが実装されると、ICチップに安定して電力を供給することが難しい。発熱でボイドが膨張し、スルーホール導体がダメージを受けると予想される。
また、特許文献1の第1ブラインド孔に形成されているスルーホール導体がボイドを含むと、第1ブラインド孔内に析出しているめっき膜の体積は第2ブラインド孔内に析出しているめっき膜の体積より小さくなる。特許文献1の図3cによれば、貫通孔にめっき膜が充填される時、同時に絶縁基板上にめっき膜が形成されている。その場合、第1ブラインド孔に形成されるめっき膜の体積が第2ブラインド孔に形成されるめっき膜の体積より小さいので、絶縁基板の第1主面上に形成されるめっき膜の厚さが絶縁基板の第2主面上に形成されるめっき膜の厚さより厚くなる。絶縁基板の第1主面上の導体層の厚みが厚くなるので、第1主面上に微細な導体回路形成することが難しくなる。また、絶縁基板の表裏で導体回路の厚みが異なるので、プリント配線板の反りが大きくなる。ここで、絶縁基板は第1主面と第1主面と反対側の第2主面を有し、第1主面側に第1ブラインド孔が形成されていて、第2主面側に第2ブラインド孔が形成されている。
[第1実施形態]
本発明の第1実施形態に係るビルドアップ配線板が図5に示されている。
第1実施形態のビルドアップ配線板10は、プリント配線板30とプリント配線板上に形成されているビルドアップ層を有する。プリント配線板30は、第1面Fとその第1面と反対側の第2面Sとを有すると共にスルーホール導体用の貫通孔28を有する絶縁基板20zと絶縁基板の第1面F上に形成されている第1導体層34Fと絶縁基板の第2面上に形成されている第2導体層34Sを有する。貫通孔28は絶縁基板の第1面側に形成されている第1開口部28Fと第2面側に形成されている第2開口部28Sで形成されている。第1導体層34Fはスルーホールランド(第1スルーホールランド)36FRを含み、第2導体層34Sはスルーホールランド(第2スルーホールランド)36SRを含む。第1導体層や第2導体層は複数の導体回路も含む。プリント配線板はさらに、スルーホール導体用の貫通孔28に形成されているスルーホール導体36を有する。スルーホール導体36は第1導体層34Fと第2導体層34Sを接続している。プリント配線板の第1面と絶縁基板の第1面は同じ面であり、プリント配線板の第2面と絶縁基板の第2面は同じ面である。
プリント配線板の出発材料が例えば両面銅張積層板の場合、絶縁基板の第1面上に第1金属箔が積層されていて、絶縁基板の第2面上に第2金属箔が積層されている。金属箔として銅箔が好ましい。
本発明の第1実施形態に係るビルドアップ配線板が図5に示されている。
第1実施形態のビルドアップ配線板10は、プリント配線板30とプリント配線板上に形成されているビルドアップ層を有する。プリント配線板30は、第1面Fとその第1面と反対側の第2面Sとを有すると共にスルーホール導体用の貫通孔28を有する絶縁基板20zと絶縁基板の第1面F上に形成されている第1導体層34Fと絶縁基板の第2面上に形成されている第2導体層34Sを有する。貫通孔28は絶縁基板の第1面側に形成されている第1開口部28Fと第2面側に形成されている第2開口部28Sで形成されている。第1導体層34Fはスルーホールランド(第1スルーホールランド)36FRを含み、第2導体層34Sはスルーホールランド(第2スルーホールランド)36SRを含む。第1導体層や第2導体層は複数の導体回路も含む。プリント配線板はさらに、スルーホール導体用の貫通孔28に形成されているスルーホール導体36を有する。スルーホール導体36は第1導体層34Fと第2導体層34Sを接続している。プリント配線板の第1面と絶縁基板の第1面は同じ面であり、プリント配線板の第2面と絶縁基板の第2面は同じ面である。
プリント配線板の出発材料が例えば両面銅張積層板の場合、絶縁基板の第1面上に第1金属箔が積層されていて、絶縁基板の第2面上に第2金属箔が積層されている。金属箔として銅箔が好ましい。
プリント配線板30の第1面F上に層間樹脂絶縁層(最上の層間樹脂絶縁層)50Fが形成されている。この層間樹脂絶縁層50F上に導体層(最上の導体層)58Fが形成されている。導体層58Fと第1導体層34Fやスルーホール導体は、層間樹脂絶縁層50Fを貫通するビア導体(最上のビア導体)60Fで接続されている。層間樹脂絶縁層50Fと導体層58Fとビア導体60Fで上側のビルドアップ層55Fが形成されている。第1実施形態では、上側のビルドアップ層は1層である。
プリント配線板30の第2面Sに層間樹脂絶縁層(最下の層間樹脂絶縁層)50Sが形成されている。この層間樹脂絶縁層50S上に導体層(最下の導体層)58Sが形成されている。導体層58Sと第2導体層34Sやスルーホール導体は、層間樹脂絶縁層50Sを貫通するビア導体(最下のビア導体)60Sで接続されている。層間樹脂絶縁層50Sと導体層58Sとビア導体60Sで下側のビルドアップ層55Sが形成されている。第1実施形態では、下側のビルドアップ層は1層である。
上側のビルドアップ層上に上側のソルダーレジスト層70Fが形成され、下側のビルドアップ層上に下側のソルダーレジスト層70Sが形成されている。ソルダーレジスト層70Fは、導体層58Fやビア導体60Fの上面を露出する開口71Fを有する。ソルダーレジスト層70Sは、導体層58Sやビア導体60Sの上面を露出する開口71Sを有する。
上側のソルダーレジスト層70Fの開口71Fから露出している部分はC4パッド71FPとして機能する。パッド71FP上に半田バンプ(C4バンプ)76Fが形成されている。下側のソルダーレジスト層70Sの開口71Sから露出している部分はBGAパッド71SPとして機能する。BGAパッド71SP上に半田バンプ(BGAバンプ)76Sが形成されている。
図7に第1実施形態のビルドアップ配線板の一部が拡大して示されている。
砂時計形形状の貫通孔28は、第1面Fに第1開口28FOを有する第1開口部28Fと第2面Sに第2開口28SOを有する第2開口部28Sからなる。第1開口部28Fは第1面から第2面に向かってテーパーしているとともに第2開口部28Sは第2面から第1面に向かってテーパーしていて、第1開口部28Fと第2開口部28Sは絶縁基板の内部の接続部28Cで繋がっている。第1開口部と第2開口部は絶縁基板内に形成されていて、第2開口部28Sの体積は第1開口部28Fの体積より大きい。
第1開口28FOは絶縁基板の第1面と第1導体層との界面に形成されていて、第2開口28SOは絶縁基板の第2面と第2導体層との界面に形成されている。図14(A)に絶縁基板の第2面が示されていて、点線は第2開口28SOの外周を示している。図14(B)は、絶縁基板の第1面を示していて、第1開口28FOの外周が点線で示されている。
第1開口部は第1開口28FOの重心W1を通り絶縁基板の第1面に垂直な直線(第1開口部の軸線)WL1を有し、第2開口部は第2開口28SOの重心W2を通り絶縁基板の第1面に垂直な直線(第2開口部の軸線)WL2を有する(図10、図13参照)。
砂時計形形状の貫通孔28は、第1面Fに第1開口28FOを有する第1開口部28Fと第2面Sに第2開口28SOを有する第2開口部28Sからなる。第1開口部28Fは第1面から第2面に向かってテーパーしているとともに第2開口部28Sは第2面から第1面に向かってテーパーしていて、第1開口部28Fと第2開口部28Sは絶縁基板の内部の接続部28Cで繋がっている。第1開口部と第2開口部は絶縁基板内に形成されていて、第2開口部28Sの体積は第1開口部28Fの体積より大きい。
第1開口28FOは絶縁基板の第1面と第1導体層との界面に形成されていて、第2開口28SOは絶縁基板の第2面と第2導体層との界面に形成されている。図14(A)に絶縁基板の第2面が示されていて、点線は第2開口28SOの外周を示している。図14(B)は、絶縁基板の第1面を示していて、第1開口28FOの外周が点線で示されている。
第1開口部は第1開口28FOの重心W1を通り絶縁基板の第1面に垂直な直線(第1開口部の軸線)WL1を有し、第2開口部は第2開口28SOの重心W2を通り絶縁基板の第1面に垂直な直線(第2開口部の軸線)WL2を有する(図10、図13参照)。
絶縁基板20zの厚みt1は10μmから400μmである。第1開口部28Fの深さs1と第2開口部28Sの深さs2の比(第2開口部28Sの深さs2/第1開口部28Fの深さs1)は1.1から2である。絶縁基板上に微細な導体回路を形成することができる。プリント配線板の反りを小さくすることができる。第2開口部に形成されているスルーホール導体内のボイドの影響を小さくすることができる。
図7は、第1開口28FOの重心を通り絶縁基板の第1面に垂直な直線(第1開口部の軸線)を含む面でビルドアップ配線板を切断することで得られる図である。また、図7では、第1開口部の軸線と第2開口部の軸線が一致している。そのため、接合面が、絶縁基板の第1面と実質的に平行である。接合面は接続部28Cで囲まれる領域である。そのため、図7では、第1開口部の深さは、第1開口の重心と接合面との間の距離であり、第2開口部の深さは、第2開口の重心と接合面との間の距離である。
図7は、第1開口28FOの重心を通り絶縁基板の第1面に垂直な直線(第1開口部の軸線)を含む面でビルドアップ配線板を切断することで得られる図である。また、図7では、第1開口部の軸線と第2開口部の軸線が一致している。そのため、接合面が、絶縁基板の第1面と実質的に平行である。接合面は接続部28Cで囲まれる領域である。そのため、図7では、第1開口部の深さは、第1開口の重心と接合面との間の距離であり、第2開口部の深さは、第2開口の重心と接合面との間の距離である。
図7に示されている絶縁基板の厚みt1は200μmであり、第1開口部28Fの深さs1は80μmであり、第2開口部28Sの深さs2は120μmである。第1開口部28Fの第1開口28FOの径d1は100μmであり、第2開口部28Sの第2開口28SOの径d2は100μmから200μmであり、接合面の径d3は60μmである。第2開口部28Sは、第1開口部よりも体積が大きく形成されている。
貫通孔28の断面形状は、接続部28Cで屈曲している。第2開口部の体積を第1開口部の体積より大きくするため、第2開口の径と第1開口の径の比(第2開口の径/第1開口の径)は1.2〜2であることが好ましい。
貫通孔28の断面形状は、接続部28Cで屈曲している。第2開口部の体積を第1開口部の体積より大きくするため、第2開口の径と第1開口の径の比(第2開口の径/第1開口の径)は1.2〜2であることが好ましい。
図10に別の例のプリント配線板の貫通孔の模式図が示されている。図10では、第1開口部の軸線WL1と第2開口部の軸線WL2がオフセットしている。図10(B)は、第1開口部の軸線と第2開口部の軸線を含む面で絶縁基板を切断することで得られる図である。第1開口部の軸線と第2開口部の軸線がオフセットしているので、接合面は絶縁基板の第1面に対し傾いている。図10(A)の場合、第1開口部28Fの深さs1は接合線の中点と第1開口との間の距離である。また、第2開口部28Sの深さs2は接合線の中点と第2開口との間の距離である。ここで、接合線の中点は図10(B)に示されている線分ABの中点である。点Aと点Bは、図10(B)に示されている第1開口部の断面と第2開口部の断面の交点である。
出発材料が銅張積層板であると、図1(C)に示されるように、貫通孔28は絶縁基板を貫通する貫通孔と金属箔を貫通する貫通孔28MF、28MSで形成される。つまり、貫通孔は、第1金属箔に形成されている貫通孔(第1金属箔の開口部)28MFと絶縁基板の第1面側に形成されている第1開口部28Fと絶縁基板の第2面側に形成されている第2開口部28Sと第2金属箔に形成されている貫通孔(第2金属箔の開口部)28MSで形成されている。第1金属箔に形成されている貫通孔28MFは第1金属箔と絶縁基板との界面に第1金属箔の開口(第1金属箔の第1開口)28MFOを有する。第2金属箔に形成されている貫通孔28MSは第2金属箔と絶縁基板との界面に第2金属箔の開口(第2金属箔の第2開口)28MSOを有する。開口28MFOの外周や開口28MSOの外周は図14(A)、(B)に実線で示されている。
図14(B)に示されるように、第1金属箔の第1開口28MFOの径d10は第1開口部の第1開口28FOの径d1より小さく、第1金属箔の第1開口28MFOは第1開口部の第1開口28FOに含まれる。第1金属箔の第1開口28MFOは第1開口部の第1開口28FO内に形成されている。第1金属箔22(22E1)は第1開口部の第1開口を部分的に覆っている。第1金属箔の第1開口28MFOを介して絶縁基板の第1面は露出されない。第1開口部の第1開口上に第1金属箔22(22E1)が存在している。第1開口部の第1開口上に形成されている第1金属箔22E1の長さe1(図1(B)参照)は、0.1μm〜10μmである。
図14(A)に示されるように、第2金属箔の第2開口28MSOの径d20は第2口部の第2開口28SOの径d2より小さく、第2金属箔の第2開口28MSOは第2開口部の第2開口28SOに含まれる。第2金属箔の第2開口28MSOは第2開口部の第2開口28SO内に形成されている。第2金属箔22(22E2)は第2開口部の第2開口を部分的に覆っている。第2金属箔の第2開口28MSOを介して絶縁基板の第2面は露出されない。第2開口部の第2開口上に第2金属箔22(22E2)が存在している。第2開口部の第2開口上に形成されている第2金属箔22E2(図1(C)参照)の長さe2は、1μm〜10μmである。明細書内で第1開口28FOや第2開口28SO上に形成されている金属箔はひさしE1、E2と称される。ひさしE1,E2は図8(A)等に示されている。ひさしE1は第1金属箔で形成されていて、ひさしE2は第2金属箔で形成されている。
図7にスルーホール導体のランド(スルーホールランド)36FR、36SRが示されている。スルーホールランドはスルーホール導体の周りに形成されている導体(絶縁基板の第1面または第2面上に形成されている導体)とスルーホール導体の直上に形成されている導体で形成される。図7中に示されるようにスルーホールランド36FR、36SRは、金属箔(銅箔)22、無電解めっき膜31と電解めっき膜32を含む。絶縁基板の第1面上に形成されている第1スルーホールランド36FRの第1金属箔(銅箔)22E1は、第1開口部28Fの第1開口28FO上に延びている。延びている長さe1が0.1μm〜10μmである。同様に、絶縁基板の第2面上に形成されている第2スルーホールランド36SRの第2金属箔(銅箔)22E2は、第2開口部28Sの第2開口28SO上に延びている。延びている長さe2が1μm〜10μmである。
スルーホール導体36は、貫通孔28の側壁に形成されている無電解めっき膜31とその無電解めっき膜31上に形成されている電解めっき膜32で形成されている。第2開口部28S内の電解めっき膜32はボイドVDを含んでいる。第1開口部28F内の電解めっき膜32はボイドを含んでいない。第2開口部に形成されているスルーホール導体はボイドを含み、第1開口部に形成されているスルーホール導体にボイドが形成されていない。第2開口部を電解めっき膜32で充填することはできる。第1開口上のひさしE1の長さは第2開口上のひさしE2より短いことが好ましい。第1開口内がめっきで充填される。
図7にスルーホール導体のランド(スルーホールランド)36FR、36SRが示されている。スルーホールランドはスルーホール導体の周りに形成されている導体(絶縁基板の第1面または第2面上に形成されている導体)とスルーホール導体の直上に形成されている導体で形成される。図7中に示されるようにスルーホールランド36FR、36SRは、金属箔(銅箔)22、無電解めっき膜31と電解めっき膜32を含む。絶縁基板の第1面上に形成されている第1スルーホールランド36FRの第1金属箔(銅箔)22E1は、第1開口部28Fの第1開口28FO上に延びている。延びている長さe1が0.1μm〜10μmである。同様に、絶縁基板の第2面上に形成されている第2スルーホールランド36SRの第2金属箔(銅箔)22E2は、第2開口部28Sの第2開口28SO上に延びている。延びている長さe2が1μm〜10μmである。
スルーホール導体36は、貫通孔28の側壁に形成されている無電解めっき膜31とその無電解めっき膜31上に形成されている電解めっき膜32で形成されている。第2開口部28S内の電解めっき膜32はボイドVDを含んでいる。第1開口部28F内の電解めっき膜32はボイドを含んでいない。第2開口部に形成されているスルーホール導体はボイドを含み、第1開口部に形成されているスルーホール導体にボイドが形成されていない。第2開口部を電解めっき膜32で充填することはできる。第1開口上のひさしE1の長さは第2開口上のひさしE2より短いことが好ましい。第1開口内がめっきで充填される。
第1実施形態のプリント配線板では、第1開口部の深さが第2開口部の深さより浅いので、第1開口部はめっきで充填されやすく、第2開口部はめっきで充填され難い。そのため、第1実施形態のプリント配線板では、第2開口部に形成されているスルーホール導体にボイドが存在している。しかしながら、第2開口部の体積は第1開口部の体積より大きいので、第2開口部に形成されているスルーホール導体がボイドを含んでも、ボイドの影響は小さい。例えば、第2開口部内のスルーホール導体の厚みが薄くなるが、スルーホール導体は断線しがたい。第2開口部内のスルーホール導体の抵抗が高くなるが、プリント配線板に実装されるICチップに誤動作が発生しがたい。
もし、小さな体積の第1開口部内のスルーホール導体にボイドが含まれると、断線や誤動作などの問題が発生しやすい。しかしながら、第1実施形態では、第1開口部の深さを浅くすることで、第1開口部の体積が小さい。絶縁基板の第1面から第1開口部の底までの距離が短いので、めっき液が第1開口部の底まで充分に供給される。そのため、実施形態の第1開口部はめっき膜で充填されやすい。実施形態のスルーホール導体は第2開口部内にボイドを含む。しかしながら、第2開口部の深さが第1開口部の深さより深く、第2開口部の体積が第1開口部の体積より大きいので、実施形態のスルーホール導体の信頼性は劣化しがたい。また、実施形態のスルーホール導体が高電流の経路として用いられても、不具合が発生しがたい。
もし、実施形態の第1開口部と第2開口部がめっきで充填されると、まず、第1開口部がめっきで充填される。その時、第2開口部は体積が大きいので、第2開口部はめっきで充填されていない。そのため、第2開口部がめっきで充填されるまで、めっきは継続される。その間、絶縁基板の第1面上にめっき膜が形成される。同時に、絶縁基板の第2面上と第2開口部内にめっき膜が形成される。従って、絶縁基板の第1面上のめっき膜の厚みが絶縁基板の第2面上のめっき膜の厚みより厚くなる。絶縁基板の表裏でめっき膜の厚みが異なると、プリント配線板が反りやすい。また、絶縁基板の第1面上に微細な導体回路を形成することが難しい。しかしながら、実施形態では、第2開口部のスルーホール導体にボイドが形成されている。そのため、第1開口部の開口と第2開口部の開口がほぼ同時にめっき膜で閉じられる。従って、絶縁基板の第1面上のめっき膜の厚みと絶縁基板の第2面上のめっき膜の厚みがほぼ同じとなる。プリント配線板の反りが小さくなる。そのため、スルーホール導体がボイドを有しても、スルーホール導体の信頼性が高い。また、絶縁基板の第1面と第2面上に微細な導体回路が形成される。
第1実施形態のプリント配線板がひさしを有すると、貫通孔内のめっき液の入れ替えが阻害される。そのため、体積の大きな第2開口部28S内にボイドVDが形成されやすい。絶縁基板の第2面上のスルーホールランドがひさし(絶縁基板の第2面上のひさし)を有し、絶縁基板の第1面上のスルーホールランドがひさし(絶縁基板の第1面上のひさし)を有さないことが好ましい。もしくは、絶縁基板の第2面上のスルーホールランドのひさしの長さが絶縁基板の第1面上のスルーホールランドのひさしの長さより長いことが好ましい。第2開口部内のスルーホール導体はボイドを有し、第1開口部内のスルーホール導体はボイドを有さない。
図6は、図5のビルドアップ配線板の応用例を示している。図6では、ビルドアップ配線板にICチップ90が実装され、ビルドアップ配線板がマザーボード94に搭載されている。プリント配線板の第1面FがICチップに近く、第2面Sはマザーボードに近いことが好ましい。ICチップ90は発熱するので、ボイドがICチップに近いと熱で膨張する可能性がある。ボイドがICチップに近いと、ICチップの熱で実施形態のスルーホール導体の信頼性が低下しやすい。
[第1実施形態のプリント配線板の製造方法]
第1実施形態のビルドアップ配線板10の製造方法が図1〜図4に示される
(1)第1面と第1面と反対側の第2面を有する出発基板20が準備される。出発基板は両面銅張積層板であることが好ましい。両面銅張積層板は第1面Fとその第1面と反対側の第2面Sを有する絶縁基板20zとその両面に積層されている銅箔22(22E1)、22(22E2)とからなる(図1(A))。第1実施形態の出発基板は両面銅張積層板である。銅箔22、22の厚みは2μmである。両面銅張積層板として住友ベークライト社製のELC4785TH−Gを用いることができる。銅箔22の表面に黒化処理が施される。絶縁基板の厚みは150μmから400μmであることが好ましい。第2開口部に形成されるスルーホール導体のみにボイドが含まれる。
第1実施形態のビルドアップ配線板10の製造方法が図1〜図4に示される
(1)第1面と第1面と反対側の第2面を有する出発基板20が準備される。出発基板は両面銅張積層板であることが好ましい。両面銅張積層板は第1面Fとその第1面と反対側の第2面Sを有する絶縁基板20zとその両面に積層されている銅箔22(22E1)、22(22E2)とからなる(図1(A))。第1実施形態の出発基板は両面銅張積層板である。銅箔22、22の厚みは2μmである。両面銅張積層板として住友ベークライト社製のELC4785TH−Gを用いることができる。銅箔22の表面に黒化処理が施される。絶縁基板の厚みは150μmから400μmであることが好ましい。第2開口部に形成されるスルーホール導体のみにボイドが含まれる。
絶縁基板は樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。ガラスはTガラスであることが好ましい。樹脂としてエポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などが挙げられる。
(2)出発基板の第1面FにCO2レーザが照射され、出発基板の第1面F側にスルーホール導体用の貫通孔を形成するための第1開口部28Fが絶縁基板に形成される(図1(B))。ここで、第1開口部28Fが、第1面Fから第2面Sに向かってテーパーするようにレーザの密度や強度、ショット数などが調整される。同時に、ひさしE1の長さe1が0.1μm〜10μmの範囲となるようにレーザが調整される。
(3)出発基板の第2面SにCO2レーザが照射され、第1開口部28Fに繋がる第2開口部28Sが形成される。第1開口部の軸線と第2開口部の軸線が一致するようにレーザが照射される。スルーホール導体用の貫通孔28が形成される(図1(C))。例えば、第2開口部を形成するためのショット数が第1開口部を形成するためのショット数より多い。そのため、第2開口部の深さは第1開口部の深さより深い。また、第1開口28FOと第2開口28SOの径は同じである。第2開口部28Sの体積が、第1開口部28Fの体積より大きい。第2開口部は第2面Sから第1面Fに向かってテーパーするようにレーザの密度や強度、ショット数などが調整される。同時に、ひさしE2の長さe2が1μm〜10μmの範囲となるようにレーザのショット数又は出力が調整される。
図8(A)に図1(C)中のスルーホール導体用の貫通孔28が示される。絶縁基板20zの厚みt1は200μmである。第1開口部28Fの深さs1は80μmであり、第2開口部28Sの深さs2は120μmである。第1開口部28Fの第1開口28FOの径d1は100μmで、第2開口部28Sの第2開口28SOの径d2は100μmである。接合面の径d3は60μmである。径d3は線分ABの長さである。ひさしE1の長さe1は2μmであり、ひさしE2の長さe2は4μmである。
図8(A)に図1(C)中のスルーホール導体用の貫通孔28が示される。絶縁基板20zの厚みt1は200μmである。第1開口部28Fの深さs1は80μmであり、第2開口部28Sの深さs2は120μmである。第1開口部28Fの第1開口28FOの径d1は100μmで、第2開口部28Sの第2開口28SOの径d2は100μmである。接合面の径d3は60μmである。径d3は線分ABの長さである。ひさしE1の長さe1は2μmであり、ひさしE2の長さe2は4μmである。
(4)無電解めっき処理により出発材料の表面と貫通孔の内壁にシード層としての無電解めっき膜31が形成される(図1(D))。無電解めっき膜31の厚みf1は約0.3μmである。図1(D)の拡大図が図8(B)に示されている。無電解めっきはひさしを覆っている。
(5)シード層31上にめっきレジスト40が形成される(図1(E))。
(6)電解めっきにより、めっきレジスト40から露出するシード層上に電解めっき膜32が形成される。同時に貫通孔28にスルーホール導体36が形成される(図1(F))。図9(A)に図1(F)の拡大図が示されている。
電解めっき膜はめっきレジスト40を形成することなく、貫通孔28内とシード層上に形成されてもよい。その場合、電解めっき膜上にエッチングレジストが形成され、エッチングレジストから露出する電解めっき膜とシード層と銅箔を除去することで導体回路が形成される。
電解めっき膜はめっきレジスト40を形成することなく、貫通孔28内とシード層上に形成されてもよい。その場合、電解めっき膜上にエッチングレジストが形成され、エッチングレジストから露出する電解めっき膜とシード層と銅箔を除去することで導体回路が形成される。
電解めっきが行われる時、第1開口や第2開口上にひさしとひさし上のシード層で形成されている突出部が存在している(図8(B)、図9)。そのため、貫通孔28内のめっき液の入れ替えが阻害される。深くて、大きな体積を有する第2開口部28S内にボイドが形成される。第1開口部は浅くて、第1開口部の体積は小さいので、第1開口部はめっきで充填される。しかしながら、ひさしの長さが10μmを越えると、体積の小さな第1開口部にもボイドが形成されやすい。
(7)めっきレジスト40が除去され、電解めっき膜32間の無電解めっき膜31と銅箔22が除去され、第1導体層と第2導体層を有するプリント配線板30が完成する(図2(A))。明細書内でプリント配線板はコア基板と称されることがある。電解めっき膜31と銅箔22の除去はエッチングにより行われることが好ましい。その後、導体層34F、34Sの表面が粗化される。
(8)コア基板30の第1面F上及び第2面S上に、ガラスクロスとシリカなどの無機粒子とエポキシ等の熱硬化性樹脂を含むプリプレグと金属箔(銅箔)48が順に積層される。金属箔の厚みは約2μmである。その後、加熱プレスでプリプレグから層間樹脂絶縁層50Fと層間樹脂絶縁層50Sが形成される。層間樹脂絶縁層50F、50S上に銅箔48が積層される(図2(B))。層間樹脂絶縁層として、補強材を含まないが無機粒子を含む層間樹脂絶縁層を用いることもできる。
(9)次に、CO2ガスレーザにて層間樹脂絶縁層50F,50Sにそれぞれビア導体用の開口51F,51Sが形成される(図2(C))。
(10)銅箔48上と開口51F、51Sの内壁に無電解めっき膜52,52が形成される(図2(D))。無電解めっき膜52,52の厚みは0.5μmである。
(11)無電解めっき膜52上にめっきレジスト54が形成される(図3(A))。
(12)電解めっき処理により、めっきレジスト54から露出している無電解めっき膜上に電解めっき膜56が形成される。この時、開口51F、51Sは電解めっき膜56で充填される。ビア導体60F、60Sが形成される(図3(B))。ここで、同じ体積を有する第1開口部及び第2開口部で貫通孔が形成されても、小さな体積の第1開口部と大きな体積の第2開口部とで貫通孔が形成されても、めっきの析出速度を遅くすることで貫通孔をめっきで充填することは可能であるが、めっき時間が長くなる。このため、実施形態では、少なくとも第1開口部と第2開口部との接合面にボイドが形成されていない。体積の大きな第2開口部はボイドを有してもスルーホール導体に不都合が発生し難い。生産効率が高い。
(13)めっきレジスト54が除去される。電解めっき膜56から露出している金属箔48と無電解めっき膜52が除去される。層間樹脂絶縁層50F、50S上に導体層58F、58Sが形成される(図3(C))。導体層58F、58Sの厚みは7μm〜10μmである。上側のビルドアップ層55Fと下側のビルドアップ層55Sが完成する。導体層58F、58Sの表面が粗化される。
(14)上側のビルドアップ層上に開口71Fを有する上側のソルダーレジスト層70Fが形成され、下側のビルドアップ層上に開口71Sを有する下側のソルダーレジスト層70Sが形成される(図4(A))。上側のソルダーレジスト層70Fの開口71Fから露出する導体層やビア導体の上面はC4パッド71FPとして機能する。一方、下側のソルダーレジスト層70Sの開口71Sから露出する導体層やビア導体の上面はBGAパッド71SPとして機能する。
(15)C4パッド71FP、BGAパッド71SP上にニッケルめっき層72が形成され、さらにニッケルめっき層72上に金めっき層74が形成される(図4(B))。ニッケル−金層の代わりにニッケル−パラジウム−金層やOSP膜が形成されてもよい。
(16)C4パッド71FPに半田ボールが搭載され、BGAパッド71SP上に半田ボールが搭載される。
(17)リフローにより、C4パッド71FPにC4バンプ76Fが形成される。BGAパッド71S上にBGAバンプ76Sが形成される。ビルドアップ配線板10が完成する(図5)。
[第2実施形態]
図11に第2実施形態に係るビルドアップ配線板の製造方法が示される。
第1実施形態と同様に両面銅張積層板に貫通孔が形成される(図1(C))。その後、第1開口と第2開口上のひさしE1、E2がエッチングで除去される(図11(A))。
第1開口部形成後、第1開口上のひさしE1がエッチングで除去され、その後、第2開口部が形成されても良い。その場合、第1開口上にひさしが形成されず、第2開口上にひさしが形成される。第1開口部がめっき膜で充填されやすく、第2開口部のめっき膜にボイドが含まれやすい。
図11に第2実施形態に係るビルドアップ配線板の製造方法が示される。
第1実施形態と同様に両面銅張積層板に貫通孔が形成される(図1(C))。その後、第1開口と第2開口上のひさしE1、E2がエッチングで除去される(図11(A))。
第1開口部形成後、第1開口上のひさしE1がエッチングで除去され、その後、第2開口部が形成されても良い。その場合、第1開口上にひさしが形成されず、第2開口上にひさしが形成される。第1開口部がめっき膜で充填されやすく、第2開口部のめっき膜にボイドが含まれやすい。
第1実施形態と同様に、無電解めっき処理により出発材料の表面と貫通孔の内壁に無電解めっき膜31が形成される。そして、無電解めっき膜31上にめっきレジスト40が形成される(図11(B))。
電解めっき処理の際に、電解めっき液が第1開口部28F側から貫通孔内に供給される(図11(B))。そのため、第1開口部28Fは電解めっき膜32で充填され、第2開口部28S内の電解めっき膜32にボイドVDが形成される。
第1開口部側から貫通孔内へ供給されるめっき液の供給量を第2開口部側から貫通孔内へ供給されるめっき液の供給量より多くすることができる。第2開口部内にボイドが形成され易い。
以降、第1実施形態と同様な方法でプリント配線板やビルドアップ配線板が製造される。
第1開口部側から貫通孔内へ供給されるめっき液の供給量を第2開口部側から貫通孔内へ供給されるめっき液の供給量より多くすることができる。第2開口部内にボイドが形成され易い。
以降、第1実施形態と同様な方法でプリント配線板やビルドアップ配線板が製造される。
[第3実施形態]
図12に第3実施形態に係るプリント配線板の製造方法が示される。
第1実施形態と同様に両面銅張積層板に第1開口部が形成される(図12(A))。その後、第2開口部の軸線WL2と第1開口部の軸線WL1が一致しないように、両面銅張積層板に第2開口部が形成される(図12(B))。例えば、レーザ加工機にレーザの照射位置を設定することで軸線の位置を調整することができる。図10に示される貫通孔が形成される。
以降、第1実施形態と同様な方法でプリント配線板やビルドアップ配線板が製造される。
図12に第3実施形態に係るプリント配線板の製造方法が示される。
第1実施形態と同様に両面銅張積層板に第1開口部が形成される(図12(A))。その後、第2開口部の軸線WL2と第1開口部の軸線WL1が一致しないように、両面銅張積層板に第2開口部が形成される(図12(B))。例えば、レーザ加工機にレーザの照射位置を設定することで軸線の位置を調整することができる。図10に示される貫通孔が形成される。
以降、第1実施形態と同様な方法でプリント配線板やビルドアップ配線板が製造される。
VD ボイド
10 ビルドアップ配線板
20z 絶縁基板
22 金属箔
28 スルーホール導体用の貫通孔
28F 第1開口部
28S 第2開口部
30 プリント配線板
31 無電解めっき膜
32 電解めっき膜
34F 第1導体層
34S 第2導体層
36 スルーホール導体
40 めっきレジスト
50F、50S 層間樹脂絶縁層
10 ビルドアップ配線板
20z 絶縁基板
22 金属箔
28 スルーホール導体用の貫通孔
28F 第1開口部
28S 第2開口部
30 プリント配線板
31 無電解めっき膜
32 電解めっき膜
34F 第1導体層
34S 第2導体層
36 スルーホール導体
40 めっきレジスト
50F、50S 層間樹脂絶縁層
Claims (9)
- 第1面と前記第1面と反対側の第2面を有し、前記第1面側に形成されている第1開口部と前記第2面側に形成されている第2開口部で形成されている貫通孔を有する絶縁基板と、
前記絶縁基板の前記第1面に形成されている第1導体層と、
前記絶縁基板の前記第2面に形成されている第2導体層と、
前記貫通孔に形成されていて、前記第1導体層と前記第2導体層を接続しているスルーホール導体とを有するプリント配線板であって、
前記第2開口部の深さは前記第1開口部の深さより深く、前記第2開口部の体積は前記第1開口部の体積より大きく、前記第2開口部に形成されている前記スルーホール導体はボイドを含む。 - 請求項1のプリント配線板であって、
前記第1開口部は前記絶縁基板の第1面に第1開口を有し、前記2開口部は前記絶縁基板の第2面に第2開口を有し、前記第2開口の径は、前記第1開口の径より大きい。 - 請求項1のプリント配線板であって、前記貫通孔は、前記第1開口部と前記第2開口部が繋がる部分に接合面を有し、前記接合面に形成されているスルーホール導体はボイドを含まない。
- 請求項1のプリント配線板であって、前記第1開口部内に形成されている前記スルーホール導体はボイドを含まない。
- 請求項1のプリント配線板であって、さらに、前記絶縁基板の第1面上に積層されている第1金属箔と前記絶縁基板の第2面上に積層されている第2金属箔を有し、前記貫通孔は更に、前記第1金属箔を貫通する前記第1金属箔の開口部と前記第2金属箔を貫通する前記第2金属箔の開口部を含み、前記第2開口部は前記絶縁基板の前記第2面と前記第2金属箔との界面に前記第2開口部の第2開口を有し、前記第2金属箔の開口部は前記絶縁基板の前記第2面と前記第2金属箔との界面に前記第2金属箔の第2開口を有し、前記第2金属箔の第2開口の径は前記第2開口部の第2開口の径より小さく、前記第2金属箔の第2開口は前記第2開口部の第2開口に含まれる。
- 請求項5のプリント配線板であって、前記第2金属箔は前記第2開口部の第2開口を部分的に覆っている。
- 請求項6のプリント配線板であって、前記第2開口部の第2開口上に形成されている前記第2金属箔の長さは1μm〜10μmである。
- 第1面と前記第1面と反対側の第2面を有する絶縁基板を含む出発基板を準備することと、
前記絶縁基板の前記第1面にレーザを照射することにより前記絶縁基板の前記第1面側に第1開口部を形成することと、
前記絶縁基板の前記第2面にレーザを照射することにより前記絶縁基板の前記第2面側に前記第1開口部に繋がる第2開口部を形成することで、前記絶縁基板にスルーホール導体用の貫通孔を形成することと、
前記貫通孔内及び前記絶縁基板の前記第1面と前記第2面上にシード層を形成することと、
前記シード層上に電解めっき膜を形成することで、前記貫通孔にスルーホール導体を形成することと、を有するプリント配線板の製造方法であって、
前記第2開口部を形成することは、前記第2開口部の体積が前記第1開口部の体積より大きくなるように形成され、前記第2開口部内に形成されている前記スルーホール導体はボイドを含んでいる。 - 請求項8のプリント配線板の製造方法であって、前記スルーホール導体を形成することは、前記絶縁基板の前記第1面側から前記貫通孔に入るめっき液の流量を前記絶縁基板の前記第2面側から前記貫通孔に入るめっき液の流量より多くすることを含む。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114865A JP2014236029A (ja) | 2013-05-31 | 2013-05-31 | プリント配線板及びプリント配線板の製造方法 |
US14/291,048 US9192045B2 (en) | 2013-05-31 | 2014-05-30 | Printed wiring board and method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114865A JP2014236029A (ja) | 2013-05-31 | 2013-05-31 | プリント配線板及びプリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014236029A true JP2014236029A (ja) | 2014-12-15 |
Family
ID=51983852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013114865A Pending JP2014236029A (ja) | 2013-05-31 | 2013-05-31 | プリント配線板及びプリント配線板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9192045B2 (ja) |
JP (1) | JP2014236029A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US12027454B1 (en) | 2019-08-23 | 2024-07-02 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150279793A1 (en) * | 2014-03-27 | 2015-10-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
US9666507B2 (en) * | 2014-11-30 | 2017-05-30 | United Microelectronics Corp. | Through-substrate structure and method for fabricating the same |
US9706639B2 (en) * | 2015-06-18 | 2017-07-11 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
US10440836B2 (en) * | 2016-04-26 | 2019-10-08 | Kinsus Interconnect Technology Corp. | Double layer circuit board |
US10685922B2 (en) | 2017-05-09 | 2020-06-16 | Unimicron Technology Corp. | Package structure with structure reinforcing element and manufacturing method thereof |
US10950535B2 (en) | 2017-05-09 | 2021-03-16 | Unimicron Technology Corp. | Package structure and method of manufacturing the same |
US10178755B2 (en) * | 2017-05-09 | 2019-01-08 | Unimicron Technology Corp. | Circuit board stacked structure and method for forming the same |
CN110556356A (zh) * | 2018-06-01 | 2019-12-10 | 夏普株式会社 | 功率模块 |
MY202414A (en) | 2018-11-28 | 2024-04-27 | Intel Corp | Embedded reference layers fo semiconductor package substrates |
CN111511103A (zh) * | 2019-01-31 | 2020-08-07 | 奥特斯奥地利科技与***技术有限公司 | 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件 |
KR20230021475A (ko) * | 2021-08-05 | 2023-02-14 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI235019B (en) | 2004-07-27 | 2005-06-21 | Unimicron Technology Corp | Process of conductive column and circuit board with conductive column |
-
2013
- 2013-05-31 JP JP2013114865A patent/JP2014236029A/ja active Pending
-
2014
- 2014-05-30 US US14/291,048 patent/US9192045B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US12027454B1 (en) | 2019-08-23 | 2024-07-02 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
Also Published As
Publication number | Publication date |
---|---|
US20140353027A1 (en) | 2014-12-04 |
US9192045B2 (en) | 2015-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014236029A (ja) | プリント配線板及びプリント配線板の製造方法 | |
US8925192B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2010287879A (ja) | 両面回路基板及びその製造方法 | |
JP2011205069A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2014216375A (ja) | プリント配線板及び多層コア基板の製造方法 | |
JP2015185564A (ja) | プリント配線板及びプリント配線板の製造方法 | |
US20150027758A1 (en) | Multilayer wiring substrate and manufacturing method therefor | |
US20110114372A1 (en) | Printed wiring board | |
JP2010135720A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
US20120247818A1 (en) | Printed wiring board | |
JP2015170770A (ja) | プリント配線板 | |
JP2015233041A (ja) | パッケージ基板 | |
US10887985B2 (en) | Wiring substrate | |
JP2014154621A (ja) | プリント配線板、プリント配線板の製造方法 | |
JP2015211204A (ja) | 回路基板及びその製造方法 | |
JP2015213138A (ja) | パッケージ基板及びパッケージ基板の製造方法 | |
JP2015185838A (ja) | パッケージ基板及びパッケージ基板の製造方法 | |
JP6387712B2 (ja) | プリント配線板 | |
JP2018163901A (ja) | プリント配線板 | |
JP2015170769A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2014150091A (ja) | 配線基板およびその製造方法 | |
JP2012243836A (ja) | フレキシブル配線基板およびその製造方法 | |
JP2015060981A (ja) | プリント配線板 | |
JP2015213124A (ja) | パッケージ基板 |